CN102456746B - 非挥发性半导体存储单元、器件及制备方法 - Google Patents

非挥发性半导体存储单元、器件及制备方法 Download PDF

Info

Publication number
CN102456746B
CN102456746B CN201010527589.2A CN201010527589A CN102456746B CN 102456746 B CN102456746 B CN 102456746B CN 201010527589 A CN201010527589 A CN 201010527589A CN 102456746 B CN102456746 B CN 102456746B
Authority
CN
China
Prior art keywords
tunnelling
sublayer
barrier layer
sio
volatile semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010527589.2A
Other languages
English (en)
Other versions
CN102456746A (zh
Inventor
霍宗亮
刘明
张满红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningxia Core Technology Co ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010527589.2A priority Critical patent/CN102456746B/zh
Publication of CN102456746A publication Critical patent/CN102456746A/zh
Application granted granted Critical
Publication of CN102456746B publication Critical patent/CN102456746B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种非挥发性半导体存储单元、器件及制备方法。该存储单元包括:衬底;源区和漏区,形成于衬底上部沟道的两侧,非挥发性半导体存储单元周边;栅堆栈,形成于衬底上部沟道之上,与源区和漏区相连通,其中栅堆栈包括作为存储层的金属性薄膜浮栅。本发明的存储单元及器件中,金属性薄膜浮栅代替现有技术中的多晶硅浮栅,从而能够增加电荷的存储能力,有利于存储单元的数据保持特性。

Description

非挥发性半导体存储单元、器件及制备方法
技术领域
本发明涉及微电子制造及存储器技术领域,尤其涉及一种非挥发性半导体存储单元、器件及制备方法。
背景技术
半导体业是电子信息产业的基石和核心。随着半导体技术的进一步发展,信息产业已经从以网络和计算为重心转入以存储为核心,半导体存储器产品已经渗透到了我们日常生活的方方面面,其新的应用市场还在进一步开拓和扩展。一般来说,半导体存储器可分为挥发性存储器与非挥发存储器。非挥发性存储器的主要特点是在于,当电源暂时中断或者器件无限期地处于断电状态时,依然能够长期保持已经存储的信息。理想的非挥发存储器应满足低的位成本、高密度、快速的随机存取、低功耗等要求。自20世纪80年代中期“快闪”存储技术(Flash)提出以来,它的低成本及快速的编程、擦除能力使其快速的成为非挥发性半导体存储器市场的主流技术。
数据存储密度和位成本是推动闪存存储器件发展的主要因素。实现高密度快闪存储器的方法之一是采用每单元多态存储的技术(MultiLevelcell,简称MLC),其二是实现每个存储单元的按比例额缩小。这就要求小尺寸存储器件仍然具有足够大的存储窗口,以确保能够可靠识别并读出不同的电荷态。然而,现有技术的采用多晶硅浮栅结构的闪存存储器随着器件尺寸的进一步减小,面临着来自于物理和工艺等多方面的技术挑战,如SILC(Stress induced leakage current)将引起数据保持时间的减小;存储单元之间距离的减小将引起存储器件的干涉;存储器件耦合系数减小将降低编程擦写效率;存储单元减小也将造成电荷存储能力的减小使得多态存储变得困难等等。
图1A为现有技术三维浮栅存储单元的结构示意图(位线方向);图1B为现有技术平面型浮栅存储单元的结构示意图(字线方向)。如图1A和图1B所示,浮栅和控制栅电极都采用了多晶硅材料,三维浮栅存储单元在按比例缩小的时候,单元间间距减小,使得控制栅电极不能在单元间隙形成,从而向平面型转变,这就造成了耦合系数的减小。图2为现有技术浮栅存储单元栅堆栈结构能带示意图,这里的浮栅单元采用n型多晶硅,在按比例缩小的过程中,其电荷存储能力会减小,从而不能满足多态存储需要的大的存储窗口。
在实现本发明的过程中,发明人意识到现有技术存在如下缺陷:采用多晶硅作为浮栅的浮栅存储器件在按比例缩小的过程中,其多晶硅浮栅层厚度将按比例缩小,从而可以存储电子的数目减小很难实现大的存储窗口,这就使得存储单元的多态存储变得困难。
发明内容
(一)要解决的技术问题
本发明的主要目的在于解决现有技术中由多晶硅浮栅构成的存储单元在按比例缩小以后存储能力不足的困难,提供一种具有新型浮栅的存储单元。
(二)技术方案
本发明基于金属是“电子海”,能够容纳大量的电子,从而能够满足多态存储需要的大存储窗口的特性,采用金属性薄膜作为存储单元的浮栅存储层,从而极大提高了存储单元的存储能力。
对由于采用金属性薄膜作为浮栅所带来的金属扩散对数据保持特性的影响,将采用高介电常数(K)隧穿层,利用高K材料的大的物理厚度和薄的电学厚度的特点予以解决。同时针对金属薄膜功函数大所引起的难以实现电子擦除的特点,采用高K隧穿势垒层引入空穴,从而辅助实现快速的编程擦除操作。
(三)有益效果
本发明的存储单元和存储器件中,金属性薄膜浮栅代替多晶硅浮栅能够增加电荷的存储能力,其增大的存储势阱深度有利于数据保持特性;高K隧穿势垒层具有的大物理厚度将提高数据保持特性,具有的小电学厚度以及相对于SiO2大的导带和价带漂移将有效提高器件的编程和擦除特性;同时高K势垒层的引入可以有效的抑制金属材料向隧穿层和阻挡层的扩散,从而有效提高器件的可靠性。此外,本发明所提出的存储结构能够实现存储器件的按比例缩小,其制备工艺与传统的硅平面CMOS工艺兼容,利于广泛应用。
附图说明
图1A为现有技术三维浮栅存储单元的结构示意图(位线方向);
图1B为现有技术平面型浮栅存储单元的结构示意图(字线方向);
图2为现有技术浮栅存储单元栅堆栈结构能带示意图;
图3A为根据本发明实施例二非挥发性半导体存储单元的结构示意图(字线方向);
图3B为根据本发明实施例二非挥发性半导体存储单元的结构示意图(位线方向);
图4为根据本发明实施例二非挥发性半导体存储单元的能带示意图;
图5为根据本发明实施例三非挥发性半导体存储单元的结构示意图;
图6为根据本发明实施例三非挥发性半导体存储单元的能带示意图;
图7为根据本发明实施例四非挥发性半导体存储单元制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
本发明实施例一非挥发性半导体存储单元,包括:衬底;形成于所述衬底上部沟道两侧的源区和漏区;及形成于所述衬底上部沟道之上,与所述源区和漏区相连通的栅堆栈。其中栅堆栈自衬底向上依次包括隧穿层、作为存储层的金属性薄膜浮栅、阻挡层、控制栅电极。本发明基于金属性材料是“电子海”,能够提供多态存储的特性,采用金属薄膜作为存储单元的浮栅存储层,从而提高了存储单元的存储能力,并且其增大的存储势阱深度有利于数据保持特性。
本发明中,金属性薄膜浮栅可以由金属材料、金属氮化物材料、金属硅化物材料或多元金属材料构成。金属材料可以为下列材料中的一种:金Au,银Ag,铝Al,钨W,钛Ti;金属氮化物材料可以为下列材料中的一种:氮化钨WN,氮化钽TaN,氮化钛TiN;金属硅化物可以为下列材料中的一种:硅化钴CoSi,硅化镍NiSi;多元金属材料为钛钨TiW。的金属性薄膜浮栅的厚度介于5nm至20nm之间。
由于采用金属薄膜作为浮栅会带来的金属扩散,从而对存储单元的数据保持特性产生影响。在本实施例的非挥发性半导体存储单元中,还包括:形成于衬底和金属性薄膜浮栅之间的高介电常数K隧穿势垒层。高K隧穿势垒层的引入可以有效的抑制金属材料向隧穿层的扩散,从而有效提高器件的可靠性。此外,高K隧穿势垒层由于其物理厚度扩大也会提高数据保持特性,并且有效控制器件的电学厚度,同时高K材料所具有的相对SiO2的导带和价带的漂移将使得擦除状态下空穴注入成为可能,从而可以提高器件的编程和擦除特性。
本发明中,高K隧穿势垒层可以由两层构成,也可以由多层构成。以三层为例,其第一隧穿子层采用宽禁带宽度材料构成,例如SiO2,SiOxNy等,其第二隧穿子层采用较第一隧穿子层有更窄禁带宽度的材料构成,例如SixNy,Al2O3,HfO2,ZrO2,HfSiON,TiOx等高介电常数材料中的一种。对于第三隧穿子层可以采用较第二隧穿子层有较宽禁带宽度的材料构成,如SiO2,Al2O3等。当然,也可以只使用两层隧穿子层。
在本实施例的非挥发性半导体存储单元中,所述栅堆栈还包括:形成于所述金属性薄膜浮栅之上的高介电常数(K)阻挡层。高K阻挡层将在保证数据保持特性的同时提供从控制栅电极到浮栅的大的耦合系数。
本发明中,高K阻挡层可以采用高介电常数材料的单层结构,例如SixNy,Al2O3,HfO2,ZrO2,HfSiON等,可以采用双层结构,例如HfO2/Al2O3,SiO2/Al2O3,SiO2/HfO2,SiO2/Si3N4等,可以采用多层结构,例如Al2O3/HfO2/Al2O3,Al2O3/SiO2/Al2O3等等。其所用的材料将不限于以上的材料,还将包括其他介电常数大于SiO2的一种或者多种材料所构成的一层或者多层材料的组合。
在本实施例的非挥发性半导体存储单元中,栅堆栈还包括:形成于阻挡层之上的控制栅电极。控制栅电极在满足低电阻率的基础之上,大的金属功函数将能够有效抑制器件在擦除时候电子从栅上的背隧穿注入电流,从而可以提高饱和擦除阈值电压。
本发明中,控制栅电极的电极材料可以采用多晶硅,可以采用金属材料,可以采用金属的氮化物,例如WN,TaN,TiN等,也可以采用金属硅化物,例如CoSi,NiSi等材料。当然该层也可以采用二元或者多元金属材料,例如TiW等。
在本实施例的非挥发性半导体存储单元中,衬底材料可以采用传统的硅、应力硅、锗硅或多晶硅。其源漏区可以是n型,也可以是p型掺杂。
图3A为根据本发明实施例二非挥发性半导体存储单元的结构示意图(字线方向)。图3B为根据本发明实施例二非挥发性半导体存储单元的结构示意图(位线方向)。由图3A和图3B可知,该非挥发性半导体存储单元由衬底、源漏区以及栅堆栈构成。栅堆栈由第一隧穿子层、第二隧穿子层、金属薄膜存储层、高K阻挡层以及栅电极材料构成。
浮栅采用金属性材料构成,例如Au,Ag,Al,W,Ti等材料,也可以采用金属的氮化物或者硅化物构成,例如WN,TaN,TiN,CoSi,NiSi等材料。
隧穿层由两层构成,第一隧穿子层采用宽禁带宽度材料构成,例如SiO2,SiOxNy等,其第二隧穿子层采用较第一隧穿子层有更窄禁带宽度的材料构成,例如SixNy,Al2O3,HfO2,ZrO2,HfSiON,TiOx等高介电常数材料中的一种;
阻挡层采用了高介电常数材料的单层结构,例如SixNy,Al2O3,HfO2,ZrO2,HfSiON等,也可以采用双层或者多层结构,例如HfO2/Al2O3,SiO2/Al2O3,SiO2/HfO2,SiO2/Si3N4,Al2O3/HfO2/Al2O3,Al2O3/SiO2/Al2O3等。本结构的控制栅电极可以采用多晶硅,金属材料,或者金属的氮化物和金属硅化物构成,例如CoSi,NiSi,TiN,TaN,WN等。
图4为根据本发明实施例二非挥发性半导体存储单元的能带示意图。如图4所示,金属浮栅的采用可以获得深的存储势阱,而隧穿势垒层在抑制金属扩散、提高数据保持特性的同时,也可以实现器件的低压快速编程擦除操作。
图5为根据本发明实施例三非挥发性半导体存储单元的结构示意图。本实施例中,隧穿势垒层采用了三层结构;其第一隧穿层采用宽禁带宽度材料构成,例如SiO2,SiOxNy等,其第二隧穿层采用较第一隧穿层有更窄禁带宽度的材料构成,例如SixNy,Al2O3,HfO2,ZrO2,HfSiON,TiOx等高介电常数材料中的一种。对于第三隧穿层可以采用较第二隧穿层有较宽禁带宽度的材料构成,如SiO2,Al2O3等。其他各层与图3结构所示相似。图6为根据本发明实施例三非挥发性半导体存储单元的能带示意图。
由上述可知,在本发明的实施例中,存储单元的栅堆栈结构采用了高K隧穿层、高K阻挡层和金属浮栅共同构成用以提高器件的存储性能。该发明将有力提高存储单元的存储能力、增大控制栅电极到浮栅的耦合系数、抑制金属浮栅带来的金属扩散、实现存储单元的低压高速的数据擦写操作、同时提高器件的数据保持特性。更为重要的是,本结构可以实现浮栅存储器件的按比例缩小。本发明存储单元的制备工艺与传统的硅平面CMOS工艺兼容,利于广泛应用。
上述结构中,所涉及薄膜的制备方法包括热氧化、化学气相淀积、溅射、原子层淀积、热蒸发、脉冲激光淀积、电子束蒸发或其它可实现上述结构的工艺,其它制备工艺包括光刻、刻蚀、表面平坦化、退火等传统方法。
多个上述存储单元就构成了微电子领域的存储设备,同样应该包含在本发明的保护范围之内。
此外,本发明还公开了上述存储器件的制备方法。图7为根据本发明实施例四非挥发性半导体存储单元制备方法的流程图。如图7所示,制备方法包括:
S702:对硅衬底离子注入形成掺杂沟道区;
S704:通过氧化、ALD等工艺形成2~5纳米的第一层SiO2隧穿子层;
S706:通过ALD工艺淀积3~8纳米的第二层Al2O3隧穿子层;
S708:通过ALD工艺淀积0.5~3纳米的第三层SiO2隧穿子层;
S710:通过溅射工艺淀积5~50纳米的TaN金属薄膜作为存储单元;
S712:通过ALD形成20纳米厚的Al2O3阻挡层;
S714:溅射5纳米WN以及50纳米W的双层结构完成栅结构;
S716:完成栅刻蚀、源漏注入、接触孔刻蚀和填充以及金属连线。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (12)

1.一种非挥发性半导体存储单元,其特征在于,包括:
衬底;
源区和漏区,形成于所述衬底上部沟道的两侧;
栅堆栈,形成于所述衬底上部沟道之上,与所述源区和漏区相连通,其中所述栅堆栈包括:
作为存储层的金属性薄膜浮栅;
高介电常数隧穿势垒层,形成于所述衬底和所述金属性薄膜浮栅之间,其中所述高介电常数隧穿势垒层由不同材料构成的三个隧穿子层组成,用于抑制金属性薄膜浮栅中金属材料向隧穿层的扩散;
其中,所述高介电常数隧穿势垒层包括第一隧穿子层、第二隧穿子层和第三隧穿子层,所述第一隧穿子层、第二隧穿子层和第三隧穿子层距离金属性薄膜浮栅的距离逐渐减小。
2.根据权利要求1所述的非挥发性半导体存储单元,其特征在于,
所述栅堆栈还包括:高介电常数阻挡层,形成于所述金属性薄膜浮栅之上,其中,所述高介电常数阻挡层为介电常数大于SiO2的一种或者多种材料所构成的一层或者多层材料的组合。
3.根据权利要求2所述的非挥发性半导体存储单元,其特征在于,
所述栅堆栈还包括:控制栅电极,形成于所述阻挡层之上,其中所述控制栅电极为下列材料中的一种:多晶硅、金属材料、金属的氮化物、金属硅化物和二元或者多元金属材料。
4.根据权利要求1所述的非挥发性半导体存储单元,其特征在于,所述金属性薄膜浮栅由金属材料、金属氮化物材料、金属硅化物材料或多元金属材料构成。
5.根据权利要求4所述的非挥发性半导体存储单元,其特征在于,所述金属材料为下列材料中的一种:金Au,银Ag,铝Al,钨W,钛Ti;所述金属氮化物材料为下列材料中的一种:氮化钨WN,氮化钽TaN,氮化钛TiN;所述金属硅化物为下列材料中的一种:硅化钴CoSi,硅化镍NiSi;所述多元金属材料为钛钨TiW。
6.根据权利要求1所述的非挥发性半导体存储单元,其特征在于,所述第一隧穿子层由宽禁带宽度的材料构成,采用下列材料中的一种:SiO2,SiOxNy;所述第二隧穿子层由比第一隧穿子层由更窄禁带宽度的高介电常数材料构成,采用下列材料中的一种:SixNy,Al2O3,HfO2,ZrO2,HfSiON,TiOx;所述第三隧穿子层由比第二隧穿子层由较宽禁带宽度的材料构成,采用下列材料中的一种:SiO2,Al2O3
7.根据权利要求1所述的非挥发性半导体存储单元,其特征在于,所述高介电常数隧穿势垒层包括第一隧穿子层和第二隧穿子层,所述第一隧穿子层和第二隧穿子层距离金属性薄膜浮栅的距离逐渐减小。
8.根据权利要求7所述的非挥发性半导体存储单元,其特征在于,所述第一隧穿子层由宽禁带宽度的材料构成,采用下列材料中的一种:SiO2,SiOxNy;所述第二隧穿子层由比第一隧穿子层由更窄禁带宽度的高介电常数材料构成,采用下列材料中的一种:SixNy,Al2O3,HfO2,ZrO2,HfSiON,TiOx
9.根据权利要求2所述的非挥发性半导体存储单元,其特征在于,
所述高介电常数阻挡层为高介电常数材料构成的单层结构,所述高介电常数材料为下列材料中的一种SixNy,Al2O3,HfO2,ZrO2,HfSiON;或
所述高介电常数阻挡层为双层结构,所述双层结构为下列结构中的一种:HfO2/Al2O3,SiO2/Al2O3,SiO2/HfO2,SiO2/Si3N4;或
所述高介电常数阻挡层为多层结构,所述多层结构为下列结构中的一种:Al2O3/HfO2/Al2O3,Al2O3/SiO2/Al2O3
10.一种非挥发性半导体存储器件,其特征在于,包括一个或多个权利要求1-9中任一项所述的存储单元。
11.一种非挥发性半导体存储单元的制备方法,其特征在于,制备存储单元的方法包括:
硅衬底注入形成掺杂沟道区;
制备隧穿层,其中,所述隧穿层为由不同材料构成的三个隧穿子层组成的高介电常数隧穿势垒层,该高介电常数隧穿势垒层以抑制金属性薄膜浮栅中金属性材料向隧穿层的扩散,其中,所述高介电常数隧穿势垒层包括第一隧穿子层、第二隧穿子层和第三隧穿子层,所述第一隧穿子层、第二隧穿子层和第三隧穿子层距离金属性薄膜浮栅的距离逐渐减小;
制备作为存储层的金属性薄膜浮栅;
制备阻挡层;
溅射控制栅电极完成栅结构;
完成栅刻蚀、源漏注入、接触孔刻蚀和填充以及金属连线。
12.根据权利要求11所述的非挥发性半导体存储单元制备方法,其特征在于,所述金属性薄膜的材料为TaN,所述制备隧穿层包括:
通过氧化或原子层淀积工艺形成第一SiO2隧穿子层;
原子层淀积工艺淀积第二Al2O3隧穿子层;
化学气相淀积或原子层淀积形成第三SiO2隧穿子层。
CN201010527589.2A 2010-10-27 2010-10-27 非挥发性半导体存储单元、器件及制备方法 Expired - Fee Related CN102456746B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010527589.2A CN102456746B (zh) 2010-10-27 2010-10-27 非挥发性半导体存储单元、器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010527589.2A CN102456746B (zh) 2010-10-27 2010-10-27 非挥发性半导体存储单元、器件及制备方法

Publications (2)

Publication Number Publication Date
CN102456746A CN102456746A (zh) 2012-05-16
CN102456746B true CN102456746B (zh) 2014-03-12

Family

ID=46039692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010527589.2A Expired - Fee Related CN102456746B (zh) 2010-10-27 2010-10-27 非挥发性半导体存储单元、器件及制备方法

Country Status (1)

Country Link
CN (1) CN102456746B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017078918A1 (en) * 2015-11-03 2017-05-11 Silicon Storage Technology, Inc. Integration of metal floating gate in non-volatile memory
CN109727992B (zh) * 2018-12-27 2020-12-08 中国科学院微电子研究所 电荷俘获型存储器和其制作方法
CN111490046B (zh) * 2020-04-27 2022-06-21 复旦大学 一种高擦写速度半浮栅存储器及其制备方法
CN111477626B (zh) * 2020-04-27 2022-06-21 复旦大学 一种半浮栅存储器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226965A (zh) * 2006-12-21 2008-07-23 三星电子株式会社 非易失性存储器件及其制造方法
CN101276842A (zh) * 2007-03-26 2008-10-01 三星电子株式会社 半导体存储器件、其制造方法以及采用该半导体存储器件的装置
CN101383379A (zh) * 2007-09-05 2009-03-11 中国科学院微电子研究所 多介质复合隧穿层的纳米晶浮栅存储器及其制作方法
CN101399289A (zh) * 2007-09-26 2009-04-01 中国科学院微电子研究所 双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660588B1 (en) * 2002-09-16 2003-12-09 Advanced Micro Devices, Inc. High density floating gate flash memory and fabrication processes therefor
US7138680B2 (en) * 2004-09-14 2006-11-21 Infineon Technologies Ag Memory device with floating gate stack
JP2007294911A (ja) * 2006-03-31 2007-11-08 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226965A (zh) * 2006-12-21 2008-07-23 三星电子株式会社 非易失性存储器件及其制造方法
CN101276842A (zh) * 2007-03-26 2008-10-01 三星电子株式会社 半导体存储器件、其制造方法以及采用该半导体存储器件的装置
CN101383379A (zh) * 2007-09-05 2009-03-11 中国科学院微电子研究所 多介质复合隧穿层的纳米晶浮栅存储器及其制作方法
CN101399289A (zh) * 2007-09-26 2009-04-01 中国科学院微电子研究所 双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-294911A 2007.11.08

Also Published As

Publication number Publication date
CN102456746A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
US10014317B2 (en) Three-dimensional non-volatile NOR-type flash memory
TWI451562B (zh) 操作具有氧化/氮化多層絕緣結構非揮發記憶胞之方法
TWI433302B (zh) 積體電路自對準三度空間記憶陣列及其製作方法
US8008702B2 (en) Multi-transistor non-volatile memory element
TWI594420B (zh) Non-volatile memory components and methods of making the same
JP5521555B2 (ja) 不揮発性記憶装置およびその製造方法
TWI413261B (zh) 半導體裝置
US8705274B2 (en) Three-dimensional multi-bit non-volatile memory and method for manufacturing the same
JP2009141354A (ja) 多層浮遊ゲート不揮発性メモリデバイス
US20090081841A1 (en) Non-Volatile Memory Device and Manufacturing Method Thereof
CN104091803A (zh) 分离栅极式存储器、半导体器件及其制作方法
CN103180952B (zh) 存储器电荷存储结构中的吸气剂
CN109003985A (zh) 存储器结构及其形成方法
US8779503B2 (en) Nonvolatile semiconductor memory
CN102315173A (zh) 三维多值非挥发存储器的制备方法
CN101807576A (zh) 纳米晶浮栅非易失存储器及其制作方法
CN111463212A (zh) 一种快速可擦写浮栅存储器及其制备方法
CN102456746B (zh) 非挥发性半导体存储单元、器件及制备方法
US11201163B2 (en) High-density NOR-type flash memory
CN103137860B (zh) 非易失性三维半导体存储器件及制备方法
CN113994480A (zh) 具有含三种或大于三种不同材料的导电结构的组合件
CN105514043A (zh) 非挥发性内存元件的制作方法及非挥发性内存元件
CN101383379A (zh) 多介质复合隧穿层的纳米晶浮栅存储器及其制作方法
CN103165613A (zh) 半导体存储器及其制造方法
CN101399289A (zh) 双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171220

Address after: 210046 Jiangsu province Nanjing economic and Technological Development Zone Hongfeng science and Technology Park C2 5 floor

Patentee after: Nanjing core electronics technology Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180710

Address after: 750021 Ningxia Yinchuan Xixia District Helan Shanxi road and Xingzhou North Street junction Yinchuan Zhongguancun Innovation Center office building 11 story

Patentee after: Ningxia core technology Co.,Ltd.

Address before: 210046 C2 5 floor, Hongfeng science and Technology Park, Nanjing economic and Technological Development Zone, Jiangsu

Patentee before: Nanjing core electronics technology Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140312

CF01 Termination of patent right due to non-payment of annual fee