CN102315173A - 三维多值非挥发存储器的制备方法 - Google Patents

三维多值非挥发存储器的制备方法 Download PDF

Info

Publication number
CN102315173A
CN102315173A CN2010102233563A CN201010223356A CN102315173A CN 102315173 A CN102315173 A CN 102315173A CN 2010102233563 A CN2010102233563 A CN 2010102233563A CN 201010223356 A CN201010223356 A CN 201010223356A CN 102315173 A CN102315173 A CN 102315173A
Authority
CN
China
Prior art keywords
nonvolatile memory
dimensional
many
preparation
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102233563A
Other languages
English (en)
Inventor
刘明
朱晨昕
霍宗亮
闫锋
王琴
龙世兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010102233563A priority Critical patent/CN102315173A/zh
Priority to PCT/CN2011/076632 priority patent/WO2012000442A1/zh
Priority to US13/376,925 priority patent/US8705274B2/en
Publication of CN102315173A publication Critical patent/CN102315173A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种三维多值非挥发存储器的制备方法，该方法包括：A、在半导体衬底上形成栅极叠层结构；B、形成栅介质层；C、形成沟道区域及源/漏掺杂区；D、分别由源/漏掺杂区及栅极区引出位线及字线，形成非挥发存储器的三维集成。本发明综合利用了电荷俘获层中电荷局域化存储的性质和垂直堆叠结构的空间特性，在单个器件中获得多个物理存储点，实现多值存储，在存储器件阵列上形成三维集成，从而根本上提高了存储密度。同时本发明存储器可获得较优的编程、擦除、保持等器件性能。本发明电荷俘获型多值非挥发存储器制备工艺与传统的硅平面CMOS工艺兼容，可采用传统存储器阵列结构集成，利于广泛应用。

Description

三维多值非挥发存储器的制备方法
技术领域
本发明涉及微电子制造及存储器技术领域，尤其涉及一种具有三维集成特性、局域化存储电荷的多值非挥发存储器的制备方法。
背景技术
目前的微电子产品主要分为逻辑器件与存储器件两大类，而现今几乎所有的电子产品中都需要用到存储器件，因而存储器件在微电子领域占有非常重要的地位。存储器件一般可分为挥发性存储器与非挥发存储器。非挥发性存储器的主要特点是在不加电的情况下也能够长期保持存储的信息。它既有只读存储器(ROM)的特点，又有很高的存取速度，而且易于擦除和重写，功耗较小。随着多媒体应用、移动通信等对大容量、低功耗存储的需要，非挥发性存储器，特别是闪速存储器(Flash)，所占半导体器件的市场份额变得越来越大，也越来越成为一种相当重要的存储器类型。
传统的Flash存储器是采用多晶硅薄膜浮栅结构的硅基非挥发存储器，器件隧穿介质层(一般是氧化层)上的一个缺陷就会形成致命的放电通道。电荷俘获型存储器利用俘获层中电荷局域化存储的特性，实现分立电荷存储，隧穿介质层上的缺陷只会造成局部的电荷泄漏，这样使电荷保持更加稳定。更为重要的是，利用这种电荷局域化存储特性，可在单个器件中实现多个相对独立的物理存储点，从而实现多值存储，从根本上提高存储密度。传统的Flash存储器采用平面结构，垂直结构存储器可以有效利用侧墙表面，形成垂直沟道，增大沟道面积，从而获得更优的器件性能。
随着微电子技术的迅猛发展，半导体器件的尺寸进一步按比例缩小，除了对非挥发存储器的编程、擦除、保持性能的要求不断提高外，实现高密度存储从而获得更低的成本成为非挥发存储器发展中的重点。三维集成技术是提高存储密度的有效方法之一。专利US5825296描述了一种三维结构只读存储器，专利US20080023747公开了基于多叠层结构的半导体存储器件阵列的构成与制备方法，但是这两个专利中所述存储阵列存储密度相对于实际需求仍然偏低，如何提高存储密度仍是非挥发存储器领域研究的重要方向。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种三维多值非挥发存储器及其制备方法，以提高存储密度，获得性能优的多值存储器。
(二)技术方案
为达到上述目的，本发明提供了一种三维多值非挥发存储器的制备方法，该方法包括：
A、在半导体衬底上形成栅极叠层结构；
B、形成栅介质层；
C、形成沟道区域及源/漏掺杂区；
D、分别由源/漏掺杂区及栅极区引出位线及字线，形成非挥发存储器的三维集成。
上述方案中，步骤A中所述半导体衬底为硅片或锗硅片。
上述方案中，步骤A中所述栅极叠层结构为栅极层与栅隔离介质层依次交替堆叠机构，其中栅极层采用多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构，栅隔离介质层采用二氧化硅或由多层材料堆叠而成的结构。
上述方案中，步骤B中所述栅介质层自栅极叠层结构由外向内，依次由电荷阻挡层、电荷存储层和隧穿介质层构成，其中电荷阻挡层采用二氧化硅、金属氧化物或由多层材料堆叠而成的结构，电荷存储层采用氮化硅、高k材料或堆叠结构，隧穿介质层采用二氧化硅、高k材料或由多层材料堆叠而成的结构。
上述方案中，步骤C中所述沟道区，其材料为外延生长得到的单晶硅，或淀积形成的多晶硅，或采用无定形硅淀积后退火形成多晶硅。
上述方案中，步骤C中所述源/漏掺杂区，其材料为与沟道区掺杂类型相反的重掺杂多晶硅。
上述方案中，步骤C中所述源/漏掺杂区掺杂条件相同，源区与漏区对称，沿沟道区周期分布。
上述方案中，步骤D中所述位线，由源/漏区域引出并连接，其材料为多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构。
上述方案中，步骤D中所述字线，由栅极区域上引出并连接，其材料为多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
本发明三维多值非挥发存储器综合利用了电荷俘获层中电荷局域化存储的性质和垂直堆叠结构的空间特性，在单个器件中获得多个物理存储点，实现多值存储，在存储器件阵列上形成三维集成，从而根本上提高了存储密度。同时本发明存储器可获得较优的编程、擦除、保持等器件性能。本发明电荷俘获型多值非挥发存储器制备工艺与传统的硅平面CMOS工艺兼容，可采用传统存储器阵列结构集成，利于广泛应用。
附图说明
图1至图10是本发明所述三维多值非挥发存储器制备流程示意图；
图11为本发明提供的三维多值非挥发存储器单层等效电路示意图；
图12为本发明提供的三维多值非挥发存储器三维等效电路示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图1至图10是用来说明本发明一个实施例的制备流程示意图。
图1是本实施例中在半导体衬底上形成栅极叠层结构的过程。半导体衬底100为硅片、锗硅片、其他类似半导体材料或是包含外延硅层、锗硅层的多层衬底材料。介质层101为二氧化硅或其它具有类似性质的材料，起缓冲隔离的作用。102a、102b、102c、102d、102e为隔离介质层，材料为二氧化硅或其它具有类似性质的材料，103a、103b、103c、103d为导电栅极层，材料为多晶硅、金属、金属硅化物或由多层材料堆叠具有类似性质的结构。如图所示，隔离介质层与栅极层依次堆叠，形成叠层结构。其工艺方法为化学气相沉积(CVD)等。
图2是本实施例中刻蚀叠层结构的过程。201为刻蚀后形成的区域，202为刻蚀后打开的空间。可由光刻胶或硬质掩模等定义201图形，刻蚀后露出衬底100。
图3是本实施例中淀积栅介质层的过程。自栅极叠层区201侧墙由外向内，依次淀积电荷阻挡层301、电荷存储层302、隧穿介质层303。其中电荷阻挡层材料二氧化硅、金属氧化物、其它具有类似性质的材料或由多层材料堆叠具有类似性质的结构，电荷存储层材料为氮化硅、高k材料、其它具有电荷存储能力的材料或堆叠结构，隧穿介质层为二氧化硅、高k材料、其它具有类似性质的材料或由多层材料堆叠具有类似性质的结构。制备方法及各薄层厚度可根据所用材料不同调整。
图4是本实施例中刻蚀栅介质层的过程。经刻蚀后露出衬底100及最上层隔离介质层102e。沿栅极叠层区侧墙由外向内依次形成了电荷阻挡层301、电荷存储层302、隧穿介质层303。
图5是本实施例中形成沟道区的过程。采用多晶硅淀积后刻蚀的方法，完全填充打开的202区域，形成沟道区401。
图6是本实施例中定义源/漏掺杂区位置的过程。由光刻胶或硬质掩模等定义501图形，刻蚀沟道区后露出衬底100，形成打开的空间502。
图7为本实施例中形成源/漏掺杂区的过程。源/漏掺杂区601材料为与沟道区掺杂类型相反的重掺杂多晶硅。淀积源/漏掺杂区材料，填充刻蚀所打开的区域502，平坦化。源/漏掺杂区掺杂条件相同，即形成了对称的源区与漏区，沿沟道区周期分布。
图8为本实施例中沟道区、源/漏掺杂区单晶化的过程。经热处理工艺后，沟道区及源/漏掺杂区均形成单晶硅。
图9本实施例中引出源/漏区形成位线的过程。位线由源/漏区引出，沿与沟道区垂直方向连接，如图701所示，材料为多晶硅、金属、金属硅化物或由多层材料堆叠具有类似性质的结构。
图10本实施例中引出源/漏区形成共用线的过程。共用线由源/漏区引出，沿与沟道区平行方向连接，如图801所示，材料为多晶硅、金属、金属硅化物或由多层材料堆叠具有类似性质的结构。
图11示出了本发明提供的三维多值非挥发存储器单层等效电路示意图，图12示出了本发明提供的三维多值非挥发存储器三维等效电路示意图。
在本发明的实施例中，多值非挥发存储器具有立体结构，基于电荷局域存储的特性，每个单元具有多个物理存储点，从而实现多值存储的特性。基于单个器件的立体结构，可以实现存储器阵列三维集成，从而大幅度提高存储密度。本发明三维多值非挥发存储器密度高、易集成，采用现有存储器制造工艺即可实现，有利于本发明的推广和应用。
在本发明的实施例中，综合利用了电荷俘获层中电荷局域化存储的性质和垂直堆叠结构的空间特性，在单个器件中获得多个物理存储点，实现多值存储，在存储器件阵列上形成三维集成，从而根本上提高了存储密度。同时本发明存储器可获得较优的编程、擦除、保持等器件性能。本发明电荷俘获型多值非挥发存储器制备工艺与传统的硅平面CMOS工艺兼容，可采用传统存储器阵列结构集成，利于广泛应用。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种三维多值非挥发存储器的制备方法，其特征在于，该方法包括：
A、在半导体衬底上形成栅极叠层结构；
B、形成栅介质层；
C、形成沟道区域及源/漏掺杂区；
D、分别由源/漏掺杂区及栅极区引出位线及字线，形成非挥发存储器的三维集成。
2.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，步骤A中所述半导体衬底为硅片或锗硅片。
3.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，步骤A中所述栅极叠层结构为栅极层与栅隔离介质层依次交替堆叠机构，其中栅极层采用多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构，栅隔离介质层采用二氧化硅或由多层材料堆叠而成的结构。
4.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，步骤B中所述栅介质层自栅极叠层结构由外向内，依次由电荷阻挡层、电荷存储层和隧穿介质层构成，其中电荷阻挡层采用二氧化硅、金属氧化物或由多层材料堆叠而成的结构，电荷存储层采用氮化硅、高k材料或堆叠结构，隧穿介质层采用二氧化硅、高k材料或由多层材料堆叠而成的结构。
5.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，步骤C中所述沟道区，其材料为外延生长得到的单晶硅，或淀积形成的多晶硅，或采用无定形硅淀积后退火形成多晶硅。
6.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，步骤C中所述源/漏掺杂区，其材料为与沟道区掺杂类型相反的重掺杂多晶硅。
7.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，步骤C中所述源/漏掺杂区掺杂条件相同，源区与漏区对称，沿沟道区周期分布。
8.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，步骤D中所述位线，由源/漏区域引出并连接，其材料为多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构。
9.根据权利要求1所述的三维多值非挥发存储器的制备方法，其特征在于，步骤D中所述字线，由栅极区域上引出并连接，其材料为多晶硅、金属、金属硅化物或由多层材料堆叠而成的结构。
CN2010102233563A 2010-06-30 2010-06-30 三维多值非挥发存储器的制备方法 Pending CN102315173A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010102233563A CN102315173A (zh) 2010-06-30 2010-06-30 三维多值非挥发存储器的制备方法
PCT/CN2011/076632 WO2012000442A1 (zh) 2010-06-30 2011-06-30 三维多值非挥发存储器及其制备方法
US13/376,925 US8705274B2 (en) 2010-06-30 2011-06-30 Three-dimensional multi-bit non-volatile memory and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102233563A CN102315173A (zh) 2010-06-30 2010-06-30 三维多值非挥发存储器的制备方法

Publications (1)

Publication Number Publication Date
CN102315173A true CN102315173A (zh) 2012-01-11

Family

ID=45428192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102233563A Pending CN102315173A (zh) 2010-06-30 2010-06-30 三维多值非挥发存储器的制备方法

Country Status (1)

Country Link
CN (1) CN102315173A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014089795A1 (zh) * 2012-12-13 2014-06-19 中国科学院微电子研究所 一种垂直沟道型三维半导体存储器件及其制备方法
CN103904118A (zh) * 2014-03-10 2014-07-02 北京大学 具有存储器功能的场效应晶体管及其三维集成方法
CN106098691A (zh) * 2015-07-01 2016-11-09 珠海创飞芯科技有限公司 反熔丝结构、反熔丝存储器及其制作方法
CN107039451A (zh) * 2015-12-31 2017-08-11 爱思开海力士有限公司 数据储存装置及其驱动方法
CN107293551A (zh) * 2016-04-08 2017-10-24 旺宏电子股份有限公司 半导体结构与其制造方法
CN107658302A (zh) * 2016-07-25 2018-02-02 上海新昇半导体科技有限公司 一种存储器结构及其制备方法
CN109346480A (zh) * 2018-10-17 2019-02-15 长江存储科技有限责任公司 三维存储器以及形成三维存储器的方法
CN109686739A (zh) * 2018-12-27 2019-04-26 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110299410A (zh) * 2018-03-23 2019-10-01 东芝存储器株式会社 半导体存储装置
CN110391250A (zh) * 2019-06-21 2019-10-29 长江存储科技有限责任公司 一种三维存储器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191444B1 (en) * 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
CN101165909A (zh) * 2006-10-17 2008-04-23 株式会社东芝 非易失性半导体存储装置及其制造方法
CN101308876A (zh) * 2007-05-14 2008-11-19 旺宏电子股份有限公司 存储器结构及其操作方法
CN101325200A (zh) * 2007-05-25 2008-12-17 旺宏电子股份有限公司 存储单元及其制造方法
US20100159657A1 (en) * 2005-12-28 2010-06-24 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191444B1 (en) * 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
US20100159657A1 (en) * 2005-12-28 2010-06-24 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same
CN101165909A (zh) * 2006-10-17 2008-04-23 株式会社东芝 非易失性半导体存储装置及其制造方法
CN101308876A (zh) * 2007-05-14 2008-11-19 旺宏电子股份有限公司 存储器结构及其操作方法
CN101325200A (zh) * 2007-05-25 2008-12-17 旺宏电子股份有限公司 存储单元及其制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437609B2 (en) 2012-12-13 2016-09-06 Institute of Microelectronics, Chinese Academy of Sciences Vertical channel-type 3D semiconductor memory device and method for manufacturing the same
US9613981B2 (en) 2012-12-13 2017-04-04 Institute of Microelectronics, Chinese Academy of Sciences Vertical channel-type 3D semiconductor memory device and method for manufacturing the same
WO2014089795A1 (zh) * 2012-12-13 2014-06-19 中国科学院微电子研究所 一种垂直沟道型三维半导体存储器件及其制备方法
CN103904118A (zh) * 2014-03-10 2014-07-02 北京大学 具有存储器功能的场效应晶体管及其三维集成方法
CN103904118B (zh) * 2014-03-10 2016-08-31 北京大学 具有存储器功能的场效应晶体管及其三维集成方法
CN106098691B (zh) * 2015-07-01 2019-05-28 珠海创飞芯科技有限公司 反熔丝结构、反熔丝存储器及其制作方法
CN106098691A (zh) * 2015-07-01 2016-11-09 珠海创飞芯科技有限公司 反熔丝结构、反熔丝存储器及其制作方法
CN107039451A (zh) * 2015-12-31 2017-08-11 爱思开海力士有限公司 数据储存装置及其驱动方法
CN107293551A (zh) * 2016-04-08 2017-10-24 旺宏电子股份有限公司 半导体结构与其制造方法
CN107293551B (zh) * 2016-04-08 2020-03-27 旺宏电子股份有限公司 半导体结构与其制造方法
CN107658302A (zh) * 2016-07-25 2018-02-02 上海新昇半导体科技有限公司 一种存储器结构及其制备方法
CN110299410A (zh) * 2018-03-23 2019-10-01 东芝存储器株式会社 半导体存储装置
CN109346480A (zh) * 2018-10-17 2019-02-15 长江存储科技有限责任公司 三维存储器以及形成三维存储器的方法
CN109686739A (zh) * 2018-12-27 2019-04-26 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110391250A (zh) * 2019-06-21 2019-10-29 长江存储科技有限责任公司 一种三维存储器及其制备方法

Similar Documents

Publication Publication Date Title
CN102315173A (zh) 三维多值非挥发存储器的制备方法
US20210233922A1 (en) Integrated Assemblies and Methods of Forming Integrated Assemblies
US8786004B2 (en) 3D stacked array having cut-off gate line and fabrication method thereof
US11631691B2 (en) Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same
US20200219899A1 (en) Apparatuses including memory cells and related methods
US8461003B2 (en) Method for fabricating 3D-nonvolatile memory device
CN106057804A (zh) 半导体器件
US8395941B2 (en) Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, memory arrays incorporating such strings, and methods of accessing and forming the same
CN109256392B (zh) 三维存储器及其形成方法
US8705274B2 (en) Three-dimensional multi-bit non-volatile memory and method for manufacturing the same
WO2014089795A1 (zh) 一种垂直沟道型三维半导体存储器件及其制备方法
CN104124210B (zh) 半导体结构的形成方法
US8760909B2 (en) Memory and manufacturing method thereof
CN106257689A (zh) 半导体器件及其制造方法
CN103872055A (zh) 一种垂直沟道型三维半导体存储器件及其制备方法
CN204130535U (zh) 一种非易失性三维半导体存储器
CN104091803A (zh) 分离栅极式存储器、半导体器件及其制作方法
CN109742080B (zh) 一种三维存储器及其制备方法
WO2013170722A1 (zh) 快闪存储器的制作方法
CN111312820B (zh) 一种三维存储器及其制作方法
CN103137860A (zh) 非易失性三维半导体存储器件及制备方法
CN103165613A (zh) 半导体存储器及其制造方法
CN102569203A (zh) 一种三维多值非挥发存储器的制备方法
WO2022000842A1 (zh) 一种存储单元、存储器及存储器的制备方法
CN102479823B (zh) 一种垂直型nrom存储结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120111