CN103904118A - 具有存储器功能的场效应晶体管及其三维集成方法 - Google Patents

具有存储器功能的场效应晶体管及其三维集成方法 Download PDF

Info

Publication number
CN103904118A
CN103904118A CN201410085379.0A CN201410085379A CN103904118A CN 103904118 A CN103904118 A CN 103904118A CN 201410085379 A CN201410085379 A CN 201410085379A CN 103904118 A CN103904118 A CN 103904118A
Authority
CN
China
Prior art keywords
layer
sio
deposition
polysilicon
pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410085379.0A
Other languages
English (en)
Other versions
CN103904118B (zh
Inventor
刘力锋
张伟兵
后羿
高滨
韩德栋
王漪
刘晓彦
康晋锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201410085379.0A priority Critical patent/CN103904118B/zh
Publication of CN103904118A publication Critical patent/CN103904118A/zh
Application granted granted Critical
Publication of CN103904118B publication Critical patent/CN103904118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种具有存储器功能的场效应晶体管及其三维集成方法，由上选择管和下选择管及中间的存储单元组成三维结构，且所有的晶体管均为竖直结构，与水平晶体管相比竖直晶体管的布局面积更小，从而可以提高RRAM的集成密度，进一步降低成本。该方法包括：在衬底上依次沉积SiO2、下选择管的重掺杂多晶硅控制栅层、SiO2，通过反应离子刻蚀SiO2、多晶硅、SiO2层形成下选择管的沟道区域；顺序沉积多晶硅层和SiO2层，反应离子刻蚀沉积的SiO2和多晶硅层，形成存储单元的沟道通孔；沉积上选择管的重掺杂多晶硅控制栅层和SiO2，通过反应离子刻蚀多晶硅层和SiO2层，形成上选择管的沟道区域。

Description

具有存储器功能的场效应晶体管及其三维集成方法
技术领域
本发明涉及半导体领域，特别涉及一种具有存储器功能的场效应晶体管及其三维集成方法。 
背景技术
存储器是国际国内诸多企业和行业产品的重要组成部分。电阻存储器（Resistive Random Access Memory，简称RRAM）因其具有制备简单、擦写速度快、存储密度高、与CMOS工艺兼容等优点而成为当前新型存储器研究的热点。RRAM的基本存储单元为金属—氧化物—金属（MIM）三明治结构，利用电压或电流脉冲可以使MIM结构中的阻变层在高阻和低阻之间转变，以实现数据的写入和擦除。 
但是由于串扰等原因，造成RRAM不能进行简单的Crossbar集成，限制了其集成密度。 
发明内容
本发明提供一种具有存储器功能的场效应晶体管及其三维集成方法，能够提高RRAM集成密度、降低成本。 
本发明实施例采用如下技术方案： 
一种具有存储器功能的场效应晶体管的三维集成方法，包括： 
在衬底上依次沉积SiO2、下选择管的重掺杂多晶硅控制栅层、SiO2，通过反应离子刻蚀SiO2、多晶硅、SiO2层形成下选择管的沟道区域； 
顺序沉积多晶硅层和SiO2层，反应离子刻蚀沉积的SiO2和多晶硅层，形成存储单元的沟道通孔； 
沉积上选择管的重掺杂多晶硅控制栅层和SiO2，通过反应离子刻蚀多晶硅 层和SiO2层，形成上选择管的沟道区域。 
可选的，所述在衬底上依次沉积SiO2、下选择管的重掺杂多晶硅控制栅层、SiO2，通过反应离子刻蚀SiO2、多晶硅、SiO2层形成下选择管的沟道区域之后，还包括： 
沉积下选择管的栅介质层，并刻蚀掉底部的介质。 
可选的，所述沉积下选择管的栅介质层，并刻蚀掉底部的介质之后，还包括： 
LPCVD沉积p型多晶硅体，用原位掺杂形成晶体管的源极和漏极。 
可选的，所述顺序沉积多晶硅层和SiO2层，反应离子刻蚀沉积的SiO2和多晶硅层，形成存储单元的沟道通孔之后，还包括： 
依次沉积阻变层和隧穿氧化层，形成存储单元的栅介质层。 
可选的，所述依次沉积阻变层和隧穿氧化层，形成存储单元的栅介质层之后，还包括： 
沉积存储单元的多晶硅体。 
可选的，所述沉积上选择管的重掺杂多晶硅控制栅层和SiO2，通过反应离子刻蚀多晶硅层和SiO2层，形成上选择管的沟道区域之后，还包括： 
沉积上选择管的栅介质层，并刻蚀掉底部的介质。 
可选的，所述沉积上选择管的栅介质层，并刻蚀掉底部的介质之后，还包括： 
LPCVD沉积p型多晶硅体，用原位掺杂形成晶体管的源极和漏极。 
可选的，所述LPCVD沉积p型多晶硅体，用原位掺杂形成晶体管的源极和漏极之后，还包括： 
沉积一层金属并刻蚀形成位线。 
一种具有存储器功能的场效应晶体管，所述具有存储器功能的场效应晶体管器件基于上述方法制备得到。 
基于上述技术方案，本发明实施例的具有存储器功能的场效应晶体管及其 三维集成方法，在衬底上依次沉积SiO2、下选择管的重掺杂多晶硅控制栅层、SiO2，通过反应离子刻蚀SiO2、多晶硅、SiO2层形成下选择管的沟道区域；顺序沉积多晶硅层和SiO2层，反应离子刻蚀沉积的SiO2和多晶硅层，形成存储单元的沟道通孔；沉积上选择管的重掺杂多晶硅控制栅层和SiO2，通过反应离子刻蚀多晶硅层和SiO2层，形成上选择管的沟道区域。能够提高RRAM集成密度、降低成本。 
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 
图1为本发明实施例提供的具有存储器功能的场效应晶体管三维集成的结构示意图； 
图2为本发明实施例提供的沿位线方向的横截面图； 
图3为本发明实施例提供的具有存储器功能的场效应晶体管的俯视图； 
图4为本发明实施例提供的制备具有存储器功能的场效应晶体管三维集成结构的方法示意图之一； 
图5为本发明实施例提供的制备具有存储器功能的场效应晶体管三维集成结构的方法示意图之二； 
图6为本发明实施例提供的制备具有存储器功能的场效应晶体管三维集成结构的方法示意图之三； 
图7为本发明实施例提供的制备具有存储器功能的场效应晶体管三维集成结构的方法示意图之四； 
图8为本发明实施例提供的制备具有存储器功能的场效应晶体管三维集成结构的方法示意图之五； 
图9为本发明实施例提供的制备具有存储器功能的场效应晶体管三维集成结构的方法示意图之六； 
图10为本发明实施例提供的制备具有存储器功能的场效应晶体管三维集成结构的方法示意图之七； 
图11为本发明实施例提供的制备具有存储器功能的场效应晶体管三维集成结构的方法示意图之八； 
图12为本发明实施例提供的制备具有存储器功能的场效应晶体管三维集成结构的方法示意图之九； 
图13为本发明实施例提供的制备具有存储器功能的场效应晶体管三维集成结构的方法示意图之十。 
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 
本发明实施例的具有存储器功能的场效应晶体管三维集成结构沿字线方向的横截面图如图1，其中，图1a为沿字线方向的横截面图；图1b为垂直沟道的具有存储功能的场效应晶体管的横截面图；图1c为垂直沟道场效应晶体管的横截面图。 
沿位线方向的横截面图如图2，俯视图如图3，仅以4层控制栅层为例，控制栅的层数可以根据存储需要而增加。其中上下选择管为垂直沟道的场效应晶体管：栅极材料为重掺杂的多晶硅；栅介质层可以为二氧化硅（SiO2）或氮化硅（Si3N4）等介质材料；用多晶硅原位掺杂形成晶体管的源极和漏极。存储 单元为垂直沟道的具有存储功能的场效应晶体管：栅极材料为重掺杂的多晶硅（也可以为TiN，TaN和HfN等金属栅，但因很难实现多层金属/氧化物同时刻蚀，此处选择重掺杂多晶硅为栅极材料）；介质层从栅极到多晶硅体依次为阻变层和隧穿氧化层，阻变层材料HfO2，ZrO2，TiO2，Al2O3，NiO，Ta2O5和ZnO等氧化物材料及掺杂Al、Gd、La、Ti、Nb、Ta和N等元素的氧化物材料，隧穿氧化层可以为二氧化硅（SiO2）、氮化硅（Si3N4）或高K介质；为了避免工艺（在体硅中形成p-n结）复杂性，存储单元的体为不掺杂的多晶硅，从而使晶体管工作在耗尽型。 
每层存储单元晶体管的栅极层为控制栅层，位线垂直于栅极层。单个存储单元位于控制栅和位线所连接的存储串的交叉处，通过位线和字线来选择某一特定的存储单元。对于p型体硅，存储单元编程操作实现方式为：存储单元的位线加高电位，栅极加相应偏压（视存“1”或存“0”而定）。存储单元的擦除操作实现方式为：通过下选择管附近的GIDL漏电产生的空穴电流来升高体电势完成。 
下面详细介绍本发明实施例的制备具有存储器功能的场效应晶体管的三维集成方法。 
本发明实施例以p型体硅，p+重掺杂的多晶硅栅，4层控制栅层为例来描述具体的制备方法。具体制作步骤为：1、下选择管的制备；2、存储单元的制备；3、上选择管的制备。 
其中在形成下选择管之前要在字线方向形成必要的浅槽隔离。下选择管的具体制备过程如下： 
1）在衬底上依次沉积SiO2、下选择管的重掺杂多晶硅控制栅层（此处为p+poly Si）SiO2，而后通过反应离子（RIE）刻蚀SiO2、多晶硅、SiO2层来定义下选择管的沟道区域，此此步完成后的图形如图4。 
2）沉积下选择管的栅介质层（此处为SiO2），并刻蚀掉底部的介质，此步完成后的图形如图5。 
3）LPCVD沉积p型多晶硅体，用原位掺杂形成晶体管的源极和漏极，此 歩完成后的图形如图6。 
存储单元的具体制作过程如下： 
1）顺序沉积多晶硅层和SiO2层，此处以4层多晶硅字线层为例。而后反应离子刻蚀沉积的SiO2和多晶硅层，形成存储单元的沟道通孔，此歩完成后的图形如图7。 
2）依次沉积阻变层和隧穿氧化层，形成存储单元的栅介质层，此歩完成后如图8。 
3）沉积存储单元的多晶硅体（此处为p型多晶硅），此歩完成后形成图形如图9。 
上选择管的具体制作过程如下： 
1）沉积上选择管的重掺杂多晶硅控制栅层（p+poly Si）和SiO2。而后通过反应离子刻蚀多晶硅层和SiO2层，来定义上选择管的沟道区域，此歩完成后的图形如图10。 
2）沉积上选择管的栅介质层（此处为SiO2），并刻蚀掉底部的介质，此歩完成后的图形如图11。 
3）LPCVD(Low Pressure Chemical Vapor Deposition，低温化学气象沉积)沉积p型多晶硅体，用原位掺杂形成晶体管的源极和漏极，此歩完成后的图形如图12。 
4）沉积一层金属Al并刻蚀形成位线，此歩完成后的图形如图13。 
基于上述技术方案，本发明实施例的具有存储器功能的场效应晶体管的三维集成及其制备方法，能够提高RRAM集成密度、降低成本。 
本发明实施例提供一种基于上述方法制备的具有存储器功能的场效应晶体管的三维集成结构，该结构的组成部分如图1-3所示。 
由上选择管（Upper SG）和下选择管（Lower SG）及中间的存储单元（具有存储功能的场效应晶体管）组成三维结构，且所有的晶体管均为竖直结构，与水平晶体管相比竖直晶体管的布局面积更小，从而可以提高RRAM（Random  Resistive Access Memory，电阻存储器）的集成密度，进一步降低成本。 
本发明实施例，在衬底上依次沉积SiO2、下选择管的重掺杂多晶硅控制栅层、SiO2，通过反应离子刻蚀SiO2、多晶硅、SiO2层形成下选择管的沟道区域；顺序沉积多晶硅层和SiO2层，反应离子刻蚀沉积的SiO2和多晶硅层，形成存储单元的沟道通孔；沉积上选择管的重掺杂多晶硅控制栅层和SiO2，通过反应离子刻蚀多晶硅层和SiO2层，形成上选择管的沟道区域。能够提高RRAM集成密度、降低成本。 
本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。 

Claims (9)

1.一种具有存储器功能的场效应晶体管的三维集成方法，其特征在于，包括： 
在衬底上依次沉积SiO2、下选择管的重掺杂多晶硅控制栅层、SiO2，通过反应离子刻蚀SiO2、多晶硅、SiO2层形成下选择管的沟道区域； 
顺序沉积多晶硅层和SiO2层，反应离子刻蚀沉积的SiO2和多晶硅层，形成存储单元的沟道通孔； 
沉积上选择管的重掺杂多晶硅控制栅层和SiO2，通过反应离子刻蚀多晶硅层和SiO2层，形成上选择管的沟道区域。 
2.根据权利要求1所述的方法，其特征在于，所述在衬底上依次沉积SiO2、下选择管的重掺杂多晶硅控制栅层、SiO2，通过反应离子刻蚀SiO2、多晶硅、SiO2层形成下选择管的沟道区域之后，还包括： 
沉积下选择管的栅介质层，并刻蚀掉底部的介质。 
3.根据权利要求2所述的方法，其特征在于，所述沉积下选择管的栅介质层，并刻蚀掉底部的介质之后，还包括： 
低温化学气象沉积LPCVDp型多晶硅体，用原位掺杂形成晶体管的源极和漏极。 
4.根据权利要求1所述的方法，其特征在于，所述顺序沉积多晶硅层和SiO2层，反应离子刻蚀沉积的SiO2和多晶硅层，形成存储单元的沟道通孔之后，还包括： 
依次沉积阻变层和隧穿氧化层，形成存储单元的栅介质层。 
5.根据权利要求4所述的方法，其特征在于，所述依次沉积阻变层和隧 穿氧化层，形成存储单元的栅介质层之后，还包括： 
沉积存储单元的多晶硅体。 
6.根据权利要求1所述的方法，其特征在于，所述沉积上选择管的重掺杂多晶硅控制栅层和SiO2，通过反应离子刻蚀多晶硅层和SiO2层，形成上选择管的沟道区域之后，还包括： 
沉积上选择管的栅介质层，并刻蚀掉底部的介质。 
7.根据权利要求6所述的方法，其特征在于，所述沉积上选择管的栅介质层，并刻蚀掉底部的介质之后，还包括： 
低温化学气象沉积LPCVD沉积p型多晶硅体，用原位掺杂形成晶体管的源极和漏极。 
8.根据权利要求7所述的方法，其特征在于，所述LPCVD沉积p型多晶硅体，用原位掺杂形成晶体管的源极和漏极之后，还包括： 
沉积一层金属并刻蚀形成位线。 
9.一种具有存储器功能的场效应晶体管，其特征在于，所述具有存储器功能的场效应晶体管器件基于上述权利要求1至8中任一项所述的方法制备得到。 
CN201410085379.0A 2014-03-10 2014-03-10 具有存储器功能的场效应晶体管及其三维集成方法 Active CN103904118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410085379.0A CN103904118B (zh) 2014-03-10 2014-03-10 具有存储器功能的场效应晶体管及其三维集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410085379.0A CN103904118B (zh) 2014-03-10 2014-03-10 具有存储器功能的场效应晶体管及其三维集成方法

Publications (2)

Publication Number Publication Date
CN103904118A true CN103904118A (zh) 2014-07-02
CN103904118B CN103904118B (zh) 2016-08-31

Family

ID=50995357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410085379.0A Active CN103904118B (zh) 2014-03-10 2014-03-10 具有存储器功能的场效应晶体管及其三维集成方法

Country Status (1)

Country Link
CN (1) CN103904118B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107368889A (zh) * 2017-06-01 2017-11-21 北京大学 基于阻变存储器三维交叉阵列的卷积、池化和激活电路
CN107946314A (zh) * 2017-11-23 2018-04-20 长江存储科技有限责任公司 3d nand存储器源极选择管及其形成方法
CN109727981A (zh) * 2019-01-31 2019-05-07 长江存储科技有限责任公司 3d nand存储器及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315173A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 三维多值非挥发存储器的制备方法
US20130168630A1 (en) * 2011-12-29 2013-07-04 Micron Technology, Inc. Memory Structures and Arrays, and Methods of Forming Memory Structures and Arrays
CN103247625A (zh) * 2012-02-03 2013-08-14 华邦电子股份有限公司 非易失性存储器元件及其阵列
JP2014036034A (ja) * 2012-08-07 2014-02-24 Sharp Corp 不揮発性半導体記憶装置とその製造方法
US8658476B1 (en) * 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315173A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 三维多值非挥发存储器的制备方法
US20130168630A1 (en) * 2011-12-29 2013-07-04 Micron Technology, Inc. Memory Structures and Arrays, and Methods of Forming Memory Structures and Arrays
CN103247625A (zh) * 2012-02-03 2013-08-14 华邦电子股份有限公司 非易失性存储器元件及其阵列
US8658476B1 (en) * 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
JP2014036034A (ja) * 2012-08-07 2014-02-24 Sharp Corp 不揮発性半導体記憶装置とその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107368889A (zh) * 2017-06-01 2017-11-21 北京大学 基于阻变存储器三维交叉阵列的卷积、池化和激活电路
CN107368889B (zh) * 2017-06-01 2019-08-23 北京大学 基于阻变存储器三维交叉阵列的卷积、池化和激活电路
CN107946314A (zh) * 2017-11-23 2018-04-20 长江存储科技有限责任公司 3d nand存储器源极选择管及其形成方法
CN109727981A (zh) * 2019-01-31 2019-05-07 长江存储科技有限责任公司 3d nand存储器及其形成方法

Also Published As

Publication number Publication date
CN103904118B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
US10529776B2 (en) Cell pillar structures and integrated flows
US10014317B2 (en) Three-dimensional non-volatile NOR-type flash memory
US9431257B2 (en) Salicided structure to integrate a flash memory device with a high κ, metal gate logic device
US20240172420A1 (en) Vertical digit lines for semiconductor devices
KR20200084057A (ko) 메모리 어레이, 및 메모리 어레이를 형성하는 방법
CN106876397A (zh) 三维存储器及其形成方法
TW201545353A (zh) 裝置與方法
US20130256777A1 (en) Three dimensional floating gate nand memory
US20140124728A1 (en) Resistive memory device, resistive memory array, and method of manufacturing resistive memory device
SG194300A1 (en) Non-volatile memory device and method of forming the same
CN104022118A (zh) 半导体器件及其制造方法
TW201637198A (zh) 非揮發性記憶體元件及其製作方法
US11227864B1 (en) Storage node after three-node access device formation for vertical three dimensional (3D) memory
US11476254B2 (en) Support pillars for vertical three-dimensional (3D) memory
US11641732B2 (en) Self-aligned etch back for vertical three dimensional (3D) memory
CN104681498A (zh) 存储器件及其制造方法
TWI606551B (zh) Non-volatile memory device method
CN114203639A (zh) 关于垂直3d存储器的三节点存取装置形成的栅极电介质修复
CN103137860B (zh) 非易失性三维半导体存储器件及制备方法
CN103904118A (zh) 具有存储器功能的场效应晶体管及其三维集成方法
Breuil et al. Integration of Ruthenium-based wordline in a 3-D NAND memory devices
CN102544074B (zh) 与cmos逻辑工艺兼容的非挥发性记忆体及其制备方法
CN102779550B (zh) 多功能存储单元、阵列及其制造方法
CN103137695B (zh) 半导体存储单元及其制造方法
CN103646949B (zh) 浮栅晶体管阵列及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant