CN102779550B - 多功能存储单元、阵列及其制造方法 - Google Patents
多功能存储单元、阵列及其制造方法 Download PDFInfo
- Publication number
- CN102779550B CN102779550B CN201110122303.7A CN201110122303A CN102779550B CN 102779550 B CN102779550 B CN 102779550B CN 201110122303 A CN201110122303 A CN 201110122303A CN 102779550 B CN102779550 B CN 102779550B
- Authority
- CN
- China
- Prior art keywords
- source
- drain area
- resistance
- storage unit
- storing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000003860 storage Methods 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 6
- 230000006870 function Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 14
- 238000009825 accumulation Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 11
- 230000000452 restraining effect Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- -1 such as Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007784 solid electrolyte Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明实施例公开了一种多功能存储单元，包括：半导体衬底；位于半导体衬底上的电荷俘获式存储器，所述电荷俘获式存储器包括存储叠层结构以及在存储叠层结构两侧衬底内的源漏区；位于存储叠层结构一侧的源漏区上的阻变存储器。通过将电荷俘获式存储器和阻变存储器集成在一个存储单元中，可以根据不同的应用环境实现CTM或RRAM两种不同的存储方式，通过制造该存储单元便能提供具有CTM和RRAM两种功能的存储器件，大大降低了存储器产品的制造成本。
Description
技术领域
本发明涉及半导体存储器件及制造技术，更具体地说，涉及一种多功能存储单元、阵列及其制造方法。
背景技术
随着可携式个人设备的流行，非挥发性存储器的需求进一步的增加，目前市场上的非挥发性存储器仍以闪存(Flash)为主流，却正面临着严峻的挑战。为了更好地提高存储密度和数据存储的可靠性，研发重点逐渐转向可以取代闪存的新型非挥发性存储器，多种新型存储器技术得到了发展，其中，电荷俘获式存储器(CTM，Charging Trapping Memory)和阻变存储器(RRAM，Resistive Random Access Memory)是两个具有代表性的研究方向。
CTM采用电荷分立存储技术，利用相互绝缘的存储节点来存储电荷，有效地缓解了隧穿氧化层和数据保持能力之间的矛盾。参考图1，图1为CTM存储器的基本结构，主要包括：隧穿层104、存储层105、阻挡层106、栅电极107以及源极102、漏极103，通过处于隧穿层和阻挡层之间的存储层的特性实现电荷存储，例如利用氮化物自身的深能级缺陷作为电荷存储介质，或者利用分离的纳米晶作为电荷存储介质等。由于只有隧穿层中具有漏电通道，只会造成少数存储电荷的流失，大大提高存储器件的电荷保持能力。
RRAM的存储原理是建立在阻变材料的可逆阻变特性上，也就是说，阻变材料在电信号下可以在高阻态和低阻态间实现可逆的转变。RRAM的基本结构如图2所示，主要包括：衬底201，下电极202、阻变层203和上电极204，通过阻变层的阻变材料的特性实现高低阻态的转变，具有阻变特性的材料例如二元过渡族金属氧化物、固态电解液材料等等。RRAM具有写入电压低、写入擦除时间短、非破坏性读取、结构简单、面积小等优点。
但是，目前的存储器只具有单一的存储方式，并没有一种通用的存储器，不可以根据不同的应用环境实现CTM或RRAM不同的存储方式，这样需要分别制造CTM和RRAM产品来满足两种器件的功能，会大大提高存储器产品的制造成本。
发明内容
本发明实施例提供一种多功能存储单元、阵列及其制造方法，具有CTM和RRAM两种存储方式，通过制造该存储单元，便能实现CTM或RRAM两种存储方式，降低了制造成本。
为实现上述目的，本发明实施例提供了如下技术方案：
一种多功能存储单元，包括：
半导体衬底；
位于半导体衬底上的电荷俘获式存储器，所述电荷俘获式存储器包括存储叠层结构以及在存储叠层结构两侧衬底内的源漏区；
位于存储叠层结构一侧的源漏区上的阻变存储器。
可选地，在所述源漏区和阻变存储器的下电极之间还包括：掺杂氧化层，所述掺杂氧化层具有同源漏区相反的掺杂类型。
可选地，所述掺杂氧化层为掺杂的二氧化硅。
可选地，所述阻变存储器一侧的源漏区的面积大于另一侧源漏区的面积。
此外，在本发明的另一个方面，还提供了根据上述存储单元组成的多功能存储阵列，包括M*N个如权利要求1-4中任一项所述的多功能存储单元，每M个所述多功能存储单元组成存储阵列的一行，一共有N行，其中，
对于第n行中的多功能存储单元U(n，m-1)、U(n，m)和U(n，m+1)，U(n，m-1)与U(n，m)共用阻变存储器一侧的源漏区，U(n，m)与U(n，m+1)共用另一侧的源漏区；
第n行中的所有共用阻变存储器一侧的源漏区同一条位线BLn电连接；
对于第m列上的多功能存储单元U(0，1..-N-1，m)，N个电荷俘获式存储器的栅极同一条第一字线WLm电连接，N个阻变存储器的上电极同一条第二字线WL’m电连接，其中，M＞0，N＞0，且0≤m＜M，0≤n＜N。
此外，在本发明的又一个方面，还提供了一种多功能存储装置，包括如上所述的多功能存储阵列，以及第一多路选择器、第二多路选择器、列译码器和行译码器，其中，所述位线同第一多路选择器相连接，所述第一字线和第二字线同第二多路选择器相连接，列译码器连接至第一多路选择器，行译码器连接至第二多路选择器，且第一多路选择器和第二多路选择器同外部读写装置相连接，实现对存储阵列内的不同存储器的选择。
此外，本发明实施例还公开了，一种多功能存储单元的制造方法，包括：
提供半导体衬底；
在所述半导体衬底上形成电荷俘获式存储器，所述电荷俘获式存储器包括存储叠层结构以及在存储叠层结构两侧衬底内的源漏区；
在位于叠层结构一侧的源漏区上形成阻变存储器。
优选地，在形成电荷俘获式存储器的源漏区之后，形成阻变存储器下电极之前，还包括步骤：在所述叠层结构一侧的源漏区上形成掺杂氧化层，所述掺杂氧化层具有同源漏区相反的掺杂类型。
优选地，所述掺杂氧化层为掺杂的二氧化硅。
优选地，所述阻变存储器一侧的源漏区的面积大于另一侧源漏区的面积。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例的多功能存储单元、阵列及其制造方法，通过半导体衬底上的电荷俘获式存储器，以及电荷俘获式存储器的源区上的阻变存储器，将电荷俘获式存储器和阻变存储器集成在一个存储单元中，可以根据不同的应用环境实现CTM或RRAM两种不同的存储方式，通过制造该存储单元便能提供具有CTM和RRAM两种功能的存储器件，大大降低了存储器产品的制造成本。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为电荷俘获式存储器的基本结构的示意图；
图2为阻变存储器的基本结构的示意图；
图3为根据本发明实施例的多功能存储单元的结构示意图；
图4为根据本发明实施例的多功能存储单元阵列的示意图；
图5为根据本发明实施例的多功能存储装置的示意图；
图6为根据本发明实施例的多功能存储装置的操作流程图；
图7-18图为根据本发明实施例的多功能存储单元制造过程的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，传统的存储器只具有单一的存储方式，需要分别制造CTM和RRAM产品来满足两种器件的功能的需求，会大大提高存储器产品的制造成本。为此，本发明提供了一种多功能存储单元，可以同时满足CTM和RRAM两种器件的功能的需求，降低制造成本。
参考图3，所述多功能存储单元包括：
半导体衬底300；
半导体衬底300上的电荷俘获式存储器310，所述电荷俘获式存储器310包括存储叠层结构309以及在存储叠层结构309两侧衬底内的源漏区306、307；
位于存储叠层结构309一侧的源漏区306上的阻变存储器320。
其中，在一个实施例中，所述半导体衬底300为Si衬底，在其他实施例中，所述半导体衬底还可以包括但不限于其他元素半导体或化合物半导体，如硅锗(SiGe)、碳化硅、砷化镓、砷化铟或磷化铟。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底300可以包括各种掺杂配置。此外，衬底中还可以包括其他器件。
其中，所述电荷俘获式存储器310包括存储叠层结构309、栅极305和源漏区306、307，所述存储叠层结构309包括隧穿层302、存储层303和阻挡层304。
在一个实施例中，所述隧穿层302、存储层303及阻挡层304的存储叠层结构309可以是ONO(SiO2-Si3N4-SiO2)结构，在其他实施例中所述隧穿层302、存储层303及阻挡层304的存储叠层结构309还可以是ANO(Al2O3-Si3N4-SiO2)结构、AHO(Al2O3-High K-SiO2)结构及其他类似的结构，所述Highk介质材料(高k介质材料)例如AL2O3、HFO2、TIO2、不同组分的HfAlO、HfSiO、HfSiON等掺杂后的新型High k介质材料，所述叠层结构及high k材料仅为示例，本发明并不限于此。
在一个实施例中，所述栅极305可以为多晶硅，在其他实施例中，所述栅极还可以是单层或多层结构，可以包括其他半导体、金属或金属化合物，例如TaN、Al、TiN等或这些材料的叠层，此处仅为示例，本发明并不限于此。
其中，所述源漏区306、307具有器件所需的掺杂类型，例如掺杂有N型或P型杂质。
其中，所述阻变存储器320包括下电极314、阻变层315和上电极316。
所述上电极316或下电极314可以为贵重金属、常用金属、金属化合物或其他合适的电极材料，例如，Pt、Ag、Pd、W、Ti、Al、Cu、ITO、IZO、YBCO、LaAlO3、SrRuO3或多晶硅等。
所述阻变层可以为钙钛矿氧化物、过渡金属二元氧化物、固态电解质、有机物或其他有类似阻变特性的材料，例如，SrZrO3、LiNbO3、BaTiO3、NiO、TiO2、ZnO、SiO2、WO3、AIDCN、PVK、PS、P3HT、a-Si:H、μc-Si等。
优选地，在所述源漏区306和阻变存储器的下电极314之间还包括：掺杂氧化层312，所述掺杂氧化层312具有同源漏区306相反的掺杂类型，例如掺杂氧化层312为掺杂的二氧化硅，同所述源漏区306之间形成PN结，以消除阻变存储器320在读取时的串扰问题。
此外，在所述阻变存储器320和所述电荷俘获式存储器310的存储叠层结构309之间还包括隔离层330，所述隔离层330可以包括绝缘材料。
优选地，所述阻变存储器320一侧的源漏区306的面积大于另一侧源漏区307的面积，以使由上述多功能存储单元形成存储阵列时，相邻的存储单元间可以共用源区，以减小存储单元的面积，提高集成度。
以上对本发明的多功能存储单元进行了详细的描述，此外，根据上述多功能存储单元，本发明还提出了一种多功能存储阵列，由上述多功能存储单元组成，以下以M*N个上述多功能存储单元组成的阵列进行描述，如图4所示，每M个所述多功能存储单元组成存储阵列的一行，一共有N行，那么，
对于第n行中的多功能存储单元U(n，m-1)、U(n，m)和U(n，m+1)，U(n，m-1)与U(n，m)共用阻变存储器一侧的源漏区，U(n，m)与U(n，m+1)共用另一侧的源漏区；
第n行中的所有阻变存储器一侧的源漏区同一条位线BLn电连接；
对于第m列上的多功能存储单元U(0，1..-N-1，m)，N个电荷俘获式存储器的栅极同一条第一字线WLm电连接，N个阻变存储器的上电极同一条第二字线WL’m电连接，其中，M＞0，N＞0，且0≤m＜M，0≤n＜N。
例如，在第1行中包括存储单元U(0，0)、U(0，1)、U(0，2)至U(0，M-1)，每个存储单元包括阻变存储器320和电荷俘获式存储器310，U(0，0)和U(0，1)阻变存储器320侧的源漏区共用，第一行中所有阻变存储器侧共用的源漏区连接BL0；第一列中包括存储单元U(0，0)至U(N-1，0)，其没有接阻变存储器侧的源漏区连接至SL0，通常地，该SL0可以接地或者根据需要连接或设置所需电压。
该存储阵列的每一行上相邻的一组存储单元共用源区，减小存储单元的面积，提高集成度。
此外，本发明还提供了一种多功能存储装置，实现上述多功能存储阵列的选择存储。如图5所示，所述装置包括：多功能存储阵列c06，以及第一多路选择器c02、第二多路选择器c06、列译码器c01和行译码器c08，其中，所述位线BLn同第一多路选择器c02相连接，所述第一字线WLm和第二字线WL’m同第二多路选择器c06相连接，c01列译码器联连接至第一多路选择器c02，行译码器c08连接至第二多路选择器c06，且第一多路选择器c02和第二多路选择器c06同外部读写装置c03相连接，实现对存储阵列内的不同存储器的选择。
在本实施例中，外部读写装置c03包括输入输出I/Oc11、读出放大器c10和写驱动c09，读出放大器c10和写驱动c09接收来自工作模式信号c12的信号指示，通过第一和第二多路选择器及行、列译码器处理，选择相应地址的存储单元中的阻变存储器或电荷俘获式存储器进行读取操作。
如图6，为根据本发明实施例的多功能存储装置的操作流程图，步骤S1，根据外部环境的需要进行存储器种类的选择，步骤S2，判断是否是高速低压存储，若是，进入S3，选择PRAM存储，并根据行、列译码器及多路选择器选择相应RRAM存储器件，从而确定进行操作的单元，而后进行相应的读写擦除操作；若不是高速低压存储，则进入S4，选择CTM存储，并根据根据行、列译码器及多路选择器选择相应CTM存储器件，从而确定进行操作的单元，而后进行相应的读写擦除操作。
当外部环境需要高速低压存储方式时，上述装置选择RRAM作为存储器件，掺杂的二氧化硅层和源端作为整流二极管，CTM的WL和SL浮空。编程的时候，BL施加0v，在WL’上施加编程电压Vset(通常1～2V，因材料而定)，擦除的时候，BL施加0v，在WL’上施加相应的擦除电压Vreset(因材料而定)，读取时，BL施加0v，在WL’上施加读取电压Vread(一般为0.2V)进行读取。
当需要CTM作为存储单元的时候，根据外电路来选择相应的字线位线进行编程擦除读取操作，WL’浮空，其编程擦除读取操作和普通的CTM器件是一致的，例如：采用CHE编程，如：WL上施加15V电压，BL施加5v电压、SL接地，衬底接地；擦除可选择FN擦除，如：WL施加-15V电压，BL浮空、SL接地，衬底接地；读取时WL上施加Vread，BL施加1V左右电压，SL接地，衬底接地。
从而，可以在一个存储单元中实现CTM或RRAM不同的存储方式，也就是说一次制备便可具有两种存储器的功能，大大降低了制造成本。
以上对本发明的多功能存储单元、存储阵列以及存储装置进行了详细的描述，为了更好的理解本发明的方案及效果，以下将结合示意图对阻变存储器单元及存储阵列的制造过程进行描述。
首先，如图7(俯视图)所示，提供半导体衬底600。在此实施例中，所述衬底600为硅衬底，并已经做好前期预处理，例如清洗等操作。此外，所述衬底600上已具有STI(Shallow Trench Isolation)隔离601。
需要说明的是，之后步骤地示图中，包括本图式中AA’和BB’的向示图，以更好的理解本发明。
而后，如图8(AA’向示图)、图9所示(BB’向示图)，在所述衬底上形成牺牲氧化层604，并进行防穿通注入工艺及阈值电压调整注入工艺，形成防穿通掺杂603和阈值电压调整掺杂602。
而后，如图10(AA’向示图)、图11(BB’向示图)所示，依次淀积隧穿层701、存储层702及阻挡层703，在本实施例中，隧穿层701、存储层702及阻挡层703可以依次为SiO2-Si3N4-SiO2。
而后，如图12(AA’向示图)、图13(BB’向示图)所示，在AA’方向上图案化所述存储层702及阻挡层703。
而后，如图14(AA’向示图)和15(BB’向示图)所示，淀积栅极901，所述栅极901可以为多晶硅、金属、金属硅化物或其他合适的材料，可以是一层或多层堆叠的结构。
而后，如图16(BB’向示图)所示，在BB’方向上对隧穿层701、存储层702、阻挡层703及栅极901进行图案化，从而形成包括隧穿层701、存储层702及阻挡层703的存储堆叠结构和栅极901，在此图形化时，存储堆叠和栅极901两侧去除的部分可以不对称，其中一侧905去除的宽度大于另一侧903的宽度，以在后续工艺中在较大一侧905上形成共源的阻变存储器。AA’方向同上步骤。
而后，如图17(BB’向示图)所示，可以根据传统工艺形成存储堆叠的侧墙907以及存储堆叠两侧的源漏区909、910，此外还可以进一步形成防穿通区908，用于后续在其上形成阻变存储器一侧的源漏区910的面积大于另一侧的源漏区909的面积，所述隧穿层701、存储层702及阻挡层703的存储堆叠结构、栅极901以及源漏区909、910组成电荷俘获式存储器，所述侧墙907为电荷俘获式存储器及后续形成的阻变存储器的隔离区。AA’方向同上步骤。
而后，如图18(BB’向示图)所示，在较大面积一侧的源漏区910上形成阻变存储器。具体地，首先，在依次淀积下电极921、阻变层922和上电极923，在此实施例中，下电极921、阻变层922和上电极923可以依次为Pt、TiO2、Ag，或者，优选地，依次形成掺杂的氧化层920、下电极921、阻变层922和上电极923后，掺杂的氧化层920例如掺杂的二氧化硅，掺杂类型同其下的源漏区910具有相反的掺杂类型，而后，进行图形化，形成包括下电极921、阻变层922和上电极923的阻变存储器，相邻的存储单元在较大面积的源漏区910上形成共源的阻变存储器，在优选的实施例中，掺杂的氧化层920同源漏区910形成PN结，以消除阻变存储器在读取操作时的串扰问题，而后，形成侧墙924。
而后，最后由源漏区引出SL(source line)、位线(BL)，由栅极引出字线(WL、WL’)，材料可以为多晶硅、金属、金属硅化物或其他合适的材料，可以为一层或多层结构。
至此，形成了本发明的阻变存储器单元及存储阵列。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种多功能存储单元，其特征在于，包括：
半导体衬底；
位于半导体衬底上的电荷俘获式存储器，所述电荷俘获式存储器包括存储叠层结构以及在存储叠层结构两侧衬底内的源漏区；
位于存储叠层结构一侧的源漏区上的阻变存储器；
在所述源漏区和阻变存储器的下电极之间还包括：掺杂氧化层，所述掺杂氧化层具有同源漏区相反的掺杂类型。
2.根据权利要求1所述的多功能存储单元，其特征在于，所述掺杂氧化层为掺杂的二氧化硅。
3.根据权利要求1-2中任一项所述的多功能存储单元，其特征在于，所述阻变存储器一侧的源漏区的面积大于另一侧源漏区的面积。
4.一种多功能存储阵列，包括M*N个如权利要求1-3中任一项所述的多功能存储单元，每M个所述多功能存储单元组成存储阵列的一行，一共有N行，其中，
对于第n行中的多功能存储单元U(n,m-1)、U(n,m)和U(n,m+1)，U(n,m-1)与U(n,m)共用阻变存储器一侧的源漏区，U(n,m)与U(n,m+1)共用另一侧的源漏区；
第n行中的所有共用阻变存储器一侧的源漏区同一条位线BLn电连接；
对于第m列上的多功能存储单元U(0,1..-N-1,m)，N个电荷俘获式存储器的栅极同一条第一字线WLm电连接，N个阻变存储器的上电极同一条第二字线WL’m电连接，其中，M>0，N>0，且0≤m<M，0≤n<N。
5.一种多功能存储装置，包括如权利要求4所述的多功能存储阵列，以及第一多路选择器、第二多路选择器、列译码器和行译码器，其中，所述位线同第一多路选择器相连接，所述第一字线和第二字线同第二多路选择器相连接，列译码器连接至第一多路选择器，行译码器连接至第二多路选择器，且第一多路选择器和第二多路选择器同外部读写装置相连接，实现对存储阵列内的不同存储器的选择。
6.一种多功能存储单元的制造方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成电荷俘获式存储器，所述电荷俘获式存储器包括存储叠层结构以及在存储叠层结构两侧衬底内的源漏区；
在位于叠层结构一侧的源漏区上形成阻变存储器；
在形成电荷俘获式存储器的源漏区之后，形成阻变存储器下电极之前，还包括步骤：在所述叠层结构一侧的源漏区上形成掺杂氧化层，所述掺杂氧化层具有同源漏区相反的掺杂类型。
7.根据权利要求6所述的制造方法，其特征在于，所述掺杂氧化层为掺杂的二氧化硅。
8.根据权利要求6-7中任一项所述的制造方法，其特征在于，所述阻变存储器一侧的源漏区的面积大于另一侧源漏区的面积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110122303.7A CN102779550B (zh) | 2011-05-12 | 2011-05-12 | 多功能存储单元、阵列及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110122303.7A CN102779550B (zh) | 2011-05-12 | 2011-05-12 | 多功能存储单元、阵列及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102779550A CN102779550A (zh) | 2012-11-14 |
| CN102779550B true CN102779550B (zh) | 2015-06-10 |
Family
ID=47124432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110122303.7A Active CN102779550B (zh) | 2011-05-12 | 2011-05-12 | 多功能存储单元、阵列及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102779550B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969021A (zh) * | 2012-11-21 | 2013-03-13 | 无锡来燕微电子有限公司 | 一种可以改换成多个规格要求等级的记忆体和及其操作方法技术领域 |
| CN102969020A (zh) * | 2012-11-21 | 2013-03-13 | 无锡来燕微电子有限公司 | 一种有多个规格等级可以选择的记忆体及其操作方法 |
| CN105870321B (zh) * | 2016-03-28 | 2019-03-08 | 北京大学 | 一种非线性自整流阻变存储器及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101060007A (zh) * | 2006-04-17 | 2007-10-24 | 科统科技股份有限公司 | 复合存储器芯片 |
| CN100511683C (zh) * | 2005-01-06 | 2009-07-08 | 三星电子株式会社 | 混合多位型非易失性存储器件及其操作方法 |
-
2011
- 2011-05-12 CN CN201110122303.7A patent/CN102779550B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100511683C (zh) * | 2005-01-06 | 2009-07-08 | 三星电子株式会社 | 混合多位型非易失性存储器件及其操作方法 |
| CN101060007A (zh) * | 2006-04-17 | 2007-10-24 | 科统科技股份有限公司 | 复合存储器芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102779550A (zh) | 2012-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10043567B2 (en) | Multilevel ferroelectric memory cell for an integrated circuit | |
| CN103915117B (zh) | 一种具有三维与非门阵列的快闪存储装置及其操作方法 | |
| CN102446552B (zh) | 存储器元件和快闪存储器阵列读取操作方法及其结构 | |
| CN102637455A (zh) | 存储器阵列 | |
| US20190172539A1 (en) | Polarization-based configurable logic gate | |
| US20130015429A1 (en) | All graphene flash memory device | |
| US9412845B2 (en) | Dual gate structure | |
| CN1551240A (zh) | 非易失性半导体存储装置 | |
| US20150243707A1 (en) | Tunneling transistor having a vertical channel, variable resistive memory device including the same, and method for manufacturing the same | |
| US10224337B2 (en) | Memory having a continuous channel | |
| CN103680613A (zh) | 半导体存储器件及其操作方法 | |
| KR20090022185A (ko) | 역전 구조의 비휘발성 메모리 소자, 그 스택 모듈 및 그제조 방법 | |
| CN1790717A (zh) | 非挥发性存储单元以及相关操作方法 | |
| CN103165172B (zh) | 混合存储器件及其控制方法、制备方法 | |
| KR20110040461A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| CN101702327B (zh) | 一种存储器阵列 | |
| US20240212727A1 (en) | Memory device | |
| CN103119718A (zh) | 存储器单元结构和方法 | |
| CN102779550B (zh) | 多功能存储单元、阵列及其制造方法 | |
| CN103137860A (zh) | 非易失性三维半导体存储器件及制备方法 | |
| CN102651233B (zh) | 复合存储器 | |
| Seo et al. | A novel 3-D vertical FG NAND flash memory cell arrays using the separated sidewall control gate (S-SCG) for highly reliable MLC operation | |
| US20140003122A1 (en) | Semiconductor memory structure and control method thereof | |
| CN101807596A (zh) | 一种自对准半导体存储器结构及其制造方法 | |
| CN102610617B (zh) | 一种多比特sonos闪存单元、阵列及操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |