CN101807596A

CN101807596A - 一种自对准半导体存储器结构及其制造方法

Info

Publication number: CN101807596A
Application number: CN201010023062A
Authority: CN
Inventors: 王鹏飞; 臧松干; 孙清清; 丁士进; 张卫
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2010-01-21
Filing date: 2010-01-21
Publication date: 2010-08-18

Abstract

本发明属于非挥发性存储器件技术领域，具体公开了一种自对准半导体存储器结构。该半导体存储器结构采用隧穿晶体管来进行对相变存储器或阻变存储器比如擦写操作和读操作的控制，隧穿晶体管中垂直的栅控二极管结构不仅可以满足对阻变存储器和相变存储器进行写入的大电流要求，而且可以提高存储器件阵列的密度。同时，本发明还公开了一种制造所述半导体存储器结构的方法，该方法使存储器器件的制造工序简化，并且使制程更加稳定，非常适用于存储器芯片的制造。

Description

一种自对准半导体存储器结构及其制造方法

技术领域

本发明属于半导体非挥发性存储器技术领域，具体涉及一种采用自对准工艺的半导体存储器结构及其制造方法。

背景技术

浮栅晶体管存储器(Flash)的存储单元为三端器件，与场效应晶体管具有相同的名称：源极、漏极和栅极。栅极与硅衬底之间有二氧化硅绝缘层，用来保护浮置栅极中的电荷不会泄漏。采用这种结构，使得存储单元具有了电荷保持能力，所以浮栅晶体管存储器是能实现断电保存信息的一种半导体存储器件。如今的集成电路器件技术已经处于30纳米左右，但是传统浮栅晶体管存储的电荷数量降低，写入电压难以下降，可靠性也在变差，所以开发新型非挥发存储器变得十分重要。

相变存储器(PRAM)和阻变存储器(RRAM)是利用材料的改性而使存储器具有不同电阻态，从而存储数据。图1a为现有技术一个相变存储器器件的等效电路图。如图1a所示，存储器件由晶体管13和存储单元14组成，并且晶体管13和存储单元14被串联连接在位线15和源电位12之间，字线11用于晶体管313的开关控制。要存取存储单元14中的储存的数据时，字线11施加电压于晶体管313，且开启晶体管13，同时，位线15施加电压于存储单元14，使得一读取电流经过存储单元14及晶体管13。基于输出电流的大小，储存在存储单元14中的数据得以被读取。

相变存储器(phase change memory)是利用硫属化合物在晶态和非晶态时的巨大导电性差异来存储数据的。相变硫属化合物在由无定形相转向结晶相时会表现出可逆的相变现象，在无定形相时，材料是高度无序的状态，不存在结晶体的网格结构。在此种状态下，材料具有高阻抗和高反射率。相反地，在结晶相，材料具有规律的晶体结构，具有低阻抗和低反射率。相变存储器利用的就是两相间的阻抗差。由电流注入产生的剧烈的热量可以引发材料的相变。相变后的材料性质由注入的电流、电压及操作时间决定。如图1b，一层硫属化合物层104夹在顶端电极105与底端电极101之间，底端电极101延伸出的加热电阻102接触硫属化合物层104。电流注入加热电阻102与硫属化合物层104的连接点后产生的焦耳热引起相变，在晶体结构硫属化合物层104中产生了无定形相的区域103，由于反射率的差异，无定形相区域103呈现如蘑菇菌盖的形状。与传统的Flash浮栅存储器相比，相变存储器具有更快的写入和擦除速度和更好的缩放比例。

阻变存储器的信息读写是依靠读取或者改变阻变材料的电阻来实现的。通常的阻变材料具有高阻和低阻两种状态。如图2是一个典型的阻变存储器单元的剖面图，阻变存储器的的底部电极108和顶部电极106通常使用Pt和Ti等化学性质较稳定的金属材料，置于底部电极108和顶部电极106之间的阻变材料107通常为TiO₂、ZrO、Cu₂O和SrTiO₃等二元或三元金属氧化物。与当前大多数半导体存储器的存储原理相同，阻变存储器并不依靠电容式结构中所存储的电荷量来存储信息，而是依靠材料本身的电阻率的改变来存储信息。由于材料本身的电阻率与材料的尺度无关，因此理论上阻变存储器的存储性能并不会随着器件尺寸的缩小而退化。这就决定了阻变存储器潜在的集成能力远远高于当前主流的Flash浮栅存储器。另一方面，阻变存储器的器件结构简单，可以非常容易地实现与现有的CMOS生产工艺的集成。

但是相变存储器和阻变存储器都需要较大的擦写电流，因此需要特殊的阵列存取器件对其进行擦写。

发明内容

本发明的目的在于提出一种擦写电流大的半导体存储器结构，该半导体存储器结构可以采用特殊的阵列存取器件来进行对半导体存储器读、写等的操作。

为达到本发明的上述目的，本发明提出一种采用自对准工艺的半导体存储器结构，该半导体存储器结构包括至少一个用于存储信息的电阻可变的半导体存储器单元和一个用于对半导体存储器进行控制的隧穿晶体管结构。所述半导体存储器的衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)；所述的隧穿晶体管结构包括至少一个源极、一个漏极和一个栅极，栅极覆盖器件的沟道且所述沟道与该晶体管所处的半导体衬底表面垂直；所述的栅极结构包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层；所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物；所述的栅极导电层环绕在垂直的沟道周围形成边墙结构；所述的绝缘层为SiO₂、HfO₂、HfSiO、HfSiON、SiON、Al₂O₃或者它们之中几种的混合物。

所述的用于存储信息的存储器单元由相变材料构成或者阻变材料构成，并且所述存储器单元与所述隧穿晶体管的源极或者漏极相连，所述隧穿晶体管的栅极控制通过所述存储器单元的电流，从而实现对该存储器单元的读写操作。

由于隧穿晶体管是栅控的二极管结构，一方面，隧穿晶体管的正向偏置p-n结电流可以满足相变存储器或阻变存储器需要较大的电流来进行擦写操作的特点；另一方面，垂直结构的隧穿二极管可以提高存储器件阵列的密度。

进一步的，本发明还提供了一种上述半导体存储器结构的制造方法，该方法包括下列步骤：

在提供的半导体衬底上进行离子注入形成第一种掺杂类型的区域；

淀积形成第一层绝缘薄膜；

对第一层绝缘薄膜和半导体衬底进行刻蚀，形成多个柱状的硅有源区；

淀积形成栅叠层结构；

对栅叠层进行各向异性刻蚀，形成围绕垂直的沟道的边墙结构；

进行离子注入形成第二种掺杂类型的区域；

叠层栅结构的图形化及刻蚀，并去除剩余的第一层绝缘薄膜；

淀积形成一层氧化物介质层，然后对其进行刻蚀形成通孔结构；

依次淀积形成用于存储信息的材料薄膜和金属层，再对用于存储信息的材料薄膜和金属层进行刻蚀形成位线。

所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述的第一层绝缘薄膜为SiO₂、Si₃N₄或者它们之间相混合的绝缘材料。所述的叠层栅结构包含SiO₂栅介质、高k栅介质和栅导电材料，所述的栅导电材料为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物。所述的用于存储信息的材料为相变材料或者阻变材料。所述的金属层为TiN、Ti、Ta、或者TaN。

进一步的，所述第一种掺杂类型为n型，所述的第二种掺杂类型为p型；或者，所述第一种掺杂类型为p型，所述的第二种掺杂类型为n型。所述的第一种掺杂类型区域的一部分被所述的后续的开口结构的形成工序刻蚀去。

本发明采用自对准工艺来形成隧穿晶体管的栅极、漏极和源极，而且，所述第一种掺杂的深度小于柱状有源区的高度，隧穿晶体管的栅长可以由改变刻蚀的条件来控制，这种方法使存储器器件的制造工序简化，并且使制程更加稳定，非常适用于存储器芯片的制造。

附图说明

图1a为当前技术中的一个相变存储器器件的等效电路图。

图1b为一个典型的相变存储器单元的剖面图。

图2为一个典型的阻变存储器单元的剖面图。

图3、图4a、图5a、图6、图7a、图8a和图9a为本发明所提供的一种半导体存储器结构的实施工艺的截面图。

图4b为形成图4a所示结构时的俯视图。

图5b为形成图5a所示结构时的俯视图。

图5c为形成图5a所示结构时掩膜版的形状。

图7b为形成图7a所示结构时的俯视图。

图8b为形成图8a所示结构时的俯视图。

图9b为形成图9a所示结构时的俯视图。

具体实施方式

下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。

参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。

如图3，在提供的半导体衬底200上，进行n型离子注入形成掺杂的区域201。然后依次淀积形成薄膜202和光阻层，再刻蚀光阻层、薄膜202和半导体衬底200形成开口203和开口204，最后去除剩余的光阻层，这样就可以形成柱状的有源区，如图4a。薄膜202为SiO₂、Si₃N₄或者它们之间相混合的绝缘材料。如图4b为形成如图4a所示结构时的俯视图。

需要注意的是，在上述刻蚀过程中，之前形成的掺杂区域201也会部分被刻蚀掉，因此，隧穿晶体管的栅长可以由改变刻蚀的条件来控制。

接下来，依次淀积形成薄膜205、薄膜206、薄膜207、薄膜208和光阻层，然后对光阻层和薄膜208进行刻蚀，再去除剩余的光阻层，如图5a。薄膜205比如为SiO₂，薄膜206为高k介质层，薄膜207比如为TiN或者TaN，薄膜208比如为多晶硅。图5b为形成如图5a所示结构时的俯视图。图5c为形成如图5a所示结构时掩膜版的形状，所示208a为栅极掩膜版的形状。

接下来，进行p型离子注入形成掺杂的区域209和210，如图6。

接下来，如图7a，对薄膜207、薄膜206和薄膜205进行刻蚀，图7b为形成如图7a所示结构时的俯视图。

再接下来，淀积形成一层薄膜211，然后将薄膜211刻蚀成槽结构，如图8a。薄膜211比如为SiO₂。图8b为形成如图8a所示结构时的俯视图。

最后，依次淀积形成薄膜212和薄膜213，然后对薄膜212和薄膜213进行刻蚀形成如图9a所示结构，图9b为形成如图9a所示结构时的俯视图。

这样一个采用自对准工艺的半导体存储器结构就形成了。

如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims

1.一种半导体存储器结构，其特征在于，该结构包括至少一个电阻可变的半导体存储器单元和一个用于对半导体存储器进行操作的隧穿晶体管结构；其中，所述的存储器单元由相变材料构成或者阻变材料构成，并且所述存储器单元与所述隧穿晶体管的源极或者漏极相连，所述隧穿晶体管的栅极控制通过所述存储器单元的电流，从而实现对该存储器单元的读写操作。

2.根据权利要求1所述的半导体存储器结构，其特征在于，其半导体存储器的衬底为单晶硅、多晶硅或者绝缘体上的硅。

3.根据权利要求1所述的半导体存储器结构，其特征在于，所述的隧穿晶体管结构包括至少一个源极、一个漏极和一个栅极，栅极覆盖器件的沟道且所述沟道与该晶体管所处的衬底表面垂直。

4.根据权利要求3所述的半导体存储器结构，其特征在于，所述的栅极结构包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层。

5.根据权利要求4所述的半导体存储器结构，其特征在于，所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物。

6.根据权利要求4所述的半导体存储器结构，其特征在于，所述的绝缘层为SiO₂、HfO₂、HfSiO、HfSiON、SiON、Al₂O₃或者它们之中几种的混合物。

7.根据权利要求4所述的半导体存储器结构，其特征在于，所述的栅极导电层环绕在垂直的沟道周围形成边墙结构。

8.一种半导体存储器结构的制造方法，其特征在于，包括下列步骤：

淀积形成第一层绝缘薄膜；

淀积形成栅叠层结构；

进行离子注入形成第二种掺杂类型的区域；

9.根据权利要求8所述的方法，其特征在于，所述第一种掺杂类型为n型，所述的第二种掺杂类型为p型；或者所述第一种掺杂类型为p型，所述的第二种掺杂类型为n型。

10.根据权利要求8所述的方法，其特征在于，所述的第一种掺杂类型区域的一部分被所述的后续的开口结构的形成工序刻蚀去。

11.根据权利要求8所述的方法，其特征在于，所述的第一层绝缘薄膜为SiO₂、Si₃N₄或者它们之间相混合的绝缘材料。

12.根据权利要求8所述的方法，其特征在于，所述的栅叠层结构包含SiO₂栅介质、高k栅介质和栅导电材料。

13.根据权利要求12所述的方法，其特征在于，所述的栅电极材料为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物。

14.根据权利要求8所述的方法，其特征在于，所述的用于存储信息的材料为相变材料或者阻变材料。

15.根据权利要求8所述的方法，其特征在于，所述的金属层为TiN、Ti、Ta、或者TaN。