CN101777570A

CN101777570A - 一种采用自对准工艺的半导体存储器结构及其制造方法

Info

Publication number: CN101777570A
Application number: CN200910247548A
Authority: CN
Inventors: 王鹏飞; 孙清清; 张卫
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2009-12-30
Filing date: 2009-12-30
Publication date: 2010-07-14

Abstract

本发明属于半导体器件技术领域，具体为一种采用自对准工艺的半导体存储器结构及其制备方法，该半导体存储器采用隧穿晶体管对相变存储器或阻变存储器进行比如擦写操作和读操作的控制，一方面，隧穿晶体管的正向偏置p-n结电流可以满足相变存储器或阻变存储器需要较大的电流来进行擦写操作的特点；另一方面，垂直结构的隧穿二极管可以大大提高存储器件陈列的密度。本发明还公开了一种使用自对准工艺来制造所述半导体存储器结构的方法，非常适用于存储器芯片的制造。

Description

一种采用自对准工艺的半导体存储器结构及其制造方法

技术领域

本发明属于半导体器件技术领域，具体涉及一种采用隧穿晶体管对相变存储器和阻变存储器进行控制的半导体存储器结构及其制造方法。

背景技术

Flash浮栅存储器是能实现断电保存信息的一种半导体存储器件。图1为现有技术一个半导体存储器器件的等效电路图。如图1所示，存储器件由晶体管313和存储单元314组成，并且晶体管313和存储单元314被串联连接在位线315和源电位312之间，字线311用于晶体管313的开关控制。要存取存储单元314中的储存的数据时，字线311施加电压于晶体管313，且开启晶体管313，同时，位线315施加电压于存储单元314，使得一读取电流经过存储单元314及晶体管313。基于输出电流的大小，储存在存储单元314中的数据得以被读取。

随着集成电路器件技术的不断发展，半导体器件的尺寸不断缩小，使得集成电路的设计朝着片上系统集成(SOC)的方向发展，而实现SOC的一个关键技术就是低功耗、高密度、存取速度快的片上存储器的集成。如今的集成电路器件技术已经处于30nm左右，但是传统Flash浮栅存储器由于耦合比和电压较高等问题，很难缩小到30nm以下，因此新型的Flash浮栅存储器的开发成为了当前研究的热点。相变存储器和阻变存储器都可以作为新型的存储器。

相变存储器(phase change memory)是利用硫族化合物在晶态和非晶态时的巨大导电性差异来存储数据的。相变硫族化物在由无定形相转向结晶相时会表现出可逆的相变现象，在无定形相时，材料是高度无序的状态，不存在结晶体的网格结构。在此种状态下，材料具有高阻抗和高反射率。相反地，在结晶相，材料具有规律的晶体结构，具有低阻抗和低反射率。相变存储器利用的就是两相间的阻抗差。由电流注入产生的剧烈的热量可以引发材料的相变。相变后的材料性质由注入的电流、电压及操作时间决定。与传统的Flash浮栅存储器相比，相变存储器具有更快的写入和擦除速度和更好的缩放比例。

阻变存储器的信息读写是依靠读取或者改变阻变材料的电阻来实现的。通常的阻变材料具有高阻和低阻两种状态。与当前大多数半导体存储器的存储原理相同，阻变存储器并不依靠电容式结构中所存储的电荷量来存储信息，而是依靠材料本身的电阻率的改变来存储信息。由于材料本身的电阻率与材料的尺度无关，因此理论上阻变存储器的存储性能并不会随着器件尺寸的缩小而退化。这就决定了阻变存储器潜在的集成能力远远高于当前主流的Flash浮栅存储器。另一方面，阻变存储器的器件结构简单，可以非常容易地实现与现有的CMOS生产工艺的集成。

但是相变存储器和阻变存储器都需要较大的擦写电流，因此需要特殊的阵列存取器件对其进行擦写。

发明内容

本发明的目的在于提出一种半导体存储器结构，该半导体存储器结构可以用较小的电流来进行对半导体存储器读、写等的操作。

本发明提出的半导体存储器结构，包括至少一个电阻可变的存储单元和一个用于对半导体存储器进行操作的隧穿晶体管结构。并且所述的电阻可变的存储器单元与所述隧穿晶体管的源极或者漏极相连，所述隧穿晶体管的栅极可以控制通过所述存储器单元的电流，从而实现对该存储器单元的读写操作。

所述的隧穿晶体管结构包括至少一个源极、一个漏极和一个栅极，栅极覆盖器件的沟道且所述沟道与该晶体管所处的半导体衬底表面垂直；所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)；所述的栅极叠层包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层；所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物；所述的栅极导电层环绕在垂直的沟道周围形成边墙结构；所述的绝缘层为SiO₂、HfO₂、HfSiO、HfSiON、SiON、Al₂O₃或者它们之中几种的混合物。

所述的电阻可变的存储器单元由相变材料构成或者阻变材料构成。

由于隧穿晶体管是栅控的二极管结构，当隧穿晶体管的p-n结正向偏置时该器件可以通过大电流，从而可以满足对阻变存储器和相变存储器进行写入的大电流要求。

本发明还提供了一种上述半导体存储器结构的制造方法，该方法包括下列步骤：

提供一个半导体衬底；

在所述衬底上注入离子形成第一种掺杂类型的区域；

形成第一层绝缘薄膜；对第一层绝缘薄膜和半导体衬底进行刻蚀，形成柱状的有源区；

依次淀积形成高K材料介质层、导电层和多晶硅层；

对多晶硅层进行各向异性刻蚀形成围绕垂直的沟道的边墙结构，以及用于进行离子注入的开口；

进行离子注入形成第二种掺杂类型的区域；

对高K材料介质层、导电层和多晶硅层进行刻蚀，并刻蚀掉剩余的第一层绝缘薄膜；

淀积形成一层氧化物介质层，并对其进行刻蚀形成通孔结构；

依次淀积形成阻变材料薄膜和金属层，再对阻变材料薄膜和金属层进行刻蚀形成位线。

所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述的第一层绝缘薄膜为SiO₂、Si₃N₄或者它们之间相混合的绝缘材料。所述的氧化物介质层为氧化硅介质层。所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物。所述的阻变材料薄膜为ZnO₂、CuO、low-k材料或者GeSbTe材料。所述的金属层为TiN、Ti、Ta、或者TaN。

所述第一种掺杂类型为n型，所述的第二种掺杂类型为p型；或者，所述第一种掺杂类型为p型，所述的第二种掺杂类型为n型。所述的第一种掺杂类型区域的一部分被所述的后续的开口结构的形成工序刻蚀去。

采用本发明提出的制造方法后，栅极、漏极和源极是自对准的。而且，由于所述第一种掺杂的深度小于柱状有源区的高度，隧穿晶体管的栅长可以由改变刻蚀的条件来控制。这种方法使存储器器件制造工序简化，并且制程更加稳定。

附图说明

图1为当前技术一个半导体存储器器件的等效电路图。

图2、图3b、图4、图5b、图6、图7b、图8b、图9和图10b为本发明所提供的一种半导体存储器器件的实施工艺的截面图。

图3a为对第一层绝缘薄膜和半导体衬底进行刻蚀形成柱状有源区结构时的俯视图。

图5a为对多晶硅层进行刻蚀时的俯视图。

图7a为对栅介质层和第一层绝缘薄膜进行刻蚀时的俯视图。

图8a为对氧化物介质层进行刻蚀时的俯视图。

图10a为对阻变材料薄膜和金属层进行刻蚀时的俯视图。

图11为图10b所示半导体存储器器件的等效电路图。

具体实施方式

下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。

参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。

请参照图2，提供一个半导体衬底100，然后进行n型离子注入形成掺杂的区域101。

接下来，在提供的半导体衬底上依次淀积形成薄膜102和薄膜103，比如光阻层，然后刻蚀部分薄膜103、薄膜102和半导体衬底形成开口201和开口202，如图3b，这样就可以形成柱状的有源区。薄膜102为为SiO₂、Si₃N₄或者它们之间相混合的绝缘材料，薄膜103为光阻层。

需要注意的是，在上述刻蚀过程中，之前形成的掺杂区域101也会部分被刻蚀掉，因此，隧穿晶体管的栅长可以由改变刻蚀的条件来控制。图3a为进行此次刻蚀时的俯视图。

接下来，去除薄膜103，然后依次淀积形成薄膜104、薄膜105、薄膜106、薄膜107和薄膜108，薄膜104比如为SiO₂，薄膜105为高k介质层，薄膜106比如为TiN或者TaN，薄膜107比如为多晶硅，薄膜108为光阻层，如图4。

如图5b，对薄膜107进行刻蚀，然后去除剩余的薄膜108，图5a为本步骤进行刻蚀时的俯视图。

接下来进行p型离子注入形成掺杂的区域109，如图6。

接下来，按如图7b所示，对薄膜104、薄膜105和膜106进行刻蚀，图7a为进行刻蚀时的俯视图。

接下来，淀积形成一层薄膜110比如为SiO₂层，然后将薄膜110刻蚀成槽结构，如图8b，图8a为进行刻蚀时的俯视图。

再接下来，依次淀积形成薄膜111和薄膜112，如图9。薄膜111比如为ZnO₂、CuO或者low-k材料，薄膜112为金属可以为TiN、Ti、Ta、或者TaN。

最后对薄膜111和薄膜112进行刻蚀形成如图10b所示的结构，图9a为形成如图10b所示结构时的俯视图。

图11为图10b所示半导体存储器器件的等效电路图。如图11所示，图10b中薄膜111形成的存储单元304a、304b、304c和304d与位线301相连，隧穿二极管305a、305b、305c和305d分别与存储单元304a、304b、304c和304d相串联，并且隧穿二极管305a、305b、305c和305d的另一端与基准电压布线302相连，位线303a、303b、303c和303d分别用于隧穿二极管305a、305b、305c和305d的开关控制。

这样一个采用隧穿晶体管对半导体存储器进行比如擦写、读等操作的半导体存储器结构就形成了。

如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims

1.一种半导体存储器结构，其特征在于，该结构包括至少一个电阻可变的存储单元和一个用于对半导体存储器进行操作的隧穿晶体管结构；所述的电阻可变的存储器单元与所述隧穿晶体管的源极或者漏极相连，所述隧穿晶体管的栅极可以控制通过所述存储器单元的电流。

2.根据权利要求1所述的半导体存储器结构，其特征在于，所述的隧穿晶体管结构包括至少一个源极、一个漏极和一个栅极，栅极覆盖器件的沟道且所述沟道与该晶体管所处的衬底表面垂直。

3.根据权利要求2所述的半导体存储器结构，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅。

4.根据权利要求2所述的半导体存储器结构，其特征在于，所述的栅极叠层包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层。

5.根据权利要求4所述的半导体存储器结构，其特征在于，所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物。

6.根据权利要求4所述的半导体存储器结构，其特征在于，所述的绝缘层为SiO₂、HfO₂、HfSiO、HfSiON、SiON或Al₂O₃，或者它们之中几种的混合物。

7.根据权利要求4所述的半导体存储器结构，其特征在于，所述的栅极导电层环绕在垂直的沟道周围形成边墙结构。

8.根据权利要求1所述的半导体存储器结构，其特征在于，所述的电阻可变的存储器单元由相变材料或者阻变材料构成。

9.一种如权利要求1～8之一所述的半导体存储器结构的制造方法，其特征在于，该方法包括下列步骤：

提供一个半导体衬底；

在所述衬底上注入离子形成第一种掺杂类型的区域；

形成第一层绝缘薄膜；

对第一层绝缘薄膜和半导体衬底进行刻蚀，形成多个柱状的硅有源区；

依次淀积形成高K材料介质层、导电层和多晶硅层；

对多晶硅层进行各向异性刻蚀，形成围绕垂直的沟道的边墙结构；

进行离子注入形成第二种掺杂类型的区域；

10.根据权利要求9所述的方法，其特征在于，所述第一种掺杂类型为n型，所述的第二种掺杂类型为p型；或者，所述第一种掺杂类型为p型，所述的第二种掺杂类型为n型。

11.根据权利要求9所述的方法，其特征在于，所述的第一种掺杂类型区域的一部分被所述的后续的开口结构的形成工序刻蚀去。

12.一种集成电路芯片，其特征在于，该芯片上至少有一个半导体器件为权利要求1所述的半导体存储器结构。