CN102709307A - 一种集成阻变存储器器件的隧穿晶体管结构及其制造方法 - Google Patents

一种集成阻变存储器器件的隧穿晶体管结构及其制造方法 Download PDF

Info

Publication number
CN102709307A
CN102709307A CN201210206222XA CN201210206222A CN102709307A CN 102709307 A CN102709307 A CN 102709307A CN 201210206222X A CN201210206222X A CN 201210206222XA CN 201210206222 A CN201210206222 A CN 201210206222A CN 102709307 A CN102709307 A CN 102709307A
Authority
CN
China
Prior art keywords
tunneling transistor
resistance
variable storing
insulation film
storing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210206222XA
Other languages
English (en)
Inventor
林曦
王鹏飞
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201210206222XA priority Critical patent/CN102709307A/zh
Publication of CN102709307A publication Critical patent/CN102709307A/zh
Priority to US13/663,180 priority patent/US9147835B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明属于半导体存储器技术领域，具体涉及一种集成阻变存储器器件的隧穿晶体管结构及其制造方法。本发明的隧穿晶体管结构包括一个半导体衬底，在半导体衬底上形成的隧穿晶体管与阻变存储器；隧穿晶体管的栅介质层延伸至所述隧穿晶体管的漏区表面之上；延伸至隧穿晶体管的漏区表面之上的栅介质层部分形成所述阻变存储器的阻变存储层。本发明经过一次原子层淀积工艺形成隧穿晶体管的栅介质层与阻变存储器的阻变存储层，将阻变存储器与隧穿晶体管集成在一起，工艺步骤简单，而且可以兼容浅沟槽隔离工艺或者场氧化层隔离工艺以及源、漏的离子注入或者扩散工艺，便于工艺集成。

Description

一种集成阻变存储器器件的隧穿晶体管结构及其制造方法
技术领域
本发明属于20纳米以下的半导体存储器技术领域，具体涉及一种集成阻变存储器器件的隧穿晶体管结构及其制造方法。
背景技术
阻变存储器的信息读写是依靠读取或者改变阻变材料的电阻来实现的。通常的阻变材料具有高阻和低阻两种状态，阻变存储器就是依靠材料本身高阻和低阻两种状态的改变来存储信息的。图1为一个典型的阻变存储器单元的剖面图，在该阻变存储器单元10中，阻变存储层12位于顶部电极11和底部电极13之间。阻变存储层12的电阻值在外加电压作用下可以具有高阻态和低阻态两种不用的状态，其可以分别用来表征“0”和 “1”两种状态。在不同的外加电压条件下，阻变存储器的电阻值在高阻态和低阻态之间可以实现可逆转换，以此来实现信息的存储。阻变存储器具有制备简单、存储密度高、操作电压低、读写速度快、保持时间长、非破坏性读取、低功耗、与传统CMOS（即互补金属氧化物半导体，CMOS是Complementary Metal Oxide Semiconductor的缩写）工艺兼容性好等优点，被认为是成为下一代“ 通用” 存储器的强有力的候选者之一。
目前，阻变存储器的驱动电路通常采用MOS晶体管（即场效应晶体管,MOS是Metal-Oxide- Semiconductor的缩写）结构，且阻变存储器通常在MOS晶体管的后道互连工艺完成之后形成，这样工艺过程复杂且不利于器件向小型化方向的发展。同时，随着集成电路器件技术的不断发展，MOS晶体管的源、漏极间漏电流随着沟道长度的缩小迅速上升，在30纳米以下，有必要使用新的器件以获得较小的漏电流，降低芯片功耗。解决上述问题的方案之一就是采用隧穿晶体管结构。隧穿晶体管是一种漏电流非常小的晶体管，可以进一步缩小电路的尺寸、降低电压，大大降低芯片的功耗。
发明内容
有鉴于此，本发明的目的在于提出一种集成阻变存储器器件的隧穿晶体管结构及其制造方法，以简化阻变存储器及其驱动电路的集成步骤，降低芯片功耗。
本发明提出的集成阻变存储器器件的隧穿晶体管结构，具体包括：
一个半导体衬底；
在所述半导体衬底上形成的隧穿晶体管与阻变存储器；
所述隧穿晶体管的栅介质层延伸至所述隧穿晶体管的漏区表面之上；
所述延伸至隧穿晶体管的漏区表面之上的栅介质层部分形成所述阻变存储器的阻变存储层。
进一步地，所述的半导体衬底为硅或者为绝缘体上的硅。所述的隧穿晶体管的栅介质层为Al2O3或为HfO2，或者为其它具有高介电常数值的阻变材料。
同时，本发明还提出了上述集成阻变存储器器件的隧穿晶体管结构的制造方法，具体步骤包括：
在提供的半导体衬底表面形成第一层绝缘薄膜；
在第一层绝缘薄膜上淀积一层光刻胶；
掩膜、曝光、显影，在上述光刻胶上定义出隧穿晶体管的源区位置；
刻蚀所述源区位置处的所述第一层绝缘薄膜露出衬底；
在所述半导体衬底内形成具有第一种掺杂类型的源区；
剥除光刻胶；
在上述结构上淀积一层光刻胶；
掩膜、曝光、显影，在上述光刻胶上定义出隧穿晶体管的漏区位置；
刻蚀所述漏区位置处的所述第一层绝缘薄膜露出衬底； 
在所述半导体衬底内形成具有第二种掺杂类型的漏区；
剥除光刻胶；
刻蚀所述第一层绝缘薄膜露出隧穿晶体管的栅区位置；
采用原子层淀积工艺在所述半导体衬底表面生长第二层绝缘薄膜；
在所述第二层绝缘薄膜之上淀积形成第一层导电薄膜；
在上述结构上淀积一层光刻胶并掩膜、曝光、显影形成图形；
刻蚀掉暴露出的所述第一层导电薄膜，剩余的所述第一层导电薄膜形成隧穿晶体管的栅极；  
刻蚀掉所述源区上方的第二层绝缘薄膜而保留所述漏区上方的第二层绝缘薄膜，所述漏区上方的第二层绝缘薄膜形成阻变存储器的阻变存储层。
进一步地，所述的第一层绝缘薄膜为氧化硅。所述的第二层绝缘薄膜为具有高介电常数值的阻变材料，比如为Al2O3或者为HfO2。所述的第一层导电薄膜为掺杂的多晶硅。
更进一步地，所述的第一种掺杂类型为n型掺杂，所述的第二种掺杂类型为p型掺杂；或者，所述的第一种掺杂类型为p型掺杂，所述的第二种掺杂类型为n型掺杂。
本发明经过一次原子层淀积工艺形成隧穿晶体管的栅介质层与阻变存储器的阻变存储层，在不增加额外的工艺步骤的前提下，将阻变存储器与隧穿晶体管集成在一起，工艺步骤简单，而且可以兼容浅沟槽隔离工艺或者场氧化层隔离工艺以及源、漏的离子注入或者扩散工艺，便于工艺集成。。
附图说明
图1为一种传统技术的阻变存储器结构的截面图。
图2为本发明所公开的集成阻变存储器器件的隧穿晶体管结构的一个实施例的截面图。
图3至图11为本发明所公开的集成阻变存储器器件的隧穿晶体管结构的制造方法的一个实施例的工艺流程图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
图2为本发明所公开的集成阻变存储器器件的隧穿晶体管结构的一个实施例，它是沿该器件沟道长度方向的截面图。如图2所示，该器件通常在一个半导体衬底或者掺杂的阱100内形成，所述的半导体衬底或者掺杂的阱100一般被低浓度的n型或者p型杂质掺杂过。源区102与漏区103、衬底或阱100的掺杂类型相反。源区102作为隧穿晶体管的源极可以与外部电极111直接或者通过一个接触体连接，隧穿晶体管的栅极105可以与外部电极112直接或者通过一个接触体连接。隧穿晶体管的栅介质层104超出栅极并延伸至漏区103之上，其中延伸至漏区103之上的栅介质层104a部分形成阻变存储器的阻变存储层，阻变存储层104a的下表面与隧穿晶体管的漏区103相连，阻变存储层104a的上表面与与外部电极113直接或者通过一个接触体连接。
本发明所提出的集成阻变存储器器件的隧穿晶体管结构可以通过很多方法制造，以下所述叙述的是本发明所公开的如图2所示结构的一种集成阻变存储器器件的n型隧穿晶体管结构的制造方法的一个实施例。图3-11描述了一个由本发明所公开的如图2所示结构所组成的集成电路中的一部分的工序，以硅衬底为例。
如图3，在提供的轻掺杂p型杂质离子的硅衬底200内形成浅槽隔离（STI）结构或者场氧化层隔离结构，该工艺过程是业界所熟知的，在本发明实施例中以STI结构202示出，然后在硅衬底200表面生长一层为氧化硅薄膜201。
如果是制备集成阻变存储器器件的p型隧穿晶体管结构，则需要将p型硅衬底换成n型硅衬底或者在p型硅衬底中制作n阱，同时将下面所描述中的n型掺杂类型与p型掺杂类型互换。
接下来，在氧化硅薄膜201之上淀积一层光刻胶301并掩膜、曝光、显影定义出隧穿晶体管的源区位置，然后刻蚀掉所述源区位置处的的氧化层201露出硅衬底200表面，之后通过离子注入工艺或者扩散工艺在硅衬底200内形成隧穿晶体管的n型源区203，如图4所示。
接下来，先剥除光刻胶301，再淀积一层新的光刻胶302并掩膜、曝光、显影定义出隧穿晶体管的漏区位置，然后刻蚀掉所述漏区位置处的氧化层201露出硅衬底200表面，之后再次通过离子注入工艺或者扩散工艺在硅衬底200内形成隧穿晶体管的p型漏区204，如图5所示。
接下来，剥除光刻胶302，并刻蚀掉剩余的氧化层201露出硅衬底200。然后将样品放入原子层淀积设备中，采用原子层淀积工艺在硅衬底200表面生长一层2-20纳米厚的HfO2栅介质层205，如图6所示。
接下来，在栅介质层205之上淀积一层掺杂的多晶硅薄膜，接着在所形成的多晶硅薄膜之上淀积一层光刻胶并掩膜、曝光、显影形成图形，将隧穿晶体管的栅极处的多晶硅薄膜用光刻胶保护起来，然后刻蚀掉暴露出的多晶硅薄膜，剩余的多晶硅薄膜形成隧穿晶体管的栅极206，栅极206位于源区203与漏区204之间的硅衬底200之上。接着，剥除光刻胶，并覆盖所述栅极206淀积形成一层绝缘薄膜，比如为氮化硅，然后再次淀积光刻胶并掩膜、曝光、显影形成图形，之后刻蚀掉所暴露出的氮化硅薄膜，剩余的氮化硅薄膜形成隧穿晶体管的栅极侧墙207，剥除光刻胶后如图7所示。
接下来，在上述结构之上淀积一层光刻胶303并掩膜、曝光、显影定义出隧穿晶体管的源区位置，然后刻蚀掉所述源区位置处的栅介质层205以露出源区203，其中保留漏区204上方的栅介质层205作为阻变存储器的阻变存储层，如图8所示。
接下来，先剥除光刻胶303，再覆盖所形成的结构淀积一层绝缘薄膜208作为器件的钝化层，钝化层208比如为硼磷硅玻璃，然后在钝化层208之上淀积一层光刻胶并掩膜、曝光、显影定义出接触孔位置，之后刻蚀掉所述接触孔位置处的氮化硅薄膜208形成接触孔，所刻蚀形成的接触孔应该能够使源区203、栅极206和漏区204通过金属导线引出，剥除光刻胶后如图9所示。
接下来，在所述刻蚀形成的接触孔内形成金属插塞，比如为钨插塞。为增强钨金属的粘附力，通常先在接触孔内淀积一层粘着层209，比如为TiN，然后再淀积钨金属210，将器件进行化学机械抛光后如图10所示。
最后，在所形成的器件结构之上淀积一层金属层211，比如为铝，接着在金属层211之上淀积一层光刻胶并掩膜、曝光、显影形成图形，然后刻蚀掉暴露出的金属层211，剩余的金属层形成隧穿晶体管的源极电极、栅极电极和漏极电极，剥除光刻胶后如图11所示。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims (9)

1.一种集成阻变存储器器件的隧穿晶体管结构，包括：
一个半导体衬底；
在所述半导体衬底上形成的隧穿晶体管与阻变存储器；
其特征在于：
所述隧穿晶体管的栅介质层延伸至所述隧穿晶体管的漏区表面之上；
所述延伸至隧穿晶体管的漏区表面之上的栅介质层部分形成所述阻变存储器的阻变存储层。
2.根据权利要求1所述的集成阻变存储器器件的隧穿晶体管结构，其特征在于，所述的半导体衬底为硅或者为绝缘体上的硅。
3.根据权利要求1所述的集成阻变存储器器件的隧穿晶体管结构，其特征在于，所述的隧穿晶体管的栅介质层为具有高介电常数值的阻变材料。
4.一种集成阻变存储器器件的隧穿晶体管结构的制造方法，具体步骤为：
在提供的半导体衬底表面形成第一层绝缘薄膜；
在第一层绝缘薄膜上淀积一层光刻胶；
掩膜、曝光、显影，在上述光刻胶上定义出隧穿晶体管的源区位置；
刻蚀所述源区位置处的所述第一层绝缘薄膜露出衬底；
在所述半导体衬底内形成具有第一种掺杂类型的源区；
剥除光刻胶；
在上述结构上淀积一层光刻胶；
掩膜、曝光、显影，在上述光刻胶上定义出隧穿晶体管的漏区位置；
刻蚀所述漏区位置处的所述第一层绝缘薄膜露出衬底； 
在所述半导体衬底内形成具有第二种掺杂类型的漏区；
剥除光刻胶；
刻蚀所述第一层绝缘薄膜露出隧穿晶体管的栅区位置；
采用原子层淀积工艺在所述半导体衬底表面生长第二层绝缘薄膜；
在所述第二层绝缘薄膜之上淀积形成第一层导电薄膜；
在上述结构上淀积一层光刻胶并掩膜、曝光、显影形成图形；
刻蚀掉暴露出的所述第一层导电薄膜，剩余的所述第一层导电薄膜形成隧穿晶体管的栅极；  
刻蚀掉所述源区上方的第二层绝缘薄膜而保留所述漏区上方的第二层绝缘薄膜，所述漏区上方的第二层绝缘薄膜形成阻变存储器的阻变存储层。
5.根据权利要求4所述的集成阻变存储器器件的隧穿晶体管结构的制造方法，其特征在于，所述的第一层绝缘薄膜为氧化硅。
6.根据权利要求4所述的集成阻变存储器器件的隧穿晶体管结构的制造方法，其特征在于，所述的第二层绝缘薄膜为具有高介电常数值的阻变材料。
7.根据权利要求4所述的集成阻变存储器器件的隧穿晶体管结构的制造方法，其特征在于，所述的第一层导电薄膜为掺杂的多晶硅。
8.根据权利要求4所述的集成阻变存储器器件的隧穿晶体管结构的制造方法，其特征在于，所述的第一种掺杂类型为n型掺杂，所述的第二种掺杂类型为p型掺杂。
9.根据权利要求4所述的集成阻变存储器器件的隧穿晶体管结构的制造方法，其特征在于，所述的第一种掺杂类型为p型掺杂，所述的第二种掺杂类型为n型掺杂。
CN201210206222XA 2012-06-21 2012-06-21 一种集成阻变存储器器件的隧穿晶体管结构及其制造方法 Pending CN102709307A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210206222XA CN102709307A (zh) 2012-06-21 2012-06-21 一种集成阻变存储器器件的隧穿晶体管结构及其制造方法
US13/663,180 US9147835B2 (en) 2012-06-21 2012-10-29 Tunnel transistor structure integrated with a resistance random access memory (RRAM) and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210206222XA CN102709307A (zh) 2012-06-21 2012-06-21 一种集成阻变存储器器件的隧穿晶体管结构及其制造方法

Publications (1)

Publication Number Publication Date
CN102709307A true CN102709307A (zh) 2012-10-03

Family

ID=46901958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210206222XA Pending CN102709307A (zh) 2012-06-21 2012-06-21 一种集成阻变存储器器件的隧穿晶体管结构及其制造方法

Country Status (2)

Country Link
US (1) US9147835B2 (zh)
CN (1) CN102709307A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441135A (zh) * 2013-08-21 2013-12-11 北京大学 1t1r和1r阻变存储器集成结构及其实现方法
CN105321563A (zh) * 2014-06-17 2016-02-10 华邦电子股份有限公司 非易失性半导体存储器
WO2018094599A1 (zh) * 2016-11-23 2018-05-31 华为技术有限公司 一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018044330A1 (en) * 2016-09-02 2018-03-08 Intel Corporation Semiconductor material for resistive random access memory
US11573957B2 (en) 2019-12-09 2023-02-07 Salesforce.Com, Inc. Natural language processing engine for translating questions into executable database queries

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267619A1 (en) * 2006-05-22 2007-11-22 Thomas Nirschl Memory using tunneling field effect transistors
CN101179095A (zh) * 2007-11-13 2008-05-14 北京大学 一种实现存储器功能的场效应晶体管及其制备方法
CN101777570A (zh) * 2009-12-30 2010-07-14 复旦大学 一种采用自对准工艺的半导体存储器结构及其制造方法
CN102185105A (zh) * 2011-04-22 2011-09-14 复旦大学 一种半导体存储器结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090034355A1 (en) * 2007-07-30 2009-02-05 Qimonda Ag Integrated circuit including memory cells with tunnel fet as selection transistor
US8409944B2 (en) * 2010-06-24 2013-04-02 Semiconductor Components Industries, Llc Process of forming an electronic device including a nonvolatile memory cell having a floating gate electrode or a conductive member with different portions
US8675381B2 (en) * 2010-07-20 2014-03-18 Macronix International Co., Ltd. Transistor having an adjustable gate resistance and semiconductor device comprising the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267619A1 (en) * 2006-05-22 2007-11-22 Thomas Nirschl Memory using tunneling field effect transistors
CN101179095A (zh) * 2007-11-13 2008-05-14 北京大学 一种实现存储器功能的场效应晶体管及其制备方法
CN101777570A (zh) * 2009-12-30 2010-07-14 复旦大学 一种采用自对准工艺的半导体存储器结构及其制造方法
CN102185105A (zh) * 2011-04-22 2011-09-14 复旦大学 一种半导体存储器结构及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KATHY BOUCART ET AL: "Double-Gate Tunnel FET With High-K Gate Dielectric", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》, vol. 54, no. 7, 31 July 2007 (2007-07-31) *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441135A (zh) * 2013-08-21 2013-12-11 北京大学 1t1r和1r阻变存储器集成结构及其实现方法
CN103441135B (zh) * 2013-08-21 2016-03-16 北京大学 1t1r和1r阻变存储器集成结构及其实现方法
CN105321563A (zh) * 2014-06-17 2016-02-10 华邦电子股份有限公司 非易失性半导体存储器
CN105321563B (zh) * 2014-06-17 2019-07-12 华邦电子股份有限公司 非易失性半导体存储器
WO2018094599A1 (zh) * 2016-11-23 2018-05-31 华为技术有限公司 一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管

Also Published As

Publication number Publication date
US9147835B2 (en) 2015-09-29
US20130341697A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
TWI695488B (zh) 具有整合式高k金屬控制閘之非揮發性分離閘記憶體單元及其製造方法
US9865610B2 (en) Si recess method in HKMG replacement gate technology
JP3967440B2 (ja) 半導体集積回路装置の製造方法
US6864151B2 (en) Method of forming shallow trench isolation using deep trench isolation
CN103915384B (zh) 半导体结构及其形成方法
TWI413983B (zh) 具側邊及頂部閘控讀取電晶體之變埠增益胞
CN103928402B (zh) 共用栅极的半导体结构及对应的形成方法
TWI645544B (zh) 形成具有分開的字線及抹除閘之快閃記憶體的方法
TW201436323A (zh) 電阻式隨機存取記憶體結構及其製造方法
US8853810B2 (en) Integrated circuits that include deep trench capacitors and methods for their fabrication
KR102596378B1 (ko) 반도체 장치 구조체
CN102709307A (zh) 一种集成阻变存储器器件的隧穿晶体管结构及其制造方法
JP2013239597A (ja) 半導体集積回路
TW201924068A (zh) 具有接觸增強層之ｆｄｓｏｉ半導體裝置及製造方法
CN105990359B (zh) 分离栅式闪存器件及制备方法
JP2011014753A (ja) 半導体装置
CN105990428B (zh) 一种半导体器件及其制造方法和电子装置
CN102709192A (zh) 一种集成阻变存储器的mos晶体管结构的制造方法
US11678477B2 (en) Semiconductor constructions, and semiconductor processing methods
US20050048721A1 (en) Structure and fabricating method with self-aligned bit line contact to word line in split gate flash
US9431506B2 (en) Metal-oxide-semiconductor (MOS) transistor structure integrated with a resistance random access memory (RRAM) and the manufacturing methods thereof
CN102709308A (zh) 一种集成阻变存储器的mos晶体管结构及其制造方法
CN105990358A (zh) 分离栅式闪存器件及制备方法
JP2007294874A (ja) 半導体装置および半導体装置の製造方法
TWI696273B (zh) 具有輔助閘的快閃記憶體暨其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121003