CN102709192A - 一种集成阻变存储器的mos晶体管结构的制造方法 - Google Patents

一种集成阻变存储器的mos晶体管结构的制造方法 Download PDF

Info

Publication number
CN102709192A
CN102709192A CN2012102063129A CN201210206312A CN102709192A CN 102709192 A CN102709192 A CN 102709192A CN 2012102063129 A CN2012102063129 A CN 2012102063129A CN 201210206312 A CN201210206312 A CN 201210206312A CN 102709192 A CN102709192 A CN 102709192A
Authority
CN
China
Prior art keywords
ground floor
resistance
storing device
variable storing
transistor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102063129A
Other languages
English (en)
Inventor
林曦
王鹏飞
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN2012102063129A priority Critical patent/CN102709192A/zh
Publication of CN102709192A publication Critical patent/CN102709192A/zh
Priority to US13/663,077 priority patent/US9054303B2/en
Priority to US14/702,228 priority patent/US9431506B2/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明属于20纳米以下的半导体存储器技术领域，具体涉及一种集成阻变存储器的MOS晶体管结构的制造方法。本发明通过自对准工艺形成MOS晶体管的源区和漏区，并且通过一次原子层淀积工艺淀积高质量的MOS晶体管的栅介质层与阻变存储器的阻变存储层，在不增加额外的工艺步骤的前提下，将阻变存储器与MOS晶体管集成在一起。本发明还可以兼容浅沟槽隔离工艺或者场氧化层隔离工艺以及源、漏的离子注入或者扩散工艺，工艺步骤简单，便于工艺集成以及器件向小型化方向的发展。

Description

一种集成阻变存储器的MOS晶体管结构的制造方法
技术领域
本发明属于20纳米以下的半导体存储器技术领域，具体涉及一种集成阻变存储器的场效应晶体管结构的制造方法。
背景技术
阻变存储器的阻变存储层的电阻值在外加电压作用下具有高阻态和低阻态两种不用的状态，其可以分别用来表征“0”和 “1”两种状态。在不同的外加电压条件下，阻变存储器的电阻值在高阻态和低阻态之间可以实现可逆转换，以此来实现信息的存储。阻变存储器具有制备简单、存储密度高、操作电压低、读写速度快、保持时间长、非破坏性读取、低功耗、与传统CMOS（即互补金属氧化物半导体，CMOS是Complementary Metal Oxide Semiconductor的缩写）工艺兼容性好等优点，已成为现代存储器技术研究的热点。
目前，阻变存储器的驱动电路通常采用MOS晶体管（即场效应晶体管,MOS是Metal-Oxide- Semiconductor的缩写）结构，传统的阻变存储器与MOS晶体管的集成工艺过程包括：
首先，在硅衬底或者掺杂的阱上采用标准CMOS工艺完成MOS晶体管的制备，如图1所示，具体工艺过程包括：1、采用扩散工艺或者离子注入工艺在硅衬底或者掺杂的阱100内形成源区101和漏区102。2、采用氧化工艺、薄膜淀积工艺以及光刻工艺和刻蚀工艺，在硅衬底或者掺杂的阱100上形成器件的栅介质层103、栅电极104和绝缘层105，绝缘层105将栅区与器件的其它导体层隔离。
接着，形成互连金属层，如图2所示，具体工艺过程包括：形成层间隔离层106并光刻、刻蚀形成接触孔，再淀积形成Ru/TiN扩散阻挡层107和钨金属层108，然后采用化学机械抛光（CMP）技术平整化器件表面形成第一层互连金属。接着，依次淀积氮化硅刻蚀阻挡层109和层间隔离层110并光刻、刻蚀形成第二层互连通孔，然后淀积Ru/TiN扩散阻挡层111并电镀铜互连线112，之后采用CMP技术平整化器件表面形成第二层互连金属。
最后，在互连金属层之上形成阻变存储器结构，如图3所示，具体工艺包括：依次淀积阻变材料层113与导电材料层114，然后利用光刻技术与刻蚀技术形成所需的阻变存储器结构，之后形成绝缘隔离层115。
如上所述，阻变存储器与MOS晶体管的集成工艺过程复杂，不利于工艺集成以及器件向小型化方向的发展。
发明内容
有鉴于此，本发明的目的在于提出一种可以简化阻变存储器与MOS晶体管的集成工艺步骤的集成阻变存储器的的MOS晶体管的制造方法。
本发明提出的集成阻变存储器的MOS晶体管的制造方法，具体步骤包括：
在具有第一种掺杂类型的半导体衬底表面形成第一层绝缘薄膜； 
在所述第一层绝缘薄膜之上淀积形成第一层导电薄膜；
在所述第一层导电薄膜之上淀积一层光刻胶并掩膜、曝光、显影定义出栅区的位置；
刻蚀掉没有被光刻胶保护的所述第一层导电薄膜，剩余的所述第一层导电薄膜形成场效应晶体管的栅极；
剥除光刻胶；
在所述半导体衬底内所述栅极的两侧分别形成具有第二种掺杂类型的源区和漏区；
刻蚀所述源区上方的所述第一层绝缘薄膜而保留在所述漏区上方的所述第一层绝缘薄膜，所述保留在漏区上方的所述第一层绝缘薄膜形成阻变存储器的阻变存储层。
进一步地，所述的半导体衬底为硅或者为绝缘体上的硅。所述的第一层绝缘薄膜为具有高介电常数值阻变材料。所述的第一层导电薄膜为多晶硅。
更进一步地，所述的第一种掺杂类型为n型掺杂，所述的第二种掺杂类型为p型掺杂；或者，所述的第一种掺杂类型为p型掺杂，所述的第二种掺杂类型为n型掺杂。
本发明通过自对准工艺形成MOS晶体管的源区和漏区，并且通过一次原子层淀积工艺淀积高质量的MOS晶体管的栅介质层与阻变存储器的阻变存储层，在不增加额外的工艺步骤的前提下，将阻变存储器与MOS晶体管集成在一起。本发明还可以兼容浅沟槽隔离工艺或者场氧化层隔离工艺以及源、漏的离子注入或者扩散工艺，工艺步骤简单，便于工艺集成以及器件向小型化方向的发展。
附图说明
图1-图3为一种传统技术的集成阻变存储器与MOS晶体管的工艺流程图。
图4至图12为本发明所公开的集成阻变存储器的MOS晶体管结构的制造方法的一个实施例的工艺流程图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
以下所述叙述的是采用本发明所公开的集成阻变存储器与MOS晶体管的方法制备集成阻变存储器的n型MOS晶体管结构的一个实施例的工艺流程。图4-11描述了一个由本发明所公开的器件所组成的集成电路中的一部分的工序，以硅衬底为例。
如果是制备集成阻变存储器的p型MOS晶体管结构，只需要将下面所描述中的n型掺杂类型与p型掺杂类型互换即可。
如图4，在提供的轻掺杂p型杂质离子的硅衬底201内形成浅槽隔离（STI）结构或者场氧化层隔离结构，该工艺过程是业界所熟知的，在本发明实施例中以STI结构203示出。接着在硅衬底201表面生长一层氧化硅薄膜202，然后对硅衬底201进行沟道注入，该工艺过程也是业界所熟知的。
接下来，刻蚀掉氧化硅薄膜202，并将样品放入原子层淀积设备中，采用原子层淀积工艺在硅衬底201表面生长一层HfO2栅介质层204，如图5所示。
接下来，在栅介质层204之上淀积一层多晶硅薄膜，接着继续在多晶硅薄膜之上淀积一层光刻胶并掩膜、曝光、显影形成图形，将器件的栅区用光刻胶保护起来，然后刻蚀掉没有被光刻胶保护的多晶硅薄膜，剩余的多晶硅薄膜形成器件的栅极205，剥除光刻胶后如图6所示。
接下来，通过离子注入工艺或者扩散工艺在硅衬底201内、栅极205的两侧分别形成MOS晶体管的n型源区206和n型漏区207，如图7所示。在该工艺过程中MOS晶体管的源区206和漏区207是自对准形成的。
接下来，覆盖栅极205淀积形成一层绝缘薄膜，比如为氮化硅，然后在氮化硅薄膜之上淀积一层光刻胶并掩膜、曝光、显影形成图形，之后刻蚀掉没有被光刻胶保护的氮化硅薄膜，剩余的氮化硅薄膜形成器件的栅极侧墙208，剥除光刻胶后如图8所示。
接下来，在上述结构之上淀积一层光刻胶并掩膜、曝光、显影定义出源区206的位置，然后刻蚀掉源区206上方的栅介质层204露出源区206，其中保留漏区207上方的栅介质层204部分作为阻变存储器的阻变存储层，剥除光刻胶后如图9所示。
接下来，在上述结构之上淀积一层绝缘薄膜209作为器件的钝化层，钝化层209比如为硼磷硅玻璃，然后淀积一层光刻胶302并掩膜、曝光、显影定义出接触孔位置，之后刻蚀钝化层209形成接触孔，如图10所示。
接下来，剥除光刻胶302，然后在所述刻蚀形成的接触孔内形成金属插塞，比如为钨插塞。为增强钨金属的粘附力，通常先在接触孔内淀积一层粘着层210，比如为TiN，然后再淀积钨金属211，将器件化学机械抛光后如图11所示。
最后，淀积金属层212，比如为铝，接着在金属层212之上淀积一层光刻胶并掩膜、曝光、显影形成图形，然后刻蚀掉没有被光刻胶保护的金属层，剩余的金属层形成器件的源极电极、栅极电极和漏极电极，剥除光刻胶后如图12所示。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims (6)

1.一种集成阻变存储器的MOS晶体管结构的制造方法，其特征在于具体步骤包括：
在具有第一种掺杂类型的半导体衬底表面形成第一层绝缘薄膜； 
在所述第一层绝缘薄膜之上淀积形成第一层导电薄膜；
在所述第一层导电薄膜之上淀积一层光刻胶，并掩膜、曝光、显影定义出栅区的位置；
刻蚀掉没有被光刻胶保护的所述第一层导电薄膜，剩余的所述第一层导电薄膜形成场效应晶体管的栅极；
剥除光刻胶；
在所述半导体衬底内所述栅极的两侧分别形成具有第二种掺杂类型的源区和漏区；
刻蚀所述源区上方的所述第一层绝缘薄膜而保留在所述漏区上方的所述第一层绝缘薄膜，所述保留在漏区上方的所述第一层绝缘薄膜形成阻变存储器的阻变存储层。
2.根据权利要求1所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的半导体衬底为硅或者为绝缘体上的硅。
3.根据权利要求1所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的第一层绝缘薄膜为具有高介电常数值的阻变材料。
4.根据权利要求1所述的集成阻变存储器器件的场效应晶体管结构的制造方法，其特征在于，所述的第一层导电薄膜为多晶硅。
5.根据权利要求1所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的第一种掺杂类型为n型掺杂，所述的第二种掺杂类型为p型掺杂。
6.根据权利要求1所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的第一种掺杂类型为p型掺杂，所述的第二种掺杂类型为n型掺杂。
 
 
CN2012102063129A 2012-06-21 2012-06-21 一种集成阻变存储器的mos晶体管结构的制造方法 Pending CN102709192A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2012102063129A CN102709192A (zh) 2012-06-21 2012-06-21 一种集成阻变存储器的mos晶体管结构的制造方法
US13/663,077 US9054303B2 (en) 2012-06-21 2012-10-29 Metal-oxide-semiconductor (MOS) transistor structure integrated with a resistance random access memory (RRAM) and the manufacturing methods thereof
US14/702,228 US9431506B2 (en) 2012-06-21 2015-05-01 Metal-oxide-semiconductor (MOS) transistor structure integrated with a resistance random access memory (RRAM) and the manufacturing methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012102063129A CN102709192A (zh) 2012-06-21 2012-06-21 一种集成阻变存储器的mos晶体管结构的制造方法

Publications (1)

Publication Number Publication Date
CN102709192A true CN102709192A (zh) 2012-10-03

Family

ID=46901861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102063129A Pending CN102709192A (zh) 2012-06-21 2012-06-21 一种集成阻变存储器的mos晶体管结构的制造方法

Country Status (1)

Country Link
CN (1) CN102709192A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304126A (zh) * 2014-07-28 2016-02-03 财团法人交大思源基金会 记忆体阵列电路
CN111540708A (zh) * 2019-02-06 2020-08-14 美光科技公司 减少由将导电材料退火所致的晶体生长
CN111919304A (zh) * 2019-03-08 2020-11-10 深圳市汇顶科技股份有限公司 1t1r阻变式存储器及其制作方法、晶体管和设备
CN111933796A (zh) * 2020-09-29 2020-11-13 杭州未名信科科技有限公司 一种阻变式存储器及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646438A (en) * 1994-11-12 1997-07-08 Deutsche Itt Industries Gmbh Programmable semiconductor memory
CN101179095A (zh) * 2007-11-13 2008-05-14 北京大学 一种实现存储器功能的场效应晶体管及其制备方法
CN102208532A (zh) * 2011-05-27 2011-10-05 复旦大学 一种采用电场增强层的阻变存储器及其制备方法
CN102222763A (zh) * 2011-06-03 2011-10-19 复旦大学 一种采用电场增强层的阻变存储器结构及其制备方法
US20110316060A1 (en) * 2010-06-24 2011-12-29 Thierry Coffi Herve Yao Electronic device including a nonvolatile memory cell
US20120009124A1 (en) * 2009-02-13 2012-01-12 Guerbet Use of buffers for radionuclide complexation
CN102368536A (zh) * 2011-11-25 2012-03-07 北京大学 一种阻变式存储器单元

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646438A (en) * 1994-11-12 1997-07-08 Deutsche Itt Industries Gmbh Programmable semiconductor memory
CN101179095A (zh) * 2007-11-13 2008-05-14 北京大学 一种实现存储器功能的场效应晶体管及其制备方法
US20120009124A1 (en) * 2009-02-13 2012-01-12 Guerbet Use of buffers for radionuclide complexation
US20110316060A1 (en) * 2010-06-24 2011-12-29 Thierry Coffi Herve Yao Electronic device including a nonvolatile memory cell
CN102208532A (zh) * 2011-05-27 2011-10-05 复旦大学 一种采用电场增强层的阻变存储器及其制备方法
CN102222763A (zh) * 2011-06-03 2011-10-19 复旦大学 一种采用电场增强层的阻变存储器结构及其制备方法
CN102368536A (zh) * 2011-11-25 2012-03-07 北京大学 一种阻变式存储器单元

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304126A (zh) * 2014-07-28 2016-02-03 财团法人交大思源基金会 记忆体阵列电路
CN105304126B (zh) * 2014-07-28 2018-10-26 财团法人交大思源基金会 记忆体阵列电路
CN111540708A (zh) * 2019-02-06 2020-08-14 美光科技公司 减少由将导电材料退火所致的晶体生长
CN111919304A (zh) * 2019-03-08 2020-11-10 深圳市汇顶科技股份有限公司 1t1r阻变式存储器及其制作方法、晶体管和设备
CN111919304B (zh) * 2019-03-08 2021-11-02 深圳市汇顶科技股份有限公司 1t1r阻变式存储器及其制作方法、晶体管和设备
US11706932B2 (en) 2019-03-08 2023-07-18 Shenzhen GOODIX Technology Co., Ltd. 1T1R resistive random access memory, and manufacturing method thereof, transistor and device
CN111933796A (zh) * 2020-09-29 2020-11-13 杭州未名信科科技有限公司 一种阻变式存储器及其制造方法

Similar Documents

Publication Publication Date Title
CN108257919B (zh) 随机动态处理存储器元件的形成方法
US8334560B2 (en) Reverse disturb immune asymmetrical sidewall floating gate devices
CN103915384B (zh) 半导体结构及其形成方法
TWI566301B (zh) 積體電路及其製造方法
JP5102767B2 (ja) サイド・ゲート及びトップ・ゲート読み出しトランジスタを有するデュアル・ポート型ゲインセル
US20150333082A1 (en) Dual silicide formation method to embed split gate flash memory in high-k metal gate (hkmg) technology
CN103928402B (zh) 共用栅极的半导体结构及对应的形成方法
TWI733292B (zh) 積體電路及其形成方法
KR102596378B1 (ko) 반도체 장치 구조체
TWI582841B (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
TWI555212B (zh) 採用富含矽之層的積體電路記憶體系統
US9147835B2 (en) Tunnel transistor structure integrated with a resistance random access memory (RRAM) and a manufacturing method thereof
CN102709192A (zh) 一种集成阻变存储器的mos晶体管结构的制造方法
KR20110080802A (ko) 반도체 소자 및 그의 제조 방법
TWI398001B (zh) 具有在閘極作用區域上之接觸的電晶體
KR100726150B1 (ko) 새들형 핀 트랜지스터 제조방법
US9431506B2 (en) Metal-oxide-semiconductor (MOS) transistor structure integrated with a resistance random access memory (RRAM) and the manufacturing methods thereof
US6221718B1 (en) Method of fabricating a flash memory
CN102709308A (zh) 一种集成阻变存储器的mos晶体管结构及其制造方法
US8704374B2 (en) Semiconductor device and method for manufacturing the same
KR20110001136A (ko) 반도체 소자의 제조 방법
JP2008140977A (ja) 半導体装置の製造方法
KR101043409B1 (ko) 반도체 장치의 제조 방법
CN114284211A (zh) 半导体器件的制作方法及存储器的制作方法
KR20100012504A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121003