CN102185105A - 一种半导体存储器结构及其制造方法 - Google Patents
一种半导体存储器结构及其制造方法 Download PDFInfo
- Publication number
- CN102185105A CN102185105A CN2011101013607A CN201110101360A CN102185105A CN 102185105 A CN102185105 A CN 102185105A CN 2011101013607 A CN2011101013607 A CN 2011101013607A CN 201110101360 A CN201110101360 A CN 201110101360A CN 102185105 A CN102185105 A CN 102185105A
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- semiconductor memory
- tunneling field
- organization
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000005669 field effect Effects 0.000 claims abstract description 41
- 230000015654 memory Effects 0.000 claims abstract description 41
- 230000005641 tunneling Effects 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 27
- 230000008520 organization Effects 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 150000002500 ions Chemical group 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 229910004166 TaN Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 239000012782 phase change material Substances 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910004129 HfSiO Inorganic materials 0.000 claims description 3
- -1 HfSiON Inorganic materials 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 4
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 40
- 230000007704 transition Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明属于微电子器件技术领域,具体为一种半导体存储器结构及其制造方法。该半导体存储器采用隧穿场效应晶体管对相变存储器或阻变存储器进行比如擦写操作和读操作的控制,一方面,隧穿场效应晶体管的正向偏置p-n结电流可以满足相变存储器或阻变存储器需要较大的电流来进行擦写操作的特点;另一方面,垂直结构的场效应晶体管可以大大提高存储器件阵列的密度。本发明还公开了一种使用自对准工艺来制造所述半导体存储器结构的方法,非常适用于存储器芯片的制造。
Description
技术领域
本发明属于微电子器件技术领域,具体涉及一种半导体存储器结构及其制造方法,特别涉及一种采用隧穿场效应晶体管对相变存储器和阻变存储器进行控制的半导体存储器结构及其制造方法。
背景技术
Flash浮栅存储器是能实现断电保存信息的一种半导体存储器件。图1为现有技术一个半导体存储器器件的等效电路图。如图1所示,存储器件由晶体管313和存储单元314组成,并且晶体管313和存储单元314被串联连接在位线315和源电位312之间,字线311用于晶体管313的开关控制。要存取存储单元314中的储存的数据时,字线311施加电压于晶体管313,且开启晶体管313,同时,位线315施加电压于存储单元314,使得一读取电流经过存储单元314及晶体管313。基于输出电流的大小,储存在存储单元314中的数据得以被读取。
随着集成电路器件技术的不断发展,半导体器件的尺寸不断缩小,使得集成电路的设计朝着片上系统集成(SOC)的方向发展,而实现SOC的一个关键技术就是低功耗、高密度、存取速度快的片上存储器的集成。如今的集成电路器件技术已经处于30nm左右,但是传统Flash浮栅存储器由于耦合比和电压较高等问题,很难缩小到30nm以下,因此新型的Flash浮栅存储器的开发成为了当前研究的热点。相变存储器和阻变存储器都可以作为新型的存储器。
相变存储器(phase change memory)是利用硫族化合物在晶态和非晶态时的巨大导电性差异来存储数据的。相变硫族化物在由无定形相转向结晶相时会表现出可逆的相变现象,在无定形相时,材料是高度无序的状态,不存在结晶体的网格结构。在此种状态下,材料具有高阻抗和高反射率。相反地,在结晶相,材料具有规律的晶体结构,具有低阻抗和低反射率。相变存储器利用的就是两相间的阻抗差。由电流注入产生的剧烈的热量可以引发材料的相变。相变后的材料性质由注入的电流、电压及操作时间决定。与传统的Flash浮栅存储器相比,相变存储器具有更快的写入和擦除速度和更好的缩放比例。
阻变存储器的信息读写是依靠读取或者改变阻变材料的电阻来实现的。通常的阻变材料具有高阻和低阻两种状态。与当前大多数半导体存储器的存储原理相同,阻变存储器并不依靠电容式结构中所存储的电荷量来存储信息,而是依靠材料本身的电阻率的改变来存储信息。由于材料本身的电阻率与材料的尺度无关,因此理论上阻变存储器的存储性能并不会随着器件尺寸的缩小而退化。这就决定了阻变存储器潜在的集成能力远远高于当前主流的Flash浮栅存储器。另一方面,阻变存储器的器件结构简单,可以非常容易地实现与现有的CMOS生产工艺的集成。
但是相变存储器和阻变存储器都需要较大的擦写电流,因此需要特殊的阵列存取器件对其进行擦写。
发明内容
本发明的目的在于提出一种可以用较小的电流对半导体存储器进行读、写等操作的半导体存储器结构。
本发明提出的半导体存储器结构,包括至少一个电阻可变的存储单元和一个用于对半导体存储器进行操作的隧穿场效应晶体管结构;其中,所述的隧穿场效应晶体管包括至少一个源极、一个漏极,一个低掺杂沟道区和一个栅极,所述隧穿场效应晶体管的栅极连至字线,源极连至源线,可变电阻的两端分别连至位线和所述隧穿场效应晶体管的漏极。
所述的隧穿场效应晶体管的漏区处于一个垂直于水平表面的平台结构的顶部,该平台结构采用的是半导体衬底材料,所述的源极处于所述平台结构底部向外延伸的衬底内,所述的低掺杂沟道区处于所述漏极与源极之间,所述的栅极将该平台结构的低掺杂区以下的部位覆盖以控制通过沟道区域的源极与漏极之间的电流大小。
所述的电阻可变的存储器单元由相变材料构成或者阻变材料构成,并且所述的电阻可变的存储器单元与所述隧穿场效应晶体管的源极或者漏极相连,所述隧穿场效应晶体管的栅极可以控制通过所述存储器单元的电流,从而实现对该存储器单元的读写操作。
所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述的栅极叠层包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层,所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物,所述的绝缘层为SiO2、HfO2、HfSiO、HfSiON、SiON或Al2O3,或者它们之中几种的混合物。并且,所述的栅极导电层环绕在垂直的低掺杂沟道区周围形成边墙结构。
由于隧穿场效应晶体管是栅控的二极管结构,当隧穿场效应晶体管的p-n结正向偏置时该器件可以通过大电流,从而可以满足对阻变存储器和相变存储器进行写入的大电流要求。
本发明还提供了一种上述半导体存储器结构的制造方法,该方法包括下列步骤:提供一个半导体衬底;在所述衬底上注入离子形成第一种掺杂类型的区域;形成第一层绝缘薄膜;对第一层绝缘薄膜和半导体衬底进行刻蚀形成柱状的有源区;依次淀积形成高K材料介质层、导电层和多晶硅层;对多晶硅层进行刻蚀形成边墙以及用于进行离子注入的开口;进行离子注入形成第二种掺杂类型的区域;对高K材料介质层、导电层和多晶硅层进行刻蚀,并刻蚀掉剩余的第一层绝缘薄膜;淀积形成一层氧化物介质层,并对其进行刻蚀形成通孔结构;依次淀积形成阻变材料薄膜和金属层,再对阻变材料薄膜和金属层进行刻蚀形成位线。
所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI),所述第一种掺杂类型为n型,所述的第二种掺杂类型为p型,或者掺杂类型互调。
所述的第一层绝缘薄膜为SiO2、Si3N4或者它们之间相混合的绝缘材料,阻变材料薄膜为ZnO2、CuO、low-k材料或者GeSbTe材料,金属层为TiN、Ti、Ta、或者TaN。
采用本发明提出的制造方法后,栅极、漏极和源极是自对准的。而且,由于所述第一种掺杂的深度小于柱状有源区的高度,隧穿场效应晶体管的栅长可以由改变刻蚀的条件来控制。这种方法使存储器器件制造工序简化,并且制程更加稳定。
附图说明
图1为当前技术一个半导体存储器器件的等效电路图。
图2、图4、图5、图7、图8、图10、图12、图13和图15为本发明所提供的一种半导体存储器器件的实施工艺的截面图。
图3为对第一层绝缘薄膜和半导体衬底进行刻蚀形成柱状有源区结构时的俯视图。
图6为对多晶硅层进行刻蚀时的俯视图。
图9为对栅介质层和第一层绝缘薄膜进行刻蚀时的俯视图。
图11为对氧化物介质层进行刻蚀时的俯视图。
图14为对阻变材料薄膜和金属层进行刻蚀时的俯视图。
图16为图15所示半导体存储器器件的等效电路图。
具体实施方式
下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中,为了方便说明,放大了层和区域的厚度,所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸,但是它们还是完整的反映了区域和组成结构之间的相互位置,特别是组成结构之间的上下和相邻关系。
图16为4个本发明提出的半导体存储器并联时的电路图。可以看到本发明提出的半导体存储器结构包括至少一个电阻可变的存储单元和一个用于对半导体存储器进行操作的隧穿场效应晶体管结构。所述的隧穿场效应晶体管包括至少一个源极、一个漏极,一个低掺杂沟道区和一个栅极。以图16最左边的隧穿场效应晶体管305a与可变电阻304a组成的半导体存储器结构为例,通常组成半导体芯片进行操作时,所述隧穿场效应晶体管的栅极会连至字线303a,源极连至源线302,可变电阻304a的两端分别连至隧穿场效应晶体管305a的漏极与位线301。这样可以通过控制隧穿场效应晶体管305a来控制通过可变电阻304a的电流并进行控制。
图15为沿着图14中位线112的剖面图。可以看到所述的隧穿场效应晶体管的漏区101处于一个垂直于水平表面的平台结构的顶部,该平台结构采用的是与半导体衬底100相同的材料,所述的源极109处于所述平台结构底部向外延伸的衬底内,所述的低掺杂沟道区处于所述漏极101与源极109之间,可以等同于原衬底的掺杂,所述的栅极107将该平台结构的低掺杂区以下的部位覆盖以控制通过沟道区域的源极与漏极之间的电流大小。
所述的电阻可变的存储器单元111由相变材料构成或者阻变材料构成,并且所述的电阻可变的存储器单元与所述隧穿场效应晶体管的漏极相连。如图15所示,电阻可变的存储器单元为111,处于隧穿场效应晶体管的漏极于位线112之间。当漏极101与位线112之间有电压差时,会导致电阻可变的存储器单元111中有电流通过。所述隧穿场效应晶体管的栅极107可以控制通过所述存储器单元111的电流,从而实现对该存储器单元的读写操作。
所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述的栅极叠层包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层,所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物,所述的绝缘层为SiO2、HfO2、HfSiO、HfSiON、SiON、Al2O3或者它们之间的混合物。并且,所述的栅极导电层环绕在垂直的低掺杂沟道区周围形成边墙结构。
所述的电阻可变的存储器单元由相变材料构成或者阻变材料构成。所述的电阻可变的存储器单元与所述隧穿场效应晶体管的源极或者漏极相连。这样,隧穿场效应晶体管的栅极可以控制通过所述存储器单元的电流。
由于隧穿场效应晶体管是栅控的二极管结构,当隧穿场效应晶体管的p-n结正向偏置时该器件可以通过大电流,从而可以满足对阻变存储器和相变存储器进行写入的大电流要求。如果是用相同大小的MOSFET(金属-氧化物-半导体场效应晶体管)这种传统器件是很难达到这个大电流的。
下面是本发明提出的新型半导体存储器结构的制造方法实施例。
参考图是本发明的理想化实施例的示意图,本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状,而是包括所得到的形状,比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点,但在本发明实施例中,均以矩形表示,图中的表示是示意性的,但这不应该被认为是限制本发明的范围。同时在下面的描述中,所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底,可能包括在其上所制备的其它薄膜层。
请参照图2,提供一个半导体衬底100,然后进行n型离子注入形成掺杂的区域101。
接下来,在提供的半导体衬底上依次淀积形成薄膜102和薄膜103,比如光阻层,然后刻蚀部分薄膜103、薄膜102和半导体衬底形成开口201和开口202,如图4,这样就可以形成柱状的有源区。薄膜102为为SiO2、Si3N4或者它们之间相混合的绝缘材料,薄膜103为光阻层。
需要注意的是,在上述刻蚀过程中,之前形成的掺杂区域101也会部分被刻蚀掉,因此,隧穿场效应晶体管的栅长可以由改变刻蚀的条件来控制。图3为进行此次刻蚀时的俯视图。
接下来,去除薄膜103,然后依次淀积形成薄膜104、薄膜105、薄膜106、薄膜107和薄膜108,薄膜104比如为SiO2,薄膜105为高k介质层,薄膜106比如为TiN 或者TaN,薄膜107比如为多晶硅,薄膜108为光阻层,如图5。
如图7,对薄膜107进行刻蚀,然后去除剩余的薄膜108,图6为本步骤进行刻蚀时的俯视图。
接下来进行p型离子注入形成掺杂的区域109,如图8。
接下来,按如图10所示,对薄膜104、薄膜105和膜106进行刻蚀,图9为进行刻蚀时的俯视图。
接下来,淀积形成一层薄膜110比如为SiO2层,然后将薄膜110刻蚀成槽结构,如图12,图11为进行刻蚀时的俯视图。
再接下来,依次淀积形成薄膜111和薄膜112,如图13。薄膜111比如为ZnO2、CuO或者low-k材料,薄膜112为金属可以为TiN、Ti、Ta、或者TaN。
最后对薄膜111和薄膜112进行刻蚀形成如图15所示的结构,图14为形成如图15所示结构时的俯视图。
图16为图15所示半导体存储器器件的等效电路图。如图16所示,图15中薄膜111形成的存储单元304a、304b、304c和304d与位线301相连,隧穿场效应晶体管305a、305b、305c和305d分别与存储单元304a、304b、304c和304d相串联,并且隧穿场效应晶体管305a、305b、305c和305d的另一端与基准电压布线302相连,位线303a、303b、303c和303d分别用于场效应晶体管305a、305b、305c和305d的开关控制。
这样一个采用隧穿场效应晶体管对半导体存储器进行比如擦写、读等操作的半导体存储器结构就形成了。
如上所述,在不偏离本发明精神和范围的情况下,还可以构成许多有很大差别的实施例。应当理解,除了如所附的权利要求所限定的,本发明不限于在说明书中所述的具体实例。
Claims (10)
1.一种半导体存储器结构,其特征在于,该结构包括至少一个电阻可变的存储单元和一个用于对半导体存储器进行操作的隧穿场效应晶体管结构;
其中,所述的隧穿场效应晶体管包括至少一个源极、一个漏极,一个低掺杂沟道区和一个栅极;
所述隧穿场效应晶体管的栅极连至字线,源极连至源线,可变电阻的两端分别连至位线和所述隧穿场效应晶体管的漏极;
所述的隧穿场效应晶体管的漏区处于一个垂直于水平表面的平台结构的顶部,该平台结构采用的是半导体衬底材料,所述的源极处于所述平台结构底部向外延伸的衬底内,所述的低掺杂沟道区处于所述漏极与源极之间,所述的栅极将该平台结构的低掺杂区以下的部位覆盖以控制通过沟道区域的源极与漏极之间的电流大小。
2.根据权利要求1所述的半导体存储器结构,所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅。
3.根据权利要求1所述的半导体存储器结构,其特征在于,所述的栅极叠层包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层,所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物,所述的绝缘层为SiO2、HfO2、HfSiO、HfSiON、SiON或Al2O3,或者它们之中几种的混合物。
4.根据权利要求3所述的半导体存储器结构,其特征在于,所述的栅极导电层环绕在垂直的低掺杂沟道区周围形成边墙结构。
5.根据权利要求1或4所述的半导体存储器结构,其特征在于,所述的电阻可变的存储器单元由相变材料构成或者阻变材料构成。
6.根据权利要求1或4所述的半导体存储器结构,其特征在于,所述的电阻可变的存储器单元与所述隧穿场效应晶体管的源极或者漏极相连,所述隧穿场效应晶体管的栅极可以控制通过所述存储器单元的电流。
7.一种半导体存储器结构的制造方法,其特征在于,该方法包括下列步骤:
提供一个半导体衬底;
在所述衬底上注入离子形成第一种掺杂类型的区域;
形成第一层绝缘薄膜;
对第一层绝缘薄膜和半导体衬底进行刻蚀,形成多个柱状的硅有源区;
依次淀积形成高K材料介质层、导电层和多晶硅层;
对多晶硅层进行各向异性刻蚀,形成围绕垂直的沟道的边墙结构;
进行离子注入形成第二种掺杂类型的区域;
对高K材料介质层、导电层和多晶硅层进行刻蚀,并刻蚀掉剩余的第一层绝缘薄膜;
淀积形成一层氧化物介质层,并对其进行刻蚀形成通孔结构;
依次淀积形成阻变材料薄膜和金属层,再对阻变材料薄膜和金属层进行刻蚀形成位线。
8.根据权利要求7所述的方法,其特征在于,所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅。
9.根据权利要求7所述的方法,其特征在于,所述第一种掺杂类型为n型,所述的第二种掺杂类型为p型;或者所述第一种掺杂类型为p型,所述的第二种掺杂类型为n型。
10.根据权利要求7所述的方法,其特征在于,所述的第一层绝缘薄膜为SiO2、Si3N4或者它们之间相混合的绝缘材料;所述的阻变材料薄膜为ZnO2、CuO、low-k材料或者GeSbTe材料;所述的金属层为TiN、Ti、Ta、或者TaN。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101013607A CN102185105A (zh) | 2011-04-22 | 2011-04-22 | 一种半导体存储器结构及其制造方法 |
PCT/CN2011/001352 WO2012142735A1 (zh) | 2011-04-22 | 2011-08-15 | 一种半导体存储器结构及其制造方法 |
US13/376,994 US20140034891A1 (en) | 2011-04-22 | 2011-08-15 | Semiconductor memory structure and its manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101013607A CN102185105A (zh) | 2011-04-22 | 2011-04-22 | 一种半导体存储器结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102185105A true CN102185105A (zh) | 2011-09-14 |
Family
ID=44571234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011101013607A Pending CN102185105A (zh) | 2011-04-22 | 2011-04-22 | 一种半导体存储器结构及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140034891A1 (zh) |
CN (1) | CN102185105A (zh) |
WO (1) | WO2012142735A1 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569066A (zh) * | 2012-01-05 | 2012-07-11 | 复旦大学 | 栅控二极管半导体器件的制备方法 |
CN102709307A (zh) * | 2012-06-21 | 2012-10-03 | 复旦大学 | 一种集成阻变存储器器件的隧穿晶体管结构及其制造方法 |
CN102709308A (zh) * | 2012-06-21 | 2012-10-03 | 复旦大学 | 一种集成阻变存储器的mos晶体管结构及其制造方法 |
CN104037322A (zh) * | 2013-03-07 | 2014-09-10 | 华邦电子股份有限公司 | 电阻式存储器及其存储单元 |
CN104659099A (zh) * | 2015-01-04 | 2015-05-27 | 华为技术有限公司 | 垂直隧穿场效应晶体管及其制备方法 |
CN104752501A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
CN105428533B (zh) * | 2015-12-24 | 2018-05-15 | 江苏时代全芯存储科技有限公司 | 相变化记忆体的制造方法 |
CN115589774A (zh) * | 2022-12-08 | 2023-01-10 | 西安电子科技大学杭州研究院 | 一种光控电容型铁电存储器及其制备方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9240548B2 (en) * | 2012-05-31 | 2016-01-19 | Micron Technology, Inc. | Memory arrays and methods of forming an array of memory cells |
US8809827B1 (en) * | 2013-03-13 | 2014-08-19 | International Business Machines Corporation | Thermally assisted MRAM with multilayer strap and top contact for low thermal conductivity |
US9112148B2 (en) | 2013-09-30 | 2015-08-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell structure with laterally offset BEVA/TEVA |
US9515251B2 (en) | 2014-04-09 | 2016-12-06 | International Business Machines Corporation | Structure for thermally assisted MRAM |
US9178144B1 (en) | 2014-04-14 | 2015-11-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell with bottom electrode |
US9209392B1 (en) | 2014-10-14 | 2015-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell with bottom electrode |
KR102674105B1 (ko) * | 2019-12-12 | 2024-06-12 | 에스케이하이닉스 주식회사 | 가변 저항 소자를 포함하는 반도체 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040179388A1 (en) * | 2002-02-01 | 2004-09-16 | Hitachi, Ltd. | Semiconductor memory cell and method of forming same |
CN101777572A (zh) * | 2010-01-21 | 2010-07-14 | 复旦大学 | 一种半导体存储器结构及其控制方法 |
CN101777570A (zh) * | 2009-12-30 | 2010-07-14 | 复旦大学 | 一种采用自对准工艺的半导体存储器结构及其制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7880160B2 (en) * | 2006-05-22 | 2011-02-01 | Qimonda Ag | Memory using tunneling field effect transistors |
US8384149B2 (en) * | 2007-04-19 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd | Memory cell having a shared programming gate |
US20090034355A1 (en) * | 2007-07-30 | 2009-02-05 | Qimonda Ag | Integrated circuit including memory cells with tunnel fet as selection transistor |
CN101807596A (zh) * | 2010-01-21 | 2010-08-18 | 复旦大学 | 一种自对准半导体存储器结构及其制造方法 |
-
2011
- 2011-04-22 CN CN2011101013607A patent/CN102185105A/zh active Pending
- 2011-08-15 WO PCT/CN2011/001352 patent/WO2012142735A1/zh active Application Filing
- 2011-08-15 US US13/376,994 patent/US20140034891A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040179388A1 (en) * | 2002-02-01 | 2004-09-16 | Hitachi, Ltd. | Semiconductor memory cell and method of forming same |
CN101777570A (zh) * | 2009-12-30 | 2010-07-14 | 复旦大学 | 一种采用自对准工艺的半导体存储器结构及其制造方法 |
CN101777572A (zh) * | 2010-01-21 | 2010-07-14 | 复旦大学 | 一种半导体存储器结构及其控制方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569066B (zh) * | 2012-01-05 | 2014-10-29 | 复旦大学 | 栅控二极管半导体器件的制备方法 |
CN102569066A (zh) * | 2012-01-05 | 2012-07-11 | 复旦大学 | 栅控二极管半导体器件的制备方法 |
CN102709307A (zh) * | 2012-06-21 | 2012-10-03 | 复旦大学 | 一种集成阻变存储器器件的隧穿晶体管结构及其制造方法 |
CN102709308A (zh) * | 2012-06-21 | 2012-10-03 | 复旦大学 | 一种集成阻变存储器的mos晶体管结构及其制造方法 |
US20130341697A1 (en) * | 2012-06-21 | 2013-12-26 | Fudan University | Tunnel transistor structure integrated with a resistance random access memory (rram) and a manufacturing method thereof |
US9147835B2 (en) * | 2012-06-21 | 2015-09-29 | Fudan University | Tunnel transistor structure integrated with a resistance random access memory (RRAM) and a manufacturing method thereof |
CN104037322A (zh) * | 2013-03-07 | 2014-09-10 | 华邦电子股份有限公司 | 电阻式存储器及其存储单元 |
CN104752501B (zh) * | 2013-12-27 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
CN104752501A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
CN104659099A (zh) * | 2015-01-04 | 2015-05-27 | 华为技术有限公司 | 垂直隧穿场效应晶体管及其制备方法 |
CN104659099B (zh) * | 2015-01-04 | 2017-11-17 | 华为技术有限公司 | 垂直隧穿场效应晶体管及其制备方法 |
WO2016107504A1 (zh) * | 2015-01-04 | 2016-07-07 | 华为技术有限公司 | 垂直隧穿场效应晶体管及其制备方法 |
CN105428533B (zh) * | 2015-12-24 | 2018-05-15 | 江苏时代全芯存储科技有限公司 | 相变化记忆体的制造方法 |
CN115589774A (zh) * | 2022-12-08 | 2023-01-10 | 西安电子科技大学杭州研究院 | 一种光控电容型铁电存储器及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2012142735A1 (zh) | 2012-10-26 |
US20140034891A1 (en) | 2014-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102185105A (zh) | 一种半导体存储器结构及其制造方法 | |
US10879344B2 (en) | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances | |
TWI717134B (zh) | 用於讀取立體快閃記憶體的方法 | |
US9530824B2 (en) | Monolithic three dimensional memory arrays with staggered vertical bit line select transistors and methods therfor | |
US8189375B2 (en) | Methods of forming memory cells and methods of forming programmed memory cells | |
TW201826508A (zh) | Soi技術中的nvm裝置以及製造相應裝置的方法 | |
JP2013239597A (ja) | 半導体集積回路 | |
CN101777570A (zh) | 一种采用自对准工艺的半导体存储器结构及其制造方法 | |
US7161838B2 (en) | Thin film transistor memory device | |
CN101777572A (zh) | 一种半导体存储器结构及其控制方法 | |
US10541273B2 (en) | Vertical thin film transistors with isolation | |
CN101807596A (zh) | 一种自对准半导体存储器结构及其制造方法 | |
US20140003122A1 (en) | Semiconductor memory structure and control method thereof | |
CN102185108A (zh) | 一种半导体存储器结构及其控制方法 | |
CN101800236B (zh) | 一种半导体存储器结构及其制造方法 | |
CN106133841B (zh) | 单次可编程记忆体、电子系统、操作单次可编程记忆体方法及编程单次可编程记忆体方法 | |
Tran | Challenges of DRAM and flash scaling-potentials in advanced emerging memory devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110914 |