CN104659099A - 垂直隧穿场效应晶体管及其制备方法 - Google Patents
垂直隧穿场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN104659099A CN104659099A CN201510003744.3A CN201510003744A CN104659099A CN 104659099 A CN104659099 A CN 104659099A CN 201510003744 A CN201510003744 A CN 201510003744A CN 104659099 A CN104659099 A CN 104659099A
- Authority
- CN
- China
- Prior art keywords
- groove
- region
- epitaxial loayer
- gate dielectric
- grid region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 101
- 238000002360 preparation method Methods 0.000 title claims abstract description 57
- 238000002353 field-effect transistor method Methods 0.000 title description 4
- 230000005669 field effect Effects 0.000 claims abstract description 89
- 239000000463 material Substances 0.000 claims description 84
- 239000003989 dielectric material Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 18
- 238000003860 storage Methods 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 6
- 230000005684 electric field Effects 0.000 abstract description 6
- 239000002772 conduction electron Substances 0.000 abstract 2
- 238000005530 etching Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 10
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 239000002210 silicon-based material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- -1 boron ion Chemical class 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910015900 BF3 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种垂直隧穿场效应晶体管，包括源区、第一外延层、栅介质层、栅区及两个漏区；源区上设有第一沟槽；第一外延层上设有第二沟槽，第一外延层形成栅区与源区之间的隧穿沟道；栅介质层及栅区均设置于第二沟槽中；两个漏区分别设置在第二沟槽外的两相对侧处。源区的第一沟槽与栅区有重叠的区域内的载流电子都会都到栅区电场的作用，第一沟槽内各个面上的载流电子均可以发生隧穿，即利用第一沟槽增加了源区与栅区之间的重叠面积，从而增加隧穿面积；第一外延层可以形成栅区与源区之间的沟道，属于线性隧穿，栅区电场方向和源区的电子隧穿方向处于一条线上，隧穿几率大，从而提高了隧穿电流。另外，本发明还提供了上述垂直隧穿场效应晶体管的制备方法。
Description
技术领域
本发明涉及一种垂直隧穿场效应晶体管及其制备方法。
背景技术
隧穿场效应晶体管(TFET)本质上为一个有栅控的反偏PIN二极管，其源区和漏区的掺杂类型不同。对于N型隧穿场效应晶体管(TFET)来说，其中，N型掺杂为漏区，工作时加正向偏置。P型掺杂为源端，工作时加负向偏置。与金属氧化物半导体场效应晶体管(MOSFET)相比，隧穿场效应晶体管(TFET)可以获得更小的亚阈值摆幅(SS)，因此隧穿场效应晶体管(TFET)很适合用于低功耗应用。
在隧穿场效应晶体管(TFET)中，输出电流随着漏端电压增大而增大的过程是通过漏端电压降在源端隧穿结处，非常有效的改变隧穿结隧穿宽度从而使输出隧穿电流增大实现。但是与传统的MOSFET相比较，隧穿电流小，因此改善隧穿场效应晶体管(TFET)的隧穿电流是一个非常重要的问题。
目前隧穿场效应晶体管(TFET)一般采用垂直隧穿，源区区域和沟道区域在栅区的作用下发生垂直隧穿，尽管这种方法可以增加隧穿几率，但现有技术中，由于源区与栅区之间的重叠区域有限，使得隧穿面积较小，因而隧穿电流较小。
发明内容
本发明提供一种垂直隧穿场效应晶体管及其制备方法，能够增加隧穿面积，有效提高隧穿电流。
一方面，提供了一种垂直隧穿场效应晶体管，所述垂直隧穿场效应晶体管包括源区、第一外延层、栅介质层、栅区及两个漏区；所述第一外延层、所述栅介质层及所述栅区依次叠加于所述源区上；
所述源区上朝向所述第一外延层的表面设有第一沟槽；所述第一外延层上设有第二沟槽，所述第二沟槽形成于所述第一沟槽中，所述第二沟槽与所述第一沟槽的开口朝向相同；所述第一外延层形成所述栅区与所述源区之间的隧穿沟道；
所述栅介质层及栅区均设置于所述第二沟槽中；所述栅介质层设置于所述第一外延层上，所述栅介质层将所述栅区与所述第一外延层隔离；
两个所述漏区分别设置在所述第二沟槽外的两相对侧处，所述漏区与所述栅区相隔离；所述第一外延层延伸至所述漏区与所述源区之间，并形成所述漏区与所述源区之间的沟道。
在第一种可能的实现方式中，所述栅区延伸至所述第二沟槽外，并朝向所述漏区延伸形成有扩展部，所述扩展部与所述第一外延层之间设置有所述栅介质层。
在第二种可能的实现方式中，所述栅区的扩展部与所述漏区之间设有间隙；或者，
所述栅介质层延伸至所述栅区的扩展部与所述漏区之间，所述漏区与所述栅区通过绝缘材质相隔离。
在第三种可能的实现方式中，在所述源区与所述第一外延层的叠加方向上，所述第一沟槽与所述第二沟槽的截面形状相同。
结合第三种可能的实现方式，在第四种可能的实现方式中，所述第一沟槽的截面与所述第二沟槽的截面均为矩形。
在第五种可能的实现方式中，所述栅区上设有第三沟槽，所述第三沟槽与所述第一沟槽的开口朝向相同。
在第六种可能的实现方式中，所述漏区与所述第一外延层之间还设有沟道层。
在第七种可能的实现方式中，所述源区与所述第一外延层之间还设有第二外延层，所述第二外延层的掺杂类型与所述源区的掺杂类型相同，所述第二外延层的掺杂浓度大于所述源区的掺杂浓度。
另一方面，提供了一种垂直隧穿场效应晶体管的制备方法，所述垂直隧穿场效应晶体管的制备方法包括以下步骤：
提供衬底；
在所述衬底上覆盖源区材料；
在所述源区材料上形成一第一沟槽，以制备成源区；
在所述源区上覆盖第一外延层材料，并在位于所述第一沟槽中的第一外延层材料上形成一第二沟槽，所述第二沟槽与所述第一沟槽的开口朝向相同，以制备成第一外延层；以及
在所述第一外延层上形成栅介质层、栅区及两个漏区；
所述步骤“在所述第一外延层上形成栅区及两个漏区”中包括不分先后的两个步骤：在所述第一外延层的第二沟槽上依次形成栅介质层及栅区，所述栅介质层将所述栅区与所述第一外延层隔离；以及，
在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一漏区，所述漏区与所述栅区相隔离。
在第二种可能的实现方式中，当所述步骤“在所述第一外延层的第二沟槽上依次形成栅介质层及栅区”在所述步骤“在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一漏区”之前时，所述步骤“在所述第一外延层的第二沟槽上依次形成栅介质层及栅区”包括以下步骤：
在所述第一外延层整体上表面覆盖栅介质材料，并在位于所述第二沟槽中的栅介质材料上形成一凹槽；
在所述栅区介质层整体上表面覆盖栅区材料，并使栅区材料将所述凹槽填充；
去除全部或部分位于所述第一外延层的第二沟槽的两个相对侧上的栅区介质层及栅区。
在第三种可能的实现方式中，当所述步骤“在所述第一外延层的第二沟槽上依次形成栅介质层及栅区”在所述步骤“在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一漏区”之后时，所述步骤“在所述第一外延层的第二沟槽上依次形成栅介质层及栅区”包括以下步骤：
在所述第一外延层及两漏区的整体上表面覆盖栅介质材料，覆盖的所述栅介质材料两侧呈对称的阶梯状，并形成一凹槽及一容置槽；所述凹槽形成于所述第二沟槽的栅介质材料中，所述容置槽形成于两个所述漏区之间栅介质材料中，所述凹槽位于容置槽的槽底；
在所述栅介质材料的整体上表面上覆盖栅区材料，所述栅区材料填充所述凹槽及所述容置槽；
移除位于所述漏区上的栅介质材料及栅区材料。
在第四种可能的实现方式中，在所述步骤“在所述第一外延层上形成栅区及两个漏区”中还包括步骤：在所述栅区上形成一第三沟槽，所述第三沟槽与所述第一沟槽开口朝向相同；
所述步骤“在所述栅区上形成一第三沟槽，所述第三沟槽与所述第一沟槽开口朝向相同”在所述步骤“在所述第一外延层的第二沟槽上依次形成栅介质层及栅区”之后。
在第五种可能的实现方式中，在所述步骤“在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一漏区”中包括以下步骤：
在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一沟道层；
在所述沟道层上形成所述漏区。
在第六种可能的实现方式中，在所述步骤“在所述源区材料上形成一第一沟槽，以制备成源区”与所述步骤“在所述源区上覆盖第一外延层材料，并在位于所述第一沟槽中的第一外延层材料上形成一第二沟槽，以制备成第一外延层”之间，所述垂直隧穿场效应晶体管的制备方法还包括步骤：在所述源区上形成一第二外延层，所述第二外延层的掺杂类型与所述源区的掺杂类型相同，所述第二外延层的掺杂浓度大于所述源区的掺杂浓度。
根据本发明的垂直隧穿场效应晶体管及其制备方法，源区的第一沟槽与栅区有重叠的区域内的载流电子都会都到栅区电场的作用，源区的第一沟槽内各个面上的载流电子均可以发生隧穿，即利用第一沟槽增加了源区与栅区之间的重叠面积，从而增加隧穿面积；第一外延层可以形成栅区与源区之间的沟道，隧穿类型属于线性隧穿，栅区电场方向和源区的电子隧穿方向处于一条线上，隧穿几率大，从而提高了隧穿电流。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一实施方式提供的垂直隧穿场效应晶体管的剖面示意图；
图2是图1的垂直隧穿场效应晶体管的分解剖面示意图；
图3是图1中垂直隧穿场效应晶体管的制备方法的流程图；
图4是图3中垂直隧穿场效应晶体管的制备方法的步骤S11对应的剖面图；
图5是图3中垂直隧穿场效应晶体管的制备方法的步骤S12对应的剖面图；
图6是图3中垂直隧穿场效应晶体管的制备方法的步骤S13的流程图；
图7是图6中垂直隧穿场效应晶体管的制备方法的步骤S131对应的剖面图；
图8是图6中垂直隧穿场效应晶体管的制备方法的步骤S133对应的剖面图；
图9是图3中垂直隧穿场效应晶体管的制备方法的步骤S14对应的剖面图；
图10是图3中垂直隧穿场效应晶体管的制备方法的步骤S15的流程图；
图11是图10中垂直隧穿场效应晶体管的制备方法的步骤S1511对应的剖面图；
图12是图10中垂直隧穿场效应晶体管的制备方法的步骤S1512对应的剖面图；
图13是图10中垂直隧穿场效应晶体管的制备方法的步骤S1514对应的剖面图；
图14及图15是图10中垂直隧穿场效应晶体管的制备方法的步骤S152对应的剖面图；
图16是图3中垂直隧穿场效应晶体管的制备方法的步骤S16对应的剖面图；
图17是本发明第二实施方式提供的垂直隧穿场效应晶体管的剖面示意图；
图18是本发明第三实施方式提供的垂直隧穿场效应晶体管的剖面示意图；
图19是图18中垂直隧穿场效应晶体管的制备方法的步骤S25的流程图；
图20是图19中垂直隧穿场效应晶体管的制备方法的步骤S2511对应的剖面图；
图21是图19中垂直隧穿场效应晶体管的制备方法的步骤S2513对应的剖面图；
图22是图19中垂直隧穿场效应晶体管的制备方法的步骤S2515对应的剖面图；
图23是图19中垂直隧穿场效应晶体管的制备方法的步骤S2521对应的剖面图；
图24是图19中垂直隧穿场效应晶体管的制备方法的步骤S2522对应的剖面图；
图25是图19中垂直隧穿场效应晶体管的制备方法的步骤S2524对应的剖面图；
图26是本发明第四实施方式提供的垂直隧穿场效应晶体管的剖面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1及图2，为本发明第一较佳实施方式提供的垂直隧穿场效应晶体管的剖面结构示意图。垂直隧穿场效应晶体管包括源区1、第一外延层2、栅介质层3、栅区4及两个漏区5；第一外延层2、栅介质层3及栅区4依次叠加于源区1上。
源区1上朝向第一外延层2的表面设有第一沟槽11；第一外延层2延伸至第一沟槽中并形成有第二沟槽21，第二沟槽21形成于第一沟槽11中，且二者的开口朝向相同；第一外延层2形成栅区4与源区1之间的沟道。栅介质层3及栅区4均设置于第二沟槽21中。栅介质层3设置于第一外延层2上，栅介质层3将栅区4与第一外延层2隔离。两个漏区5分别设置在第二沟槽外的两相对侧处，漏区5与栅区4相隔离；第一外延层2延伸至漏区5与源区1之间，并形成漏区5与源区1之间的沟道。
栅区4位于第二沟槽21中，且第二沟槽21形成于第一沟槽11中，可以使得栅区4处于第一沟槽11中，源区1的第一沟槽11与栅区4有重叠的区域内的载流电子都会都到栅区4电场的作用，源区1的第一沟槽内各个面上的载流电子均可以发生隧穿，即利用第一沟槽11增加了源区1与栅区4之间的重叠面积，从而增加隧穿面积；第一外延层2可以形成栅区4与源区1之间的沟道，隧穿类型属于线性隧穿，栅区4电场方向和源区1的电子隧穿方向处于一条线上，隧穿几率大，从而提高了隧穿电流。同时，利用第一外延层2作为漏区5与源区1之间的沟道，可以不再制备沟道，减少工艺步骤。
源区1为原位掺杂的P+型(P型重掺杂)半导体层，其材料可以硅材料，也可以是锗、锗硅材料、III-V族材料、或III-V族化合材料等中的任意一种。P+型半导体层可以沉积形成、或者通过离子注入工艺注入P+型离子形成。P+型杂质一般包括先不限于硼离子、氟化硼离子等等。
第一外延层2为本证掺杂的N+型(N型重掺杂)半导体层，其材料可以是硅、锗、锗硅、III-V族材料等，掺杂浓度可以是未掺杂或轻掺杂。N型杂质一般包括但不限于砷离子、磷离子等等。第一外延层2可以与源区1形成一个p-n隧穿结。
栅介质层3可以是高K电介质材料、硅氧化物、HfSiON或者其他氧化物材料等，其可以起到绝缘作用，以将栅区4与第一外延层2隔离。栅区4的材料可以是金属或者多晶硅等。
本实施例中，在源区1与第一外延层2的叠加方向上，第一沟槽11的截面为矩形，第二沟槽21的截面为矩形，从而利于对源区1及第一外延层2的蚀刻以形成第一沟槽11及第二沟槽21，方便制备。第一沟槽11与第二沟槽21的截面相同，可以利于隧穿。当然，在其他的实施方式中，第一沟槽11、第二沟槽21的截面也可以是三角形、U形、梯形等形状中的任一种。
栅区4上设有第三沟槽40，第三沟槽40形成于栅区4上远离源区1的表面，第三沟槽40与第一沟槽11开口朝向相同，通过第三沟槽40可以减少栅区4耗材，减轻垂直隧穿场效应晶体管的重量。此处，在其他的实施方式中，栅区4上也可以不设置第三沟槽40。
本实施例中，栅介质层3与栅区4整体位于第一外延层2的第二沟槽21中，栅介质层3与栅区4二者与第二沟槽21的开口处几乎平齐。漏区5位于第二沟槽21外，其边缘与第二沟槽21的开口边缘对齐，漏区5的横向宽度与第一外延层2两侧部位的横向宽度一致，从而可以充分利用第一外延层2的上表面空间，利于漏区5的制备。漏区5设置在第二沟槽21外，而栅区4设置在第二沟槽21中，可以使得漏区5与栅区4相隔离。
进一步，垂直隧穿场效应晶体管还包括衬底9及电极接触结构，衬底9设置在源区1上远离第一外延层2的表面处。通过衬底9可对整个垂直隧穿场效应晶体管起到支撑作用，且方便源区1的加工制备。源区、栅区及漏区上均分别对应连接有电极接触结构，以分别形成源极、栅极及漏极。从而实现垂直隧穿场效应晶体管与其他元器件的电连接。如图1所示，各漏区5上分别形成有一漏极8，漏极8包括金属柱82及边墙81，金属柱82连接至漏区5，边墙81为绝缘材质制成且包围在金属柱82周围。电极接触结构8可以与现有技术中垂直隧穿场效应晶体管的电极接触结构相同，本发明实施方式中不再进一步详细描述。
请参阅图3，为本发明提供的第一实施方式的垂直隧穿场效应晶体管的制备方法的流程图。垂直隧穿场效应晶体管的制备方法包括但不限于如下步骤。
步骤S11，提供一衬底9。本实施例中，所述衬底的材质为硅。如图4所示，衬底可为矩形衬底。在其他实施方式中，衬底也可以为锗(Ge)或硅锗、镓砷等II-IV族、或III-V族、或IV-IV族的二元或三元化合物半导体、绝缘衬底上的硅(Silicon on Insulator,SOI)、或者绝缘衬底上的锗(Germanium on Insulator,GeOI)中的任意一种。此处的P型杂质一般包括先不限于硼离子、氟化硼离子等等。
步骤S12，在衬底9上覆盖源区材料10，如图5所示，本实施方式中，在衬底上沉积原位掺杂的P+型半导体层，其材料可以硅材料，也可以是锗、锗硅材料、III-V族材料、或III-V族化合材料等中的任意一种。当然，在其他实施方式中，也可以通过离子注入工艺注入P+型离子形成所述源区，同时，需要通过退火工艺来激活掺杂的离子。
步骤S13，在源区材料10上形成一第一沟槽11，以制备成源区1。如图6所示，在所述步骤S13中，包括但不仅限于以下子步骤。
步骤S131，如图7所示，在源区材料10上沉积一层第一掩膜层101，并刻蚀该第一掩膜层的中部，以露出源区的中心区域。第一掩膜层用于保护第一掩膜层覆盖的源区表面，防止刻蚀时，刻蚀液体对第一掩膜层下方的源区产生影响。所述第一掩膜层21的材料可以为但不局限于氧化硅材料、氮化硅、或氮氧化硅等。
步骤S132，以第一掩膜层为掩膜，刻蚀露出的源区的中心区域，从而形成第一沟槽。
步骤S133，去除余下的第一掩膜层，从而制备成源区，如图8所示。
步骤S14，在所述源区上覆盖第一外延层材料，并在位于所述第一沟槽中的第一外延层材料上形成一第二沟槽21，第二沟槽21与第一沟槽11的开口朝向相同，以制备成第一外延层2，如图9所示。具体地，第一外延层为本证掺杂的半导体层，以作为隧穿沟道及第一外延层(pocket区域)，其材料可以是硅、锗、锗硅、III-V族材料等，掺杂类型为n型，掺杂浓度可以是未掺杂或轻掺杂。第一外延层可用外延的方式形成，比如化学气相沉积(Chemical Vapor Deposition，CVD)技术，分子束外延(Molecular beam epitaxy，MBE)技术。
在步骤S14中，首先，形成覆盖在源区上的本证掺杂的半导体层，本证掺杂的半导体层覆盖于源区的整体上表面，并将第一沟槽填充；然后将填充于第一沟槽中的半导体层进行刻蚀形成第二沟槽，从而将半导体层加工成第一外延层。该第二沟槽的具体刻蚀方式可以与第一沟槽的刻蚀方式相同，此处不再赘述。
步骤S15，在所述第一外延层上形成栅介质层、栅区及两个漏区。如图10所示，为步骤S15的流程图，在该步骤中，包括但不仅限于以下子步骤。
步骤S151，在所述第一外延层的第二沟槽上依次形成栅介质层及栅区，所述栅介质层将所述栅区与所述第一外延层隔离。该步骤进一步包括以下步骤。
步骤S1511，如图11所示，在所述第一外延层整体上表面覆盖栅介质材料30，并在位于所述第二沟槽中的栅介质材料上形成一凹槽31。
在本步骤中，首先，将栅介质材料覆盖于第一外延层的整体上表面，并将第二沟槽填充；然后将填充于第二沟槽中的栅介质材料进行刻蚀形成凹槽。该凹槽的具体刻蚀方式可以与第一沟槽的刻蚀方式相同。
步骤S1512，如图12所示，在所述栅区介质层整体上表面覆盖栅区材料40，并使栅区材料40将所述凹槽填充。
步骤S1513，去除全部位于所述第一外延层2的第二沟槽的两个相对侧上的栅区介质层材料30及栅区材料40，并露出位于第二沟槽的两个相对侧处的第一外延层，仅保留位于第二沟槽21内的栅区介质层材料及栅区材料，如图13所示，从而制备成栅区介质层及栅区。本步骤中可以通过设置掩膜层及刻蚀的方式进行去除作业。
步骤S1514，如图13所示，在栅区上设置第三沟槽，第三沟槽形成于栅区上远离源区的表面，第三沟槽与第一沟槽开口朝向相同。此处，亦可以通过设置掩膜层及刻蚀的方式形成第三沟槽。
步骤S152，在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一漏区，漏区与所述栅区相隔离。首先，在第一外延层2、栅介质层3及栅区4的整体上表面覆盖第二掩膜层，并将第二掩膜层位于第二沟槽相对的两侧处的部分移除，露出相应部分的第一外延层，如图14形成的第二掩膜层50。然后，再在第二掩膜层50的两侧分别形成一位于第一外延层2上的漏区5，最后在移除第二掩膜层50，从而形成如图15所示结构。此处，可以在第一外延层2上进行离子注入形成漏区5；或者，也可以是，提供原位掺杂N+型硅材料覆盖在第一外延层2、栅介质层3及栅区4的整体上表面，然后提供第二掩膜层覆盖N+型硅材料上，刻蚀第二掩膜层中间区域，然后再刻蚀N+硅材料中间区域，留下两侧的区域为漏区。
步骤S16，分别在漏区、源区、栅区上形成电极接触结构，以对应形成漏极、源极及栅极，得到完整的垂直隧穿场效应晶体管。利用漏极、源极及栅极，可以便于使垂直隧穿场效应晶体管与其他元件实现电连接。
如图16所示，为在漏区5上形成漏极8的结构示意图。本步骤中，首先在各漏区5上分别沉积边墙材料，边墙材料可以是硅氧化物、氮化硅、高K电介质或者其他绝缘材料。然后进行氩离子束刻蚀，在边墙的中心位置刻蚀出通孔，以露出漏区；再在露出的漏区上进行钴(Co)和氮化钛(TiN)离子束沉淀，接着进行快速退火工艺，然后去除氮化钛和钴，最后进行沉积钝化层，开接触孔以及金属化等等，形成完整的垂直隧穿场效应晶体管。本步骤中的电极接触结构的制备方法与现有技术中类似，本发明实施方式中不再进行具体描述。
在本实施方式垂直隧穿场效应晶体管的制备方法中，步骤S1514可以省略，即栅区上可以不设置第三沟槽。此外，在其他的实施方式中，步骤S1514只要位于步骤S1512之后即可，与步骤S1512之后的其他步骤之间可以不分先后次序。
在本实施方式垂直隧穿场效应晶体管的制备方法中，沉积工艺可以通过低压化学气相沉积(LPCVD)或者物理气相沉积(PVD)等实现。
请参阅图17，为本发明第二实施方式提供的垂直隧穿场效应晶体管。本实施方式中，栅区4a延伸至所述第二沟槽外，并朝向漏区5a延伸形成有扩展部40a，扩展部与第一外延层2之间设置有栅介质层3a。通过扩展部可以进一步增加隧穿面积，从而进一步提高隧穿电流。
由于栅区4a及栅介质层3a延伸至第一外延层2a上第二沟槽的两侧区域，两漏区5a的横向宽度相应缩小，为了避免漏区5a与栅区4a接触，漏区5a与栅区4a之间设有间隙，从而使二者相隔离。本实施方式中的垂直隧穿场效应晶体管其他部分与第一实施方式相同，在此不再赘述。
第二实施方式中的垂直隧穿场效应晶体管的制备方法与第一实施方式中的垂直隧穿场效应晶体管的制备方法的区别仅在于步骤S1513及步骤S152，其他步骤的实施方式与第一实施方式相同，在此不再赘述。
在步骤S1513中，去除部分位于第一外延层2a的第二沟槽的两个相对侧上的栅区介质层材料及栅区材料，保留位于第二沟槽边缘处的栅区介质层材料及栅区材料，即可形成栅区的扩展部40a，并使得扩展部40a与第一外延层2之间保留有栅介质层3a。
在步骤S152中，在第一外延层2a、栅介质层3a及栅区4a的整体上表面覆盖掩膜层，并将掩膜层位于第二沟槽相对的两侧处的部分移除，露出相应部分的第一外延层，且在栅介质层3a与栅区4a的两侧分别保留部分掩膜层，以便形成栅介质层3a与漏区5a之间的间隙。
请参阅图18，为本发明第三实施方式提供的垂直隧穿场效应晶体管。本实施方式与第二实施方式的区别仅在于，漏区5b与栅区4a之间的间隙中设置有绝缘材质，二者通过绝缘材质相隔离，具体地，漏区5b与栅区4a之间设有栅介质层3a及边墙，其中边墙为氮化硅等绝缘材料制备，利用边墙以使得栅区4a与漏区5a相隔离，整个栅介质层3a可以一次制备成型，从而便于整个垂直隧穿场效应晶体管的制备。此处，作为另外的实施方式，漏区5b与栅区4a之间亦可填充其他绝缘材质已将二者隔离。
如图19所示，为第三实施方式提供的垂直隧穿场效应晶体管的制备方法流程图，该制备方法包括但不限于如下步骤。
步骤S21，提供一衬底9b。
步骤S22，在衬底上覆盖源区材料。
步骤S23，在源区材料上形成一第一沟槽，以制备成源区1b。
步骤S24，在所述源区上覆盖第一外延层材料，并在位于所述第一沟槽中的第一外延层材料上形成一第二沟槽，以制备成第一外延层2b。
步骤S21至步骤S24的具体实施方式可以与垂直隧穿场效应晶体管的第一实施方式中步骤S11至步骤S14相同，在此不再赘述。
步骤S25，在所述第一外延层上形成栅介质层3b、栅区4b及两个漏区5b。如图19所示本步骤的流程示意图。在该步骤中，包括但不仅限于以下子步骤。
步骤S251，在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一漏区5b。该步骤进一步包括以下步骤。
步骤S2511，在第一外延层2b的整体上表面覆盖漏区材料50b，如图20所示。
步骤S2512，在漏区材料50b的整体上表面设置掩膜层52b。
步骤S2513，移除位于横向中心区域的部分掩膜层，露出部分漏区材料；露出的漏区材料横向宽度大于第二沟槽的横向宽度，如图21所示。
步骤S2514，刻蚀所述露出的漏区材料，以露出部分第一外延层。
步骤S2515，移除其余的掩膜层52b，未被刻蚀的漏区材料部分形成漏区5b，如图22所示。
由于位于横向中心区域的部分掩膜层被移除，刻蚀时仅漏区材料的两侧处存在掩膜层，使得漏区材料横向的中间部位被刻蚀，从而在横向的两侧处分别形成一漏区，位于第一外延层上的两个漏区制备完成。
步骤S252，在所述第一外延层2b的第二沟槽上依次形成栅介质层及栅区。该步骤进一步包括以下步骤。
步骤S2521，在所述第一外延层2b及两漏区的整体上表面覆盖栅介质材料30b，覆盖的栅介质材料两侧呈对称的阶梯状，并形成一凹槽301及一容置槽302。凹槽301形成于第二沟槽的栅介质材料中，容置槽302形成于两个漏区5b之间栅介质材料中，凹槽301位于容置槽302的槽底。
步骤S2522，在栅介质材料30b的整体上表面上覆盖栅区材料40b，栅区材料40b填充凹槽301及容置槽302，如图24所示，可以使得栅介质材料将栅区材料与漏区隔离。
步骤S2523，移除位于漏区上的栅介质材料及栅区材料。
步骤S2524，移除部分位于容置槽302及凹槽301中的栅区材料，以在栅区材料上形成第三沟槽41b，从而制备形成成型的栅区4b及栅区介质层3b，如图25所示。此处，在其他的实施方式中，该步骤S2524亦可以省去。
步骤S26，分别在漏区、源区、栅区上形成电极接触结构，以对应形成漏极、源极及栅极，得到完整的垂直隧穿场效应晶体管。利用漏极、源极及栅极，可以便于使垂直隧穿场效应晶体管与其他元件实现电连接。在制备漏极时，将漏区靠近栅极的一侧处进行刻蚀，使漏区与栅介质层之间形成间隙，并在该间隙中制备边墙，以使得漏区与栅区相隔离。
该步骤与第一实施方式中的步骤S26相同，此处不再赘述。
请参阅图26，为本发明第四实施方式提供的垂直隧穿场效应晶体管。本实施方式中，第一外延层2c与漏区5c之间还设置有沟道层6c，利用该沟道层6c可以形成源区1c与漏区5c之间的隧穿沟道。栅区4c的扩展部40c与沟道层6之间形成有栅介质层，以将栅区4c及沟道层6c隔离，沟道层6c的上表面高于栅区4c的扩展部40c上表面，从而可以使得栅区4与漏区5相隔离，同时利于漏区5c的加工制备。本实施方式的垂直隧穿场效应晶体管其他部分与第二实施方式相同，在此不再赘述。该垂直隧穿场效应晶体管制备过程中，需在制备漏区5c之前，先在第一外延层2c上制备形成沟道层6c，再在沟道层6c上制备漏区，从而便可在第一外延层2c与漏区5c之间增加沟道层6c。
此处，在第一实施方式或第二实施方式的垂直隧穿场效应晶体管中，第一外延层与漏区之间亦可增加一沟道层。如在第一实施方式垂直隧穿场效应晶体管中，第一外延层与漏区之间亦可增加一沟道层，则步骤S152中，具体包括以下步骤：在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一沟道层；在所述沟道层上形成所述漏区。
在上述四种实施方式的垂直隧穿场效应晶体管中，源区与所述第一外延层之间还设有第二外延层，所述第二外延层的掺杂类型与所述源区的掺杂类型相同，所述第二外延层的掺杂浓度大于所述源区的掺杂浓度。这样可以源区上形成一个非常陡峭的浓度梯度，即源区与第一外延层之间形成一个陡峭的隧穿结，进而可以增大隧穿几率，提高隧穿电流。该垂直隧穿场效应晶体管在制备过程中，在制备第一外延层之前，首先在源区上制备成型第二外延层，再制备形成第一外延层即可。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (15)
1.一种垂直隧穿场效应晶体管，其特征在于，所述垂直隧穿场效应晶体管包括源区、第一外延层、栅介质层、栅区及两个漏区；所述第一外延层、所述栅介质层及所述栅区依次叠加于所述源区上；
所述源区上朝向所述第一外延层的表面设有第一沟槽；所述第一外延层上设有第二沟槽，所述第二沟槽形成于所述第一沟槽中，所述第二沟槽与所述第一沟槽的开口朝向相同；所述第一外延层形成所述栅区与所述源区之间的沟道；
所述栅介质层及栅区均设置于所述第二沟槽中；所述栅介质层设置于所述第一外延层上，所述栅介质层将所述栅区与所述第一外延层隔离；
两个所述漏区分别设置在所述第二沟槽外的两相对侧处，所述漏区与所述栅区相隔离；所述第一外延层延伸至所述漏区与所述源区之间，并形成所述漏区与所述源区之间的沟道。
2.如权利要求1所述的垂直隧穿场效应晶体管，其特征在于，所述栅区延伸至所述第二沟槽外，并朝向所述漏区延伸形成有扩展部，所述扩展部与所述第一外延层之间设置有所述栅介质层。
3.如权利要求1所述的垂直隧穿场效应晶体管，其特征在于，所述栅区的扩展部与所述漏区之间设有间隙；或者，
所述栅介质层延伸至所述栅区的扩展部与所述漏区之间，所述漏区与所述栅区通过绝缘材质相隔离。
4.如权利要求1所述的垂直隧穿场效应晶体管，其特征在于，在所述源区与所述第一外延层的叠加方向上，所述第一沟槽与所述第二沟槽的截面形状相同。
5.如权利要求4所述的垂直隧穿场效应晶体管，其特征在于，所述第一沟槽的截面与所述第二沟槽的截面均为矩形。
6.如权利要求1所述的垂直隧穿场效应晶体管，其特征在于，所述栅区上设有第三沟槽，所述第三沟槽与所述第一沟槽的开口朝向相同。
7.如权利要求1所述的垂直隧穿场效应晶体管，其特征在于，所述漏区与所述第一外延层之间还设有沟道层。
8.如权利要求1所述的垂直隧穿场效应晶体管，其特征在于，所述源区与所述第一外延层之间还设有第二外延层，所述第二外延层的掺杂类型与所述源区的掺杂类型相同，所述第二外延层的掺杂浓度大于所述源区的掺杂浓度。
9.一种垂直隧穿场效应晶体管的制备方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底上覆盖源区材料；
在所述源区材料上形成一第一沟槽，以制备成源区；
在所述源区上覆盖第一外延层材料，并在位于所述第一沟槽中的第一外延层材料上形成一第二沟槽，所述第二沟槽与所述第一沟槽的开口朝向相同，以制备成第一外延层；以及
在所述第一外延层上形成栅介质层、栅区及两个漏区；
所述步骤“在所述第一外延层上形成栅区及两个漏区”中包括不分先后的两个步骤：在所述第一外延层的第二沟槽上依次形成栅介质层及栅区，所述栅介质层将所述栅区与所述第一外延层隔离；以及，
在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一漏区，所述漏区与所述栅区相隔离。
10.根据权利要求9所述的垂直隧穿场效应晶体管的制备方法，其特征在于，所述步骤“在所述源区材料上形成一第一沟槽，以制备成源区”中包括以下步骤：
在源区材料上沉积一层第一掩膜层，并刻蚀该第一掩膜层的中部，以露出源区的中心区域；
以第一掩膜层为掩膜，刻蚀露出的源区的中心区域，从而形成第一沟槽；
去除余下的第一掩膜层，从而制备成源区。
11.根据权利要求9所述的垂直隧穿场效应晶体管的制备方法，其特征在于，当所述步骤“在所述第一外延层的第二沟槽上依次形成栅介质层及栅区”在所述步骤“在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一漏区”之前时，所述步骤“在所述第一外延层的第二沟槽上依次形成栅介质层及栅区”包括以下步骤：
在所述第一外延层整体上表面覆盖栅介质材料，并在位于所述第二沟槽中的栅介质材料上形成一凹槽；
在所述栅区介质层整体上表面覆盖栅区材料，并使栅区材料将所述凹槽填充；
去除全部或部分位于所述第一外延层的第二沟槽的两个相对侧上的栅区介质层及栅区。
12.根据权利要求9所述的垂直隧穿场效应晶体管的制备方法，其特征在于，当所述步骤“在所述第一外延层的第二沟槽上依次形成栅介质层及栅区”在所述步骤“在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一漏区”之后时，所述步骤“在所述第一外延层的第二沟槽上依次形成栅介质层及栅区”包括以下步骤：
在所述第一外延层及两漏区的整体上表面覆盖栅介质材料，覆盖的所述栅介质材料两侧呈对称的阶梯状，并形成一凹槽及一容置槽；所述凹槽形成于所述第二沟槽的栅介质材料中，所述容置槽形成于两个所述漏区之间栅介质材料中，所述凹槽位于容置槽的槽底；
在所述栅介质材料的整体上表面上覆盖栅区材料，所述栅区材料填充所述凹槽及所述容置槽；
移除位于所述漏区上的栅介质材料及栅区材料。
13.根据权利要求9所述的垂直隧穿场效应晶体管的制备方法，其特征在于，在所述步骤“在所述第一外延层上形成栅区及两个漏区”中还包括步骤：在所述栅区上形成一第三沟槽，所述第三沟槽与所述第一沟槽开口朝向相同；
所述步骤“在所述栅区上形成一第三沟槽，所述第三沟槽与所述第一沟槽开口朝向相同”在所述步骤“在所述第一外延层的第二沟槽上依次形成栅介质层及栅区”之后。
14.根据权利要求9所述的垂直隧穿场效应晶体管的制备方法，其特征在于，在所述步骤“在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一漏区”中包括以下步骤：
在所述第一外延层上位于所述第二沟槽外的两个相对侧处分别形成一沟道层；
在所述沟道层上形成所述漏区。
15.根据权利要求9所述的垂直隧穿场效应晶体管的制备方法，其特征在于，在所述步骤“在所述源区材料上形成一第一沟槽，以制备成源区”与所述步骤“在所述源区上覆盖第一外延层材料，并在位于所述第一沟槽中的第一外延层材料上形成一第二沟槽，以制备成第一外延层”之间，所述垂直隧穿场效应晶体管的制备方法还包括步骤：在所述源区上形成一第二外延层，所述第二外延层的掺杂类型与所述源区的掺杂类型相同，所述第二外延层的掺杂浓度大于所述源区的掺杂浓度。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510003744.3A CN104659099B (zh) | 2015-01-04 | 2015-01-04 | 垂直隧穿场效应晶体管及其制备方法 |
| PCT/CN2015/098997 WO2016107504A1 (zh) | 2015-01-04 | 2015-12-25 | 垂直隧穿场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510003744.3A CN104659099B (zh) | 2015-01-04 | 2015-01-04 | 垂直隧穿场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104659099A true CN104659099A (zh) | 2015-05-27 |
| CN104659099B CN104659099B (zh) | 2017-11-17 |
Family
ID=53250014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510003744.3A Active CN104659099B (zh) | 2015-01-04 | 2015-01-04 | 垂直隧穿场效应晶体管及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104659099B (zh) |
| WO (1) | WO2016107504A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016107504A1 (zh) * | 2015-01-04 | 2016-07-07 | 华为技术有限公司 | 垂直隧穿场效应晶体管及其制备方法 |
| CN112017720A (zh) * | 2020-07-09 | 2020-12-01 | 广东美的白色家电技术创新中心有限公司 | 一种mos管、存储单元、存储器及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616510A (en) * | 1992-11-02 | 1997-04-01 | Wong; Chun C. D. | Method for making multimedia storage system with highly compact memory cells |
| CN102185105A (zh) * | 2011-04-22 | 2011-09-14 | 复旦大学 | 一种半导体存储器结构及其制造方法 |
| US20120228706A1 (en) * | 2011-03-09 | 2012-09-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN103151391A (zh) * | 2013-03-18 | 2013-06-12 | 北京大学 | 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104659099B (zh) * | 2015-01-04 | 2017-11-17 | 华为技术有限公司 | 垂直隧穿场效应晶体管及其制备方法 |
-
2015
- 2015-01-04 CN CN201510003744.3A patent/CN104659099B/zh active Active
- 2015-12-25 WO PCT/CN2015/098997 patent/WO2016107504A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616510A (en) * | 1992-11-02 | 1997-04-01 | Wong; Chun C. D. | Method for making multimedia storage system with highly compact memory cells |
| US20120228706A1 (en) * | 2011-03-09 | 2012-09-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102185105A (zh) * | 2011-04-22 | 2011-09-14 | 复旦大学 | 一种半导体存储器结构及其制造方法 |
| CN103151391A (zh) * | 2013-03-18 | 2013-06-12 | 北京大学 | 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016107504A1 (zh) * | 2015-01-04 | 2016-07-07 | 华为技术有限公司 | 垂直隧穿场效应晶体管及其制备方法 |
| CN112017720A (zh) * | 2020-07-09 | 2020-12-01 | 广东美的白色家电技术创新中心有限公司 | 一种mos管、存储单元、存储器及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104659099B (zh) | 2017-11-17 |
| WO2016107504A1 (zh) | 2016-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101452064B1 (ko) | 도펀트 층을 갖는 ⅲ-ⅴ 화합물 반도체 디바이스 및 이의 제조 방법 | |
| TWI552347B (zh) | 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜 | |
| US20070032029A1 (en) | Lateral trench power MOSFET with reduced gate-to-drain capacitance | |
| JP6043193B2 (ja) | トンネルトランジスタ | |
| US20140084362A1 (en) | Semiconductor Device and Method for Manufacturing a Semiconductor Device | |
| US8159024B2 (en) | High voltage (>100V) lateral trench power MOSFET with low specific-on-resistance | |
| KR20140110704A (ko) | Ｆⅰｎｆｅｔ 및 그 형성 방법 | |
| US10559673B2 (en) | Semiconductor devices having vertical transistors with aligned gate electrodes | |
| CN103779418B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN107924941B (zh) | 隧穿场效应晶体管及其制备方法 | |
| US9564515B2 (en) | Semiconductor device having super junction structure and method for manufacturing the same | |
| JP6175411B2 (ja) | 半導体装置 | |
| US10276685B2 (en) | Heterojunction tunnel field effect transistor fabrication using limited lithography steps | |
| US20040140520A1 (en) | Double gate MOS transistors and methods of manufacturing double gate MOS transistors | |
| CN104332502A (zh) | 一种互补隧穿场效应晶体管及其制作方法 | |
| US20230087151A1 (en) | Field plate arrangement for trench gate fet | |
| CN104659099B (zh) | 垂直隧穿场效应晶体管及其制备方法 | |
| CN104617138B (zh) | 隧穿场效应晶体管及其制备方法 | |
| US20160079415A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN108780812B (zh) | 隧穿场效应晶体管及其制备方法 | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| CN108122761B (zh) | 半导体结构及其形成方法 | |
| US9780086B2 (en) | Field-effect transistor with integrated Schottky contact | |
| JP2006080273A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US10361193B2 (en) | Integrated circuit composed of tunnel field-effect transistors and method for manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |