CN109920794B

CN109920794B - 一种三维铁电存储器及其制造方法

Info

Publication number: CN109920794B
Application number: CN201910227937.5A
Authority: CN
Inventors: 霍宗亮; 李春龙; 邹兴奇; 洪培真; 张瑜; 靳磊
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2019-03-25
Filing date: 2019-03-25
Publication date: 2020-11-03
Anticipated expiration: 2039-03-25
Also published as: CN109920794A

Abstract

本发明提供了一种三维铁电存储器及其制造方法，包括：在衬底表面形成堆叠层，堆叠层包括多层交替排布的氧化硅层和多晶硅层；对堆叠层第一侧和第二侧的侧壁进行刻蚀，并在堆叠层的中间区域形成贯穿堆叠层的沟道孔，第一侧和第二侧为堆叠层相对的两个侧面；在沟道孔侧壁以及第一侧和第二侧的侧壁依次形成介质层和铁电层，铁电层的材料为掺杂的氧化铪；在沟道孔侧壁、第一侧和第二侧的侧壁以及堆叠层的顶部形成栅极层，并对栅极层进行刻蚀，形成在第三侧指向第四侧的方向上相互隔绝的多个栅极，第三侧和第四侧为堆叠层另外两个相对的侧面。由于铁电层的材料为掺杂的氧化铪，因此，可以减小三维存储器的工作电压，提高三维存储器的反复擦写能力。

Description

一种三维铁电存储器及其制造方法

技术领域

本发明涉及三维存储器技术领域，更具体地说，涉及一种三维铁电存储器及其制造方法。

背景技术

随着半导体制造技术的更新迭代，半导体存储单元的尺寸不断缩小，集成度不断提高。而随着存储器单元尺寸的不断缩小，对工艺的要求相应提高，制作成本也相应提高。为解决二维存储器遇到的困难和追求更低的单位存储单元的生产成本，现有技术中提出了一种三维存储器(3D NAND)。

三维存储器将存储单元在垂直于衬底的方向上堆叠，能够在较小的面积上形成更多的存储单元，相对于传统的二维存储器，具有更大的存储容量和更低的存储单元生产成本。但是，现有的三维存储器仍存在工作电压较高以及反复擦写能力较差的问题。

发明内容

有鉴于此，本发明提供了一种三维铁电存储器及其制造方法，以解决现有的三维存储器工作电压较高以及反复擦写能力较差的问题。

为实现上述目的，本发明提供如下技术方案：

一种三维铁电存储器的制造方法，包括：

提供衬底，并在所述衬底表面形成堆叠层，所述堆叠层包括多层交替排布的氧化硅层和多晶硅层；

对所述堆叠层第一侧和第二侧的侧壁进行刻蚀，并在所述堆叠层的中间区域形成贯穿所述堆叠层的沟道孔，所述第一侧和所述第二侧为所述堆叠层相对的两个侧面；

在所述沟道孔侧壁以及所述第一侧和所述第二侧的侧壁依次形成介质层和铁电层，所述铁电层的材料为掺杂的氧化铪；

在所述沟道孔侧壁、所述第一侧和所述第二侧的侧壁以及所述堆叠层的顶部形成栅极层，并对所述栅极层进行刻蚀，形成在第三侧指向第四侧的方向上相互隔绝的多个栅极，所述第三侧和所述第四侧为所述堆叠层另外两个相对的侧面。

可选地，对所述栅极层进行刻蚀，包括：

对所述多个栅极之外区域的氧化硅层、介质层和铁电层进行刻蚀，并保留所述多晶硅层。

可选地，在所述衬底表面形成堆叠层，包括：

对所述第三侧和所述第四侧的多晶硅层进行离子注入，以在对所述栅极层进行刻蚀后，使得所述第三侧的多晶硅层形成源极、所述第四侧的多晶硅层形成漏极。

可选地，所述掺杂的氧化铪包括掺杂铝、硅、氮、锆、镧、钆或钇的氧化铪。

一种三维铁电存储器，包括衬底，位于所述衬底表面的堆叠层，贯穿所述堆叠层的沟道孔，位于所述沟道孔侧壁以及位于所述堆叠层第一侧和第二侧的介质层和铁电层，位于所述沟道孔侧壁、所述第一侧和所述第二侧的侧壁以及所述堆叠层的顶部的栅极；

所述第一侧和所述第二侧为所述堆叠层相对的两个侧面，多个相互隔绝的栅极在第三侧指向第四侧的方向上依次排布，所述第三侧和所述第四侧为所述堆叠层另外两个相对的侧面；

所述铁电层的材料为掺杂的氧化铪。

可选地，所述多个栅极之间的区域仅具有所述多晶硅层。

可选地，还包括源极和漏极，所述源极由离子注入后的所述堆叠层第三侧的多晶硅层形成，所述漏极由离子注入后的所述堆叠层第四侧的多晶硅层形成。

可选地，所述介质层为二氧化硅层、氮化硅层或三氧化二铝层。

可选地，所述栅极层为金属层或掺杂的多晶硅层。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的三维铁电存储器及其制造方法，采用铁电层作为电荷存储层，由于铁电层的材料为掺杂的氧化铪，因此，可以减小三维存储器的工作电压，减小栅极的电损伤，提高三维存储器的反复擦写能力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的三维铁电存储器的制造方法流程图；

图2至图5为本发明实施例提供的三维铁电存储器的结构流程图；

图6为本发明实施例提供的三维铁电存储器的立体结构示意图。

具体实施方式

以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种三维铁电存储器的制造方法，如图1所示，包括：

S101：提供衬底，并在衬底表面形成堆叠层，堆叠层包括多层交替排布的氧化硅层和多晶硅层；

在制造三维铁电存储器时，先提供衬底1，该衬底1为半导体衬底，具体为硅衬底，当然，本发明并不仅限于此，在其他实施例中，还可以是其他材质的衬底。之后，对衬底1进行清洗后，如图2所示，在衬底1表面形成堆叠层2，该堆叠层2包括多层交替排布的氧化硅层20和多晶硅层21。

其中，可以根据实际需要设定氧化硅层20和多晶硅层21的层数。可选地，氧化硅层20和多晶硅层21的层数范围是1-128，如可以是16层、32层、48层、64层、96层或128层等。

可选地，可以通过CVD(Chemical Vapor Deposition，化学气相沉积)工艺形成氧化硅层20和多晶硅层21。需要说明的是，本发明实施例中的氧化硅层20包括但不仅限于SiO₂层。

需要说明的是，在形成堆叠层2之前，还可以在衬底1表面先形成一层氧化硅层作为缓冲层，当然，本发明并不仅限于此，在其他实施例中，也可以直接在衬底1表面形成堆叠层2，当然，在形成堆叠层2时，可以先在衬底1表面形成氧化硅层20，再在氧化硅层20表面形成多晶硅层21。

S102：对堆叠层第一侧和第二侧的侧壁进行刻蚀，并在堆叠层的中间区域形成贯穿堆叠层的沟道孔，第一侧和第二侧为堆叠层相对的两个侧面；

如图3所示，在堆叠层2的第一侧A1和第二侧A2的侧壁进行刻蚀，即在堆叠层2的第一侧A1和第二侧A2待形成栅极层的区域进行刻蚀，去除衬底1上方待形成栅极层的区域的堆叠层，在堆叠层2的第一侧A1和第二侧A2分别形成一个L形的台阶。同时，在堆叠层2的中间区域形成贯穿堆叠层2的沟道孔3，可选地，该沟道孔3为方形或梯形的通孔。

本发明实施例中，可以采用湿法刻蚀工艺形成沟道孔3和第一侧A1和第二侧A2的台阶，也可以采用干法刻蚀工艺形成沟道孔3和台阶，本发明并不仅限于此。需要说明的是，沟通孔3和台阶在同一步刻蚀工艺中完成刻蚀。

S103：在沟道孔侧壁以及第一侧和第二侧的侧壁依次形成介质层和铁电层，铁电层的材料为掺杂的氧化铪；

如图4所示，在沟道孔3内侧壁以及第一侧A1和第二侧A2的侧壁依次形成介质层4和铁电层5。其中，铁电层5的材料为掺杂的氧化铪，掺杂的氧化铪包括掺杂铝、硅、氮、锆、镧、钆或钇的氧化铪。介质层4的材料为二氧化硅或其他高k介质材料，如氮化硅层或三氧化二铝层等。可选地，介质层4为二氧化硅层、氮化硅层或三氧化二铝层。

具体地，本发明实施例中采用ALD(Atomic layer deposition，原子层沉积)生长方式在沟道孔3的侧壁和底部形成介质层4、在堆叠层2第一侧A1和第二侧A2的侧壁和底部形成介质层4，然后去除沟道孔3、第一侧A1和第二侧A2底部的介质层4，保留沟道孔3内侧壁以及第一侧A1和第二侧A2的侧壁的介质层4。

之后，同样采用ALD(Atomic layer deposition，原子层沉积)生长方式在沟道孔3的侧壁和底部形成铁电层5、在堆叠层2第一侧A1和第二侧A2的侧壁和底部形成铁电层5，然后去除沟道孔3、第一侧A1和第二侧A2底部的铁电层5，保留沟道孔3内侧壁以及第一侧A1和第二侧A2的侧壁的铁电层5，铁电层5位于介质层4的表面。

S104：在沟道孔侧壁、第一侧和第二侧的侧壁以及堆叠层的顶部形成栅极层，并对栅极层进行刻蚀，形成在第三侧指向第四侧的方向上相互隔绝的多个栅极，第三侧和第四侧为堆叠层另外两个相对的侧面。

之后，如图4所示，在沟道孔3的内侧壁、第一侧A1和第二侧A2的侧壁以及堆叠层2的顶部形成栅极层6。该栅极层6为金属层或掺杂的多晶硅层，可选地，栅极层6为钨(W)金属层。

之后，如图5和图6所示，对栅极层6进行刻蚀，形成在第三侧A3指向第四侧A4的方向上相互隔绝的多个栅极60，第三侧A3和第四侧A4为堆叠层2另外两个相对的侧面。

其中，对栅极层6进行刻蚀，包括：

对多个栅极60之外的区域的氧化硅层20、介质层4和铁电层5进行刻蚀，并保留多晶硅层21。

如图6所示，栅极60为覆盖堆叠层2第一侧A2、第二侧A2和顶部的条状电极。相邻的两个栅极60之间的区域仅保留多晶硅层21，也就是说，相邻的两个栅极60之间的区域的多晶硅层21与相邻的两个栅极60所在区域的多晶硅层21相连，形成源极7和漏极8之间的沟道。

此外，在衬底1表面形成堆叠层2，包括：

对第三侧A3和第四侧A4的多晶硅层21进行离子注入，以在对栅极层6进行刻蚀后，使得第三侧A3的多晶硅层21形成源极、第四侧A4的多晶硅层21形成漏极。

如图6所示，可以在每形成一层多晶硅层21时，都对第三侧A3和第四侧A4的部分区域的多晶硅层21进行离子注入，也可以在形成堆叠层2之后，再对第三侧A3和第四侧A4的部分区域的堆叠层2进行离子注入，以在刻蚀掉第三侧A3和第四侧A4的氧化硅层20、介质层4和铁电层5后，使得保留的多晶硅层21形成源极7和漏极8。

相比于传统的浮栅型和电荷俘获型结构的存储器，铁电存储器具有存储结构简单、存储密度高、低功耗、高存取速度、抗辐射和非破坏性读出等优点，因此，已经成为下一代重点研发的新型存储器。为了进一步降低铁电存储器的工作电压，提高器件的运行速度、稳定性和可靠性，本发明实施例中采用新型的铁电材料掺杂的氧化铪作为铁电存储层来制作三维铁电存储器，由于掺杂的氧化铪的电学性能优良，因此，可以减小三维存储器的工作电压，提高三维存储器的反复擦写能力。

本发明实施例还提供了一种三维铁电存储器，如图6所示，包括衬底1，位于所述衬底1表面的堆叠层，贯穿所述堆叠层的沟道孔，位于所述沟道孔侧壁以及位于所述堆叠层第一侧A1和第二侧A2的介质层4和铁电层5，位于所述沟道孔侧壁、所述第一侧A1和所述第二侧A2的侧壁以及所述堆叠层的顶部的栅极60；

所述第一侧A1和所述第二侧A2为所述堆叠层相对的两个侧面，多个相互隔绝的栅极60在第三侧A3指向第四侧A4的方向上依次排布，所述第三侧A3和所述第四侧A4为所述堆叠层另外两个相对的侧面；所述铁电层5的材料为掺杂的氧化铪。

需要说明的是，所述多个栅极60之间的区域仅具有所述多晶硅层21，以使多晶硅层21形成源极7和漏极8之间的沟道。

如图6所示，本发明实施例中的三维铁电存储器还包括源极7和漏极8，所述源极7由离子注入后的所述堆叠层第三侧A3的多晶硅层21形成，所述漏极8由离子注入后的所述堆叠层第四侧A4的多晶硅层21形成。

可选地，掺杂的氧化铪包括掺杂铝、硅、氮、锆、镧、钆或钇的氧化铪。介质层4的材料为二氧化硅或其他高k介质材料，如氮化硅层或三氧化二铝层等。可选地，介质层4为二氧化硅层、氮化硅层或三氧化二铝层。栅极层6为金属层或掺杂的多晶硅层，可选地，栅极层6为钨(W)金属层。

本发明实施例所提供的三维铁电存储器及其制造方法，采用铁电层作为电荷存储层，由于铁电层的材料为掺杂的氧化铪，因此，可以减小三维存储器的工作电压，减小栅极的电损伤，提高三维存储器的反复擦写能力。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种三维铁电存储器的制造方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，对所述栅极层进行刻蚀，包括：

3.根据权利要求1所述的方法，其特征在于，在所述衬底表面形成堆叠层，包括：

4.根据权利要求1所述的方法，其特征在于，所述掺杂的氧化铪包括掺杂铝、硅、氮、锆、镧、钆或钇的氧化铪。

5.一种三维铁电存储器，其特征在于，包括衬底，位于所述衬底表面的堆叠层，贯穿所述堆叠层的沟道孔，位于所述沟道孔侧壁以及位于所述堆叠层第一侧和第二侧的介质层和铁电层，位于所述沟道孔侧壁、所述第一侧和所述第二侧的侧壁以及所述堆叠层的顶部的栅极；

所述铁电层的材料为掺杂的氧化铪。

6.根据权利要求5所述的存储器，其特征在于，所述多个栅极之间的区域仅具有多晶硅层。

7.根据权利要求5所述的存储器，其特征在于，还包括源极和漏极，所述源极由离子注入后的所述堆叠层第三侧的多晶硅层形成，所述漏极由离子注入后的所述堆叠层第四侧的多晶硅层形成。

8.根据权利要求5所述的存储器，其特征在于，所述掺杂的氧化铪包括掺杂铝、硅、氮、锆、镧、钆或钇的氧化铪。

9.根据权利要求5所述的存储器，其特征在于，所述介质层为二氧化硅层、氮化硅层或三氧化二铝层。

10.根据权利要求5所述的存储器，其特征在于，所述栅极层为金属层或掺杂的多晶硅层。