CN110676260A - 一种三维存储器的形成方法及三维存储器 - Google Patents

一种三维存储器的形成方法及三维存储器 Download PDF

Info

Publication number
CN110676260A
CN110676260A CN201911222611.XA CN201911222611A CN110676260A CN 110676260 A CN110676260 A CN 110676260A CN 201911222611 A CN201911222611 A CN 201911222611A CN 110676260 A CN110676260 A CN 110676260A
Authority
CN
China
Prior art keywords
layer
forming
negative capacitance
channel
capacitance material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911222611.XA
Other languages
English (en)
Inventor
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201911222611.XA priority Critical patent/CN110676260A/zh
Publication of CN110676260A publication Critical patent/CN110676260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例公开了一种三维存储器的形成方法及三维存储器，其中，方法包括：提供一待处理的第一半导体结构，所述第一半导体结构具有在叠层结构内形成的沟道通孔，其中，所述叠层结构包括叠置的介质层和牺牲层；在所述沟道通孔内形成负电容材料层；在所述负电容材料层的表面形成存储功能层和沟道层，在所述叠层结构内形成栅极层，以形成所述三维存储器。

Description

一种三维存储器的形成方法及三维存储器
技术领域
本申请实施例涉及半导体器件及其制造领域，涉及但不限于一种三维存储器的形成方法及三维存储器。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维（3D）闪存存储器结构应运而生，例如3D NOR（3D或非）闪存和3D NAND（3D与非）闪存。
其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
但是，为了实现3D NAND的读写、擦除功能，通常在晶体管栅极需要施加比较高的工作电压。而随着器件尺寸的不断缩小，过高的栅极电压一方面会使晶体管源漏区的漏电越来越严重，另一方面还会使相邻栅极层之间产生耦合干扰，从而影响到器件的性能。
发明内容
有鉴于此，本申请实施例提供一种三维存储器的形成方法及三维存储器，能够提高最终所形成的三维存储器的电学性能。
本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种三维存储器的形成方法，所述方法包括：
提供一待处理的第一半导体结构，所述第一半导体结构具有在叠层结构内形成的沟道通孔，其中，所述叠层结构包括叠置的介质层和牺牲层；
在所述沟道通孔内形成负电容材料层；
在所述负电容材料层的表面形成存储功能层和沟道层，在所述叠层结构内形成栅极层，以形成所述三维存储器。
在一些实施例中，所述在所述负电容材料层表面形成存储功能层和沟道层，在所述叠层结构内形成栅极层，以形成所述三维存储器，包括：
在所述负电容材料层的表面形成存储功能层；
在所述存储功能层的表面形成沟道层；
刻蚀掉所述牺牲层形成所述刻蚀孔，在所述刻蚀孔内形成栅极层，以形成所述三维存储器。
在一些实施例中，所述在所述负电容材料层的表面形成存储功能层包括：
在所述负电容材料层的表面形成阻挡层；
在所述阻挡层的表面形成电荷捕获层；及
在所述电荷捕获层的表面形成隧穿层以形成存储功能层。
在一些实施例中，所述在所述沟道通孔内形成负电容材料层，包括：
沿所述沟道通孔延伸的方向，在所述沟道通孔的侧壁形成所述负电容材料层。
在一些实施例中，所述负电容材料层包括铁电材料HfZrO。
第二方面，本申请实施例提供一种三维存储器的形成方法，所述方法包括：
提供一待处理的第二半导体结构，所述第二半导体结构具有通过刻蚀叠层结构中牺牲层而形成的刻蚀孔；所述叠层结构包括叠置的介质层和牺牲层；
在所述刻蚀孔内，形成栅极层以及包围所述栅极层的负电容材料层，以形成所述三维存储器。
在一些实施例中，所述在所述刻蚀孔内，形成栅极层以及包围所述栅极层的负电容材料层，包括：
沿所述刻蚀孔延伸的方向，在所述刻蚀孔的侧壁形成所述负电容材料层；
在所述负电容材料层的表面形成所述栅极层，从而形成部分包围所述栅极层的负电容材料层。
在一些实施例中，所述方法还包括：
在提供的衬底之上沉积形成叠层结构，所述叠层结构包括叠置的介质层和牺牲层；
在所述叠层结构内形成沟道通孔；
在所述沟道通孔内形成存储功能层；
在所述存储功能层的表面形成沟道层；
刻蚀掉所述牺牲层形成所述刻蚀孔。
第三方面，本申请实施例提供一种三维存储器，包括：
具有叠置的介质层和栅极层的叠层结构；
位于所述叠层结构内部的沟道通孔；
位于所述沟道通孔内的负电容材料层；
位于所述负电容材料层表面的存储功能层；和
位于所述存储功能层表面的沟道层。
第四方面，本申请实施例提供一种三维存储器，包括：
具有叠置的介质层和栅极层的叠层结构；
位于所述叠层结构内部的沟道通孔；
位于所述叠层结构内用于包围所述栅极层的负电容材料层；
位于所述沟道通孔内的存储功能层；和
位于所述存储功能层表面的沟道层。
本申请实施例提供的三维存储器的形成方法及三维存储器，由于在沟道通孔内形成了负电容材料层，这样改善了晶体管的亚阈性能，从而减少了晶体管源漏区的漏电，进而能够提高最终所形成的三维存储器的电学性能。另外，由于负电容材料的负电容效应能放大存储功能层和沟道层上的有效电压，这样使得栅极的输入电压可以减小，从而减小了相邻栅极层之间的耦合干扰。
附图说明
在附图（其不一定是按比例绘制的）中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1A为相关技术中所形成的三维存储器的结构示意图；
图1B为相关技术中三维存储器在写入数据操作时电子流向示意图；
图1C为相关技术中三维存储器在擦除数据操作时空穴和电子流向示意图；
图2为本申请实施例三维存储器的形成方法的实现流程示意图；
图3A为本申请实施例提供的具有沟道通孔的叠层结构示意图；
图3B为本申请实施例形成负电容材料层的过程示意图；
图3C为本申请实施例形成阻挡层的过程示意图；
图3D为本申请实施例形成电荷捕获层的过程示意图；
图3E为本申请实施例形成隧穿层的过程示意图；
图3F为本申请实施例形成沟道层的过程示意图；
图3G为本申请实施例形成刻蚀孔的过程示意图；
图3H为本申请实施例形成三维存储器的过程示意图；
图4为本申请实施例三维存储器的形成方法的实现流程示意图；
图5A为本申请实施例提供的叠层结构示意图；
图5B为本申请实施例形成沟道通孔的过程示意图；
图5C为本申请实施例形成存储功能层的过程示意图；
图5D为本申请实施例形成沟道层的过程示意图；
图5E为本申请实施例形成刻蚀孔的过程示意图；
图5F为本申请实施例沉积负电容材料层的过程示意图；
图5G为本申请实施例形成三维存储器的过程示意图；
图6A为本申请实施例晶体管的结构示意图；
图6B为本申请实施例三维存储器的一个晶体管30nm工艺下的扫描示意图；
图7为本申请实施例三维存储器的一个晶体管的等效电容图；
图8为本申请实施例三维存储器的一个晶体管的立体结构图；
图9为本申请实施例三维存储器的晶体管与普通晶体管漏电流随栅极电压变化曲线图。
具体实施方式
为使本申请实施例的技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般来说，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排他性的罗列，方法或者装置也可能包含其他的步骤或元素。
在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。
为了更好地理解本申请实施例中提供的三维存储器的形成方法及三维存储器，首先对相关技术中的三维存储器的形成方法进行分析说明。
图1A为相关技术中所形成的三维存储器的结构示意图，如图1A所示，所述三维存储器包括：由介质层11和栅极层12交替叠置组成的叠层结构、存储功能层13、沟道层14、沟道接触部15和沟道通孔16。
其中，所述叠层结构在衬底上形成，所述存储功能层13包括：阻挡层131、电荷捕获层132和隧穿层133。
图1B为相关技术中三维存储器在写入数据操作时电子流向示意图，如图1B所示，写数据时，在栅极层12施加高电压，电子从沟道层向栅极层方向流动。
Figure 344121DEST_PATH_IMAGE001
表示电子受栅极层电场影响从沟道层向栅极层方向移动；
Figure 842099DEST_PATH_IMAGE002
表示当电流足够强电子获得足够能量时，基于隧穿效应，沟道中的电子越过隧穿层133被电荷捕获层132捕获；
Figure 895636DEST_PATH_IMAGE003
表示由于栅极层电压过大，有少部分电子会通过绝缘阻挡层131流逝，即产生漏电电流。这部分电流会影响器件的性能，特别对存储器来说，由于漏电电流的产生会使存储数据丢失以及读取数据错误。
其中，隧穿层133可以由单层氧化物形成，也可以由如图1B所示的三层结构组成，包括：氧化物层1331、氮化物层1332和氧化物层1333，即组成O-N-O（氧化物-氮化物-氧化物）结构。
作为示例，高k介质层17的材料可以包括氧化铝或氧化铪等等，所述氧化物层1331、1333的材料可以包括氧化硅或氧化铪等等，所述氮化物层1332的材料可以包括氮氧化硅或氮氧化铪等等。
图1C为相关技术中三维存储器在擦除数据操作时空穴和电子流向示意图，如图1C所示，擦除数据时，在栅极层12施加反向电压，空穴从沟道层向栅极层方向流动，电子从栅极层向沟道层方向流动。
Figure 846275DEST_PATH_IMAGE001
表示空穴受栅极层反向电场影响从沟道层向栅极层方向移动；
Figure 728780DEST_PATH_IMAGE002
表示电荷捕获层132内的电子受电场影响向沟道层方向移动，而空穴的移动方向正好与电子相反；
Figure 81264DEST_PATH_IMAGE003
表示基于遂穿效应，电荷捕获层中的电子被释放，空穴进入电荷捕获层132，同时由于栅极电压过大，也有少部分空穴会从电荷捕获层132逸出。其中，图1C中上半部分箭头为电子流向，下半部分的箭头为空穴流向。
实施例一
图2为本申请实施例三维存储器的形成方法的实现流程示意图，如图2所示，所述方法包括以下步骤：
步骤S201，提供一待处理的第一半导体结构，所述第一半导体结构具有在叠层结构内形成的沟道通孔，其中，所述叠层结构包括叠置的介质层和牺牲层。
如图3A所示，所述叠层结构包括叠置的介质层31和牺牲层30，叠层结构的层数可以根据实际工艺进行确定，这里不作限定。在叠层结构内形成沟道通孔32。
在一些实施例中，所述叠层结构包括交替放置的介质层和牺牲层。如图3A所示，介质层在最底层；在另一些实施例中，也可以是牺牲层在最底层。
在一些实施例中，可以采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述叠层结构形成沟道通孔32。优选地，在一些实施例中，采用干法刻蚀工艺刻蚀所述叠层结构。
作为示例，所述介质层31的材料可以包括氮化硅或氮化铪等等。
作为示例，所述牺牲层30可以为任意一种相较于所述介质层31具有较高刻蚀选择比的材料，譬如，所述牺牲层30的材料可以包括多晶硅、碳或有机薄膜等等。
作为示例，所述叠层结构可以包括由下至上依次交替叠置的所述介质层31及所述牺牲层30，即所述叠层结构的底层及顶层均为所述介质层31，位于顶层的所述介质层31的上表面即为所述叠层结构的上表面。
步骤S202，在所述沟道通孔内形成负电容材料层。
如图3B所示，在所述沟道通孔32内形成负电容材料层33。
这里，负电容材料层33的厚度可以根据实际需要设定，此处不做限定。
作为示例，负电容材料层33的材料可以包括PbZrTiO3（PZT）、SrBi2Ta2O9（SBT）、铪基氧化物等，其中铪基氧化物因环保、体积小、性能优异被认为是可投入实际生产的铁电负电容材料。
作为示例，步骤S202中，可以采用物理气相沉积（Physical Vapor Deposition，PVD）工艺、化学气相沉积（Chemical Vapor Deposition，CVD）工艺或原子层沉积（AtomicLayer Deposition，ALD）工艺于所述沟道通孔32的侧壁表面形成所述负电容材料层33。优选地，在一些实施例中，采用ALD工艺于所述沟道通孔32的侧壁表面形成所述负电容材料层33。
步骤S203，在所述负电容材料层的表面形成存储功能层和沟道层，在所述叠层结构内形成栅极层，以形成所述三维存储器。
如图3H所示，在所述负电容材料层33的表面形成存储功能层34和沟道层35，并在所述叠层结构内形成了栅极层37。
作为示例，在步骤S203中，可以采用PVD、CVD或ALD工艺于所述负电容材料层33的表面形成存储功能层34和沟道层35。优选地，在一些实施例中，采用ALD工艺在所述负电容材料层33的表面形成存储功能层34和沟道层35。
作为示例，所述沟道层35的材料可以包括多晶硅。当然，在其他示例中，所述沟道层35的材料还可以为其他的半导体材料。
作为示例，所述存储功能层34与所述沟道层35的厚度之和可以小于所述沟道通孔32的宽度的一半，如图3H所示，此时，形成所述沟道层35后所述沟道通孔32内还保留有填充绝缘层的预留空间；在其他示例中，所述沟道层35还可以填满所述沟道通孔32。
作为示例，在所述负电容材料层33的表面形成所述存储功能层34和所述沟道层35之后还包括于所述沟道通孔32内形成填充绝缘层（未示出）的步骤。
作为示例，可以采用PVD、CVD或ALD工艺于所述沟道通孔32内形成所述填充绝缘层。
作为示例，所述填充绝缘层的材料可以包括氧化介质层，譬如氧化硅等等。所述填充绝缘层可以填满所述沟道通孔32。
作为示例，所述栅极层37的材料可以包括金属（譬如，钨或钴等等）或硅。优选地，在一些实施例中，所述栅极层37的材料可以包括掺杂多晶硅（譬如，N型掺杂的多晶硅或P型掺杂的多晶硅）。
这里，在所述叠层结构的要去除的牺牲层上设置刻蚀点，在具体工艺中可能需要翻转所述叠层结构来实现刻蚀，全部刻蚀点形成刻蚀图案，将所述牺牲层上的刻蚀图案的位置作为刻蚀起始位置进行刻蚀，在刻蚀的过程中按照所述预设速率进行刻蚀，且保证在刻蚀预设时间之后停止刻蚀。
所述预设速率为刻蚀时的刻蚀速率，所述刻蚀速率可以根据待刻蚀材料和刻蚀工艺来确定。例如，当采用湿法刻蚀工艺对所述叠层结构的牺牲层进行刻蚀时，由于牺牲层的材料是已知的，因此，可以根据牺牲层的材料和刻蚀液的浓度来调整所述刻蚀速率，当需要较大的刻蚀速率时，可以通过增大刻蚀液的浓度来实现；当需要较小的刻蚀速率时，可以通过减小刻蚀液的浓度来实现。
所述预设时间为刻蚀时间，所述刻蚀时间可以根据所述牺牲层的厚度和所述刻蚀速率来确定。例如，当需要刻蚀的牺牲层的厚度为h时，且根据刻蚀液确定的刻蚀速率为v时，则可以确定出刻蚀时间t为h/v。
本申请实施例提供的三维存储器的形成方法，提供一待处理的第一半导体结构，所述第一半导体结构具有在叠层结构内形成的沟道通孔，其中，所述叠层结构包括叠置的介质层和牺牲层；在所述沟道通孔内形成负电容材料层；在所述负电容材料层的表面形成存储功能层和沟道层，在所述叠层结构内形成栅极层，以形成所述三维存储器。由于在沟道通孔内形成了负电容材料层，这样改善了晶体管的亚阈性能，从而减少了晶体管源漏区的漏电，进而能够提高最终所形成的三维存储器的电学性能。另外，由于负电容材料的负电容效应能放大所述存储功能层和沟道层上的有效电压，这样使得栅极的输入电压可以减小，从而减小了相邻栅极层之间的耦合干扰。
实施例二
本实施例提供一种三维存储器的形成方法，所述方法包括以下步骤：
步骤S301，提供一待处理的第一半导体结构，所述第一半导体结构具有在叠层结构内形成的沟道通孔，其中，所述叠层结构包括叠置的介质层和牺牲层。
步骤S302，在所述沟道通孔内形成负电容材料层。
步骤S303，在所述负电容材料层的表面形成存储功能层。
如图3E所示，在所述负电容材料层33的表面形成存储功能层34。
作为示例，所述存储功能层34可以由如图3E所示的三层结构组成，包括：氧化物层341、氮化物层342和氧化物层343，即组成O-N-O结构。
步骤S304，在所述存储功能层的表面形成沟道层。
如图3F所示，在所述存储功能层34的表面形成沟道层35。
步骤S305，刻蚀掉所述牺牲层形成所述刻蚀孔，在所述刻蚀孔内形成栅极层，以形成所述三维存储器。
如图3G-3H，刻蚀掉所述牺牲层30形成所述刻蚀孔36，在所述刻蚀孔36内形成栅极层37。
作为示例，可以采用PVD、CVD或ALD工艺于所述刻蚀孔36内形成所述栅极层37。优选地，在一些实施例中，采用ALD工艺于所述刻蚀孔36内形成所述栅极层37。
实施例三
本实施例提供一种三维存储器的形成方法，所述方法包括以下步骤：
步骤S401，提供一待处理的第一半导体结构，所述第一半导体结构具有在叠层结构内形成的沟道通孔，其中，所述叠层结构包括叠置的介质层和牺牲层。
步骤S402，在所述沟道通孔内形成负电容材料层。
步骤S403，在所述负电容材料层的表面形成存储功能层。
如图3C-3E所示，在所述负电容材料层33的表面形成存储功能层34可以包括如下步骤：
步骤S4031，在所述负电容材料层33的表面形成阻挡层341；
步骤S4032，在所述阻挡层341的表面形成电荷捕获层342；及
步骤S4033，在所述电荷捕获层342的表面形成隧穿层343以形成存储功能层34。
作为示例，在形成阻挡层341之后，还可以包括表面平坦化步骤，例如，可以采用化学机械抛光（Chemical Mechanical Polishing，CMP）工艺对所述叠层结构的上表面进行表面平坦化处理，以去除在填充阻挡材料时在叠层结构上表面残留的阻挡材料。
作为示例，所述阻挡层341的材料可以包括氧化硅或氧化铪等等，所述电荷捕获层342的材料可以包括氮化硅或氮化铪等等，隧穿层343可以由单层氧化物形成，也可以由如图1B所示的O-N-O三层结构组成，隧穿层343的材料可以包括氧化硅或氧化铪、氮氧化硅或氮氧化铪等等。
作为示例，在步骤S403中，可以采用PVD、CVD或ALD工艺于形成所述阻挡层341、所述电荷捕获层342、所述隧穿层343。优选地，在一些实施例中，采用ALD工艺在所述负电容材料层33的表面形成阻挡层341，在所述阻挡层341的表面形成电荷捕获层342，在所述电荷捕获层342的表面形成隧穿层343。
步骤S404，在所述存储功能层的表面形成沟道层。
步骤S405，刻蚀掉所述牺牲层形成所述刻蚀孔，在所述刻蚀孔内形成栅极层，以形成所述三维存储器。
本实施例提供的三维存储器的形成方法，采用阻挡层、电荷捕获层和隧穿层三层结构形成存储功能层，在栅极施加高电压击穿隧穿层的同时，可以让穿过隧穿层进入电荷捕获层的电子不容易逸出，保证了存储数据的准确性。
实施例四
本实施例提供一种三维存储器的形成方法，所述方法包括以下步骤：
步骤S501，提供一待处理的第一半导体结构，所述第一半导体结构具有在叠层结构内形成的沟道通孔，其中，所述叠层结构包括叠置的介质层和牺牲层。
步骤S502，在所述沟道通孔内形成负电容材料层。
这里，沿所述沟道通孔32延伸的方向，在所述沟道通孔32的侧壁形成所述负电容材料层33。
步骤S503，在所述负电容材料层的表面形成存储功能层。
如图3C-3E所示，在所述负电容材料层33的表面形成存储功能层34。
步骤S504，在所述存储功能层的表面形成沟道层。
步骤S505，刻蚀掉所述牺牲层形成所述刻蚀孔，在所述刻蚀孔内形成栅极层，以形成所述三维存储器。
本实施例提供的三维存储器的形成方法，由于沿所述沟道通孔延伸的方向，在所述沟道通孔的侧壁形成负电容材料层，使得晶体管的亚阈值斜率变小，从而漏电流随栅极电压变化更快，即加快了晶体管的开关速度，进而加快了三维存储器的工作速度。
实施例五
本实施例提供一种三维存储器的形成方法，所述方法包括以下步骤：
步骤S601，提供一待处理的第一半导体结构，所述第一半导体结构具有在叠层结构内形成的沟道通孔，其中，所述叠层结构包括叠置的介质层和牺牲层。
步骤S602，在所述沟道通孔内形成负电容材料层。
优选地，在一些实施例中，采用铁电材料HfZrO作为负电容材料。
步骤S603，在所述负电容材料层的表面形成存储功能层。
如图3C-3E所示，在所述负电容材料层33的表面形成存储功能层34。
步骤S604，在所述存储功能层的表面形成沟道层。
步骤S605，刻蚀掉所述牺牲层形成所述刻蚀孔，在所述刻蚀孔内形成栅极层，以形成所述三维存储器。
本申请实施例提供的三维存储器的形成方法，由于在沟道通孔内采用铁电材料HfZrO形成了负电容材料层，这样改善了晶体管的亚阈性能，从而减少了晶体管源漏区的漏电，进而能够提高最终所形成的三维存储器的电学性能。另外，由于负电容材料的负电容效应能放大所述存储功能层和沟道层上的有效电压，这样使得栅极的输入电压可以减小，从而降低了三维存储器的功耗。
实施例六
图4为本申请实施例三维存储器的形成方法的实现流程示意图，如图4所示，所述方法包括以下步骤：
步骤S701，提供一待处理的第二半导体结构，所述第二半导体结构具有通过刻蚀叠层结构中牺牲层而形成的刻蚀孔；所述叠层结构包括叠置的介质层和牺牲层。
如图5A所示，所述叠层结构包括交替叠置的介质层51和牺牲层50，叠层结构的层数可以根据实际工艺进行确定，这里不作限定。
作为示例，所述介质层51的材料可以包括氮化硅或氮化铪等等。
作为示例，所述牺牲层50可以为任意一种相较于所述介质层51具有较高刻蚀选择比的材料，譬如，所述牺牲层50的材料可以包括多晶硅、碳或有机薄膜等等。
作为示例，所述叠层结构可以包括由下至上依次交替叠置的所述介质层51及所述牺牲层50，即所述叠层结构的底层及顶层均为所述介质层51，位于顶层的所述介质层51的上表面即为所述叠层结构的上表面。
如图5E所示，刻蚀掉所述牺牲层50形成刻蚀孔56。
步骤S702，在所述刻蚀孔内，形成栅极层以及包围所述栅极层的负电容材料层，以形成所述三维存储器。
如图5G所示，在所述刻蚀孔56内，形成所述栅极层57以及部分包围所述栅极层57的负电容材料层53。
作为示例，所述栅极层57的材料可以包括金属（譬如，钨或钴等等）或硅。优选地，在一些实施例中，所述栅极层57的材料可以包括掺杂多晶硅（譬如，N型掺杂的多晶硅或P型掺杂的多晶硅）。
作为示例，负电容材料层53的材料可以包括PbZrTiO3（PZT）、SrBi2Ta2O9（SBT）、铪基氧化物等，其中铪基氧化物因环保、体积小、性能优异被认为是可投入实际生产的铁电负电容材料。优选地，在一些实施例中，采用铁电材料HfZrO作为负电容材料。
本申请实施例提供的三维存储器的形成方法，提供一待处理的第二半导体结构，所述第二半导体结构具有通过刻蚀叠层结构中牺牲层而形成的刻蚀孔；所述叠层结构包括叠置的介质层和牺牲层；在所述刻蚀孔内，形成栅极层以及包围所述栅极层的负电容材料层，以形成所述三维存储器。由于在沟道通孔内形成了负电容材料层，这样改善了晶体管的亚阈性能，从而减少了晶体管源漏区的漏电，进而能够提高最终所形成的三维存储器的电学性能。另外，由于负电容材料的负电容效应能放大所述存储功能层和沟道层上的有效电压，这样使得栅极的输入电压可以减小，从而减小了相邻栅极层之间的耦合干扰。
实施例七
本实施例提供一种三维存储器的形成方法，所述方法包括以下步骤：
步骤S801，提供一待处理的第二半导体结构，所述第二半导体结构具有通过刻蚀叠层结构中牺牲层而形成的刻蚀孔；所述叠层结构包括叠置的介质层和牺牲层。
步骤S802，沿所述刻蚀孔延伸的方向，在所述刻蚀孔的侧壁形成负电容材料层。
如图5F所示，在刻蚀孔56的侧壁形成负电容材料层53。
这里，在刻蚀孔56的三个侧壁都要形成一层负电容材料，即负电容材料层53位于刻蚀孔56的底部、顶部和刻蚀孔56与所述存储功能层54接触的侧壁。负电容材料层53的厚度可根据实际需要设定，此处不做限定。
作为示例，在步骤S802中，可以采用PVD、CVD或ALD工艺形成所述负电容材料层53；优选地，在一些实施例中，采用ALD工艺在所述刻蚀孔56的侧壁形成负电容材料层53。
作为示例，在步骤S802中，可以采用ALD工艺先在所述刻蚀孔56的底部沉积第一层负电容材料，再将所述叠层结构翻转180度，在所述刻蚀孔56的底部沉积第二层负电容材料，需要注意的是，第二层负电容材料的厚度与第一层负电容材料的厚度相同，即所述刻蚀孔56的顶部和底部都形成了一层负电容材料。最后，将所述叠层结构翻转90度，在所述刻蚀孔56与所述存储功能层54接触的位置沉积第三层负电容材料，第三层负电容材料的厚度与第一、二层负电容材料的厚度相同。还需要注意的是，由于在所述叠层结构的沟道通孔52的左右两侧的刻蚀孔56内都需要形成负电容材料层53，在沉积第三层负电容材料时需要向相对方向翻转2次90度角才能在沟道通孔52的左右两侧的刻蚀孔56内都形成负电容材料层53。
步骤S803，在所述负电容材料层的表面形成所述栅极层，从而形成部分包围所述栅极层的负电容材料层，以形成所述三维存储器。
如图5G所示，在所述负电容材料层53的表面形成所述栅极层57，从而形成部分包围所述栅极层57的负电容材料层53。
作为示例，可以采用PVD、CVD或ALD工艺于所述负电容材料层53的表面形成所述栅极层57。优选地，在一些实施例中，采用ALD工艺于所述负电容材料层53的表面形成所述栅极层57。
本申请实施例提供的三维存储器的形成方法，在所述叠层结构内形成了部分包围所述栅极层的负电容材料层，由于负电容材料的负电容效应放大了所述存储功能层和沟道层上的有效电压，从而增大了三维存储器的晶体管的工作电流，使得三维存储器的工作速度变快，同时也减小了三维存储器工作电流受到的干扰，增强了三维存储器的读取性能。
实施例八
本实施例提供一种三维存储器的形成方法，所述方法包括以下步骤：
步骤S901，提供一具有叠置的介质层和牺牲层的叠层结构。
步骤S902，在所述叠层结构内形成沟道通孔。
如图5B所示，在所述叠层结构内形成沟道通孔52。
作为示例，在所述叠层结构内形成所述沟道通孔52可以包括如下步骤：
步骤S9021，所述叠层结构的上表面形成图形化掩膜层（未示出），所述图形化掩膜层内形成有定义出所述沟道通孔52的形状及位置的开口图形；
步骤S9022，基于所述图形化掩膜层刻蚀所述叠层结构，以形成所述沟道通孔52。
步骤S9023，去除所述图形化掩膜层。
作为示例，所述沟道通孔52的侧壁可以为竖直侧壁。
作为示例，所述沟道通孔52沿所述叠层结构的厚度方向贯穿所述叠层结构。
作为示例，所述沟道通孔52的数量及分布情况可以根据所要形成的器件结构的实际需要进行设定，此处不做限定。
步骤S903，在所述沟道通孔内形成存储功能层。
如图5C所示，在所述沟道通孔52内形成存储功能层54可以包括如下步骤：
步骤S9031，在所述沟道通孔52的侧壁形成阻挡层541；
步骤S9032，在所述阻挡层541的表面形成电荷捕获层542；及
步骤S9033，在所述电荷捕获层542的表面形成隧穿层543以形成存储功能层54。
步骤S904，在所述存储功能层表面形成沟道层。
如图5D所示，在所述存储功能层54的表面形成沟道层55。
作为示例，可以采用PVD、CVD或ALD工艺于所述存储功能层54的表面形成所述沟道层55。优选地，在一些实施例中，采用ALD工艺于所述存储功能层54的表面形成所述沟道层55。
步骤S905，刻蚀掉所述牺牲层形成刻蚀孔。
步骤S906，沿所述刻蚀孔延伸的方向，在所述刻蚀孔的侧壁形成负电容材料层。
步骤S907，在所述负电容材料层的表面形成所述栅极层，从而形成部分包围所述栅极层的负电容材料层，以形成所述三维存储器。
本申请实施例提供的三维存储器的形成方法，在所述叠层结构内形成了部分包围所述栅极层的负电容材料层，由于负电容材料的负电容效应能放大所述存储功能层和沟道层上的有效电压，这样使得栅极的输入电压可以减小，从而编程电压的边缘电场也减小，正在编程的栅极层与与其相邻的栅极层之间区域的存储层被编程出的电荷也会减少，进而对临近的栅极层的阈值电压的影响也会大大降低，即降低了对与其相临近的栅极层造成的层间耦合干扰。
图6A为本申请实施例晶体管的结构示意图，如图6A所示，61为衬底，62为高K介质层或阻挡层，63为负电容材料层，64为栅极层，65为有源区。
图6B为本申请实施例三维存储器的一个晶体管30nm工艺下的扫描示意图，如图6B所示，衬底61的材料可以选择硅（Si）、硅锗合金（SiGe）、碳化硅（SiC）、氧化铝（Al2O3）、氮化铝（AlN）、氧化锌（ZnO）、氧化镓（Ga2O3）或铝酸锂（LiAlO2）等中的任意一种。由于Si衬底价格低廉，且易于掺杂，同时易于发生反应生成异质的隔离层，优选地，在一些实施例中可以选择Si作为衬底61。
62作为高K介质层时，材料可以包括氧化铝或氧化铪（HfOx）等等。优选地，在一些实施例中，选择氧化铪（HfOx）作为高K介质层。62作为阻挡层时，可以选择氮化钽（TaN）作为材料。
负电容材料层63的材料可以包括PbZrTiO3（PZT）、SrBi2Ta2O9（SBT）、铪基氧化物等，其中铪基氧化物因环保、体积小、性能优异被认为是可投入实际生产的铁电负电容材料。优选地，在一些实施例中，采用铁电材料HfZrO作为负电容材料。
栅极层64的材料可以包括金属（譬如，钨或钴等等）或硅。优选地，在一些实施例中，所述栅极层64的材料可以包括金属钨。
有源区65的材料可以包括氧化硅，可以选择N型掺杂，也可以选择P型掺杂。
图7为本申请实施例三维存储器的一个晶体管的等效电容图，如图7所示，
Figure 23812DEST_PATH_IMAGE004
为晶体管栅极输入电压，Vint为晶体管介电层上的等效电压，在一些实施例中具体来说是在所述存储功能层和沟道层上的有效电压。
Figure 992905DEST_PATH_IMAGE005
为负电容材料层的等效电容，为没有加入负电容材料层的晶体管的等效电容，
Figure 886092DEST_PATH_IMAGE005
与
Figure 530700DEST_PATH_IMAGE006
串联。
Figure 987089DEST_PATH_IMAGE007
与
Figure 211397DEST_PATH_IMAGE004
存在如下关系：
Figure 272894DEST_PATH_IMAGE008
根据以上关系式，通常来说，
Figure 337671DEST_PATH_IMAGE009
，即所述存储功能层和沟道层上的有效电压小于栅极电压。而由于负电容效应，
Figure 750198DEST_PATH_IMAGE010
，特别是
Figure 309355DEST_PATH_IMAGE005
与的绝对值相近时，可以得到
Figure 680611DEST_PATH_IMAGE011
。
也就是说，在三维存储器的栅极层与存储功能层之间加入负电容材料层后，所述存储功能层和沟道层上的有效电压大于所述栅极层的输入电压，从而输入的栅极电压可以减小。
在一些实施例中，在三维存储器的栅极层与存储功能层之间加入负电容材料层后，输入的栅极电压减小时，编程电压的边缘电场也减小，正在编程的栅极层与与其相邻的栅极层之间区域的存储层被编程出的电荷也会减少，这样对临近的栅极层的阈值电压的影响也会大大降低，即对与其相临近的栅极层造成层间耦合干扰会降低。
一方面，由于输入的栅极电压减小，三维存储器的读、写、擦除的工作电压也可以减小，进而可以降低三维存储器的功耗。
另一方面，由于输入的栅极电压减小，如图1B所示，栅极电场对电荷捕获层132中的电子影响会减小，那么漏源区的泄露电流也会减小。
在一些实施例中，在三维存储器的栅极层与存储功能层之间加入负电容材料层后，保持原栅极电压不变的情况下，由于存储功能层和沟道层上的有效电压上大于输入的栅极电压，晶体管的工作电流会增大，从而三维存储器的工作速度会变快，同时受到的干扰会减小，沟道的电流性能会增强。
图8为本申请实施例三维存储器的一个晶体管的立体结构图，如图8所示，81为衬底，82为高K介质层，83为负电容材料层，84为栅极层，85为有源区，86为中间电极。
衬底81的材料可以选择硅（Si）、硅锗合金（SiGe）、碳化硅（SiC）、氧化铝（Al2O3）、氮化铝（AlN）、氧化锌（ZnO）、氧化镓（Ga2O3）或铝酸锂（LiAlO2）等中的任意一种。由于Si衬底价格低廉，且易于掺杂，同时易于发生反应生成异质的隔离层，优选地，在一些实施例中可以选择Si作为衬底81。
高K介质层82的材料可以包括氧化铝或氧化铪（HfOx）等等。优选地，在一些实施例中，选择氧化铪（HfOx）作为高K介质层。
负电容材料层83的材料可以包括PbZrTiO3（PZT）、SrBi2Ta2O9（SBT）、铪基氧化物等，其中铪基氧化物因环保、体积小、性能优异被认为是可投入实际生产的铁电负电容材料。优选地，在一些实施例中，采用铁电材料HfZrO作为负电容材料。
栅极层84的材料可以包括金属（譬如，钨或钴等等）或硅。优选地，在一些实施例中，所述栅极层84的材料可以包括金属钨。
有源区85的材料可以包括氧化硅，可以选择N型掺杂，也可以选择P型掺杂。
中间电极86的材料可以包括金属（譬如，钨或钴等等）或硅。优选地，在一些实施例中，所述中间电极86的材料可以包括掺杂多晶硅（譬如，N型掺杂的多晶硅或P型掺杂的多晶硅）。
图9为本申请实施例三维存储器的晶体管与普通晶体管漏电流随栅极电压变化曲线图，从图9可以看出，在晶体管栅极层和存储功能层之间加入负电容材料层后，晶体管的亚阈值斜率变小，漏电流随栅极电压变化更快，即晶体管的开关速度更快，三维存储器的工作速度会变快。
本申请实施例提供一种三维存储器，如图3H所示，为本申请实施例提供的三维存储器的结构示意图，所述三维存储器包括：
具有叠置的栅间介质层31和栅极层37的叠层结构；位于所述叠层结构内部的沟道通孔32；位于所述沟道通孔32内的负电容材料层33；位于所述负电容材料层33表面的存储功能层34；和位于所述存储功能层表面34的沟道层35。
本申请实施例提供一种三维存储器，如图5G所示，为本申请实施例提供的三维存储器的结构示意图，所述三维存储器包括：
具有叠置的栅间介质层51和栅极层57的叠层结构；位于所述叠层结构内部的沟道通孔52；位于部分包围所述栅极层57的负电容材料层53；位于所述沟道通孔52内的存储功能层54；和位于所述存储功能层表面54的沟道层55。
需要说明的是，本实施例三维存储器的描述，与上述方法实施例的描述类似，具有同方法实施例相似的有益效果，因此不做赘述。对于本申请三维存储器实施例中未披露的技术细节，请参照本申请上述方法实施例的描述而理解。
本领域内的技术人员应明白，本申请实施例的三维存储器的形成方法及三维存储器的其他构成以及作用，对于本领域的技术人员而言都是已知的，为了减少冗余，本申请实施例不做赘述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”“具体示例”或“作为示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同限定。

Claims (8)

1.一种三维存储器的形成方法，其特征在于，包括：
提供一待处理的第一半导体结构，所述第一半导体结构具有在叠层结构内形成的沟道通孔，其中，所述叠层结构包括叠置的介质层和牺牲层；
在所述沟道通孔内形成负电容材料层；
在所述负电容材料层的表面形成存储功能层；
在所述存储功能层的表面形成沟道层；
刻蚀掉所述牺牲层形成所述刻蚀孔，在所述刻蚀孔内形成栅极层，以形成所述三维存储器。
2.根据权利要求1所述的方法，其特征在于，所述在所述负电容材料层的表面形成存储功能层包括：
在所述负电容材料层的表面形成阻挡层；
在所述阻挡层的表面形成电荷捕获层；及
在所述电荷捕获层的表面形成隧穿层以形成存储功能层。
3.根据权利要求1或2所述的方法，其特征在于，所述在所述沟道通孔内形成负电容材料层，包括：
沿所述沟道通孔延伸的方向，在所述沟道通孔的侧壁形成所述负电容材料层。
4.根据权利要求1或2所述的方法，其特征在于，所述负电容材料层包括铁电材料HfZrO。
5.一种三维存储器的形成方法，其特征在于，包括：
提供一待处理的第二半导体结构，所述第二半导体结构具有通过刻蚀叠层结构中牺牲层而形成的刻蚀孔；所述叠层结构包括叠置的介质层和牺牲层；
沿所述刻蚀孔延伸的方向，在所述刻蚀孔的侧壁形成所述负电容材料层；
在所述负电容材料层的表面形成所述栅极层，从而形成包围所述栅极层的负电容材料层，以形成所述三维存储器。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：
在提供的衬底之上沉积形成叠层结构，所述叠层结构包括叠置的介质层和牺牲层；
在所述叠层结构内形成沟道通孔；
在所述沟道通孔内形成存储功能层；
在所述存储功能层的表面形成沟道层；
刻蚀掉所述牺牲层形成所述刻蚀孔。
7.一种三维存储器，其特征在于，包括：
具有叠置的介质层和栅极层的叠层结构；
位于所述叠层结构内部的沟道通孔；
位于所述沟道通孔内的负电容材料层；
位于所述负电容材料层表面的存储功能层；和
位于所述存储功能层表面的沟道层。
8.一种三维存储器，其特征在于，包括：
具有叠置的介质层和栅极层的叠层结构；
位于所述叠层结构内部的沟道通孔；
位于所述叠层结构内用于包围所述栅极层的负电容材料层；
位于所述沟道通孔内的存储功能层；和
位于所述存储功能层表面的沟道层。
CN201911222611.XA 2019-12-03 2019-12-03 一种三维存储器的形成方法及三维存储器 Pending CN110676260A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911222611.XA CN110676260A (zh) 2019-12-03 2019-12-03 一种三维存储器的形成方法及三维存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911222611.XA CN110676260A (zh) 2019-12-03 2019-12-03 一种三维存储器的形成方法及三维存储器

Publications (1)

Publication Number Publication Date
CN110676260A true CN110676260A (zh) 2020-01-10

Family

ID=69088314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911222611.XA Pending CN110676260A (zh) 2019-12-03 2019-12-03 一种三维存储器的形成方法及三维存储器

Country Status (1)

Country Link
CN (1) CN110676260A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517304A (zh) * 2020-06-18 2021-10-19 台湾积体电路制造股份有限公司 存储器件及其形成方法
CN113838863A (zh) * 2020-07-09 2021-12-24 长江存储科技有限责任公司 三维存储器的制作方法及三维存储器
WO2023202249A1 (zh) * 2022-04-19 2023-10-26 华为技术有限公司 存储器及其制备方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001183A1 (en) * 2009-03-06 2011-01-06 Dong-Chul Yoo Memory device and method of fabricating the same
CN106684090A (zh) * 2017-01-26 2017-05-17 合肥兆芯电子有限公司 三维非易失性存储器结构及其制造方法
CN109256391A (zh) * 2018-09-19 2019-01-22 长江存储科技有限责任公司 存储器结构的形成方法
CN109994477A (zh) * 2017-12-27 2019-07-09 美光科技公司 存储器单元及形成存储器单元的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001183A1 (en) * 2009-03-06 2011-01-06 Dong-Chul Yoo Memory device and method of fabricating the same
CN106684090A (zh) * 2017-01-26 2017-05-17 合肥兆芯电子有限公司 三维非易失性存储器结构及其制造方法
CN109994477A (zh) * 2017-12-27 2019-07-09 美光科技公司 存储器单元及形成存储器单元的方法
CN109256391A (zh) * 2018-09-19 2019-01-22 长江存储科技有限责任公司 存储器结构的形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517304A (zh) * 2020-06-18 2021-10-19 台湾积体电路制造股份有限公司 存储器件及其形成方法
CN113838863A (zh) * 2020-07-09 2021-12-24 长江存储科技有限责任公司 三维存储器的制作方法及三维存储器
CN113838863B (zh) * 2020-07-09 2023-09-05 长江存储科技有限责任公司 三维存储器的制作方法及三维存储器
WO2023202249A1 (zh) * 2022-04-19 2023-10-26 华为技术有限公司 存储器及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
US10559588B2 (en) Three-dimensional flat inverse NAND memory device and method of making the same
US8124478B2 (en) Method for fabricating flash memory device having vertical floating gate
US10720444B2 (en) Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same
KR101559345B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US8674429B2 (en) Gate structure in non-volatile memory device
CN108878433B (zh) 一种半导体器件及其制造方法
KR101515673B1 (ko) 프린징 효과를 이용하는 3차원 플래시 메모리 및 이의 제조하는 방법
US11107901B2 (en) Charge storage memory device including ferroelectric layer between control gate electrode layers and methods of making the same
US7589374B2 (en) Semiconductor device and related fabrication method
CN110676260A (zh) 一种三维存储器的形成方法及三维存储器
JP2011233623A (ja) 半導体装置
CN109643718B (zh) 三维存储器器件及其制造方法
US9006089B2 (en) Nonvolatile memory device and method for fabricating the same
CN107591449A (zh) 半导体器件及其制造方法
JP2019121778A (ja) 不揮発性メモリ構造およびその製造方法
CN109273446A (zh) 制造集成电路的方法
US11335790B2 (en) Ferroelectric memory devices with dual dielectric confinement and methods of forming the same
US7618864B2 (en) Nonvolatile memory device and methods of forming the same
CN113707612A (zh) 存储器件及其形成方法
US20230337436A1 (en) Three-dimensional memory device and manufacturing method thereof
TWI724881B (zh) 記憶體元件以及形成記憶體元件的方法
JP5319092B2 (ja) 半導体装置およびその製造方法
US8921923B2 (en) Method for manufacturing semiconductor memory device and semiconductor memory device
US20230389261A1 (en) Semiconductor structure and method for forming semiconductor structure
JP2011151072A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200110

RJ01 Rejection of invention patent application after publication