CN113838863B - 三维存储器的制作方法及三维存储器 - Google Patents

三维存储器的制作方法及三维存储器 Download PDF

Info

Publication number
CN113838863B
CN113838863B CN202111106900.0A CN202111106900A CN113838863B CN 113838863 B CN113838863 B CN 113838863B CN 202111106900 A CN202111106900 A CN 202111106900A CN 113838863 B CN113838863 B CN 113838863B
Authority
CN
China
Prior art keywords
layer
substrate
channel
hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111106900.0A
Other languages
English (en)
Other versions
CN113838863A (zh
Inventor
徐伟
杨星梅
王健舻
吴继君
黄攀
周文斌
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111106900.0A priority Critical patent/CN113838863B/zh
Publication of CN113838863A publication Critical patent/CN113838863A/zh
Application granted granted Critical
Publication of CN113838863B publication Critical patent/CN113838863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种三维存储器的制作方法及三维存储器，属于半导体存储技术领域，其旨在解决对位于沟道孔底部的沟道结构进行开口时，损伤位于第一沟道孔和第二沟道孔连接处的功能层的问题；其在衬底的背面形成与沟道结构相对的第一通孔，以第一通孔为刻蚀通道对沟道结构进行刻蚀，以使沟道层朝向衬底的一端凸出所述功能层；在第一通孔内形成与沟道结构接触的半导体柱塞，从而沟道层通过半导体柱塞与衬底接触并形成电连接。本发明提供的三维存储器的制作方法及三维存储器，能够在实现衬底与沟道层电性连接的同时，可避免损伤位于第二沟道孔与第一沟道孔连接处的功能层，提高三维存储器的良率和可靠性。

Description

三维存储器的制作方法及三维存储器
本申请是申请号为202010655141.2，申请日为2020年07月09日，发明名称为《三维存储器的制作方法》的分案申请。
技术领域
本发明涉及半导体存储技术领域，尤其涉及一种三维存储器的制作方法及三维存储器。
背景技术
随着半导体存储器件的发展，具有高密度的数据存储单元的半导体存储器件的需求也在持续增长；因此，具有垂直堆叠多个数据存储单元层的三维存储器成为研究的热点。
三维存储器包括衬底及堆叠设置在衬底上的数个堆栈结构，例如，在衬底上堆叠设置有两个堆栈结构：上部堆栈结构和下部堆栈结构；位于上部堆栈结构设置有第二沟道孔、下部堆栈结构设置有第一沟道孔，第二沟道孔和第一沟道孔相连通形成贯穿这两个堆栈结构的沟道孔；在沟道孔的内表面形成有功能层以及位于功能层内表面上的沟道层，功能层朝向衬底的一端需进行刻蚀形成与衬底外延区连通的通孔，以使沟道层穿过通孔与衬底的外延区电性连接。
然而，在制作上述三维存储器的过程中，第二沟道孔与第一沟道孔之间易出现错位现象，导致对功能层的底部进行正面刻蚀以形成通孔时，会损伤位于第二沟道孔与第一沟道孔连接处的功能层，进而导致三维存储器的存储功能失效，降低了三维存储器的良率和可靠性。
发明内容
本发明实施例提供了一种三维存储器的制作方法及三维存储器，能够在实现衬底与沟道层电性连接的同时，可避免损伤位于第二沟道孔与第一沟道孔连接处的功能层，提高三维存储器的良率和可靠性。
为了实现上述目的，本发明实施例采用如下技术方案：
第一方面，本发明实施例提供了一种三维存储器的制作方法，包括以下步骤：
提供衬底；
在所述衬底上形成堆栈结构；
在所述堆栈结构上形成贯穿其的沟道结构，所述沟道结构包括沟道层及包围所述沟道层的功能层；
在所述衬底的背面形成第一通孔，所述第一通孔与所述沟道结构相对设置；
以所述第一通孔为刻蚀通道，对所述沟道结构进行刻蚀，以使所述沟道层朝向所述衬底的一端凸出所述功能层；
在所述第一通孔内形成与所述沟道结构接触的半导体柱塞。
在一种可选实施例中，在所述衬底上形成堆栈结构的步骤包括：
在所述衬底上交替堆叠形成多个绝缘层、多个替换层及刻蚀阻挡层，其中，最靠近所述衬底的替换层位于所述刻蚀阻挡层和所述衬底之间；
形成贯穿各所述绝缘层、各所述替换层以及所述刻蚀阻挡层的沟道孔，所述沟道孔延伸至所述衬底内；
在所述沟道孔内形成沟道结构；
形成栅极缝隙，所述栅极缝隙贯穿位于所述刻蚀阻挡层背离所述衬底一侧的各所述绝缘层及各所述替换层；
以所述栅极缝隙作为刻蚀通道，刻蚀去除位于所述刻蚀阻挡层背离所述衬底一侧的各所述替换层，形成第一空腔；
以所述栅极缝隙作为沉积通道，向所述第一空腔填充导电材料，形成栅极层；
在所述栅极缝隙内形成隔离结构，以将所述堆栈结构分隔成若干块。
在一种可选实施例中，在所述沟道孔内形成沟道结构之前，还包括：
在所述沟道孔内形成牺牲层，且所述牺牲层背离所述衬底的一端位于所述沟道孔对应所述刻蚀阻挡层的区域内。
在一种可选实施例中，在所述第一通孔内形成与所述沟道结构接触的半导体柱塞的步骤包括：
以所述第一通孔为刻蚀通道，刻蚀去除所述牺牲层和部分所述沟道结构，以使所述沟道层朝向所述衬底的一端凸出所述功能层；
在所述第一通孔内形成所述半导体柱塞，所述半导体柱塞穿过所述刻蚀阻挡层以及最靠近所述衬底的替换层，并覆盖所述沟道层朝向所述衬底的一端。
在一种可选实施例中，在所述第一通孔内形成与所述沟道结构接触的半导体柱塞的步骤包括：
以所述第一通孔为刻蚀通道，刻蚀去除部分所述沟道结构，以使所述沟道层朝向所述衬底的一端凸出所述功能层；
在所述第一通孔内形成半导体柱塞，所述半导体柱塞覆盖所述沟道层朝向所述衬底的一端。
在一种可选实施例中，在所述第一通孔内形成与所述沟道结构接触的半导体柱塞的步骤之后，还包括：
在所述衬底的背面形成第二通孔，所述第二通孔与所述隔离结构相对；
以所述第二通孔为刻蚀通道，刻蚀去除位于所述刻蚀阻挡层与所述衬底之间的替换层，形成第二空腔；
在所述第二空腔内形成最靠近所述衬底的栅极层。
在一种可选实施例中，在所述第二空腔内形成最靠近所述衬底的栅极层的步骤包括：
在所述衬底的背面、所述第二通孔内以及所述第二空腔内形成介电膜层；
在位于所述第二空腔内的介电膜层内沉积钨，形成最靠近所述衬底的所述栅极层；
去除位于所述衬底的背面以及第二通孔内的介电膜层。
在一种可选实施例中，在所述第二空腔内形成最靠近衬底的栅极层的步骤包括：
以所述第二空腔为刻蚀通道，对位于所述第二空腔内的所述沟道孔的功能层进行刻蚀，以使部分沟道层暴露在所述第二空腔内；
在所述衬底的背面、第二通孔内以及所述第二空腔内形成半导体层；
在位于所述第二空腔内的半导体层内沉积钨，形成最靠近所述衬底的所述栅极层；
去除位于所述衬底的背面以及第二通孔内的半导体层，形成位于所述第二空腔内的第一表层和第二表层；且所述第一表层与所述第二表层分别与所述沟道层接触。
在一种可选实施例中，在所述第二空腔内形成最靠近所述衬底的栅极层的步骤之后，还包括：
在所述第二空腔位于所述第二通孔处填充绝缘材料形成第一隔离层，以使形成在所述第二空腔内的栅极层与所述衬底绝缘；
在所述第二通孔内形成导电柱塞，并且所述导电柱塞与所述衬底的接触区域形成欧姆接触层；
在所述衬底的背面形成导电部件。
在一种可选实施例中，还包括：
在所述衬底内形成第一掺杂阱，所述半导体柱塞位于所述第一掺杂阱内；
在所述第一掺杂阱内形成第二掺杂阱，所述第一掺杂阱与所述第二掺杂阱的掺杂类型相反，且所述导电柱塞位于所述第二掺杂阱内。
第二方面，本发明实施例提供了一种三维存储器，包括：
衬底；
位于所述衬底上的堆栈结构，所述堆栈结构包括若干层交替排列的栅极层和绝缘层；
穿过所述堆栈结构的垂直结构，所述垂直结构包括堆叠的沟道结构和半导体柱塞，所述沟道结构包含沟道层及功能层，且所述沟道层凸出于所述功能层；
且所述沟道层及所述功能层分别与所述半导体柱塞接触；
所述半导体柱塞至少穿过最靠近所述衬底的栅极层和衬底；或者，
所述沟道结构至少穿过最靠近所述衬底的栅极层。
在一种可选实施例中，位于所述衬底背面的导电部件，所述导电部件电连接所述半导体柱塞，所述半导体柱塞位于所述导电部件与所述沟道结构之间。
在一种可选实施例中，还包括：穿过所述堆栈结构的隔离结构，所述隔离结构沿设定方向延伸以将所述堆叠结构分隔为若干块。
在一种可选实施例中，还包括：位于所述衬底内的第一掺杂阱；
位于所述第一掺杂阱内的第二掺杂阱，所述第二掺杂阱位于第一掺杂阱内，所述第一掺杂阱与第二掺杂阱的掺杂类型相反；
所述隔离结构在垂直于所述衬底的方向的投影位于所述第二掺杂阱内。
在一种可选实施例中，还包括：穿过所述第二掺杂阱的导电柱塞。
在一种可选实施例中，所述导电柱塞与所述第二掺杂阱之间设置有欧姆接触层；
所述欧姆接触层位于所述导电柱塞的侧壁上，并与所述第二掺杂阱接触。
与相关技术相比，本发明实施例提供的三维存储器的制作方法及三维存储器具有以下优点；
本发明实施例提供的三维存储器的制作方法及三维存储器，其制作方法如下：在衬底的背面形成与沟道结构相对的第一通孔，并且在第一通孔内形成与沟道结构接触的半导体柱塞，从而沟道层通过半导体柱塞与衬底接触并形成电连接。与相关技术中相比，本实施例采用在衬底的背面形成与沟道结构电性连接的半导体柱塞，无需采用正面刻蚀对沟道结构的底部进行刻蚀，以使沟道层暴露并与衬底电连接在一起；可避免损伤位于第二沟道孔与第一沟道孔连接处的功能层，进而提高三维存储器的存储功能的良率及可靠性。
除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明实施例提供的三维存储器的制作方法及其三维存储器所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。
附图说明
为了更清楚地说明本发明实施例或相关技术中的技术方案，下面将对本发明实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例一提供的三维存储器的剖面示意图；
图2为本发明实施例一提供的制作三维存储器的方法流程示意图；
图3至图22为本发明实施例一提供的制作三维存储器的各阶段剖面示意图；
图23为本发明实施例二提供的三维存储器的剖面示意图；
图24为本发明实施例二提供的制作三维存储器的方法流程示意图；
图25至图37为本发明实施例二提供的制作三维存储器的各阶段剖面示意图；
图38为本发明实施例三提供的三维存储器的剖面示意图；
图39为本发明实施例三提供的制作三维存储器的方法流程示意图；
图40至图55为本发明实施例三提供的制作三维存储器的各阶段剖面示意图。
附图标记说明：
10-衬底； 11-半导体柱塞；
12-第一通孔； 13-第二通孔；
14-第一掺杂阱； 15-第二掺杂阱；
16-导电部件； 20-第一保护层；
21-第一介电层； 22-替换层；
23-第二介电层； 24-第二空腔；
25-第一栅极层； 26-半导体层；
30-刻蚀阻挡层； 40-叠层结构；
40a-堆栈结构； 41-第一叠层结构；
41a-第一堆栈结构； 42-第二叠层结构；
42a-第二堆栈结构； 43-栅极缝隙；
44-隔离结构； 50-沟道孔；
51-第一沟道孔； 52-第二沟道孔；
60-沟道结构； 61-第一沟道结构；
61a-第一功能层； 61b-第一沟道层；
62-第二沟道结构； 62a-第二功能层；
62b-第二沟道层； 63-沟道填充层；
64-漏极； 70-互连结构；
80-外围电路； 131-导电柱塞；
132-欧姆接触层； 241-第一绝缘防护层；
242-第一隔离层； 243-第一表层；
244-第二表层； 245-第二隔离层；
246-第一绝缘层； 247-第二绝缘层；
248-第二绝缘防护层； 249-第三隔离层；
511-第一填充层； 512-第一支撑层；
513-第二支撑层。
具体实施方式
在相关技术中，三维存储器包括衬底及设置在衬底上的至少两个叠层结构；例如，在衬底上依次堆叠设置有第一叠层结构、第二叠层结构；其中，第一叠层结构中设置有第一沟道孔，第二叠层结构设置有第二沟道孔，第二沟道孔和第一沟道孔相连通形成贯穿这两个叠层结构的沟道孔。沟道孔内形成有沟道结构，沟道结构包括依次形成在沟道孔的内表面上的功能层以及位于功能层内表面上的沟道层；为使沟道层靠近衬底的一端与衬底的外延区电性连接，需要对位于沟道孔底部的功能层进行开口，以形成与衬底的外延区连通的通孔。沟道层靠近衬底的一端穿过通孔延伸至衬底，并与衬底的外延区电性连接。
然而，在制作上述三维存储器的过程中，第二沟道孔与第一沟道孔之间易出现错位，导致以沟道孔为刻蚀通道对功能层的底部进行正面刻蚀时，容易损伤位于第二沟道孔与第一沟道孔连接处的功能层，进而导致三维存储器的存储功能失效，降低了三维存储器的良率和可靠性。
为解决上述问题，本发明实施例提供的三维存储器的制作方法，其在衬底的背面形成与沟道结构相对的第一通孔，并且在第一通孔内形成与沟道结构接触的半导体柱塞，从而沟道层通过半导体柱塞与衬底接触并形成电连接；可避免出现利用沟道孔作为刻蚀通道对沟道结构的底部进行正面刻蚀时，损伤位于第二沟道孔与第一沟道孔连接处的功能层的现象，进而提高三维存储器的存储功能的良率及可靠性。
为了使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
实施例一
图1为本发明实施例中三维存储器的结构示意图；如图1所示，本发明实施例提供的三维存储器包括衬底10，衬底10可以由半导体材料制成，衬底10的制作材料包括但不限于硅、锗、硅锗等，可选的衬底10由单晶硅制成。
衬底10上设置有堆栈结构40a；示例性地，衬底10上依次设置有第一堆栈结构41a和第二堆栈结构42a，即第二堆栈结构42a位于第一堆栈结构41a的上方。第一堆栈结构41a及第二堆栈结构42a均包括交替设置的多个绝缘层和多个栅极层；其中，栅极层的厚度与绝缘层的厚度可相同，也可以不同。
栅极层由导电材料制成，制作栅极层的导电材料包括但不限于钨、铜、铝、掺杂硅和/或硅化物。绝缘层由绝缘材料制成，制作绝缘层的绝缘材料包括但不限于氧化硅、氮化硅、氮氧化硅或以上材料的组合。当然，衬底10上还可以依次堆叠有三个以上的堆栈结构，具体可以根据实际层叠的栅极层的数量进行设置。
堆栈结构40a设置有贯穿其的垂直结构，垂直结构包括堆叠设置的沟道结构60和半导体柱塞11。例如，沟道结构60包括第一沟道结构61以及第二沟道结构62；第二沟道结构62位于第一沟道结构61的上方，且第二沟道结构62与第一沟道结构61连接在一起。位于第一沟道结构61和第二沟道结构62连接处，第一沟道结构61在径向方向上凸出第二沟道结构62，以便于第二沟道结构62与第一沟道结构61对位及连接。
如6至图10所示；本实施例中第一沟道结构61贯穿第一堆栈结构41a，第一堆栈结构41a设置在衬底10上，第一堆栈结构41a设置有贯穿其的第一沟道孔51，第一沟道孔51靠近衬底10的一端可延伸至衬底10的内部。第一沟道结构61位于第一沟道孔51内，第一沟道结构61包括但不限于第一功能层61a和第一沟道层61b；第一功能层61a设置在第一沟道孔51的内侧壁上，第一沟道层61b设置在第一功能层61a的内侧壁上，且第一沟道层61b的底部穿过第一功能层61a，并与衬底10连接在一起。
第一堆栈结构41a远离衬底10的表面设置有第二堆栈结构42a，第二堆栈结构42a设置有贯穿其的第二沟道孔52，第二沟道孔52与第一沟道孔51连通。第二沟道结构62形成在第二沟道孔52内，第二沟道结构62包括但不限于第二功能层62a和第二沟道层62b；第二功能层62a设置在第二沟道孔52的内侧壁上，且第二功能层62a与第一功能层61a连接；第二沟道层62b设置在第二功能层62a的内侧壁上，且第二沟道层62b与第一沟道层61b连接在一起；位于第二沟道层62b远离衬底10的一端设置有漏极64，并且漏极64与第二沟道层62b接触。
进一步的，上述第一功能层61a及第二功能层62a均包括沿沟道孔50的内表面依次层叠设置有阻挡介质层、电荷存储层及隧穿介质层；其中，阻挡介质层与沟道孔的内表面贴合，电荷存储层设置在阻挡介质层与隧穿介质层的中间；隧穿介质层、阻挡介质层分别由氧化物组成，例如氧化硅；电荷存储层的制作材料包括但不限于氮化硅、氮氧化硅、或氧化硅和氮化硅的组合、或上述材料的组合；隧穿介质层、电荷存储层及阻挡介质层与多个栅极层连接在一起，可形成多个存储单元。
参阅图1，半导体柱塞11位于第一沟道结构61靠近衬底10的一端，即半导体柱塞11位于第一沟道结构61远离第二沟道结构62的一端，半导体柱塞11穿过最靠近衬底10的栅极层，并与第一沟道结构61的第一沟道层61b接触。
具体的，半导体柱塞11设置在衬底10的背侧，并朝向堆栈结构40a方向延伸，半导体柱塞11贯穿衬底10，并与第一沟道结构61中的第一沟道层61b连接。例如，衬底10上设置有多个第一通孔12，每个第一通孔12分别与一个第一沟道结构61相对，且每个第一通孔12内设置有一个半导体柱塞11，半导体柱塞11采用导电材料制作；即半导体柱塞11与第一沟道结构61相对设置，半导体柱塞11朝向第一沟道结构61的一端与第一沟道层61b电性连接，从而在第一沟道层61b与衬底10之间形成回路。
本实施例提供的三维存储器，其在衬底10的背面设置有贯穿其的第一通孔12，利用第一通孔12从衬底10的背侧对第一沟道结构61的底部进行刻蚀开口，并在第一通孔12内设置有与第一沟道层61b电性连接的半导体柱塞11，可避免出现利用沟道孔作为刻蚀通道对沟道结构的底部进行正面刻蚀时，损伤位于第二沟道孔与第一沟道孔连接处的功能层的现象，进而提高三维存储器的存储功能的良率及可靠性。
进一步的，如图13及图14所示，为提升半导体柱塞11与第一沟道层61b电性连接的稳定性，第一沟道层61b在垂直于衬底10的方向上凸出第一功能层61a，即凸出第一功能层61a的部分第一沟道层61b与半导体柱塞11电线连接。
本实施例在靠近衬底10的一侧的堆栈结构40a中还包括刻蚀阻挡层30，刻蚀阻挡层30用于在对衬底10进行刻蚀并形成半导体柱塞11时，对部分堆栈结构40a进行防护。
具体地，第一堆栈结构41a包括最靠近衬底10的栅极层，为便于描述本实施例，可将最靠近衬底的栅极层定义为第一栅极层25，与第一栅极层25相邻的栅极层为第二栅极层。刻蚀阻挡层30设置在第一栅极层25和第二栅极层之间，并且第一栅极层25、第二栅极层与刻蚀阻挡层30之间分别设置有介电层，半导体柱塞11穿过第一栅极层25、刻蚀阻挡层30并与第一沟道层61b电性连接。
进一步的，在上述实施例的基础上，位于刻蚀阻挡层30与衬底10之间的第一栅极层25可作为底部选择门；第一栅极层25采用金属钨制作而成的导电层，并且第一栅极层25与位于其两侧的第一介电层21和第二介电层23均设置有多个开口，且每个开口均与半导体柱塞11相对，可使半导体柱塞11穿过第一栅极层25与第一沟道层61b电性连接；同时，第一栅极层25的两侧均设置有介电层，即第一栅极层25与刻蚀阻挡层30之间设置有第二介电层23，第一栅极层25与衬底10之间设置有第一介电层21；且位于开口处，第一介电层21和第二介电层23连接在一起，以使第一栅极层25与半导体柱塞11保持绝缘，同时，第一栅极层25也与衬底10也保持绝缘。
参阅图1，本实施例提供的三维存储器还包括隔离结构44，隔离结构44贯穿第一堆栈结构41a和第二堆栈结构42a，并且隔离结构44沿设定方向延伸，隔离结构44可延伸至刻蚀阻挡层30。例如，隔离结构44沿垂直于第一堆栈结构41a和第二堆栈结构42a的方向延伸，且隔离结构44贯穿第一堆栈结构41a、第二堆栈结构42a并延伸至刻蚀阻挡层30，以将堆栈结构40a分割成若干块，且每块区域相互独立。
参阅图8，上述隔离结构44可设置于堆栈结构40a的栅极缝43中，隔离结构44可以是在栅极缝隙43内填充绝缘材料以形成绝缘柱，绝缘柱的一端与刻蚀阻挡层30抵接，绝缘柱的另一端可延伸至第二堆栈结构42a远离第一堆栈结构41a的表面上，并且绝缘柱可与第二堆栈结构42a的表面平齐。
参阅图15及图22，本实施例中对于半导体柱塞11在衬底10的设置位置不做具体要求；衬底10包括第一掺杂阱14，并且在第一掺杂阱14内设置有至少一处第二掺杂阱15，且第一掺杂阱14与第二掺杂阱15掺杂类型相反。示例性的，第一掺杂阱14的掺杂类型为P型，第二掺杂阱15的掺杂类型为N型，即衬底10上设置有P型掺杂区和N型掺杂区，并且第一掺杂阱14的两侧各设置有一处第二掺杂阱15，并且隔离结构44垂直于衬底10的方向的投影位于第二掺杂阱15内。
第一掺杂阱14可与第一沟道结构61相对设置，且半导体柱塞11位于第一掺杂阱内14，半导体柱塞11的掺杂类型与第一掺杂阱14的掺杂类型相同。位于第一掺杂阱14两侧的第二掺杂阱15内设置有导电柱塞131，导电柱塞131与第二掺杂阱15接触的区域形成欧姆接触层132。
具体地，第二掺杂阱15设置有插装导电柱塞131的第二通孔13，并且第二通孔13由衬底10的背侧(衬底10背离第一堆栈结构41a的一侧)延伸至衬底10的正面(衬底10朝向第一堆栈结构41a的一侧)。导电柱塞131可以是采用金属钨制作的导电块，导电柱塞131与第二掺杂阱15的接触面上形成欧姆接触层132，欧姆接触层132可降低导电柱塞131与第二掺杂阱15之间的电阻。
在上述实施例的基础上，本实施例提供的三维存储器还包括导电部件16，导电部件16位于衬底10的背面，并且导电部件16覆盖衬底10的背面；导电部件16朝向衬底10的一侧与位于衬底10上的半导体柱塞11及导电柱塞131电性连接，导电部件16背离衬底10的一侧可与外围器件电性连接。
在上述实施例的基础上，三维存储器还包括设置在第二堆栈结构42a上的外围电路80以及位于外围电路80与第二堆栈结构42a之间的互连结构70。具体的，互连结构70设置在第二堆栈结构42a远离衬底10的表面上，并且互连结构70朝向第二堆栈结构42a的一侧与形成在第二堆栈结构42a中的漏极64电性连接，互连结构70远离第二堆栈结构42a的一侧与外围电路80电性连接。其中，互连结构70包括若干层互连层，相邻两个互连层之间通过导电插塞电连接；外围电路80包括基底以及形成在基底上的互补型金属氧化物半导体电路(简称COMS电路)，COMS电路通过互连结构70与第二沟道结构62电性连接，以实现逻辑控制。
图2为形成实施例一中所涉及的三维存储器的制作方法；图3至图22为形成实施例一中的三维存储器的各阶段结构示意图；下面结合图2至图22对实施例一中的三维存储器的制作方法进行介绍。
首先，执行步骤S100：如图3所示，提供衬底10，例如，衬底10可以由单晶硅制作而成，用于保护和支撑后续形成的叠层结构。
接着，执行步骤S200：在衬底10上依次形成第一保护层20及刻蚀阻挡层30。示例性地，第一保护层20可视为叠层结构的一部分，第一保护层20包括依次沉积形成在衬底10上的第一介电层21、替换层22及第二介电层23；其中，第一介电层21和第二介电层23的制作材料包括但不限于氧化硅，替换层22在后续工艺中会被去除并被栅极层所替代(此栅极层为最靠近衬底10的栅极层，可定义为第一栅极层)，故替换层22的材料可选择与第一介电层21、第二介电层23之间具有较高刻蚀选择比的材料，示例性地，替换层22的制作材料包括但不限于氮化钛。
在衬底10上形成第一保护层20后，可在第一保护层20远离衬底10的一侧进行沉积形成刻蚀阻挡层30，此步骤形成的结构如图3所示。示例性地，刻蚀阻挡层30的制作材料包括但不限于氧化铝制作，其厚度可设定为50nm；刻蚀阻挡层30为后续对第一保护层20中的替换层22进行刻蚀时，防止对替换层22过渡刻蚀并损伤刻蚀阻挡层30远离衬底10一侧的叠层结构；即在后续制作工艺中，在替换层22的位置形成第一栅极层25时，需要对替换层22进行刻蚀以形成形成第一栅极层25的第二空腔24，防止在刻蚀过程中，对第一保护层20中的第二介电层23过分刻蚀，避免位于第二介电层23远离衬底一侧的叠层结构损伤。
待衬底10形成有第一保护层20及刻蚀阻挡层30后，实施步骤S300：在衬底10上堆叠形成至少两个叠层结构，以及形成贯穿叠层结构的沟道孔50。
示例性地，如图6所示，衬底10上依次堆叠有第一叠层结构41及位于第一叠层结构41上的第二叠层结构42，第一叠层结构41沿垂直于或者近似垂直于衬底10的方向进行刻蚀形成第一沟道孔51，第二叠层结构42形成在第一叠层结构41远离衬底10的表面上，第二叠层结构42沿垂直于或者近似垂直于衬底10的方向进行刻蚀形成第二沟道孔52，第二沟道孔52与第一沟道孔51连通形成贯穿第二叠层结构42、第一叠层结构41并延伸至衬底10的沟道孔50，且位于第一沟道孔51和第二沟道孔52的连接处，第一沟道孔51在径向上凸出第二沟道孔52，便于第一沟道孔51和第二沟道孔52对位。
在衬底10上形成叠层结构40的具体方式可以有多种，在一个可选地实施方式中，步骤S300包括：
在第一保护层20上形成刻蚀阻挡层30后，在刻蚀阻挡层30上形成第一叠层结构41，此步骤形成的结构如图3所示。示例性地，在刻蚀阻挡层30上交替地沉积多个牺牲层和多个绝缘层，这些牺牲层和绝缘层交替堆叠形成的结构即为第一叠层结构41；其中，绝缘层的制作材料包括但不限于氧化硅，牺牲层的制作材料包括但不限于氮化硅，牺牲层在后续过程相应的被栅极层所替代，以形成第一堆栈结构。制成牺牲层及绝缘层的工艺过程中可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或其他合适的沉积方法，依次在衬底10上沉积牺牲层及绝缘层。
在衬底10上形成第一叠层结构41后，在第一叠层结构41形成贯穿第一叠层结构41的第一沟道孔51，且第一沟道孔51朝向衬底10的一端可延伸至衬底10的内部，以便于为后续衬底10的背面进行减薄，并露出位于第一沟道孔51的底部的第一沟道结构61。
示例性地，可沿垂直于或近似垂直于衬底10的方向，对多个牺牲层及多个绝缘层形成的第一叠层结构41、刻蚀阻挡层30及第一保护层20进行刻蚀，刻蚀停止在衬底10的内部，形成第一沟道孔51。例如，可以采用干法刻蚀对第一叠层结构41、刻蚀阻挡层30及第一保护层20进行刻蚀，并对衬底10进行部分刻蚀，以在衬底10内形成凹槽，即第一沟道孔51可延伸至衬底10的内部。
在第一叠层结构41形成第一沟道孔51后，在第一沟道孔51的底部形成第一填充层511，此步骤形成的结构如图4所示。示例性地，在第一沟道孔51内填充易刻蚀材料形成第一填充层511，制作第一填充层511的刻蚀材料包括但不限于氧化硅，第一填充层511远离衬底10的表面可凸出第一保护层20远离衬底10的表面，并低于刻蚀阻挡层30远离衬底10的表面，以使后续形成在第一沟道孔51的第一沟道结构61的底部位于第一保护层20远离衬底10的一侧。
待第一沟道孔51的底部形成第一填充层511后，可继续在第一沟道孔51内填充牺牲材料以形成第一支撑层512，此步骤形成的结构如图5所示。示例性地，制作第一支撑层512的牺牲材料包括但不限于多晶硅，第一支撑层512朝向衬底10的一端与第一填充层511贴合，第一支撑层512远离衬底10的一端朝向第一叠层结构41远离衬底10的方向延伸。本实施例中在第一沟道孔51内填充第一填充层511以及第一支撑层512，利用第一支撑层512及第一填充层511的支撑作用，可防止在第一叠层结构41上方形成第二叠层结构42时，第一叠层结构41出现变形，以提高三维存储器中各叠层结构依次堆叠的稳定性。
进一步的，在第一沟道孔51内形成第一支撑层512后，为保证第一支撑层512的远离衬底10的表面与第一叠层结构41远离衬底10的表面位于同一水平面上，可对第一支撑层512进行平坦化处理。例如，可对第一支撑层512的上表面进行化学机械抛光(CMP)，以使第一叠层结构41的上表面和第一支撑层512的上表面平齐，提升形成在第一叠层结构41上的第二叠层结构42的稳定性，降低各叠层结构倾斜或倾塌的可能。
如图6所示，在第一沟道孔41内形成第一支撑层512后，在第一叠层结构41远离衬底10的表面和第一支撑层512远离衬底10的表面上形成第二叠层结构42。
在第一叠层结构41形成有第二叠层结构42后，在第二叠层结构42内形成贯穿第二叠层结构42的第二沟道孔52，第二沟道孔52与第一沟道孔51连通在一起并形成贯穿第二叠层结构42、第一叠层结构41的沟道孔50，沟道孔50靠近衬底10的一端延伸至衬底10内。示例性地，沿垂直于或近似垂直于衬底10的方向对第二叠层结构42进行刻蚀；例如，采用干法刻蚀，形成贯穿第二叠层结构42的第二沟道孔52，第二沟道孔52的下端与第一沟道孔51的上端连通。
待第二叠层结构42形成贯穿其的第二沟道孔52后，对位于第一沟道孔51内的第一支撑层512进行刻蚀去除，并保留位于第一沟道孔51内的第一填充层511；可在第一叠层结构41中重新形成第一沟道孔51，从而实现第二沟道孔52与第一沟道孔51连通；即在整个叠层结构40中重新形成沟道孔50。
在衬底10上形成贯穿整个叠层结构40的沟道孔50后，实施步骤S400：在沟道孔50内形成沟道结构60，此步骤形成的结构如图7所示。示例性地，沟道结构60包括形成在第一沟道孔51内的第一沟道结构61，以及形成在第二沟道孔52内的第二沟道结构62；第一沟道孔51的内表面上依次形成有第一功能层61a、位于第一功能层61a内表面上的第一沟道层61b；第二沟道孔52的内表面上依次形成有第二功能层62a、位于第二功能层62a内表面上的第二沟道层62b。
第一沟道结构61的底部形成在第一填充层511上，进而第一沟道结构61的底部与衬底10之间夹设有第一填充层511，第二沟道结构62形成在第一沟道结构61的上方，且第一沟道层61b和第二沟道层62b连接，第一功能层61a与第二功能层62a连接。
上述功能层包括但不限于阻挡介质层、电荷存储层和隧穿介质层；阻挡介质层与沟道孔50的内侧壁以及位于沟道孔50内的衬底10接触，即阻挡介质层位于功能层的三层结构中的最外层，隧穿介质层位于最内层，电荷存储层位于阻挡介质层和隧穿介质层之间。
其中，隧穿介质层的制作材料可以是绝缘材料，包括但不限于氧化硅、氮化硅、氮氧化硅或上述材料的组合。电荷存储层用于存储电荷，电荷存储层的制作材料包括但不限于氮化硅、氮氧化硅、或氧化硅和氮化硅的组合、或上述材料的组合。阻挡介质层可以为绝缘材料层，例如，阻挡介质层的制作材料可以是氧化硅或者氮化硅等。沟道层的制作材料包括但不限于多晶硅。
可理解的是，功能层及沟道层可以采用化学气相沉积法(CVD)、物理气相沉积法(PVD)、或原子层沉积法(ALD)和其他合适的方法制备而成。并且在第一沟道孔51形成第一沟道结构61后及第二沟道孔52形成第二沟道结构62后，还可在第一沟道层61b及第二沟道层62b内设置有沟道填充层63，沟道填充层63可分别对第一沟道结构61和第二沟道结构62形成有效支撑。
在一些实施例中，在沟道孔50内形成沟道结构60之后，还包括：对各叠层结构40中的牺牲层替换成栅极层，并形成堆栈结构40a。具体的，在多个牺牲层和多个绝缘层形成的第二叠层结构的表面进行刻蚀并形成贯穿第一叠层结构、第二叠层结构的栅极缝隙43，此结构如图8所示。示例性地，可在第二叠层结构的表面上形成光致抗蚀剂掩膜，然后进行各向异性刻蚀，各向异性刻蚀可以采用干法刻蚀，干法刻蚀包括离子铣蚀刻、等离子蚀刻、反应离子蚀刻及激光烧蚀等；例如，通过控制刻蚀时间，使得刻蚀在刻蚀阻挡层的表面附近停止以形成延伸至刻蚀阻挡层的栅极缝隙；最后通过溶剂中溶解或灰化去除光致抗蚀刻剂掩膜。
如图9所示，栅极缝隙43作为刻蚀剂通道，刻蚀剂去除第一叠层结构41和第二叠层结构42中的牺牲层从而形成第一空腔(图中未示出)；例如，在湿法刻蚀中使用刻蚀溶液作为刻蚀剂，将第一叠层结构41和第二叠层结构42浸没在刻蚀溶液中；使牺牲层的端部曝露于栅极缝隙中，牺牲层可接触到蚀刻液，由于蚀刻剂具有选择性，可去除牺牲层，并形成第一空腔。
在上述的湿法刻蚀步骤之后，利用栅极缝隙作为沉积通道，并采用原子层沉积法在栅极缝隙43和第一空腔中填充导电材料以形成栅极层，再对形成在栅极缝隙43内导电材料填充层进行蚀刻重新形成栅极缝隙43，即第一叠层结构41形成第一堆栈结构41a，第二叠层结构42形成第二堆栈结构42a，可在衬底10上形成堆栈结构40a。进一步的，参阅图9，在栅极缝隙43内形成隔离结构44；具体的，在栅极缝隙43内沉积有氧化硅而形成绝缘柱，绝缘柱可将堆栈结构40a分成多个相对独立的区域。
在一些实施例中，在沟道孔50内形成沟道结构60之后，或者在堆栈结构40a中形成隔离结构44之后，还包括：在第二堆栈结构42a远离第一堆栈结构41a的端部形成漏极64，且漏极64与第二堆栈结构42a的第二沟道层62b电性连接；此步骤形成的结构如图10所示。具体的，漏极64形成在第二叠层结构42a的沟道填充层63内并与第二沟道层62b电性连接，可对位于第二沟道结构62中的沟道填充层63进行刻蚀并形成凹陷，并在凹陷处沉积导电材料以形成漏极64，且漏极64与第二沟道层62b部分连接，以使漏极64与沟道结构60电性连接。
在一些实施例中，在第二堆栈结构42a上形成漏极64后，还包括：可将外围电路80与第二堆栈结构42a中的第二沟道结构62远离衬底10的一端电性连接，此步骤形成的结构如图11所示；示例性地，在第二堆栈结构42a的表面形成互连结构70，互连结构70位于第二堆栈结构42a远离衬底10一侧，并与漏极64电性连接，再将外围电路80形成在互连结构70远离第二堆栈结构42a的一侧，且外围电路80通过互连结构70与第二沟道结构62电性连接。
如图12所示，当第二沟道结构62通过互连结构70与外围电路80电性连接之后，以及在对衬底10的背面进行刻蚀形成第一通孔12之前，还包括：对衬底10的背面进行减薄，可将第一填充层511露出，然后再对第一填充层511进行刻蚀去除，以形成贯穿至第一沟道结构61的刻蚀通道。
对衬底10进行减薄后，实施步骤S500：衬底10上形成贯穿衬底10的第一通孔12，且第一通孔12与沟道结构60朝向衬底10的一端正对设置，此步骤形成的结构如图13所示。
示例性地，在衬底10的背面与第一沟道结构61的底部相对位置进行刻蚀，并形成贯穿衬底10的第一通孔12。第一通孔12与第一填充层511正对设置，并且第一通孔12连通至第一填充层511的朝向衬底10的表面；利用第一通孔12可对第一填充层511进行刻蚀，以去除位于衬底10内的第一填充层511，从而形成连通至第一沟道结构61的底部的刻蚀通道。例如，可利用干法刻蚀对衬底10进行刻蚀以形成贯穿衬底10的第一通孔12，利用第一通孔12作为刻蚀通道继续对第一填充层511进行刻蚀以去除第一填充层511，进而将第一沟道结,61的底部暴露在形成的刻蚀通道内。
在衬底10上形成贯穿至第一沟道结构61的第一通孔12后，实施步骤S600：在第一通孔12内形成与第一沟道层61b电性连接的半导体柱塞11，此步骤形成的结构如图14所示。示例性地，在第一通孔12内形成半导体柱塞11，且半导体柱塞11与第一沟道层61b电性连接在一起，具体地可包括以下步骤：
在衬底10上形成贯穿至第一沟道结构61的底部的刻蚀通道后，可首先去除位于第一沟道结构61的底部的第一功能层61a及第一沟道层61b；再进一步对位于第一沟道孔51的侧壁上的第一功能层61a进行部分刻蚀，以使位于第一沟道孔51的内侧壁上的第一沟道层61b凸出第一功能层61a，此步骤形成的结构可参阅图13。
最后，在第一通孔12内沉积导电材料形成与位于第一沟道孔51的内侧壁上的部分第一沟道层61b电性连接的半导体柱塞11。例如，制作半导体柱塞11的材料可以是掺杂多晶硅或者多晶硅，半导体柱塞11的一端与第一沟道层61b电性连接，另一端可与衬底10电性连接，进而将衬底10与第一沟道层61b电性连接在一起。
在一些实施例中，在衬底10与沟道结构60之间形成半导体柱塞11后，实施步骤S700：在第一保护层20内形成最靠近衬底10的栅极层，即在第一保护层20内形成第一栅极层25；示例性地，在第一保护层20内形成第一栅极层25，可包括以下步骤：
在衬底10内形成第二通孔13，且第二通孔13与第一通孔12错位设置，此步骤形成的结构如图15所示。示例性地，衬底10包括第一掺杂阱14和第二掺杂阱15，相应的，第一掺杂阱14为P型掺杂区域，第二掺杂阱15为N型掺杂区域，且N型掺杂区域位于P型掺杂区域内；可对N型掺杂区域进行开口以形成第二通孔13，第二通孔13可贯穿衬底10并延伸至第一保护层20表面。
在衬底10上形成第二通孔13后，利用第二通孔13对去除第一保护层的替换层以形成第二空腔24，此步骤形成的结构如图17所示。示例性地，首先利用第二通孔13对第一保护层20进行垂向刻蚀，并且刻蚀停止在第二介电层23表面以形成刻蚀通道，此步骤形成的结构如图16所示；再利用形成的刻蚀通道对部分第一保护层20进行横向，以去除部分第一保护层20中的结构层，并在第一保护层20内形成第二空腔24，此步骤形成的结构如图17所示。
例如，可利用刻蚀通道去除第一保护层20中的替换层22以形成第二空腔24，第二空腔24形成在第一介电层21和第二介电层23之间。由于本申请实施例中的第一填充层511远离衬底10的表面低于刻蚀停止层30远离衬底10的表面；即形成在沟道孔50内的第一沟道结构60的底部位于第一保护层20远离衬底10的一侧，可防止对第一保护层20进行刻蚀时损伤位于第一沟道孔51的内侧壁上的第一沟道结构61。
在第一保护层20内形成第二空腔24后，可在第二空腔24内形成与衬底10绝缘的栅极层，即在第二空腔24内形成最靠近衬底10的第一栅极层25，第一栅极层25形成底部选择门；示例性地，可包括以下步骤；
如图18所示，在第一保护层20形成第二空腔24后，可在衬底10的裸露在外的背面以及在第二空腔24内分别沉积氧化硅形成第一绝缘防护层241，即可在衬底10的背面、第二通孔13的内壁以及第二空腔24的表面形成第一绝缘防护层241，以使后续形成在第二空腔24内的第一栅极层21与衬底10绝缘，同时可避免第二通孔13的内壁上沉积有导电材料。
在第二空腔24内形成第一绝缘防护层241后，对第二空腔24进行沉积钨，或者依次沉积氮化钛或者钨以形成第一栅极层25，此步骤形成的结构如图19所示。
在部分第二空腔24内形成有第一栅极层25后，此时，位于衬底10的背面及位于第二通孔13的内壁上还附带有第一绝缘防护层241，还需要对位于衬底10的背面及第二通孔13内壁上的第一绝缘防护层241进行去除，此时剩余在第二空腔24内的第一绝缘防护层241可作为第一介电层21和第二介电层23的一部分，介电层可与第一绝缘防护层241采用相同的材料制作。此步骤形成的结构如图20所示。
去除位于衬底的背面以及第二通孔13内壁上的第一绝缘防护层241之后，可在剩余第二空腔24内填充氧化硅形成第一隔离层242，此步骤形成的结构如图21所示；示例性地，第一隔离层242远离第二介电层23的一侧可与衬底10的正面平齐，即可在第二空腔24位于第二通孔13处填充绝缘材料形成第一隔离层242，第一隔离层242与第二通孔13连通，以使形成在第二空腔24内的第一栅极层25与后续形成在第二通孔13内的导电柱塞131绝缘。
如图22所示，在第二空腔24填充氧化硅形成第一隔离层242后，可在第二通孔13内依次沉积导电材料形成欧姆接触层132及导电柱塞131，即可在衬底10的第二通13内形成导电柱塞131以及位于导电柱塞131与衬底10之间的欧姆接触层132。
例如，可在第二通孔13的内壁上沉积氮化钛形成欧姆接触层132，在欧姆接触层132与第一隔离层242形成的空间内沉积钨以形成导电块。本实施例在第二通孔13内形成导电柱塞131以及位于导电柱塞131与衬底10之间的欧姆接触层132，可降低导电柱塞131与衬底10的N型掺杂区之间的电阻。
在衬底10上形成导电柱塞131后，可在衬底10的背面形成导电部件16，导电部件16可以是导电垫，并且导电垫与衬底10的背面贴合，且导电垫分别与形成在衬底10的半导体柱塞11以及导电柱塞131接触与衬底电性连接，此步骤形成的结构如图1所示。
本发明实施例提供的三维存储器的制作方法，其在衬底10的背面形成与第一沟道结构61相对的第一通孔12，并且在第一通孔12内形成与第一沟道结构61接触的半导体柱塞11，从而第一沟道层61b通过半导体柱塞11与衬底10接触并形成电连接。本实施例采用在衬底10的背面形成与沟道结构60电性连接的半导体柱塞11，无需采用正面刻蚀对沟道结构的底部进行刻蚀，以使沟道层暴露并与衬底电连接在一起；可避免损伤位于第二沟道孔与第一沟道孔连接处的功能层，进而提高三维存储器的存储功能的良率及可靠性。
实施例二
图23为本发明实施二中的三维存储器的结构示意图；需表明的是：本实施例二中所提供的三维存储器的结构与实施例一提供的三维存储器的结构相同之处，不再赘述。实施例二所提供的三维存储器的结构与实施例一中的所提供的三维存储器的不同之处在于，在本实施例二中，刻蚀阻挡层30与衬底10之间设置有最靠近衬底10的栅极层(即实施例一中的位于衬底10与刻蚀阻挡层30之间的第一栅极层25)，且第一沟道结构61穿过最靠近衬底10的栅极层并延伸至衬底10内，并且最靠近衬底10的栅极层的两侧设置有半导体层26。
如图23所示并结合图30，衬底10与第一沟道结构61相对的区域设置有半导体柱塞11。示例性地，衬底10可在中间区域设置有多个第一通孔12，每个第一通孔12均对应一个第一沟道结构61，且第一沟道结构61相对衬底10的一端可延伸至第一通孔12内，即穿过第一栅极层25的第一沟道结构61还穿过部分厚度的衬底10，也就是说第一沟道结构61的底部位于衬底10内。
第一通孔12内设置有半导体柱塞11，半导体柱塞11与衬底10保持接触，即半导体柱塞11与衬底10电性连接，半导体柱塞11朝向第一沟道结构61的一端与第一沟道层61b电性连接，以使第一沟道层61b与衬底10电性连接并形成回路。
本实施例提供的三维存储器，其在衬底10的背面设置有贯穿其的第一通孔12，利用第一通孔12从衬底10的背侧对第一沟道结构61的底部进行刻蚀开口，并在第一通孔12内设置有与第一沟道层61b电性连接的半导体柱塞11，可避免出现利用沟道孔作为刻蚀通道对沟道结构的底部进行正面刻蚀时，损伤位于第二沟道孔与第一沟道孔连接处的功能层的现象，进而提高三维存储器的存储功能的良率及可靠性。
同样的，为提升半导体柱塞11与第一沟道层61b的连接稳定性，本实施例二中可参照实施例一中，将第一沟道层61b沿垂直于衬底10的方向上凸出于第一功能层61a设置。例如，可利用第一通孔12作为刻蚀通道去除位于第一沟道孔51底部的第一沟道结构61，并对位于第一沟道孔51的内侧壁的第一功能层61a进行刻蚀，以使第一功能层61a内侧壁上的第一沟道层61b凸出于第一功能层61a，第一沟道层61b凸出第一功能层61a的部分与半导体柱塞11电性连接。
另外，半导体柱塞11可采用但不限于多晶硅或者掺杂多晶硅制作，对于第一沟道层61b凸出第一功能层61a的部分，其凸出第一功能层61a的长度可大于50nm，以保证第一沟道层61b与半导体柱塞11的电性连接的稳定性。
本实施例中位于刻蚀阻挡层30以下且最靠近刻蚀阻挡层30的三个栅极层作为底部选择开关，并且在第一保护层20内形成供读写电流通过的导流通道，此导流通道可以是形成在第一保护层内的第一栅极层25。
示例性地，参阅图34，第一保护层20内设置有最靠近衬底10的栅极层及半导体层26，半导体层26包裹最靠近衬底10的栅极层，为便于描述本实施例，本实施例将最靠近衬底的栅极层称为第一栅极层25。半导体层26包括第一表层243和第二表层244，并且第一表层243位于第一栅极层25朝向衬底10的一侧，第二表层243位于第一栅极层25背向衬底10的一侧。即第一栅极层25位于第一表层243和第二表层244之间，并且第一表层243与衬底10之间设置有第一介电层21，第二表层244与刻蚀阻挡层30之间设置有第二介电层23，以使半导体层26分别与衬底10、刻蚀阻挡层30保持电性绝缘。
半导体层26包裹第一栅极层25，并且第一栅极层25与半导体层26电性连接。为使第一沟道结构61穿过第一保护层20并可朝向衬底10延伸，第一保护层20及其内部的第一栅极层25、半导体层26均设置有与第一沟道结构61相配合的开口，以使第一沟道结构61朝向衬底10的一端可延伸至衬底10内部。
第一栅极层25与第一沟道结构61相对的位置设置有缺口，第一沟道层61b暴露在缺口内，半导体层26设置有与缺口相配合的第一延伸部，第一延伸部可嵌设在缺口内，且第一延伸部并与第一沟道层61b电性连接；也就是说第一表层243和第二表层244靠近缺口的位置均可延伸至缺口内，位于缺口内的第一表层243和第二表层244连接在一起并形成第一延伸部；第一栅极层25可通过第一延伸部与第一沟道层61b电性连接。
可理解的是，第一保护层20可采用但不限于氧化硅制作，可对第一保护层20部分结构层进行刻蚀，以在第一保护层20内形成容纳第一栅极层25和半导体层26的空腔，半导体层26及第一栅极层25可设置在上述空腔内；其中，第一栅极层25的制作材料包括但不限于钨，半导体层26的制作材料包括但不限于多晶硅。
图24为形成实施例二中所涉及的三维存储器的制作方法，图25至图37为形成实施例二中的三维存储器的各阶段结构示意图。
如图24所示，本发明实施例还提供了形成实施例二中所涉及的三维存储器的制作方法，其包括以下步骤：
步骤S100’：提供衬底10，例如，衬底10可以由单晶硅制作而成，用于保护和支撑后续形成的叠层结构。
步骤S200’：在衬底10上依次形成第一保护层20和刻蚀阻挡层30，此步骤实施过程与实施例一中的步骤S200相同，此处不再赘述。
待衬底10形成有第一保护层20及刻蚀阻挡层30后，实施步骤300’：在衬底10上形成至少两个叠层结构，两个叠层结构分别为第一叠层结构41和第二叠层结构42，以及形成贯穿叠层结构40的沟道孔50。步骤S300’实施过程与实施例一中步骤S300实施过程相同部分不再赘述。
其中，步骤S300’实施过程与实施例一中步骤S300的区别在于，如图25所示：本实施例中在第一叠层结构41形成第二叠层结构42之前，第一沟道孔51的底部未设置有第一填充层；本实施例中仅在第一沟道孔51内形成有第一支撑层512，即第一支撑层512的底部位于衬底10内，以使形成的第一沟道结构61的底部位于衬底10内。
在第一叠层结构41上形成有第二叠层结构42后，本实施例在第二叠层结构42内形成贯穿第二叠层结构42的第二沟道孔52。示例性地，沿垂直于或近似垂直于衬底10的方向对第二叠层结构42进行刻蚀；例如，采用干法刻蚀，形成贯穿第二叠层结构42的第二沟道孔52；第二沟道孔52的下端与第一沟道孔51的上端连通。待第二叠层结构42形成贯穿其的第二沟道孔52后，对位于第一沟道孔51内的第一支撑层512进行刻蚀去除，可在叠层结构40中重新形成第一沟道孔51，从而实现贯穿整个叠层结构40的沟道孔50。
在衬底10上形成贯穿叠层结构40、刻蚀阻挡层30及第一保护层20的沟道孔50后，实施步骤S400’：在沟道孔50内形成沟道结构60，此步骤形成的结构如图26所示；需要说明的是本实施例与实施例一中的步骤S400的不同之处：
本实施例二中在沟道孔50内的沟道结构60，沟道结构60靠近衬底的一端可穿过第一保护层20，并延伸至衬底10的内部，即第一沟道结构61的底部与衬底10贴合；相比实施例一中的第一沟道结构，本实施例二中的第一沟道结构61的底部与衬底10之间未设置有第一填充层511，以便于后续对第一沟道结构61的底部进行快速刻蚀。
参阅图26，在沟道孔50内形成沟道结构60后，并在实施步骤S500’之前，还包括：在叠层结构40上形成贯穿其的栅极缝隙43，并利用栅极缝隙43作为刻蚀通道及沉积通道，将叠层结构40中的牺牲层替换成栅极层，以形成堆栈结构40a，即将第一叠层结构41形成第一堆栈结构41a,第二叠层结构42形成第二堆栈结构42a。进一步的，在衬底10上形成堆栈结构40a后，并在栅极缝隙43中填充绝缘材料以形成隔离结构44，其中隔离结构44的一端延伸至刻蚀阻挡层30，另一端延伸至第二堆栈结构42a远离衬底10的表面，此步骤形成的结构如图27所示。
在堆栈结构40a中形成隔离结构44后，并在实施步骤S500’之前，还包括：在第二堆栈结构42a远离第一堆栈结构41a的端部形成漏极64，且漏极64与第二堆栈结构42a的第二沟道层62b电性连接；此步骤形成的结构如图28所示。
在第二堆栈结构40a中形成漏极64后，并在实施步骤S500’之前，还包括：将外围电路80与叠层结构40中的第二沟道结构62远离衬底10的一端电性连接，此步骤形成的结构如图29所示。示例性地，在第二堆栈结构42a的表面形成互连结构70，互连结构70位于第二堆栈结构42a远离衬底10一侧，互连结构70并与漏极64电性连接，再将外围电路80形成在互连结构70远离第二堆栈结构42a的一侧，且外围电路80通过互连结构70与第二沟道结构62电性连接。
以及，在一些实施例中，在将外围电路80与第二沟道结构62电性连接后，并在实施步骤S500’之前，还包括：对衬底10的背面进行减薄，可将第一沟道结构61的底部露出或者去除第一沟道结构61的底部的第一功能层61a及第一沟道层61b，为后续对位于第一沟道孔51侧壁上的第一功能层61a进行刻蚀提供便利，并且形成部分第一沟道层61a凸出第一功能层61a。
在对衬底10进行减薄后，实施步骤S500’：衬底10形成贯穿衬底10的第一通孔12，第一通孔12与第一沟道结构61靠近衬底10的一端正对设置；此步骤形成的结构如图30所示。示例性地，在衬底10的背面与第一沟道结构61的底部相对位置进行刻蚀，并形成贯穿衬底10的第一通孔12。例如，可将衬底10的背面预刻蚀位置与各第一沟道结构61的底部正对后，可利用干法刻蚀对衬底10进行刻蚀以形成贯穿衬底10的多个第一通孔12。
在衬底10上形成贯穿至沟道结构60的第一通孔12后，实施步骤S600’：在第一通孔12内形成与沟道层62电性连接的半导体柱塞11，此步骤形成的结构如图31所示。
例如，在衬底10上形成贯穿至第一沟道结构61的底部的第一通孔12后，可首先去除位于第一沟道结构61的底部的第一功能层61a及第一沟道层61b；再进一步对位于第一沟道孔51的侧壁上的第一功能层61a进行部分刻蚀，以使位于第一沟道孔51的内侧壁上的第一沟道层61b凸出第一功能层61a，此步骤形成的结构参阅图30所示。再者，在第一通孔12内沉积导电材料形成与部分第一沟道层61b电性连接的半导体柱塞11，此步骤形成的结构如图31所示。
在一些实施例中，在衬底10与沟道结构60之间形成半导体柱塞11后，实施步骤700’：在第一保护层20内形成第一栅极层25及包裹第一栅极层的半导体层26，以形成供读写电流通过的导电通道。示例性地，可包括以下步骤：
在衬底10上形成第二通孔13，且第二通孔13与第一通孔12错位设置，此步骤形成的结构如图31所示。示例性地，衬底10包括第一掺杂阱14和第二掺杂阱15，相应的，第一掺杂阱14为P型掺杂区域，第二掺杂阱15为N型掺杂区域，且N型掺杂区域位于P型掺杂区域内；可对N型掺杂区域进行开口以形成第二通孔13，半导体柱塞11可形成在P型掺杂区域。本实施例可对N型掺杂区域进行开口，以形成贯穿衬底10并延伸至第一介电层21的表面的第二通孔13。
在衬底10上形成连通至第一介电层21表面的第二通孔13后，利用第二通孔13对部分第一保护层20进行刻蚀以形成第二空腔24，此步骤形成的结构如图32所示。
例如，第二通孔13的一端可延伸至第二介电层23的表面，并形成刻蚀通道；利用第二通孔作为刻蚀通道可对第一保护层20中的替换层22进行刻蚀，以去除替换层22并在第一保护层20内形成第二空腔24，即第二空腔24位于第一介电层21和第二介电层23之间。
在第一保护层20形成第二空腔24后，在第二空腔24内形成与衬底10绝缘的半导体层26，且第一栅极层25位于半导体层26内，并且半导体层26与沟道层62电性连接；示例性地可包括以下步骤：
如图33所示，在第一保护层20形成第二空腔24后，可利用第二空腔24作为刻蚀通道，并对与第二空腔24相对的第一沟道结构61的内侧壁进行刻蚀，以去除部分位于第一沟道孔51侧壁上的第一功能层61a以形成缺口，并且部分第一沟道层61b曝露在缺口内。
如图34所示，在第一沟道结构61上形成与第二空腔24相对的缺口后，可在衬底10的背面以及第二空腔24内沉积多晶硅形成半导体层26，部分半导体层26形成在衬底10的背面上以及第二通孔13的内壁上；位于第二空腔24内的部分半导体层26形成在第一介电层21、第二介电层23的表面上，部分形成在第一介电层21上的半导体层为第一表层243，部分形成在第二介电层23上的半导体层26为第二表层244，并且第一表层243和第二表层244均延伸至缺口内并形成第一延伸部，以使半导体层26与第一沟道层61b电性连接。
如图35所示，在第二空腔24内形成半导体层26后，在第二空腔24内继续沉积导电材料，形成与半导体层26贴合并电性连接的第一栅极层25；例如，可在第二空腔24内沉积有钨，并在第一表层243与第二表层244之间形成第一栅极层25。
如图36所示，在第二空腔24内形成半导体层26、第一栅极层25后，对于第一栅极层25和半导体层26靠近第二通孔13的一端进行部分刻蚀，以使其的端部距离第一介电层21靠近第二通孔13的一端具有一定距离，避免第一栅极层25与半导体层26靠近第二通孔13的一端与衬底10电性连接；同时，去除衬底10背侧以及第二通孔13内壁上的多晶硅层；以使第一栅极层25及半导体层25与衬底10绝缘。
如图37所示，为使第一栅极层242及半导体层26与衬底10保持绝缘，可在第二空腔24位于第二通孔13处的位置填充绝缘材料以形成第二隔离层245。本实施例可根据第一栅极层242、半导体层26在靠近第二通孔13处的布置情况，也可对未填充有导电材料的剩余空腔填充氧化硅形成第二隔离层245，且第二隔离层245可填充第二通孔13，并且第二隔离层245远离第二介电层23的一侧可与衬底10的背面平齐。
在第二空腔24内填充有第二隔离层245后，可在衬底10的背面形成导电部件16，导电部件16可以是导电垫，且导电垫可与衬底10的背面贴合，且导电垫与位于衬底10上的半导体柱塞11电性连接，此步骤形成的结构如图23所示。
实施例三
图38为本发明实施例三提供的三维存储器的结构示意图；如图38所示，本实施例提供的三维存储器包括衬底10以及依次设置在衬底10上的第一堆栈结构41a和第二堆栈结构42a，其中，第一堆栈结构41a位于衬底10上，第二堆栈结构42a位于第一堆栈结构41a上，且第一堆栈结构41a设置有垂直于其的第一沟道结构61，且第一沟道结构61靠近衬底10的一端可延伸至衬底10的表面，第一沟道结构61远离衬底10的一端与第二沟道结构62电性连接。
对于第一沟道结构61和第二沟道结构62的结构此处不再赘述，可理解的是，第一堆栈结构41a和第二堆栈结构42a还包括垂直其的隔离结构44，以及在第二沟道结构62远离衬底10的一侧设置有漏极64，漏极64位于沟道填充层63上，且部分漏极64与第二沟道层62b电性连接，漏极64朝向外围电路80的一侧与互联结构70电性连接。
进一步的，本实施例提供的三维存储器还包括外围电路80以及位于外围电路80与第二堆栈结构62之间的互连结构70。具体的，互连结构70设置在第二堆栈结构42a远离衬底10的表面上，并且互连结构70朝向第二堆栈结构42a的一侧与形成漏极64电性连接，互连结构70远离第二堆栈结构42a的一侧与外围电路80电性连接。
其中，互连结构70包括若干层互连层，相邻两个互连层之间通过导电插塞电连接；外围电路包括基底以及形成在基底上的互补型金属氧化物半导体电路(简称COMS电路)，外围电路80通过互连结构70与第二沟道结构42a电性连接，以实现逻辑控制。
结合图43，本实施例中提供的三维存储器还包括半导体层26，半导体层26穿过最靠近衬底10的栅极层，并且半导体层26可与衬底10接触，半导体层26还在平行于衬底10的方向上穿过第一功能层61a，并与第一沟道层61b接触。
具体地，第一叠层结构41a靠近衬底10的一侧设置有刻蚀阻挡层30，刻蚀阻挡层30朝向衬底10的一侧与衬底10之间设置有半导体层26以及位于最靠近衬底的栅极层(第一栅极层25)，且半导体层26包裹第一栅极层25，且第一栅极层25与半导体层26绝缘。
半导体层26设置有与第一沟道结构61相配合的开口，第一沟道结构61朝向衬底10的一端可穿过开口并延伸至衬底10的表面，且第一沟道结构61的底部与衬底10的表面接触；半导体层26可分别与第一沟道层61b以及衬底10接触，可将第一沟道层61b与衬底10连接在一起并形成回路。
为进一步提升衬底10的导电性，本实施例在衬底10上设置有导电柱塞131，导电柱塞131与衬底10之间设置有欧姆接触层132，以提升导电柱塞131与衬底10之间的电性导通效率。
具体地，结合图48及图55，衬底10包括第一掺杂阱14和第二掺杂阱15，相应的，第一掺杂阱14为P型掺杂区域，第二掺杂阱15为N型掺杂区域，且N型掺杂区域位于P型掺杂区域内；第二通孔13位于衬底10的N型掺杂区，第二通孔13内设置有导电块以形成导电柱塞131，导电柱塞131的制作材料包括不限于钨。
为降低衬底10的N型掺杂区域与导电柱塞131之间的阻抗，可在导电柱塞131与衬底10的N型掺杂区域的接触面上设置有欧姆接触层132，部分半导体层26可连接至衬底10的N型掺杂区，以使半导体层26与导电柱塞131电性连接。
半导体层252不仅与导电柱塞131电性连接，而且还与第一沟道结构61的第一沟道层61b电性连接。第一沟道结构60包括设置在第一沟道孔51内的第一功能层61a以及设置在第一功能层61a内的第一沟道层61b；第一功能层61a靠近开口处设置有缺口，以使第一沟道层61b部分暴露在缺口内。半导体层26靠近缺口的位置处设置有第一延伸部，第一延伸部可嵌设在缺口内，并且第一延伸部与第一沟道层61b的外侧面电性连接，可将导电柱塞131与第一沟道层61b电性连接在一起。
本实施例提供的三维存储器，其在衬底10的背面设置有贯穿其的第二通孔13，并在第二通孔13内设置有导电柱塞131，同时，在堆栈结构40a靠近衬底10的一侧设置有与第一沟道结构61的第一沟道层61b电性连接的半导体层26，半导体层26将导电柱塞131以及第一沟道层61b电性连接在一起并形成回路；可避免出现利用沟道孔作为刻蚀通道对沟道结构的底部进行正面刻蚀时，损伤位于第二沟道孔与第一沟道孔连接处的功能层的现象，进而提高三维存储器的存储功能的良率及可靠性。
在上述实施例的基础上，半导体层26内还设置有与其绝缘的最靠近衬底10的栅极层，以形成底部选择门，为便于描述本实施例，本实施例中最靠近衬底的栅极层称为第一栅极层25。示例性地，半导体层26包括第一表层243和第二表层244，其中，第一表层243位于第一栅极层25与衬底10之间，第二表层244与第一表层243相对。半导体层26与第一栅极层25之间设置有绝缘隔离层，且绝缘隔离层包括第一绝缘层246和第二绝缘层247；第一绝缘层246位于第一表层243与第一栅极层25之间，第二绝缘层247位于第二表层244与第一栅极层25之间。其中，半导体层26的制作材料包括但不限于多晶硅，第一绝缘层246和第二绝缘层247采用绝缘材料制作，绝缘材料包括但不限于氧化硅。
第一栅极层25设置在第一绝缘层246和第二绝缘层247之间，并且第一栅极层25与半导体层26绝缘，第一栅极层25的制作材料包括但不限于钨。可知，第一沟道结构61需穿过半导体层26、第一绝缘层246、第二绝缘层247以及第一栅极层25并延伸至衬底10的表面，位于开口处的第一绝缘层246和第二绝缘层247包裹第一栅极层25，以使第一栅极层25与半导体层26绝缘。
进一步的，在叠层结构40与衬底10之间形成半导体层26，以及在半导体层26内形成第一栅极层25的过程中，需要对设置在叠层结构40与衬底10之间形成容纳上述半导体层26的空腔。
为防止在形成容纳上述半导体层26的空腔过程中对部分叠层结构40造成损伤，本实施例在叠层结构40包括刻蚀阻挡层30，刻蚀阻挡层30位于第一栅极层25远离衬底10的一侧，并且第一栅极层25与刻蚀阻挡层30之间设置有第二表层244以及第二绝缘层247，以使第一栅极层25与刻蚀阻挡层30之间绝缘。
刻蚀阻挡层30的制作材料包括但不限于氧化铝，半导体层26与刻蚀阻挡层30之间设置有第二介电层23，第二介电层23可采用绝缘材料制作，其包括但不限于氧化硅制作；本实施例在半导体层26与刻蚀阻挡层30之间设置有第二介电层23，以使半导体层26与刻蚀阻挡层30之间保持绝缘。
如图39所示为本实施例三所涉及的三维存储器的制作方法的流程示意图；图40至图55为形成实施例三所涉及的三维存储器的各阶段示意图。
如图39所示，本发明实施例还提供了形成实施例三中所涉及的三维存储器的制作方法，其包括以下步骤：
步骤S100”：提供衬底10，例如，衬底10可以由单晶硅制作而成，用于保护和支撑后续形成的叠层结构。
步骤S200”：在衬底10上依次形成第一保护层20和刻蚀阻挡层30，此步骤实施过程与实施例一中的步骤S200相同，此处不再赘述。
待衬底10形成有第一保护层20及刻蚀阻挡层30后，实施步骤S300”：在衬底10上形成至少两个叠层结构，两个叠层结构分别为第一叠层结构41和形成在第一叠层结构41上的第二叠层结构42；以及形成贯穿整个叠层结构40的沟道孔50，步骤S300”实施过程与实施例一中步骤S300实施过程基本相同，对于两者相同部分步骤S300”不再赘述。
其中，步骤S300”实施过程与实施例一中步骤S300的区别在于，如图40所示：本实施例中形成在第一叠层结构41的第一沟道孔51延伸至衬底10的表面，即第一沟道孔51靠近衬底10的一端贯穿第一叠层结构41、刻蚀阻挡层30以及第一保护层20并延伸至衬底10的表面。
另外，如图41所示：本实施例在第一叠层结构41形成第二叠层结构42之前，第一沟道孔51内可沉积牺牲材料形成第一支撑层512，且在第一支撑层512与衬底10之间设置有第二支撑层513，第二支撑层513的制作材料包括但不限于钨，第一支撑层512的制作材料包括但不限于多晶硅。
本申请实施例中，在第一沟道孔51的底部设置有第二支撑层513，并在第二支撑层513上形成第一支撑层512；可防止第一支撑层512直接与衬底10上接触产生的应力损伤衬底10。相应的，如图42所示：待第二叠层结构42形成在第一叠层结构41上，并且第二叠层结构42形成有贯穿其的第二沟道孔52后，可分别对第一支撑层512及第二支撑层513进行刻蚀以重新形成第一沟道孔51。
在衬底10上形成贯穿各叠层结构40的沟道孔50后，实施步骤S400”：在沟道孔50内形成沟道结构60，此步骤形成的结构如图43所示。本实施例步骤400”的实施过程与实施例一中的步骤S400实施过程相同，不再赘述。需要说明的是：本实施例中形成在沟道孔50内的沟道结构60可延伸至衬底10的表面，即沟道结构60的底部与衬底10的表面贴合。
在一些实施例中，在形成沟道结构60之后，还包括：对各叠层结构40中的牺牲层替换成栅极层，并形成堆栈结构40a。例如，如图44所示，在叠层结构40上形成贯穿其的栅极缝隙43，并利用栅极缝隙43作为刻蚀通道及沉积通道，将叠层结构40中的牺牲层替换成栅极层，以形成堆栈结构40a，即将第一叠层结构41形成第一堆栈结构41a,第二叠层结构42形成第二堆栈结构42a。
进一步的，在衬底10上形成堆栈结构40a后，并在栅极缝隙43中填充绝缘材料以形成隔离结构44，其中隔离结构44的一端延伸至刻蚀阻挡层30，另一端延伸至第二堆栈结构42a远离衬底10的表面，此步骤形成的结构如图45所示。
在堆栈结构40a中形成隔离结构44之后，还包括：在第二堆栈结构42a远离第一堆栈结构41a的端部形成漏极44，漏极44与第二沟道层42b连接，此步骤形成的结构如图46所示。以及，在第二堆栈结构42a上形成漏极44后，还包括：可将外围电路80与第二沟道结构62远离衬底10的一端电性连接，此步骤形成的结构如图47所示。上述步骤可参阅实施例一中的步骤相同，此处不再赘述。
当第二沟道结构62通过互连结构70与外围电路80电性连接后，实施步骤S500”：衬底10上形成贯穿衬底10的第二通孔13，且第二通孔13与沟道结构60靠近衬底10的一端错位设置，此步骤形成的结构如图48所示。示例性地，衬底10包括第一掺杂阱14和第二掺杂阱15，相应的，第一掺杂阱14为P型掺杂区域，第二掺杂阱15为N型掺杂区域，且N型掺杂区域位于P型掺杂区域内；可对N型掺杂区域进行开口以形成第二通孔13。例如，可对位于衬底10两侧的N型掺杂区分别进行刻蚀以形成贯穿衬底10的第二通孔13。
在衬底10上形成贯穿衬底10的第二通孔13后，实施步骤S600”：在第一保护层30内形成半导体层26以及位于半导体层26内的第一栅极层25，且第一栅极层25与半导体层26绝缘。
示例性地，在位于刻蚀阻挡层30与衬底10之间的第一保护层20内形成第二空腔24，然后，利用形成的第二空腔24作为刻蚀通道，对与第二空腔24相对的第一功能层61a进行刻蚀，以在第一功能层61a与第二空腔24相对区域形成缺口，同时，第一沟道层61b曝露在缺口内；随之，在第二空腔24内形成半导体层26，半导体层26一侧与衬底10贴合，半导体层26靠近第一沟道结构61的部分形成第一延伸部，且第一延伸部与第一沟道层61b接触。
例如，在衬底10上形成贯穿其的第二通孔13后，在第一保护层20内形成第二空腔24，此步骤形成的结构如图49所示。示例性地，在衬底10上形成第二通孔13后，可在衬底10的背面以及第二通孔13的内壁沉积氧化硅以形成第二绝缘防护层248；待形成第二绝缘防护层248后；利用第二通孔13作为刻蚀通道对部分第一保护层20进行刻蚀去除以形成第二空腔24。例如，本实施例可对第一保护层20中的第一介电层21及替换层22进行刻蚀，以去除第一介电层21及替换层22并在第一保护层20内形成第二空腔24。
如图50所示，在第一保护层20内形成第二空腔24后，利用第二空腔24作为刻蚀通道，并对第一沟道结构61进行刻蚀，以使第一沟道结构61与第二空腔24相对的区域形成缺口，且部分第一沟道层61b曝露在缺口内。可理解的是，待部分第一沟道层61b曝露在缺口内之后，在第二空腔24内形成半导体层26之前，可去除位于衬底10背面以及第二通孔13内壁上的第二绝缘防护层248。
去除位于衬底10背面以及第二通孔13内壁上的第二绝缘防护层248后，可利用第二通孔13沉积多晶硅，以在第二空腔24内形成半导体层26；此步骤形成的结构如图51所示。示例性地，部分多晶硅形成在衬底10的背面上；部分多晶硅形成在第二空腔24的内表面上，即可在衬底10朝向叠层结构40的表面以及第二介电层23朝向衬底10的侧面上均沉积有多晶硅并形成半导体层26，且部分半导体层26延伸至缺口内与第一沟道层61b接触。可知，半导体层26的第一表层243与衬底10接触，半导体层26的第二表层244与第二介电层23贴合。
在第二空腔24内形成有半导体层26后，实施步骤S700”:在半导体层26内继续形成与其绝缘的第一栅极层25，第一栅极层25即为底部选择门，本实施例在半导体层26内形成与其绝缘的第一栅极层25具体包括以下步骤：
如图52所示：在第二空腔24内形成半导体层26后，可在第二空腔24内沉积绝缘材料以形成绝缘隔离层，此绝缘隔离层包括第一绝缘层246和第二绝缘层247，其中，第一绝缘层246与第一表层243贴合，第二绝缘层247与第二表层244贴合；形成绝缘隔离层的绝缘材料包括但不限于氧化硅；绝缘隔离层贴合设置在半导体层26的内表面上，以使后续形成在第二空腔24内的第一栅极层25与半导体层26绝缘。
如图53所示：在第二空腔24内形成绝缘隔离层后，在第二空腔24内沉积导电材料形成第一栅极层25，形成第一栅极层25的导电材料包括但不限于钨，即第一栅极层25为形成在绝缘隔离层内的钨层。
在一些实施例中，在第二空腔24内形成绝缘隔离层后，还包括以下步骤：如图54所示：在第二空腔24内形成有第一栅极层25后，可在第二空腔24位于第二通孔13处的位置填充绝缘材料形成第三隔离层249，另外，可根据第一栅极层25、半导体层26在靠近第二通孔13处的布置情况，也可对未填充有导电材料的剩余第二空腔24填充氧化硅形成第三隔离层249，且第三隔离层249远离第二介电层23的一侧可与第二通孔13朝向第一保护层20的一端平齐。
进一步的，在第二空腔24内填充氧化硅以形成第三隔离层249之前还包括：在第二空腔24内形成第一栅极层25和半导体层26后，对于第一栅极层25和半导体层26靠近第二通孔13的一端进行部分刻蚀，以使其的端部距离第二通孔13内的导电柱塞131具有一定距离，以使第一栅极层25、半导体层26与衬底10内的导电柱塞131保持绝缘。另外，位于衬底10的背面及位于第二通孔13的内壁还敷设有形成半导体层的多晶硅，在第二通孔13内形成导电柱塞131之前还需要对位于第二通孔13的内壁及衬底10的背面上的多晶硅层进行去除。
在第二空腔24内形成第三隔离层249后，实施步骤700”在衬底10上形成与半导体层26电性连接的导电柱塞131，此步骤形成的结构如图55所示。例如，可依次在衬底10的第二通孔13内依次形成欧姆接触层132及导电柱塞131。例如，可在第二通孔13的内壁上沉积氮化钛形成欧姆接触层132，在欧姆接触层132的内壁面沉积钨以形成导电柱塞131。本实施例在第二通孔13内形成导电柱塞131以及位于导电柱塞131与衬底10之间的欧姆接触层132，可降低导电柱塞131与衬底10之间的电阻。
在衬底10上形成导电柱塞131之后，还包括在衬底10的背侧形成导电垫，导电垫与导电柱塞131接触，此步骤形成的结构如图38所示。
本发明实施例提供的三维存储器的制作方法，其在最靠近衬底10的栅极层的位置形成半导体层26，并且半导体层26穿过最靠近衬底10的栅极层并与衬底10接触，同时在平行于衬底10的方向，半导体层26穿过功能层并与沟道层电性连接；从而沟道层通过半导体柱塞11与衬底10接触并形成电连接。本实施例采用在衬底10上形成与沟道层电性连接的半导体层26，无需采用正面刻蚀对沟道结构的底部进行刻蚀，以使沟道层暴露并与衬底10电连接在一起；可避免损伤位于第二沟道孔与第一沟道孔连接处的功能层，进而提高三维存储器的存储功能的良率及可靠性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (16)

1.一种三维存储器的制作方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底上形成堆栈结构；
在所述堆栈结构上形成贯穿其的沟道结构，所述沟道结构包括沟道层及包围所述沟道层的功能层；
在所述衬底的背面形成第一通孔，所述第一通孔与所述沟道结构相对设置；
以所述第一通孔为刻蚀通道，对所述沟道结构进行刻蚀，以使所述沟道层朝向所述衬底的一端凸出所述功能层；
在所述第一通孔内形成与所述沟道结构接触的半导体柱塞。
2.根据权利要求1所述的三维存储器的制作方法，其特征在于，在所述衬底上形成堆栈结构的步骤包括：
在所述衬底上交替堆叠形成多个绝缘层、多个替换层及刻蚀阻挡层，其中，最靠近所述衬底的替换层位于所述刻蚀阻挡层和所述衬底之间；
形成贯穿各所述绝缘层、各所述替换层以及所述刻蚀阻挡层的沟道孔，所述沟道孔延伸至所述衬底内；
在所述沟道孔内形成沟道结构；
形成栅极缝隙，所述栅极缝隙贯穿位于所述刻蚀阻挡层背离所述衬底一侧的各所述绝缘层及各所述替换层；
以所述栅极缝隙作为刻蚀通道，刻蚀去除位于所述刻蚀阻挡层背离所述衬底一侧的各所述替换层，形成第一空腔；
以所述栅极缝隙作为沉积通道，向所述第一空腔填充导电材料，形成栅极层；
在所述栅极缝隙内形成隔离结构，以将所述堆栈结构分隔成若干块。
3.根据权利要求2所述的三维存储器的制作方法，其特征在于，在所述沟道孔内形成沟道结构之前，还包括：
在所述沟道孔内形成牺牲层，且所述牺牲层背离所述衬底的一端位于所述沟道孔对应所述刻蚀阻挡层的区域内。
4.根据权利要求3所述的三维存储器的制作方法，其特征在于，在所述第一通孔内形成与所述沟道结构接触的半导体柱塞的步骤包括：
以所述第一通孔为刻蚀通道，刻蚀去除所述牺牲层和部分所述沟道结构，以使所述沟道层朝向所述衬底的一端凸出所述功能层；
在所述第一通孔内形成所述半导体柱塞，所述半导体柱塞穿过所述刻蚀阻挡层以及最靠近所述衬底的替换层，并覆盖所述沟道层朝向所述衬底的一端。
5.根据权利要求2所述的三维存储器的制作方法，其特征在于，在所述第一通孔内形成与所述沟道结构接触的半导体柱塞的步骤包括：
以所述第一通孔为刻蚀通道，刻蚀去除部分所述沟道结构，以使所述沟道层朝向所述衬底的一端凸出所述功能层；
在所述第一通孔内形成半导体柱塞，所述半导体柱塞覆盖所述沟道层朝向所述衬底的一端。
6.根据权利要求2所述的三维存储器的制作方法，其特征在于，在所述第一通孔内形成与所述沟道结构接触的半导体柱塞的步骤之后，还包括：
在所述衬底的背面形成第二通孔，所述第二通孔与所述隔离结构相对；
以所述第二通孔为刻蚀通道，刻蚀去除位于所述刻蚀阻挡层与所述衬底之间的替换层，形成第二空腔；
在所述第二空腔内形成最靠近所述衬底的栅极层。
7.根据权利要求6所述的三维存储器的制作方法，其特征在于，在所述第二空腔内形成最靠近所述衬底的栅极层的步骤包括：
在所述衬底的背面、所述第二通孔内以及所述第二空腔内形成介电膜层；
在位于所述第二空腔内的介电膜层内沉积钨，形成最靠近所述衬底的所述栅极层；
去除位于所述衬底的背面以及第二通孔内的介电膜层。
8.根据权利要求6所述的三维存储器的制作方法，其特征在于，在所述第二空腔内形成最靠近衬底的栅极层的步骤包括：
以所述第二空腔为刻蚀通道，对位于所述第二空腔内的所述沟道孔的功能层进行刻蚀，以使部分沟道层暴露在所述第二空腔内；
在所述衬底的背面、第二通孔内以及所述第二空腔内形成半导体层；
在位于所述第二空腔内的半导体层内沉积钨，形成最靠近所述衬底的所述栅极层；
去除位于所述衬底的背面以及第二通孔内的半导体层，形成位于所述第二空腔内的第一表层和第二表层；且所述第一表层与所述第二表层分别与所述沟道层接触。
9.根据权利要求7或8所述的三维存储器的制作方法，其特征在于，在所述第二空腔内形成最靠近所述衬底的栅极层的步骤之后，还包括：
在所述第二空腔位于所述第二通孔处填充绝缘材料形成第一隔离层，以使形成在所述第二空腔内的栅极层与所述衬底绝缘；
在所述第二通孔内形成导电柱塞，并且所述导电柱塞与所述衬底的接触区域形成欧姆接触层；
在所述衬底的背面形成导电部件。
10.根据权利要求9所述的三维存储器的制作方法，其特征在于，还包括：
在所述衬底内形成第一掺杂阱，所述半导体柱塞位于所述第一掺杂阱内；
在所述第一掺杂阱内形成第二掺杂阱，所述第一掺杂阱与所述第二掺杂阱的掺杂类型相反，且所述导电柱塞位于所述第二掺杂阱内。
11.一种三维存储器，其特征在于，包括：
衬底；
位于所述衬底上的堆栈结构，所述堆栈结构包括若干层交替排列的栅极层和绝缘层；
穿过所述堆栈结构的垂直结构，所述垂直结构包括堆叠的沟道结构和半导体柱塞，所述沟道结构包含沟道层及功能层，所述沟道层朝向所述衬底的一端凸出于所述功能层，且所述沟道层及所述功能层分别与所述半导体柱塞接触；
所述半导体柱塞至少穿过最靠近所述衬底的栅极层和衬底；或者，
所述沟道结构至少穿过最靠近所述衬底的栅极层。
12.根据权利要求11所述的三维存储器，其特征在于，位于所述衬底背面的导电部件，所述导电部件电连接所述半导体柱塞，所述半导体柱塞位于所述导电部件与所述沟道结构之间。
13.根据权利要求11所述的三维存储器，其特征在于，还包括：穿过所述堆栈结构的隔离结构，所述隔离结构沿设定方向延伸以将所述堆叠结构分隔为若干块。
14.根据权利要求13所述的三维存储器，其特征在于，还包括：位于所述衬底内的第一掺杂阱；
位于所述第一掺杂阱内的第二掺杂阱，所述第二掺杂阱位于第一掺杂阱内，所述第一掺杂阱与第二掺杂阱的掺杂类型相反；
所述隔离结构在垂直于所述衬底的方向的投影位于所述第二掺杂阱内。
15.根据权利要求14所述的三维存储器，其特征在于，还包括：穿过所述第二掺杂阱的导电柱塞。
16.根据权利要求15所述的三维存储器，其特征在于，所述导电柱塞与所述第二掺杂阱之间设置有欧姆接触层；
所述欧姆接触层位于所述导电柱塞的侧壁上，并与所述第二掺杂阱接触。
CN202111106900.0A 2020-07-09 2020-07-09 三维存储器的制作方法及三维存储器 Active CN113838863B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111106900.0A CN113838863B (zh) 2020-07-09 2020-07-09 三维存储器的制作方法及三维存储器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111106900.0A CN113838863B (zh) 2020-07-09 2020-07-09 三维存储器的制作方法及三维存储器
CN202010655141.2A CN111769121B (zh) 2020-07-09 2020-07-09 三维存储器的制作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202010655141.2A Division CN111769121B (zh) 2020-07-09 2020-07-09 三维存储器的制作方法

Publications (2)

Publication Number Publication Date
CN113838863A CN113838863A (zh) 2021-12-24
CN113838863B true CN113838863B (zh) 2023-09-05

Family

ID=72725816

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010655141.2A Active CN111769121B (zh) 2020-07-09 2020-07-09 三维存储器的制作方法
CN202111106900.0A Active CN113838863B (zh) 2020-07-09 2020-07-09 三维存储器的制作方法及三维存储器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010655141.2A Active CN111769121B (zh) 2020-07-09 2020-07-09 三维存储器的制作方法

Country Status (1)

Country Link
CN (2) CN111769121B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614846B (zh) * 2020-12-15 2021-12-03 长江存储科技有限责任公司 沟道孔的制作方法、存储器及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598085A (zh) * 2018-06-21 2018-09-28 长江存储科技有限责任公司 三维存储器及其制备方法、在凹陷结构上制作漏极的方法
WO2019042037A1 (en) * 2017-08-28 2019-03-07 Yangtze Memory Technologies Co., Ltd. THREE DIMENSIONAL MEMORY DEVICES AND METHODS OF MAKING SAME
CN109496355A (zh) * 2018-10-23 2019-03-19 长江存储科技有限责任公司 具有使用背面衬底减薄形成的半导体插塞的三维存储设备
CN109712977A (zh) * 2019-01-15 2019-05-03 长江存储科技有限责任公司 三维存储器件及其制备方法
WO2019200561A1 (en) * 2018-04-18 2019-10-24 Yangtze Memory Technologies Co., Ltd. Method for forming channel hole plug of three-dimensional memory device
WO2019232784A1 (en) * 2018-06-08 2019-12-12 Yangtze Memory Technologies Co., Ltd. Method for forming dual-deck channel hole structure of three-dimensional memory device
CN110676260A (zh) * 2019-12-03 2020-01-10 长江存储科技有限责任公司 一种三维存储器的形成方法及三维存储器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5430890B2 (ja) * 2008-07-25 2014-03-05 株式会社東芝 半導体記憶装置
KR20110001527A (ko) * 2009-06-30 2011-01-06 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자의 제조 방법
US20170040379A1 (en) * 2013-12-27 2017-02-09 Hitachi, Ltd. Semiconductor memory device and method for manufacturing same
US9911748B2 (en) * 2015-09-28 2018-03-06 Sandisk Technologies Llc Epitaxial source region for uniform threshold voltage of vertical transistors in 3D memory devices
KR102550588B1 (ko) * 2018-02-12 2023-07-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN111540746B (zh) * 2020-04-03 2021-04-06 长江存储科技有限责任公司 三维存储器结构及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019042037A1 (en) * 2017-08-28 2019-03-07 Yangtze Memory Technologies Co., Ltd. THREE DIMENSIONAL MEMORY DEVICES AND METHODS OF MAKING SAME
WO2019200561A1 (en) * 2018-04-18 2019-10-24 Yangtze Memory Technologies Co., Ltd. Method for forming channel hole plug of three-dimensional memory device
WO2019232784A1 (en) * 2018-06-08 2019-12-12 Yangtze Memory Technologies Co., Ltd. Method for forming dual-deck channel hole structure of three-dimensional memory device
CN108598085A (zh) * 2018-06-21 2018-09-28 长江存储科技有限责任公司 三维存储器及其制备方法、在凹陷结构上制作漏极的方法
CN109496355A (zh) * 2018-10-23 2019-03-19 长江存储科技有限责任公司 具有使用背面衬底减薄形成的半导体插塞的三维存储设备
CN109712977A (zh) * 2019-01-15 2019-05-03 长江存储科技有限责任公司 三维存储器件及其制备方法
CN110676260A (zh) * 2019-12-03 2020-01-10 长江存储科技有限责任公司 一种三维存储器的形成方法及三维存储器

Also Published As

Publication number Publication date
CN111769121B (zh) 2021-10-15
CN113838863A (zh) 2021-12-24
CN111769121A (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
JP3674564B2 (ja) 半導体装置およびその製造方法
US9202921B2 (en) Semiconductor device and method of making the same
KR101116359B1 (ko) 매립게이트를 구비한 반도체장치 및 그 제조 방법
US7138675B2 (en) Semiconductor devices having storage nodes
KR20160135935A (ko) 수직형 메모리 장치
KR20130039525A (ko) 다마신비트라인을 구비한 반도체장치 및 그 제조 방법
JP3671889B2 (ja) 半導体装置およびその製造方法
KR101851727B1 (ko) 반도체 소자 및 그 제조 방법
JP3671890B2 (ja) 半導体装置およびその製造方法
KR101604040B1 (ko) 반도체 메모리 소자의 제조 방법
KR100496259B1 (ko) 다마신 공정을 이용한 배선 및 그 형성 방법, 이를포함하는 반도체 소자 및 그 제조 방법
KR100335778B1 (ko) 반도체 소자 및 그 제조 방법
JP2001257325A (ja) 半導体記憶装置及びその製造方法
CN113838863B (zh) 三维存储器的制作方法及三维存储器
CN116075153B (zh) 半导体结构及其制备方法
JP4639524B2 (ja) 半導体装置の製造方法
CN111755456B (zh) 三维存储器的制作方法
CN111755458B (zh) 三维存储器
CN111640761B (zh) 三维存储器的制作方法
CN111755457A (zh) 三维存储器
KR20090012834A (ko) 반도체 소자 및 그 제조 방법
US6924225B2 (en) Method for producing an electrically conductive contact
KR20080017633A (ko) 반도체 소자 제조방법
US7109080B2 (en) Method of forming capacitor over bitline contact
WO2024108767A1 (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Xu Wei

Inventor after: Yang Xingmei

Inventor after: Wang Jianlu

Inventor after: Wu Jijun

Inventor after: Huang Pan

Inventor after: Zhou Wenbin

Inventor after: Huo Zongliang

Inventor before: Xu Wei

Inventor before: Yang Xingmei

Inventor before: Wang Jianlu

Inventor before: Wu Jijun

Inventor before: Huang Pan

Inventor before: Zhou Wenbin

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant