KR20110001527A - 수직채널형 비휘발성 메모리 소자의 제조 방법 - Google Patents

수직채널형 비휘발성 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR20110001527A
KR20110001527A KR1020090059093A KR20090059093A KR20110001527A KR 20110001527 A KR20110001527 A KR 20110001527A KR 1020090059093 A KR1020090059093 A KR 1020090059093A KR 20090059093 A KR20090059093 A KR 20090059093A KR 20110001527 A KR20110001527 A KR 20110001527A
Authority
KR
South Korea
Prior art keywords
memory cells
etch stop
layer
film
forming
Prior art date
Application number
KR1020090059093A
Other languages
English (en)
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090059093A priority Critical patent/KR20110001527A/ko
Publication of KR20110001527A publication Critical patent/KR20110001527A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 콘택홀 형성시 상부 메모리 셀이 과도식각되면서 인접 또는 하부층의 메모리 셀 사이에 발생하는 쇼트 현상을 방지할 수 있는 수직채널형 비휘발성 메모리 소자의 제조 방법을 제공하기 위한 것으로, 본 발명은기판 상에 계단형의 단차를 가지면서 적층된 복수의 메모리 셀을 형성하는 단계; 상기 복수의 메모리 셀을 관통하면서 상기 기판 및 복수의 메모리 셀에 연결되는 복수의 채널을 형성하는 단계; 상기 복수의 메모리 셀을 포함하는 기판 상에 단차를 따라 상기 복수의 메모리 셀에 대해 선택비를 갖는 식각정지막을 형성하는 단계; 상기 식각정지막 상에 절연막을 형성하는 단계; 상기 절연막을 식각하여 상기 복수의 각 메모리 셀에 연결하기 위한 콘택홀을 형성하는 단계; 상기 콘택홀 하부의 식각정지막을 식각하여 상기 복수의 메모리 셀을 오픈시키는 단계; 상기 콘택홀에 도전물질을 매립하여 콘택 플러그를 형성하는 단계를 포함하고, 상기 복수의 메모리 셀은 제1층간절연막에 의해 각각 절연되는 것을 포함하여, 단차를 갖는 콘택홀 형성시 상부 메모리 셀의 과도식각 방지 및 메모리 셀 간에 전기적인 쇼트를 방지할 수 있는 효과가 있다.
비휘발성, 메모리 셀, 식각선택비

Description

수직채널형 비휘발성 메모리 소자의 제조 방법{METHOD FOR FABRICATING VERTICAL CHANNEL TYPE NON-VOLATILE MEMORY DEVICE}
본 발명은 비휘발성 메모리 소자의 제조방법에 관한 것으로, 특히 수직채널형 비휘발성 메모리 소자의 제조 방법에 관한 것이다.
메모리 소자는 전원공급 차단시 데이터의 유지 여부에 따라 휘발성 메모리 소자와 비휘발성 메모리 소자로 나누어진다. 휘발성 메모리 소자는 전원공급 차단시 데이터가 소멸되는 메모리 소자로서, 디램 및 에스램이 이에 속한다. 비휘발성 메모리 소자는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 소자로서, 플래시 메모리 소자가 이에 속한다.
특히, 전하트랩형 비휘발성 메모리 소자는 기판 상에 형성된 터널절연막, 전하트랩막, 전하차단막 및 콘트롤 게이트 전극으로 이루어지며, 상기 전하트랩막 내의 깊은 준위 트랩 사이트(deep level trap site)에 전하를 트랩하여 데이터를 저장하게 된다.
그러나, 종래 기술에 따른 평판형 비휘발성 메모리 소자의 경우, 메모리 소자의 집적도 향상에 한계가 있다. 따라서, 최근에는 기판으로부터 수직으로 스트링을 배열하는 수직채널형 비휘발성 메모리 소자가 제안되고 있다. 여기서, 수직채널형 비휘발성 메모리 소자는 기판상에 하부 선택 트랜지스터, 복수의 메모리 셀 및 상부 선택 트랜지스터가 차례로 적층된 구조로, 기판으로부터 수직으로 배열되는 스트링을 통해 메모리 소자의 집적도를 향상시킬 수 있다.
이하, 도면을 참조하여 종래기술에 따른 수직채널형 비휘발성 메모리 소자 제조 방법을 살펴보도록 한다.
도 1a 및 도 1b는 종래기술에 따른 수직채널형 비휘발성 메모리 소자 제조방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시된 바와 같이, 기판(10)으로부터 수직으로 돌출된 복수의 채널(13)과 기판(10) 상에 계단형으로 단차를 가지면서 적층된 복수의 메모리 셀(12)을 형성한다. 이때, 각 메모리 셀(12)은 각 층간절연막(11)에 의해 분리되고, 채널(13)은 비트라인(14)과 연결된다.
도 1b에 도시된 바와 같이, 기판(10) 상에 절연막(15)을 매립하고, 절연막(15) 상에 마스크 패턴(16)을 형성 후, 절연막(15)을 식각하여 각 메모리 셀(12)의 일부를 오픈시키는 복수의 콘택홀(17)을 형성한다.
위와 같이, 종래 기술은 수직채널을 갖는 비휘발성 메모리 소자를 형성함으로써 집적도를 증가시킬 수 있다.
그러나, 종래 기술은 콘택홀(17) 형성시 단차에 의해 먼저 오픈된 상부의 메 모리 셀(12)이 과도 식각(손실, Punch Through)되어 하부층까지 오픈시키는 문제점(100)이 있다. 이후, 콘택홀에 도전물질을 매립하여 플러그를 형성하게 되면 인접한 또는 하부의 메모리 셀(12)과 전기적인 쇼트(Short)가 발생하는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 콘택홀 형성시 상부 메모리 셀이 과도식각되면서 인접 또는 하부층의 메모리 셀 사이에 발생하는 쇼트 현상을 방지할 수 있는 수직채널형 비휘발성 메모리 소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 수직 채널형 비휘발성 메모리 소자의 제조 방법은 기판 상에 계단형의 단차를 가지면서 적층된 복수의 메모리 셀을 형성하는 단계; 상기 복수의 메모리 셀을 관통하면서 상기 기판 및 복수의 메모리 셀에 연결되는 복수의 채널을 형성하는 단계; 상기 복수의 메모리 셀을 포함하는 기판 상에 단차를 따라 상기 복수의 메모리 셀에 대해 선택비를 갖는 식각정지막을 형성하는 단계; 상기 식각정지막 상에 절연막을 형성하는 단계; 상기 절연막을 식각하여 상기 복수의 각 메모리 셀에 연결하기 위한 콘택홀을 형성하는 단계; 상기 콘택홀 하부의 식각정지막을 식각하여 상기 복수의 메모리 셀을 오픈시키는 단계; 상기 콘택홀에 도전물질을 매립하여 콘택 플러그를 형성하는 단계를 포함하고, 상기 복수의 메모리 셀은 제1층간절연막에 의해 각각 절연되는 것을 특징으로 한다.
특히, 상기 복수의 메모리 셀은 폴리실리콘이고, 상기 절연막은 산화막이며, 상기 식각정지막은 상기 절연막에 대해 선택비를 갖는 물질로 형성하되, 절연물질 로 형성하고, 상기 식각정지막은 질화막 또는 실리콘산화질화막인 것을 특징으로 한다.
또한, 상기 식각정지막은 단차 피복성이 적어도 90％이상(90％∼100％)인 증착법으로 형성하되, 원자층증착법으로 형성하는 것을 특징으로 한다.
또한, 상기 제1층간절연막은 산화막인 것을 특징으로 한다.
또한, 상기 복수의 메모리 셀 상부에 상기 복수의 채널에 각각 연결되는 복수의 비트라인을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상술한 본 발명은 계단형의 단차를 갖는 복수의 메모리 셀 상에 단차를 따라 메모리 셀 및 절연막에 대해 선택비를 갖는 식각정지막을 형성함으로써, 깊이가 서로 다른 복수의 콘택홀 형성시 상부 메모리 셀이 과도식각되는 것을 방지하는 효과가 있다.
따라서, 메모리 셀 간에 전기적인 쇼트를 방지할 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 수직 채널형 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 소스 라인, 하부 선택트랜지스터 등 요구되는 하부구조물이 형성된 기판(20) 상에 계단형의 단차를 가지면서 적층된 복수의 메모리 셀(22)을 형성한다. 이때, 복수의 각 메모리 셀(22)은 각 제1층간절연막(21)에 의해 절연된다. 또한, 복수의 메모리 셀(22)을 수직으로 관통하면서 기판(20) 및 복수의 메모리 셀에 연결되는 복수의 채널(23)을 형성한다.
복수의 채널(23) 및 메모리 셀(22)을 형성하는 방법을 자세히 살펴보면 다음과 같다.
먼저, 기판(20) 상에 복수의 제1층간절연막(21) 및 게이트 전극용 도전막(22)을 번갈아 반복하여 적층한다. 게이트 전극용 도전막(22)은 폴리실리콘이고, 제1층간절연막(21)은 산화막일 수 있다.
이어서, 제1층간절연막(21) 및 게이트 전극용 도전막(22)을 식각하여 기판(20)을 노출시키는 복수의 채널용 콘택홀을 형성한다.
이어서, 콘택홀 내에 도전물질을 매립하여 기판(20)으로부터 돌출되어 게이트 전극용 도전막(22)에 연결되는 복수의 채널(23)을 형성한다. 채널을 형성하기 전에, 콘택홀의 측벽에 전하차단막, 전하트랩막 및 터널절연막을 형성할 수 있다. 여기서, 전하차단막은 전하가 전하트랩막을 통과하여 게이트 전극 방향으로 이동하는 것을 방지하는 역할을 하며, 전하트랩막은 깊은 준위 트랩 사이트에 전하를 트랩하고, 실질적인 데이터 저장소로서의 역할을 하게 된다. 또한, 터널절연막은 전하의 터널링에 따른 에너지 장벽막으로 사용된다.
이어서, 복수의 게이트 전극용 도전막(22) 및 제1층간절연막(21)을 식각하여 각각의 사이에 내재된 제1층간절연막(21)에 의해 절연되면서, 계단형의 단차를 갖는 복수의 메모리 셀(22)을 형성한다.
이어서, 복수의 채널(23)에 각각 연결되는 비트라인(24)을 형성한다.
도 2b에 도시된 바와 같이, 복수의 메모리 셀(22)을 포함하는 기판(20) 상에 단차를 따라 식각정지막(25)을 형성한다. 이때, 식각정지막(25)은 복수의 메모리 셀(22)에 대해 식각선택비를 갖도록 형성한다. 식각정지막(25)은 후속 콘택홀 형성시 단차에 의해 상부 메모리 셀(22)이 과도 식각되는 것을 방지하기 위한 것이므로, 메모리 셀(22) 및 후속 절연막과 식각선택비를 갖는 물질로 형성하는 것이 바람직하다. 또한, 복수의 메모리 셀(22)을 모두 연결하여 덮는 형태를 갖기 때문에 절연물질로 형성하는 것이 바람직하다. 특히, 메모리 셀(22)이 폴리실리콘이고, 후속 절연막이 산화막인 경우, 식각정지막(25)은 폴리실리콘과 산화막에 대해 선택비를 갖고, 절연물질인 질화막(SiN) 또는 실리콘산화질화막(SiON)으로 형성하는 것이 바람직하다.
또한, 계단형의 단차를 따라 균일한 두께로 형성하기 위해 식각정지막(25)은 원자층증착법(Atomic Layer Deposition) 등과 같이 단차 피복성(Step Coverage)이 적어도 90％ 이상인 증착법으로 형성하는 것이 바람직하다.
도 2c에 도시된 바와 같이, 식각정지막(25) 상에 절연막(26)을 형성한다. 절연막(26)은 메모리 셀(22) 및 비트라인(24)과 상부 금속배선 간의 층간절연을 위한 것으로, 설명의 편의에 따라 이하 절연막(26)을 '제2층간절연막(26)'이라고 한다. 제2층간절연막(26)은 복수의 메모리 셀(22) 및 비트라인(24)을 충분히 매립하는 두께로 형성하며, 산화막으로 형성할 수 있다.
이어서, 제2층간절연막(26) 상에 마스크 패턴(27)을 형성한다. 마스크 패턴(27)은 제2층간절연막(26) 상에 감광막을 코팅하고, 노광 및 현상으로 콘택홀 예정영역이 오픈되도록 패터닝한다.
이어서, 마스크 패턴(27)을 식각장벽으로 제2층간절연막(26)을 식각하여 복수의 각 메모리 셀의 일부를 오픈시키는 복수의 콘택홀(28)을 형성한다. 이때, 콘택홀(28)은 복수의 각 메모리 셀(22)을 상부 금속배선과 연결시키기 위한 것으로, 한번의 식각공정으로 복수의 콘택홀(28)을 형성한다. 식각이 진행됨에 따라, 단차에 의해 먼저 오픈된 상부의 메모리 셀(22)은 제2층간절연막(26) 및 메모리 셀(22)보다 식각선택비가 낮은 식각정지막(25)에서 식각이 정지되므로 과도식각 또는 손실되지 않는다.
따라서, 복수의 콘택홀(28) 형성이 완료되는 시점에서 복수의 메모리 셀(22) 상부의 식각정지막(25)이 오픈되며, 메모리 셀(22)은 식각정지막(25)에 의해 오픈되거나, 과도식각되지 않는다.
도 2d에 도시된 바와 같이, 콘택홀(28) 하부의 식각정지막(25)을 제거하여 메모리 셀(22)을 오픈시킨다. 식각정지막(25)은 단차를 따라 동일한 두께로 형성하였으므로, 메모리 셀(22)의 과도식각없이 식각이 가능하다.
따라서, 메모리 셀(22)의 일부를 오픈시키는 콘택홀(28A)이 형성된다.
도 2e에 도시된 바와 같이, 마스크 패턴(27)을 제거한다. 마스크 패턴(27)이 감광막인 경우, 건식식각으로 제거할 수 있으며, 건식식각은 산소 스트립 공정으로 진행할 수 있다.
이어서, 콘택홀(28A)에 도전물질을 매립하여 복수의 각 메모리 셀(22)에 연결되는 콘택 플러그(29)를 형성한다. 도 2c에서 콘택홀(28) 형성시 식각정지막(25)에 의해 메모리 셀(22)의 과도식각을 방지함으로써, 콘택 플러그(29) 형성시 메모리 셀 간의 전기적인 쇼트(Short) 역시 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 및 도 1b는 종래기술에 따른 수직채널형 비휘발성 메모리 소자 제조방법을 설명하기 위한 공정 단면도,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 수직 채널형 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
20 : 기판 21 : 제1층간절연막
22 : 메모리 셀 23 : 채널
24 : 비트라인 25 : 식각정지막
26 : 제2층간절연막 27 : 마스크 패턴
28 : 콘택홀 29 : 콘택 플러그

Claims (10)

  1. 기판 상에 계단형의 단차를 가지면서 적층된 복수의 메모리 셀을 형성하는 단계;
    상기 복수의 메모리 셀을 관통하면서 상기 기판 및 복수의 메모리 셀에 연결되는 채널을 형성하는 단계;
    상기 복수의 메모리 셀을 포함하는 기판 상에 단차를 따라 상기 복수의 메모리 셀에 대해 선택비를 갖는 식각정지막을 형성하는 단계;
    상기 식각정지막 상에 절연막을 형성하는 단계;
    상기 절연막을 식각하여 상기 복수의 각 메모리 셀에 연결하기 위한 콘택홀을 형성하는 단계;
    상기 콘택홀 하부의 식각정지막을 식각하여 상기 복수의 메모리 셀을 오픈시키는 단계; 및
    상기 콘택홀에 도전물질을 매립하여 콘택 플러그를 형성하는 단계
    를 포함하고, 상기 복수의 메모리 셀은 제1층간절연막에 의해 각각 절연되는 수직 채널형 비휘발성 메모리 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 복수의 메모리 셀은 폴리실리콘인 수직 채널형 비휘발성 메모리 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 절연막은 산화막인 수직 채널형 비휘발성 메모리 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 식각정지막은 상기 절연막에 대해 선택비를 갖는 물질로 형성하는 수직 채널형 비휘발성 메모리 소자의 제조 방법.
  5. 제4항에 있어서,
    상기 식각정지막은 절연물질로 형성하는 수직 채널형 비휘발성 메모리 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 식각정지막은 질화막 또는 실리콘산화질화막인 수직채널형 비휘발성 메모리 소자의 제조 방법.
  7. 제1항에 있어서,
    상기 식각정지막은,
    단차 피복성이 적어도 90％이상(90％∼100％)인 증착법으로 형성하는 수직 채널형 비휘발성 메모리 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 식각정지막은 원자층증착법으로 형성하는 수직 채널형 비휘발성 메모리 소자의 제조 방법.
  9. 제1항에 있어서,
    상기 제1층간절연막은 산화막인 수직 채널형 비휘발성 메모리 소자의 제조 방법.
  10. 제1항에 있어서,
    상기 복수의 메모리 셀 상부에 상기 복수의 채널에 각각 연결되는 복수의 비트라인을 형성하는 단계를 더 포함하는 수직 채널형 비휘발성 메모리 소자의 제조 방법.
KR1020090059093A 2009-06-30 2009-06-30 수직채널형 비휘발성 메모리 소자의 제조 방법 KR20110001527A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090059093A KR20110001527A (ko) 2009-06-30 2009-06-30 수직채널형 비휘발성 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090059093A KR20110001527A (ko) 2009-06-30 2009-06-30 수직채널형 비휘발성 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110001527A true KR20110001527A (ko) 2011-01-06

Family

ID=43610083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090059093A KR20110001527A (ko) 2009-06-30 2009-06-30 수직채널형 비휘발성 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20110001527A (ko)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140025798A (ko) * 2012-08-22 2014-03-05 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치
US8728889B2 (en) 2012-04-13 2014-05-20 Samsung Electronics Co., Ltd. Contact structure and manufacturing method thereof
CN104392997A (zh) * 2014-11-12 2015-03-04 清华大学 阶梯型垂直栅nand及其形成方法
KR20150051841A (ko) * 2013-11-05 2015-05-13 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US9087790B2 (en) 2012-10-16 2015-07-21 Samsung Electronics Co., Ltd. Method of fabricating three-dimensional semiconductor device and three-dimensional semiconductor device fabricated using the same
US9431414B2 (en) 2013-11-27 2016-08-30 Samsung Electronics Co., Ltd. Vertical memory devices and methods of manufacturing the same
US9543316B2 (en) 2014-08-07 2017-01-10 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
US9570393B2 (en) 2015-06-05 2017-02-14 SK Hynix Inc. Nonvolatile memory device and method for fabricating the same
US9620522B1 (en) 2015-10-01 2017-04-11 SK Hynix Inc. Method of manufacturing semiconductor device
KR20170079309A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9711603B2 (en) 2014-12-10 2017-07-18 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
US9818737B2 (en) 2015-02-02 2017-11-14 SK Hynix Inc. Semiconductor device and method of manufacturing the same
CN109729742A (zh) * 2016-09-29 2019-05-07 英特尔公司 用于3d堆叠器件的密度改善的倒置阶梯触点
CN111769121A (zh) * 2020-07-09 2020-10-13 长江存储科技有限责任公司 三维存储器的制作方法
CN113782542A (zh) * 2021-08-26 2021-12-10 长江存储科技有限责任公司 三维存储器及其制造方法
US11844215B2 (en) 2018-05-29 2023-12-12 Samsung Electronics Co., Ltd. Three-dimensional flash memory device supporting bulk erase operation and manufacturing method therefor

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8728889B2 (en) 2012-04-13 2014-05-20 Samsung Electronics Co., Ltd. Contact structure and manufacturing method thereof
US9230904B2 (en) 2012-08-22 2016-01-05 Samsung Electronics Co., Ltd. Methods of forming a stack of electrodes and three-dimensional semiconductor devices fabricated thereby
KR20140025798A (ko) * 2012-08-22 2014-03-05 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치
US9449870B2 (en) 2012-08-22 2016-09-20 Samsung Electronics Co., Ltd. Methods of forming a stack of electrodes and three-dimensional semiconductor devices fabricated thereby
US9087790B2 (en) 2012-10-16 2015-07-21 Samsung Electronics Co., Ltd. Method of fabricating three-dimensional semiconductor device and three-dimensional semiconductor device fabricated using the same
KR20150051841A (ko) * 2013-11-05 2015-05-13 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US9431414B2 (en) 2013-11-27 2016-08-30 Samsung Electronics Co., Ltd. Vertical memory devices and methods of manufacturing the same
US9543316B2 (en) 2014-08-07 2017-01-10 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
CN104392997A (zh) * 2014-11-12 2015-03-04 清华大学 阶梯型垂直栅nand及其形成方法
US10608091B2 (en) 2014-12-10 2020-03-31 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
US9711603B2 (en) 2014-12-10 2017-07-18 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
US10103236B2 (en) 2014-12-10 2018-10-16 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
US9818737B2 (en) 2015-02-02 2017-11-14 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US9570393B2 (en) 2015-06-05 2017-02-14 SK Hynix Inc. Nonvolatile memory device and method for fabricating the same
US9698049B2 (en) 2015-06-05 2017-07-04 SK Hynix Inc. Nonvolatile memory device and method for fabricating the same
US9620522B1 (en) 2015-10-01 2017-04-11 SK Hynix Inc. Method of manufacturing semiconductor device
KR20170079309A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
CN109729742A (zh) * 2016-09-29 2019-05-07 英特尔公司 用于3d堆叠器件的密度改善的倒置阶梯触点
CN109729742B (zh) * 2016-09-29 2023-08-04 英特尔公司 用于3d堆叠器件的密度改善的倒置阶梯触点
US11844215B2 (en) 2018-05-29 2023-12-12 Samsung Electronics Co., Ltd. Three-dimensional flash memory device supporting bulk erase operation and manufacturing method therefor
CN111769121A (zh) * 2020-07-09 2020-10-13 长江存储科技有限责任公司 三维存储器的制作方法
CN111769121B (zh) * 2020-07-09 2021-10-15 长江存储科技有限责任公司 三维存储器的制作方法
CN113782542A (zh) * 2021-08-26 2021-12-10 长江存储科技有限责任公司 三维存储器及其制造方法
CN113782542B (zh) * 2021-08-26 2024-02-27 长江存储科技有限责任公司 三维存储器及其制造方法

Similar Documents

Publication Publication Date Title
KR20110001527A (ko) 수직채널형 비휘발성 메모리 소자의 제조 방법
JP5823238B2 (ja) 不揮発性メモリ装置及びその製造方法
US9362301B2 (en) Method for fabricating pipe gate nonvolatile memory device
KR101096199B1 (ko) 수직채널형 비휘발성 메모리 소자 제조 방법
KR101091454B1 (ko) 반도체 기억 장치 및 그 제조 방법
US20120168858A1 (en) Non-volatile memory device and method of fabricating the same
KR20160143261A (ko) 비휘발성 메모리 소자 및 그의 제조 방법
KR20180012640A (ko) 수직형 메모리 소자 및 이의 제조방법
KR101949375B1 (ko) 비휘발성 메모리 장치의 제조 방법
KR20130077450A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20140022204A (ko) 비휘발성 메모리 장치의 제조 방법
KR20150116175A (ko) 소스라인 저항 감소를 위한 비휘발성 메모리 장치
KR101022666B1 (ko) 메모리 소자 및 그 제조 방법
US9905569B1 (en) Semiconductor device and method of manufacturing the same
US8637919B2 (en) Nonvolatile memory device
KR101942421B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20110121938A (ko) 수직 채널형 비휘발성 메모리 장치 제조방법
KR20110060752A (ko) 수직채널형 비휘발성 메모리 소자의 제조 방법
JP2013197482A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
KR20110120654A (ko) 비휘발성 메모리 장치 제조 방법
KR20080029534A (ko) 플래시 메모리 소자의 제조 방법
KR20130005432A (ko) 3차원 구조의 비휘발성 메모리 소자 제조 방법
KR100830591B1 (ko) 개구부들을 포함하는 반도체 소자의 형성 방법
KR100794085B1 (ko) 플래시 메모리 소자의 제조 방법
US20160240549A1 (en) Method For Manufacturing Semiconductor Device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid