CN104392997A - 阶梯型垂直栅nand及其形成方法 - Google Patents
阶梯型垂直栅nand及其形成方法 Download PDFInfo
- Publication number
- CN104392997A CN104392997A CN201410645124.5A CN201410645124A CN104392997A CN 104392997 A CN104392997 A CN 104392997A CN 201410645124 A CN201410645124 A CN 201410645124A CN 104392997 A CN104392997 A CN 104392997A
- Authority
- CN
- China
- Prior art keywords
- under control
- area under
- layer
- source
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提出一种阶梯型垂直栅NAND，具有存储密度更高，水平方向和竖直方向上的拓展性大等优点。其形成方法包括：提供衬底，形成底层隔离层，并交替沉积多层硅层和多层层间隔离层；刻蚀沟槽以形成多个条状堆叠结构，每个条状堆叠结构划分为存储管区、源端选择管区和位端选择管区；向条状堆叠结构的侧表面沉积氧化绝缘介质，然后将存储管区的氧化绝缘介质减薄；在存储管区的侧表面继续依次沉积氮化硅层和二氧化硅层；沉积栅极材料并进行刻蚀形成存储管栅极、源端选择管栅极和位端选择管栅极；在源端选择管区形成器件源端；在位端选择管区刻蚀台阶以使各个硅层露出；以及形成电极，完成电学连接。
Description
技术领域
本发明属于存储器制造技术领域，具体涉及一种阶梯型垂直栅NAND及其形成方法。
背景技术
基于平面结构的存储密度提高的成本也越来越高，于是产生了三维存储结构。BiCS结构和P_BiCS是现有的研究非常广泛的3D flash结构。BiCS结构的存储密度比较平面结构的存储单元有了很大提高，但是这种垂直沟道的结构在竖直方向的拓展性有局限性，且存储管的性能跟层数存在相关性，影响了其拓展潜力。因此，亟需开发出新的3D存储单元。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明目的在于提出一种存储密度更高，水平方向和竖直方向上的拓展性大的阶梯型垂直栅NAND及其形成方法。
根据本发明实施例的阶梯型垂直栅NAND的形成方法，可以包括以下步骤：S1.提供衬底并在所述衬底之上形成底层隔离层，然后在所述底层隔离层之上交替沉积多层硅层和多层层间隔离层；S2.在所述多层硅层和多层层间隔离层中刻蚀多个沟槽，以形成多个相互平行的、沿第一方向延伸的条状堆叠结构，每个所述条状堆叠结构在延伸方向上划分为位于中间的存储管区、以及位于所述存储管区两侧的源端选择管区和位端选择管区；S3.向所述条状堆叠结构的侧表面沉积氧化绝缘介质，然后将所述存储管区的氧化绝缘介质减薄，其中，所述存储管区的氧化绝缘介质层作为隧穿氧化层，所述源端选择管区和位端选择管区的氧化绝缘介质层作为栅介质层；S4.在所述存储管区的侧表面继续依次沉积氮化硅层和二氧化硅层以形成电荷俘获复合层；S5.沉积栅极材料并进行刻蚀，以在所述存储管区形成鳍形的存储管栅极、在所述源端选择管区形成鳍形的源端选择管栅极、在所述位端选择管区形成柱形的位端选择管栅极；S6.在所述源端选择管区形成器件源端；S7.在所述位端选择管区刻蚀台阶以使各个硅层露出；以及S8.形成电极，完成电学连接。
综上所述，本发明实施例的阶梯型垂直栅NAND的形成方法工艺步骤少，工艺精度要求较低，存储密度更高，水平方向和竖直方向上的拓展性大，且存储管的性能与竖直方向上硅的层数相关性小。
此外，本发明还提出一种通过上述方法得到的阶梯型垂直栅NAND。
附图说明
图1是本发明实施例的阶梯型垂直栅NAND的形成方法的流程图；
图2a是完成步骤S1后的器件的立体结构示意图；图2b为图2a所示器件的俯视图；图2c为图2a所示器件的正视图；图2d为图2a所示器件的侧视图。
图3a是完成步骤S2后的器件的立体结构示意图；图3b为图3a所示器件的俯视图；图3c为图3a所示器件的正视图；图3d为图3a所示器件的侧视图。
图4a是完成步骤S3后的器件的立体结构示意图；图4b为图4a所示器件的俯视图；图4c为图4a所示器件的正视图；图4d为图4a所示器件的侧视图。
图5a是完成步骤S4后的器件的立体结构示意图；图5b为图5a所示器件的俯视图；图5c为图5a所示器件的正视图；图5d为图5a所示器件的侧视图。
图6a是完成步骤S5后的器件的立体结构示意图；图6b为图6a所示器件的俯视图；图6c为图6a所示器件的正视图；图6d为图6a所示器件的侧视图。
图7a是完成步骤S6后的器件的立体结构示意图；图7b为图7a所示器件的俯视图；图7c为图7a所示器件的正视图；图7d为图7a所示器件的侧视图。
图8a是完成步骤S7后的器件的立体结构示意图；图8b为图8a所示器件的俯视图；图8c为图8a所示器件的正视图；图8d为图8a所示器件的侧视图。
图9a是完成步骤S8后的器件的立体结构示意图；图9b为图9a所示器件的俯视图；图9c为图9a所示器件的正视图；图9d为图9a所示器件的侧视图。
图10a是本发明实施例的阶梯型垂直栅NAND中的一个单元的结构示意图；图10b是图10a所示结构的等效电路图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
如图1所示，本发明实施例的阶梯型垂直栅NAND的形成方法，可以包括以下步骤S1至步骤S8：
S1.提供衬底并在衬底之上形成底层隔离层，然后在底层隔离层之上交替沉积多层硅层和多层层间隔离层。
具体地，如图2a至图2d所示,可以在Si材料的衬底100之上形成SiO2材料的底层隔离层101,然后在底层隔离层101之上交替沉积四层Si材料的硅层200和四层SiO2材料的层间隔离层201。需要说明的是，硅层200和层间隔离层201的数目越多，NAND的存储容量越大。图2a中层数设置为四层仅是示例，而非本发明的限制。
S2.在多层硅层和多层层间隔离层中刻蚀多个沟槽，以形成多个相互平行的、沿第一方向延伸的条状堆叠结构，每个条状堆叠结构在延伸方向上划分为位于中间的存储管区、以及位于存储管区两侧的源端选择管区和位端选择管区。
具体地，如图3a至图3d所示,在多层硅层200和多层层间隔离层201中刻蚀多个沟槽，以形成多个相互平行的、沿第一方向延伸的条状堆叠结构20。每个条状堆叠结构20在延伸方向上划分为位于中间的存储管区、以及位于存储管区两侧的源端选择管区和位端选择管区。
S3.向条状堆叠结构的侧表面沉积氧化绝缘介质，然后将存储管区的氧化绝缘介质减薄，其中，存储管区的氧化绝缘介质层作为隧穿氧化层，源端选择管区和位端选择管区的氧化绝缘介质层作为栅介质层。
具体地，如图4a至图4d所示,向条状堆叠结构20的侧表面沉积SiO2等材料的氧化绝缘介质30，然后将存储管区位置的的氧化绝缘介质30减薄。其中，存储管区位置的氧化绝缘介质层30作为隧穿氧化层，源端选择管区和位端选择管区的氧化绝缘介质层30作为栅介质层。
S4.在存储管区的侧表面继续依次沉积氮化硅层和二氧化硅层以形成电荷俘获复合层。
具体地，如图5a至图5d所示,在存储管区的侧表面继续依次沉积氮化硅层31和二氧化硅层32以形成电荷俘获复合层。此时，相当于在条状堆叠结构20的存储管区域的两侧形成了SONOS(Silicon-Oxide-Nitride-Oxide-Silicon，硅-氧化物-氮化物-氧化物-硅)结构。
S5.沉积栅极材料并进行刻蚀，以在存储管区形成多个存储管栅极、在源端选择管区形成一个源端选择管栅极、在位端选择管区形成多个位端选择管栅极。
具体地，如图6a至图6d所示,沉积栅极材料，栅极材料可以为掺杂的多晶硅、钨、镍等或者钨镍合金，并进行刻蚀。最终在存储管区形成多个存储管栅极41、在源端选择管区形成一个源端选择管栅极42、在位端选择管区形成多个位端选择管栅极43。其中，存储管栅极41和源端选择管栅极42为鳍形，鳍延伸方向与第一方向垂直。其中，位端选择管栅极43为柱形。
S6.在源端选择管区形成器件源端。
具体地，如图7a至图7d所示,在源端选择管区形成器件源端50。
S7.在位端选择管区刻蚀台阶以使各个硅层露出。
具体地，如图8a至图8d所示,在位端选择管区刻蚀台阶以使各个硅层200露出。
S8.形成电极，完成电学连接。
具体地，如图9a至图9d所示,形成与存储管栅极41相连的存储管栅极电极61，形成与源端选择管栅极42相连的源端选择管栅极电极62，形成与器件源端50相连的源端电极63，形成与位端选择管栅极43相连的位端选择管栅极电极64，以及形成与台阶处露出的多个硅层200相连的台阶引出电极65。
至此，完成了阶梯型垂直栅NAND。该阶梯型垂直栅NAND中，可以将器件视作由若干个图10a所示的单元组成的，而图10b是图10a的等效电路图。由图10a至图10b可知，为了减少布线的复杂性，每一层的位线是相连的。当需要对某一层的一个存储管进行编程时，首先在这一层的位端和源端形成一个电压差，同时源端和位端的选择管栅极加上高电压使选择管导通，如此则在选中的那一nand串形成沟道，产生热电子进行隧穿编程，当位端选择管栅极施加低电压时，则该nand串不被选通，具体的每一个nand串的操作方法跟平面nand flash相同。
综上所述，本发明实施例的阶梯型垂直栅NAND的形成方法工艺步骤少，工艺精度要求较低，存储密度更高，水平方向和竖直方向上的拓展性大，且存储管的性能与竖直方向上硅的层数相关性小。
此外，本发明还提出一种通过上述方法得到的阶梯型垂直栅NAND，该阶梯型垂直栅NAND是通过上述方法制得的。基于类似的理由，该阶梯型垂直栅NAND也具有存储密度更高，水平方向和竖直方向上的拓展性大等优点。
本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (2)
1.一种阶梯型垂直栅NAND的形成方法，其特征在于，包括：
S1.提供衬底并在所述衬底之上形成底层隔离层，然后在所述底层隔离层之上交替沉积多层硅层和多层层间隔离层；
S2.在所述多层硅层和多层层间隔离层中刻蚀多个沟槽，以形成多个相互平行的、沿第一方向延伸的条状堆叠结构，每个所述条状堆叠结构在延伸方向上划分为位于中间的存储管区、以及位于所述存储管区两侧的源端选择管区和位端选择管区；
S3.向所述条状堆叠结构的侧表面沉积氧化绝缘介质，然后将所述存储管区的氧化绝缘介质减薄，其中，所述存储管区的氧化绝缘介质层作为隧穿氧化层，所述源端选择管区和位端选择管区的氧化绝缘介质层作为栅介质层；
S4.在所述存储管区的侧表面继续依次沉积氮化硅层和二氧化硅层以形成电荷俘获复合层；
S5.沉积栅极材料并进行刻蚀，以在所述存储管区形成鳍形的存储管栅极、在所述源端选择管区形成鳍形的源端选择管栅极、在所述位端选择管区形成柱形的位端选择管栅极；
S6.在所述源端选择管区形成器件源端；
S7.在所述位端选择管区刻蚀台阶以使各个硅层露出；以及
S8.形成电极，完成电学连接。
2.一种阶梯型垂直栅NAND，其特征在于，通过权利要求1所述的方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410645124.5A CN104392997B (zh) | 2014-11-12 | 2014-11-12 | 阶梯型垂直栅nand及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410645124.5A CN104392997B (zh) | 2014-11-12 | 2014-11-12 | 阶梯型垂直栅nand及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104392997A true CN104392997A (zh) | 2015-03-04 |
| CN104392997B CN104392997B (zh) | 2017-05-31 |
Family
ID=52610872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410645124.5A Active CN104392997B (zh) | 2014-11-12 | 2014-11-12 | 阶梯型垂直栅nand及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104392997B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105529332A (zh) * | 2016-01-12 | 2016-04-27 | 清华大学 | 一种解码型垂直栅3d nand及其形成方法 |
| CN108231785A (zh) * | 2016-12-22 | 2018-06-29 | 三星电子株式会社 | 垂直半导体器件 |
| CN112635488A (zh) * | 2019-09-29 | 2021-04-09 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960527B2 (en) * | 2002-09-11 | 2005-11-01 | Samsung Electronics Co., Ltd. | Method for fabricating non-volatile memory device having sidewall gate structure and SONOS cell structure |
| CN101197327A (zh) * | 2006-12-04 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | Sonos快闪存储器的制作方法 |
| KR20110001527A (ko) * | 2009-06-30 | 2011-01-06 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자의 제조 방법 |
| CN103258824A (zh) * | 2012-02-20 | 2013-08-21 | 中芯国际集成电路制造(上海)有限公司 | 闪存的存储单元及形成方法 |
-
2014
- 2014-11-12 CN CN201410645124.5A patent/CN104392997B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960527B2 (en) * | 2002-09-11 | 2005-11-01 | Samsung Electronics Co., Ltd. | Method for fabricating non-volatile memory device having sidewall gate structure and SONOS cell structure |
| CN101197327A (zh) * | 2006-12-04 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | Sonos快闪存储器的制作方法 |
| KR20110001527A (ko) * | 2009-06-30 | 2011-01-06 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자의 제조 방법 |
| CN103258824A (zh) * | 2012-02-20 | 2013-08-21 | 中芯国际集成电路制造(上海)有限公司 | 闪存的存储单元及形成方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105529332A (zh) * | 2016-01-12 | 2016-04-27 | 清华大学 | 一种解码型垂直栅3d nand及其形成方法 |
| CN105529332B (zh) * | 2016-01-12 | 2018-12-11 | 清华大学 | 一种解码型垂直栅3d nand及其形成方法 |
| CN108231785A (zh) * | 2016-12-22 | 2018-06-29 | 三星电子株式会社 | 垂直半导体器件 |
| CN108231785B (zh) * | 2016-12-22 | 2023-02-07 | 三星电子株式会社 | 垂直半导体器件 |
| CN112635488A (zh) * | 2019-09-29 | 2021-04-09 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
| CN112635488B (zh) * | 2019-09-29 | 2024-05-24 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104392997B (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102544019B (zh) | 非易失性存储器件及其制造方法 | |
| CN106876397B (zh) | 三维存储器及其形成方法 | |
| KR102333021B1 (ko) | 반도체 장치 | |
| CN102683291B (zh) | 制造3d非易失性存储器件的方法 | |
| CN107680972B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN110176461A (zh) | 3d nand存储器及其形成方法 | |
| CN109920792B (zh) | 一种3d nand存储器件的制造方法 | |
| US8470671B1 (en) | Method of manufacturing a 3-D vertical memory | |
| US10985173B2 (en) | Non-volatile storage device and method of manufacturing the same | |
| CN110364536A (zh) | 三维存储器的制造方法以及三维存储器 | |
| KR20120066331A (ko) | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| US8829597B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| CN109712987A (zh) | 3d存储器件的制造方法及3d存储器件 | |
| CN103904035A (zh) | Tcat结构及其形成方法 | |
| CN104347638A (zh) | 非易失性存储装置 | |
| CN110299366B (zh) | 三维存储器及其形成方法 | |
| CN110211964A (zh) | 3d nand存储器及其形成方法 | |
| CN111668228B (zh) | 3d nand存储器及其形成方法 | |
| CN104392997A (zh) | 阶梯型垂直栅nand及其形成方法 | |
| US9530786B2 (en) | Memory device and method for fabricating the same | |
| CN103904083A (zh) | W形垂直沟道3dnand闪存及其形成方法 | |
| CN208208759U (zh) | 三维存储器 | |
| CN105742250A (zh) | 存储结构及其制备方法 | |
| CN109411481A (zh) | 一种半导体器件及其制造方法 | |
| CN108933145B (zh) | 三维存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| CB03 | Change of inventor or designer information |
Inventor after: Deng Ning Inventor after: Wu Huaqiang Inventor after: Feng Wei Inventor after: Qian He Inventor after: Shu Qingming Inventor after: Zhu Yiming Inventor before: Deng Ning Inventor before: Wu Huaqiang Inventor before: Feng Wei Inventor before: Qian He |
|
| COR | Change of bibliographic data | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160331 Address after: 100084 Haidian District 100084-82 mailbox Beijing Applicant after: TSINGHUA University Applicant after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Address before: 100084 Haidian District 100084-82 mailbox Beijing Applicant before: Tsinghua University |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100084-82 box 100084, Beijing, Haidian District Patentee after: TSINGHUA University Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100084-82 box 100084, Beijing, Haidian District Patentee before: TSINGHUA University Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |