CN108231785A - 垂直半导体器件 - Google Patents

垂直半导体器件 Download PDF

Info

Publication number
CN108231785A
CN108231785A CN201711390198.9A CN201711390198A CN108231785A CN 108231785 A CN108231785 A CN 108231785A CN 201711390198 A CN201711390198 A CN 201711390198A CN 108231785 A CN108231785 A CN 108231785A
Authority
CN
China
Prior art keywords
conductive line
mat structure
mat
pad
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711390198.9A
Other languages
English (en)
Other versions
CN108231785B (zh
Inventor
金光洙
张台锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108231785A publication Critical patent/CN108231785A/zh
Application granted granted Critical
Publication of CN108231785B publication Critical patent/CN108231785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种垂直半导体器件包括奇数单元块和偶数单元块、以及奇数块垫结构和偶数块垫结构。奇数单元块的每个包括包含在第一方向上交替堆叠的导电线和绝缘层的第一导电线结构。偶数单元块的每个包括具有与第一导电线结构基本相同的形状的第二导电线结构。奇数块垫结构连接到第一导电线结构的第一边缘部分。偶数块垫结构连接到第二导电线结构的与第一边缘部分相反的第二边缘部分。奇数单元块和偶数单元块的每个在第三方向上具有第一宽度。奇数块垫结构和偶数块垫结构的每个形成在衬底的具有在第三方向上大于第一宽度的第二宽度的区域上。

Description

垂直半导体器件
技术领域
本发明构思涉及垂直半导体器件，更具体地，涉及垂直NAND闪速存储器件。
背景技术
正在开发具有垂直地堆叠在衬底的上表面上的存储单元的垂直半导体器件。存储单元可以包括多个垂直堆叠的导电线。导电线的每个的边缘部分可以是垫区域，并且布线结构可以连接到垫区域。随着垂直堆叠的存储单元的数量增加，用于形成垫区域的水平面积会增大。
发明内容
根据本发明构思的一示例性实施方式，一种垂直半导体器件包括多个奇数单元块，每个奇数单元块包括在衬底上的多个第一导电线结构，其中所述多个第一导电线结构的每个包括在基本上垂直于衬底的上表面的第一方向上交替地堆叠并且在基本上平行于衬底的上表面的第二方向上延伸的导电线和绝缘层。垂直半导体器件还包括多个偶数单元块，每个偶数单元块包括在奇数单元块之间的衬底上的多个第二导电线结构，其中所述多个第二导电线结构的每个具有与所述多个第一导电线结构的每个的形状基本相同的形状，并且在第二方向上延伸。垂直半导体器件另外还包括在衬底上连接到第一导电线结构的第一边缘部分的奇数块垫结构、以及在衬底上连接到第二导电线结构的第二边缘部分的偶数块垫结构。第二边缘部分在第二方向上分别与第一边缘部分相反。所述多个奇数单元块的每个和所述多个偶数单元块的每个在第三方向上具有第一宽度。第三方向基本上平行于衬底的上表面并且基本上垂直于第二方向，并且奇数块垫结构和偶数块垫结构的每个形成在衬底的具有在第三方向上大于第一宽度的第二宽度的区域上。
根据本发明构思的一示例性实施方式，一种垂直半导体器件包括多个奇数单元块，每个奇数单元块包括在衬底上的多个第一导电线结构，其中所述多个第一导电线结构的每个包括在基本上垂直于衬底的上表面的第一方向上交替地堆叠并且在基本上平行于衬底的上表面的第二方向上延伸的导电线和绝缘层。垂直半导体器件还包括多个偶数单元块，每个偶数单元块包括在奇数单元块之间的衬底上的多个第二导电线结构，其中所述多个第二导电线结构的每个具有与所述多个第一导电线结构的每个的形状基本相同的形状并且在第二方向上延伸。垂直半导体器件另外还包括：奇数块垫结构，其与第一导电线结构和第二导电线结构对准，其中奇数块垫结构连接到第一导电线结构的第一边缘部分，并且与第二导电线结构的第一边缘部分间隔开；以及偶数块垫结构，其与第一导电线结构和第二导电线结构对准。偶数块垫结构连接到第二导电线结构的第二边缘部分并且与第一导电线结构的第二边缘部分间隔开。
根据本发明构思的一示例性实施方式，一种垂直半导体器件包括多个第一单元块，每个第一单元块包括在衬底上的多个第一导电线结构，其中第一导电线结构的每个在第二方向上延伸并包括在基本上垂直于第二方向的第一方向上交替堆叠的导电线和绝缘层。垂直半导体器件还包括多个第二单元块，每个第二单元块包括在第一单元块之间的衬底上的多个第二导电线结构，其中第二导电线结构的每个包括在第一方向上交替堆叠的导电线和绝缘层。垂直半导体器件另外还包括第一块垫结构，其在基本上垂直于第二方向的第三方向上延伸，并且包括彼此连接且连接到第一导电线结构的第一垫图案结构、第二垫图案结构、第三垫图案结构和第四垫图案结构，其中第一导电线结构和第一块垫结构具有“L”形状。垂直半导体器件另外还包括第二块垫结构，其在第三方向上延伸并且包括彼此连接且连接到第二导电线结构的第五垫图案结构、第六垫图案结构、第七垫图案结构和第八垫图案结构，其中第二块垫结构与第一块垫结构相对，并且第二导电线结构和第二块垫结构具有“L”形状。
附图说明
通过参照附图详细描述本发明构思的示例性实施方式，本发明构思的以上及另外的特征将变得更加明显，附图中：
图1、2和3是示出根据本发明构思的一示例性实施方式的垂直半导体器件的俯视图和透视图；
图4和5示出根据本发明构思的一示例性实施方式的垂直半导体器件中的奇数块垫结构的层级(level)的布置；
图6是示出根据本发明构思的一示例性实施方式的垂直半导体器件的俯视图；
图7是示出根据本发明构思的一示例性实施方式的垂直半导体器件的俯视图；
图8、9、10、11、12、13和14是示出根据本发明构思的一示例性实施方式制造垂直半导体器件的方法的阶段的俯视图和剖视图；
图15和16是示出根据本发明构思的一示例性实施方式的垂直半导体器件的俯视图和透视图；以及
图17和18是示出根据本发明构思的一示例性实施方式的垂直半导体器件的俯视图和透视图。
具体实施方式
图1至3是示出根据本发明构思的一示例性实施方式的垂直半导体器件的俯视图和透视图。
图1是垂直半导体器件的俯视图。图2是示出垂直半导体器件中的垫结构的一部分的透视图。图3是示出垂直半导体器件中的垫结构与布线结构之间的电连接的透视图。
参照图1、2和3，衬底100可以包括第一区域R1和第二区域R2。第一区域R1可以是其上可三维布置存储单元的单元区域，第二区域R2可以是其上可形成多个垫的垫区域。在本发明构思的一示例性实施方式中，第二区域R2可以位于第一区域R1在第二方向上的相反侧处。存储单元可以包括导电线结构120，导电线结构120可以形成在第一区域R1上。垫结构134和144可以分别形成在第二区域R2上。垫结构134和144可以将导电线结构120中包括的导电线50与布线170连接。
衬底100可以是例如硅衬底、锗衬底或硅-锗衬底的半导体衬底。
第一区域R1上的导电线结构120可以包括在基本上垂直于衬底100的上表面的第一方向上交替地且重复地堆叠的导电线50和绝缘层16。例如，第一方向基本上垂直于第二方向。因此，导电线50可以通过绝缘层16在第一方向上彼此间隔开。导电线结构120可以在第二方向上从第一区域R1的一侧朝着第二区域R2延伸到第一区域R1的相反侧。在本发明构思的一示例性实施方式中，多个导电线结构120可以在基本上垂直于第二方向的第三方向上彼此间隔开。
在第三方向上彼此相邻的导电线结构120中的至少两个可以形成一个单元块。因此，例如，第一单元块、第二单元块、……至第n单元块可以布置在第三方向上。在本发明构思的一示例性实施方式中，每个单元块可以包括设置在第三方向上的两个导电线结构120。
在下文中，奇数单元块中包括的两个导电线结构120可以被称为第一导电线结构120a和第二导电线结构120b。偶数单元块中包括的两个导电线结构120可以被称为第三导电线结构120c和第四导电线结构120d。
导电线50可以用作地选择线(GSL)、串选择线(SSL)、或在GSL与SSL之间的字线。
导电线50可以包括金属。在本发明构思的一示例性实施方式中，导电线50可以包括金属图案和屏障图案。金属图案可以包括例如钨(W)、铜(Cu)、钴(Co)、铝(Al)等，屏障图案可以包括例如钛(Ti)、钛氮化物、钽(Ta)、钽氮化物等。在本发明构思的一示例性实施方式中，导电线50可以包括例如多晶硅。
垫结构134和144可以分别邻近于第一区域R1中的导电线结构120的彼此相反的边缘部分。在本发明构思的一示例性实施方式中，垫结构134和144可以各自指奇数块垫结构134和偶数块垫结构144。奇数块垫结构134可以与奇数单元块中包括的第一导电线结构120a和第二导电线结构120b连接。偶数块垫结构144可以与偶数单元块中包括的第三导电线结构120c和第四导电线结构120d连接。
垫结构134和144的每个可以包括交替地且重复地堆叠的导电图案50a和绝缘层16。导电图案50a和导电线结构120中的导电线50可以是单个结构。导电图案50a和导电线50可以包括基本相同的材料。垫结构134和144中包括的绝缘层16以及导电线结构120中包括的绝缘层16可以是单个结构，其可以包括基本相同的材料。
垫结构134和144的每个的边缘部分可以具有类似于阶梯形状的形状。在垫结构134和144的边缘部分中，导电图案50a的上表面可以分别用作接触接触插塞的垫。在本发明构思的一示例性实施方式中，垫结构134和144的每个中的垫的数量可以与顺序地堆叠在第一区域R1中的导电线50的数量基本相同。
在下文中，将描述奇数块垫结构134。
奇数块垫结构134可以包括第一垫图案结构130a、第二垫图案结构130b、第三垫图案结构130c和第四垫图案结构130d。第一垫图案结构130a、第二垫图案结构130b、第三垫图案结构130c和第四垫图案结构130d可以与第一导电线结构120a和第二导电线结构120b的第一边缘部分连接，第一边缘部分可以例如设置在第一导电线结构120a和第二导电线结构120b的左侧。然而，本发明构思不限于此。例如，第一导电线结构120a和第二导电线结构120b的第一边缘部分可以设置在第一导电线结构120a和第二导电线结构120b的右侧。此外，奇数块垫结构134可以包括将第一垫图案结构130a、第二垫图案结构130b、第三垫图案结构130c和第四垫图案结构130d中的相邻垫图案结构彼此连接的连接结构132a、132b和132c。
第一垫图案结构130a和第二垫图案结构130b可以远离第一导电线结构120a和第二导电线结构120b的第一边缘部分延伸到第二区域R2。换言之，第一导电线结构120a与第一垫图案结构130a可以是单个结构，因此第一导电线结构120a和第一垫图案结构130a可以彼此连接。
第二导电线结构120b和第二垫图案结构130b可以是单个结构，因此第二导电线结构120b和第二垫图案结构130b可以彼此连接。
第三垫图案结构130c和第四垫图案结构130d可以与邻近于第二导电线结构120b的第三导电线结构120c和第四导电线结构120d的第一边缘部分间隔开。第三垫图案结构130c和第四垫图案结构130d中包括的导电图案50a可以与第三导电线结构120c和第四导电线结构120d中包括的导电线50相对。例如，第三垫图案结构130c和第四垫图案结构130d中包括的导电图案50a可以与第三导电线结构120c和第四导电线结构120d中包括的导电线50分离。
在本发明构思的一示例性实施方式中，第一垫图案结构130a、第二垫图案结构130b、第三垫图案结构130c和第四垫图案结构130d可以在第三方向上顺序地设置。在图1的俯视图中，第一垫图案结构130a和第二垫图案结构130b可以设置在下部，第三垫图案结构130c和第四垫图案结构130d可以设置在上部。
第一连接结构132a可以形成在第一垫图案结构130a与第二垫图案结构130b之间。第二连接结构132b可以形成在第二垫图案结构130b与第三垫图案结构130c之间。第三连接结构132c可以形成在第三垫图案结构130c与第四垫图案结构130d之间。
设置在第一垫图案结构130a和第二垫图案结构130b中的每个层级处的导电图案50a可以通过第一连接结构132a彼此电连接。设置在第二垫图案结构130b和第三垫图案结构130c的每个层级处的导电图案50a可以通过第二连接结构132b彼此电连接。设置在第三垫图案结构130c和第四垫图案结构130d的每个层级处的导电图案50a可以通过第三连接结构132c彼此电连接。
因此，第一垫图案结构130a、第二垫图案结构130b、第三垫图案结构130c和第四垫图案结构130d可以彼此连接。此外，第一导电线结构120a和第二导电线结构120b可以通过第一连接结构132a、第二连接结构132b和第三连接结构132c与第一垫图案结构130a、第二垫图案结构130b、第三垫图案结构130c和第四垫图案结构130d连接。
奇数块垫结构134可以邻近于第一导电线结构120a、第二导电线结构120b、第三导电线结构120c和第四导电线结构120d的第一边缘部分定位。例如，第三垫图案结构130c和第四垫图案结构130d与第三导电线结构120c和第四导电线结构120d的第一边缘部分相对。
其上可形成构成一个奇数块ODD BLK的第一导电线结构120a和第二导电线结构120b的区域在第三方向上可以具有第一宽度W1。用于形成奇数块垫结构134的区域在第三方向上可以具有大于第一宽度W1的第二宽度W2。在本发明构思的一示例性实施方式中，第二宽度W2可以是第一宽度W1的大约两倍。
因此，与可在第三方向上形成在用于形成具有第三方向上的宽度W1的奇数块垫结构的区域上的台阶数量相比，可在第三方向上形成在用于形成奇数块垫结构134的区域上的台阶数量可以增加。随着第三方向上的台阶数量增加，第二方向上的台阶数量可以减少。因此，用于形成奇数块垫结构134的区域(例如第二区域R2)在第二方向上的宽度可以减小。
此外，第一导电线结构120a和第二导电线结构120b的第二边缘部分(例如其可以分别设置在第一导电线结构120a和第二导电线结构120b在第二方向上的右侧处)可以设置在第一区域R1中，并且可以不延伸到第二区域R2中。第一导电线结构120a和第二导电线结构120b的第二边缘部分可以每个具有垂直的斜度。第一导电线结构120a和第二导电线结构120b的第一边缘部分可以连接到奇数块垫结构134并且可以延伸到第二区域R2中。第一导电线结构120a和第二导电线结构120b的与第一边缘部分相反的第二边缘部分可以不连接到偶数块垫结构144。
在本发明构思的一示例性实施方式中，在俯视图中，第一导电线结构120a和第二导电线结构120b以及第一垫图案结构130a、第二垫图案结构130b、第三垫图案结构130c和第四垫图案结构130d可以具有“L”状的形状。例如，第一导电线结构120a和第二导电线结构120b可以从衬底100的表面向上延伸，并且第一垫图案结构130a、第二垫图案结构130b、第三垫图案结构130c和第四垫图案结构130d可以沿着衬底100的所述表面延伸。
在下文中，可以描述偶数块垫结构144。
偶数块垫结构144可以包括第五垫图案结构140a、第六垫图案结构140b、第七垫图案结构140c和第八垫图案结构140d。第五垫图案结构140a、第六垫图案结构140b、第七垫图案结构140c和第八垫图案结构140d可以与第三导电线结构120c和第四导电线结构120d的第二边缘部分连接，第二边缘部分例如可以设置在第三导电线结构120c和第四导电线结构120d的右侧处。然而，本发明构思不限于此。例如，第三导电线结构120c和第四导电线结构120d的第二边缘部分可以设置在第三导电线结构120c和第四导电线结构120d的左侧。此外，偶数块垫结构144可以包括将第五垫图案结构140a、第六垫图案结构140b、第七垫图案结构140c和第八垫图案结构140d彼此连接的连接结构142a、142b和142c。
第五垫图案结构140a和第六垫图案结构140b可以在第二方向上从第三导电线结构120c和第四导电线结构120d的第二边缘部分延伸到第二区域R2。换言之，第三导电线结构120c和第六垫图案结构140b可以是单个结构，因此，第三导电线结构120c和第六垫图案结构140b可以彼此连接。第四导电线结构120d和第五垫图案结构140a可以是单个结构，因此，第四导电线结构120d和第五垫图案结构140a可以彼此连接。
第七垫图案结构140c和第八垫图案结构140d可以与邻近于第三导电线结构120c的第一导电线结构120a和第二导电线结构120b的第二边缘部分间隔开。第七垫图案结构140c和第八垫图案结构140d可以在第二方向上延伸。第七垫图案结构140c和第八垫图案结构140d中包括的导电图案50a可以与第二导电线结构120b和第一导电线结构120a中包括的导电线50相对。例如，第七垫图案结构140c和第八垫图案结构140d中包括的导电图案50a可以与第一导电线结构120a和第二导电线结构120b中包括的导电线50分离。在本发明构思的一示例性实施方式中，第五垫图案结构140a、第六垫图案结构140b、第七垫图案结构140c和第八垫图案结构140d可以顺序地设置在第三方向上。在图1的俯视图中，第七垫图案结构140c和第八垫图案结构140d可以设置在下部，第五垫图案结构140a和第六垫图案结构140b可以设置在上部。
第四连接结构142a可以形成在第五垫图案结构140a与第六垫图案结构140b之间。第五连接结构142b可以形成在第六垫图案结构140b与第七垫图案结构140c之间。第六连接结构142c可以形成在第七垫图案结构140c与第八垫图案结构140d之间。因此，第四连接结构142a、第五连接结构142b和第六连接结构142c以及第五垫图案结构140a、第六垫图案结构140b、第七垫图案结构140c和第八垫图案结构140d可以彼此电连接。此外，第三导电线结构120c和第四导电线结构120d可以通过第四连接结构142a、第五连接结构142b和第六连接结构142c与第五垫图案结构140a、第六垫图案结构140b、第七垫图案结构140c和第八垫图案结构140d连接。
偶数块垫结构144可以邻近于第一导电线结构120a、第二导电线结构120b、第三导电线结构120c和第四导电线结构120d的第二边缘部分定位。
其上可形成构成一个偶数块EVEN BLK的第三导电线结构120c和第四导电线结构120d的区域在第三方向上可以具有第一宽度W1。用于形成电连接到第三导电线结构120c和第四导电线结构120d的偶数块垫结构144的区域在第三方向上可以具有第二宽度W2。
第二宽度W2可以大于第一宽度W1。因此，与可在第三方向上形成在用于形成具有第三方向上的第一宽度W1的偶数块垫结构的区域上的台阶数量相比，可在第三方向上形成在用于形成偶数块垫结构144的区域上的台阶数量可以增加。随着第三方向上的台阶数量增加，第二方向上的台阶数量可以减少。因此，用于形成偶数块垫结构144的区域在第二方向上的宽度可以减小。
第三导电线结构120c和第四导电线结构120d的第一边缘部分可以设置在第一区域R1处，并且可以不延伸到第二区域R2。第三导电线结构120c和第四导电线结构120d的第二边缘部分可以连接到偶数块垫结构144并且可以延伸到第二区域R2中。第三导电线结构120c和第四导电线结构120d的第一边缘部分可以不连接到奇数块垫结构134。因此，在俯视图中，第三导电线结构120c和第四导电线结构120d以及第五垫图案结构140a、第六垫图案结构140b、第七垫图案结构140c和第八垫图案结构140d可以具有与倒“L”相似的形状。例如，形状。
奇数块垫结构134和偶数块垫结构144的每个可以在第二方向和第三方向的每个上具有台阶。
在本发明构思的一示例性实施方式中，奇数块垫结构134中包括的一个垫图案结构可以在第三方向上具有至少两个台阶。例如，参照图1至3，奇数块垫结构134中包括的一个垫图案结构可以在第三方向上具有两个台阶。作为一另外的示例，垫图案结构(例如130a至130d)的两个台阶可以在第三方向上具有与导电线结构(例如120a和120b)的宽度基本相同的宽度。在这种情况下，奇数块垫结构134中的在第三方向上的台阶数量可以是奇数块ODD BLK中的导电线结构(例如第一导电线结构120a和第二导电线结构120b)的数量的4倍。换言之，奇数块垫结构134可以在第三方向上包括8个台阶。
在本发明构思的一示例性实施方式中，每个垫图案结构可以包括在第三方向上的两个台阶，以及邻近于前述两个台阶的在第二方向上的另外两个台阶。因此，奇数块垫结构134可以在第二方向和第三方向上包括16个台阶。
偶数块垫结构144中包括的一个垫图案结构(例如140a至140d)可以在第三方向上具有至少两个台阶。例如，参照图1至3，偶数块垫结构144中包括的一个垫图案结构(例如140a至140d)可以在第三方向上具有两个台阶。
沟道结构36可以穿过导电线结构120形成。
参照图11，沟道结构36可以包括沟道36b、电介质层结构36a和填充绝缘图案36c。在本发明构思的一示例性实施方式中，半导体图案34可以形成在沟道结构36与衬底100之间。沟道36b可以具有圆筒形状或杯状形状。沟道36b可以包括多晶硅或单晶硅。沟道36b的一部分可以掺杂有例如硼的p型杂质。填充绝缘图案36c可以填充沟道36b的内部。填充绝缘图案36c可以包括例如硅氧化物的绝缘材料。在本发明构思的一示例性实施方式中，沟道36b可以具有类似于柱的形状。在这种情况下，可以不形成填充绝缘图案。电介质层结构36a可以围绕沟道36b的外侧壁。电介质层结构36a可以包括顺序地堆叠在沟道36b的外侧壁上的隧道绝缘层、电荷存储层和阻挡层。阻挡层可以包括硅氧化物或例如铪氧化物、铝氧化物等的金属氧化物。电荷存储层可以包括例如硅氮化物的氮化物、或金属氧化物。隧道绝缘层可以包括例如硅氧化物的氧化物。半导体图案34可以包括例如单晶硅或多晶硅。上导电图案38可以包括例如多晶硅，并且可以形成在沟道结构36上。上导电图案38可以电连接到例如位线的导电线。
绝缘夹层40可以覆盖导电线结构120以及垫结构134和144。
接触插塞160可以延伸穿过绝缘夹层40，并且可以接触垫结构134和144中的每个垫。
布线170可以接触接触插塞160的一部分。在本发明构思的一示例性实施方式中，布线170可以在第二方向上延伸。
当布线170具有直线形状时，多个布线170可以对应于垫结构134和144中的在第二方向上的台阶数量，并且每个布线170可以设置在具有第三方向上的第三宽度W3的一个台阶上。参照图1至3，当第二方向上的两个台阶被形成时，两个布线170可以分别形成在具有第三方向上的第三宽度W3的两个台阶上。
然而，用于形成垫结构134和144的区域可以在第三方向上延伸，使得第二方向上的台阶数量和对应的布线170可以减少。因此，这可以有助于使布线170在台阶的垫上的布置容易。
奇数块垫结构和偶数块垫结构中的台阶的形状和布置可以不限于以上描述。
图4示出根据本发明构思的一示例性实施方式的在图1中所示的奇数块垫结构中的台阶的布置。
参照图4，奇数块垫结构134的台阶与相邻的奇数块垫结构134的台阶线性对称。例如，在下部奇数块垫结构134中，第一垫图案结构130a可以包括在第五层级、第六层级、第十三层级和第十四层级处的垫，第二垫图案结构130b可以包括在第七层级、第八层级、第十五层级和第十六层级处的垫。第三垫图案结构130c可以包括在第一层级、第二层级、第九层级和第十层级处的垫，第四垫图案结构130d可以包括在第三层级、第四层级、第十一层级和第十二层级处的垫。在上部奇数块垫结构134中，第一垫图案结构130a可以包括在第四层级、第三层级、第十二层级和第十一层级处的垫，第二垫图案结构130b可以包括在第二层级、第一层级、第十层级和第九层级处的垫。第三垫图案结构130c可以包括在第八层级、第七层级、第十六层级和第十五层级处的垫，第四垫图案结构130d可以包括在第六层级、第五层级、第十四层级和第十三层级处的垫。
图5示出根据本发明构思的一示例性实施方式的垂直半导体器件中的奇数块垫结构134中的台阶的布置。
参照图5，奇数块垫结构134的台阶与相邻的奇数块垫结构134的台阶线性对称。例如，在下部奇数块垫结构134中，第一垫图案结构130a可以包括在第七层级、第八层级、第十五层级和第十六层级处的垫。第二垫图案结构130b可以包括在第五层级、第六层级、第十三层级和第十四层级处的垫。第三垫图案结构130c可以包括在第三层级、第四层级、第十一层级和第十二层级处的垫。第四垫图案结构130d可以包括在第一层级、第二层级、第九层级和第十层级处的垫。在上部奇数块垫结构134中，第一垫图案结构130a可以包括在第一层级、第二层级、第九层级和第十层级处的垫。第二垫图案结构130b可以包括在第三层级、第四层级、第十一层级和第十二层级处的垫。第三垫图案结构130c可以包括在第五层级、第六层级、第十三层级和第十四层级处的垫。第四垫图案结构130d可以包括在第七层级、第八层级、第十五层级和第十六层级处的垫。
图6是示出根据本发明构思的一示例性实施方式的垂直半导体器件的俯视图。
除了垫结构在俯视图中的形状之外，垂直半导体器件可以与图1至3中所示的垂直半导体器件基本相同。
参照图6，第一导电线结构120a和第二导电线结构120b可以形成在奇数块ODD BLK中。第三导电线结构120c和第四导电线结构120d可以形成在偶数块EVEN BLK中。奇数块垫结构134可以与第一导电线结构120a和第二导电线结构120b连接。偶数块垫结构145可以与第三导电线结构120c和第四导电线结构120d连接。第一导电线结构120a、第二导电线结构120b、第三导电线结构120c和第四导电线结构120d以及奇数块垫结构134可以分别与参照图1至3所示的那些基本相同。
偶数块垫结构145可以包括第五垫图案结构141a、第六垫图案结构141b、第七垫图案结构141c和第八垫图案结构141d以及第四连接结构143a、第五连接结构143b和第六连接结构143c。
第五垫图案结构141a和第三导电线结构120c可以是单个结构，并且第六垫图案结构141b和第四导电线结构120d可以是单个结构。第七垫图案结构141c可以与第一导电线结构120a的第二边缘部分间隔开。第八垫图案结构141d可以与第二导电线结构120b的第二边缘部分间隔开。换言之，第七垫图案结构141c和第八垫图案结构141d可以在第三方向上在俯视图中设置在偶数块垫结构145的上部处，而第五垫图案结构141a和第六垫图案结构141b可以在俯视图中设置在偶数块垫结构145的下部。因此，在俯视图中，第三导电线结构120c和第四导电线结构120d以及第五垫图案结构141a、第六垫图案结构141b、第七垫图案结构141c和第八垫图案结构141d可以具有与反转(reverse)“L”相似的形状。例如，“」”形状。
图7是示出根据本发明构思的一示例性实施方式的垂直半导体器件的俯视图。
除了垫结构在俯视图中的形状之外，垂直半导体器件可以与图1至3中所示的垂直半导体器件基本相同。
参照图7，第一导电线结构120a和第二导电线结构120b可以形成在奇数块ODD BLK中。第三导电线结构120c和第四导电线结构120d可以形成在偶数块EVEN BLK中。奇数块垫结构135可以与第一导电线结构120a和第二导电线结构120b连接。偶数块垫结构145可以与第三导电线结构120c和第四导电线结构120d连接。第一导电线结构120a、第二导电线结构120b、第三导电线结构120c和第四导电线结构120d可以分别与参照图1至3所示的那些基本相同。
奇数块垫结构135可以与第一导电线结构120a和第二导电线结构120b的第一边缘部分连接。奇数块垫结构135可以被提供用于第一导电线结构120a和第二导电线结构120b中包括的导电线50(参见例如图3)连接到布线。
奇数块垫结构135可以接触第一导电线结构120a和第二导电线结构120b的第一边缘部分。奇数块垫结构135可以与第三导电线结构120c和第四导电线结构120d的第一边缘部分间隔开。
因此，奇数块垫结构135可以形成在邻近于第一导电线结构120a、第二导电线结构120b、第三导电线结构120c和第四导电线结构120d的第一边缘部分的第二区域R2中。
奇数块垫结构135的边缘部分可以具有阶梯形状。奇数块垫结构135中的每个台阶的上表面可以用作接触接触插塞160的垫。奇数块垫结构135的台阶可以不包括在第二方向上延伸的开口60。
在本发明构思的一示例性实施方式中，奇数块垫结构135可以包括第二方向和第三方向的每个上的台阶。
偶数块垫结构145可以与第三导电线结构120c和第四导电线结构120d的第二边缘部分连接。偶数块垫结构145可以被提供用于第三导电线结构120c和第四导电线结构120d中包括的导电线50连接到布线。
偶数块垫结构145可以接触第三导电线结构120c和第四导电线结构120d的第二边缘部分。偶数块垫结构145可以与第一导电线结构120a和第二导电线结构120b的第二边缘部分间隔开。因此，偶数块垫结构145可以形成在邻近于第一导电线结构120a、第二导电线结构120b、第三导电线结构120c和第四导电线结构120d的第二区域R2上。
偶数块垫结构145的边缘部分可以具有阶梯形状。偶数块垫结构145中的每个台阶的上表面可以用作接触接触插塞160的垫。偶数块垫结构145的台阶可以不包括在第二方向上延伸的开口60。
图8至14是示出根据本发明构思的一示例性实施方式制造垂直半导体器件的方法的阶段的俯视图和剖视图。
例如，图8、10和12是俯视图，图9、11、13分别是沿图8、10和12的线I-I'截取的剖视图，图14是图12中形成接触插塞和布线之后沿线I-I'截取的剖视图。
参照图8和9，初始台阶模制结构30可以形成在衬底100上。
例如，垫绝缘层12可以形成在衬底100上。牺牲层14和绝缘层16可以交替地且重复地形成在垫绝缘层12上以形成模制结构。例如，垫绝缘层12可以由硅氧化物形成。例如，牺牲层14可以由例如硅氮化物或硼硅酸盐氮化物(SiBN)的氮化物形成。例如，绝缘层16可以由例如硅氧化物、硅氧碳化物(SiOC)或氟掺杂硅氧化物(SiOF)的氧化物形成。
模制结构的边缘部分可以被顺序地蚀刻至模制结构的不同层级以形成初始台阶模制结构30。换言之，第二区域R2上的初始台阶模制结构30可以被蚀刻，使得在第二方向和第三方向的每个上的台阶可以被形成。
参照图10和11，穿透第一区域R1上的初始台阶模制结构30的沟道结构36可以被形成。在本发明构思的一示例性实施方式中，半导体图案34可以形成在沟道结构36下方，并且半导体图案34可以接触衬底100的上表面。绝缘夹层40可以形成在初始台阶模制结构30上。
例如，第一区域R1上的初始台阶模制结构30可以被各向异性地蚀刻以形成暴露衬底100的沟道孔32。在本发明构思的一示例性实施方式中，半导体图案34可以通过选择性外延生长(SEG)工艺形成。沟道结构36可以形成在半导体图案34上以填充沟道孔32。沟道结构36可以包括电介质层结构36a、沟道36b和填充绝缘图案36c。电介质层结构36a可以包括顺序地堆叠在沟道36b的表面上的隧道绝缘层、电荷存储层和阻挡层。在本发明构思的一示例性实施方式中，上导电图案38可以形成在沟道结构36上。上导电图案38可以包括例如多晶硅。
绝缘夹层40可以由例如硅氧化物的绝缘材料形成。
参照图12和13，初始台阶模制结构30可以被蚀刻以形成包括开口60的台阶模制结构30a。开口60可以暴露衬底100的上表面。
开口60可以形成在第一区域R1和第二区域R2上，并且可以在第二方向和第三方向上延伸。在本发明构思的一示例性实施方式中，第一区域R1上的初始台阶模制结构30可以被开口60切割。例如，开口60可以在第二方向上延伸并进入到第二区域R2中。然而，初始台阶模制结构30的部分可以留在第二区域R2中的开口60之间。作为一另外的示例，开口60可以在第三方向上延伸，并且可以将初始台阶模制结构30在第一区域R1中的部分与初始台阶模制结构30在第二区域R2中的另一部分隔开。然而，没有开口可以形成在第一区域R1与第二区域R2之间的界面区域的一部分上。因此，界面区域上的初始台阶模制结构30可以不被开口60完全地切割，使得台阶模制结构30a可以在界面区域的所述部分上包括连接部分。
第一区域R1上的台阶模制结构30a可以通过后续工艺转变成第一导电线结构、第二导电线结构、第三导电线结构和第四导电线结构。台阶模制结构30a在第二区域R2上的部分可以通过后续工艺转变成第一垫图案结构、第二垫图案结构、第三垫图案结构、第四垫图案结构、第五垫图案结构、第六垫图案结构、第七垫图案结构和第八垫图案结构。台阶模制结构30a在第二区域R2上的其它部分可以通过后续工艺转变成第一连接结构、第二连接结构、第三连接结构、第四连接结构、第五连接结构、第六连接结构。
再参照图1和14，由开口60暴露的牺牲层14可以通过例如各向同性蚀刻工艺被去除。
绝缘层16之间的间隙可以通过去除牺牲层14而形成。导电材料可以填充在每个层级处的间隙中，以分别在第一区域R1和第二区域R2中形成导电线50和导电图案50a。
换言之，包括交替堆叠的导电线50和绝缘层16的导电线结构120可以形成在第一区域R1上。包括交替堆叠的导电图案50a和绝缘层16并具有阶梯形状的垫结构134和144可以形成在第二区域R2上。绝缘图案62可以形成在开口60中。
接触插塞160可以形成在垫结构134和144中的每个垫上。接触插塞160可以穿过绝缘夹层40形成。例如，接触孔可以被形成以暴露垫结构134和144中的导电图案50a的上表面。屏障层可以形成在接触孔的内表面上，金属层可以形成在屏障层上以填充接触孔。此外，为了形成接触插塞160，金属层和屏障层可以被平坦化直到绝缘夹层40可以被暴露。
布线170可以形成在接触插塞160和绝缘夹层40上，因此，布线170可以电连接到接触插塞160。布线170可以在第二方向上延伸。
图15和16分别是示出根据本发明构思的一示例性实施方式的垂直半导体器件的俯视图和透视图。
除了垫结构的形状之外，垂直半导体器件可以与图1至3中所示的垂直半导体器件基本相同。
参照图15和16，奇数块垫结构234可以包括在第二方向和第三方向的每个上的台阶。在本发明构思的一示例性实施方式中，奇数块垫结构234中包括的一个垫图案结构(例如230a、230b、230c和230d)在第三方向上可以具有至少两个台阶。例如，参照图15和16，奇数块垫结构234中包括的一个垫图案结构(例如230a、230b、230c和230d)在第三方向上可以具有三个台阶。在这种情况下，奇数块垫结构234中在第三方向上的台阶数量可以是奇数块ODD BLK(参见例如图1)中的导电线结构(例如120a和120b)的数量的六倍。换言之，奇数块垫结构234在第三方向上可以包括12个台阶。
偶数块垫结构244可以包括在第二方向和第三方向的每个上的台阶。在本发明构思的一示例性实施方式中，偶数块垫结构244中包括的一个垫图案结构(例如240a、240b、240c和240d)在第三方向上可以具有三个台阶。
图17和18分别是示出根据本发明构思的一示例性实施方式的垂直半导体器件的俯视图和透视图。
除了垫结构的形状之外，垂直半导体器件可以与图1至3中所示的垂直半导体器件基本相同。
参照图17和18，奇数块垫结构434可以包括在第二方向和第三方向的每个上的台阶。在本发明构思的一示例性实施方式中，奇数块垫结构434中包括的一个垫图案结构(例如430a、430b、430c和430d)在第三方向上可以不包括台阶。在这种情况下，奇数块垫结构434中的第三方向上的台阶数量可以是奇数块ODD BLK(参见例如1)中的导电线结构(例如120a和120b)的数量的2倍。换言之，奇数块垫结构434在第三方向上可以包括4个台阶。
偶数块垫结构444可以包括在第二方向和第三方向的每个上的台阶。在本发明构思的一示例性实施方式中，偶数块垫结构444中包括的一个垫图案结构(例如440a、440b、440c和440d)在第三方向上可以不包括台阶。
如上所述，其上可形成构成一个单元块的导电线结构(例如120a和120b)的区域在第三方向上可以具有第一宽度W1。用于形成连接到导电线结构(例如120a、120b、120c和120d)的垫图案结构(例如430a、430b、430c、430d、440a、440b、440c和440d)的区域(例如奇数块垫结构434和偶数块垫结构444)在第三方向上可以具有大于第一宽度W1的第二宽度W2。因此，用于形成垫图案结构(例如430a、430b、430c、430d、440a、440b、440c和440d)的区域(例如434和444)在第二方向上的长度可以减小。此外，连接到垫图案结构(例如430a、430b、430c、430d、440a、440b、440c和440d)的布线可以被容易地布置。
在本发明构思的一示例性实施方式中，包括具有各种尺寸的栅极结构的半导体器件可以被形成。
虽然已经参照本发明构思的示例性实施方式具体示出和描述了本发明构思，但是对于本领域普通技术人员将明显的是，可以对其进行在形式和细节上的各种改变而不背离如由所附权利要求限定的本发明构思的精神和范围。
本申请要求享有2016年12月22日在韩国知识产权局提交的韩国专利申请第10-2016-0176459号的优先权，其公开通过引用全文合并于此。

Claims (20)

1.一种垂直半导体器件，包括：
多个奇数单元块，每个奇数单元块包括在衬底上的多个第一导电线结构，其中所述多个第一导电线结构的每个包括在基本上垂直于所述衬底的上表面的第一方向上交替地堆叠并且在基本上平行于所述衬底的所述上表面的第二方向上延伸的导电线和绝缘层；
多个偶数单元块，每个偶数单元块包括在所述奇数单元块之间的所述衬底上的多个第二导电线结构，其中所述多个第二导电线结构的每个具有与所述多个第一导电线结构的每个的形状基本相同的形状并在所述第二方向上延伸；
奇数块垫结构，其在所述衬底上连接到所述第一导电线结构的第一边缘部分；以及
偶数块垫结构，其在所述衬底上连接到所述第二导电线结构的第二边缘部分，其中所述第二边缘部分在所述第二方向上分别与所述第一边缘部分相反，
其中所述多个奇数单元块的每个和所述多个偶数单元块的每个在第三方向上具有第一宽度，其中所述第三方向基本上平行于所述衬底的所述上表面并且基本上垂直于所述第二方向，以及
所述奇数块垫结构和所述偶数块垫结构的每个形成在所述衬底的在所述第三方向上具有大于所述第一宽度的第二宽度的区域上。
2.根据权利要求1所述的垂直半导体器件，其中所述奇数块垫结构包括：
第一组垫结构，其接触所述第一导电线结构的所述第一边缘部分并在所述第二方向上延伸；
第二组垫结构，其与所述第二导电线的第三边缘部分间隔开，其中所述第三边缘部分与所述第二导电线的所述第二边缘部分相反；以及
第三方向上的，其将所述第一组垫结构与所述第二组垫结构连接。
3.根据权利要求2所述的垂直半导体器件，其中所述第一组垫结构还包括导电图案，其中所述第一组垫结构中的所述导电图案和所述多个奇数单元块中的奇数单元块内的所述导电线是单个结构，以及
其中所述第二组垫结构还包括导电图案，其中所述第二组垫结构中的所述导电图案与所述多个偶数单元块中的偶数单元块内的所述导电线间隔开。
4.根据权利要求1所述的垂直半导体器件，其中所述偶数块垫结构包括：
第三组垫结构，其接触所述第二导电线结构的所述第二边缘部分并在所述第二方向上延伸；
第四组垫结构，其与所述第一导电线结构的第四边缘部分间隔开，其中所述第四边缘部分与所述第一导电线结构的所述第一边缘部分相反；以及
第二连接结构，其将所述第三组垫结构与所述第四组垫结构连接。
5.根据权利要求4所述的垂直半导体器件，其中所述第三组垫结构还包括导电图案，其中所述第三组垫结构中的所述导电图案和所述多个偶数单元块中的偶数单元块内的所述导电线是单个结构，以及
其中所述第四组垫结构还包括导电图案，其中所述第四组垫结构中的所述导电图案与所述多个奇数单元块中的奇数单元块内的所述导电线间隔开。
6.根据权利要求1所述的垂直半导体器件，其中所述奇数块垫结构和所述偶数块垫结构的边缘部分在所述第二方向和所述第三方向的每个上具有台阶。
7.根据权利要求6所述的垂直半导体器件，其中所述奇数块垫结构和所述偶数块垫结构的每个包括多组垫结构，其中所述多组垫结构与所述第一导电线结构和所述第二导电线结构的每个对准并在所述第三方向上彼此间隔开，并且所述多组垫结构的每个在所述第三方向上包括至少两个台阶。
8.根据权利要求6所述的垂直半导体器件，还包括：
接触插塞，其接触所述奇数块垫结构和所述偶数块垫结构中的每个台阶的导电图案；以及
接触所述接触插塞的布线。
9.根据权利要求1所述的垂直半导体器件，还包括包含沟道、电介质层结构和填充绝缘图案的沟道结构，
其中所述沟道结构在所述第一方向上延伸穿过所述奇数单元块和所述偶数单元块。
10.一种垂直半导体器件，包括：
多个奇数单元块，每个奇数单元块包括在衬底上的多个第一导电线结构，其中所述多个第一导电线结构的每个包括在基本上垂直于所述衬底的上表面的第一方向上交替地堆叠并在基本上平行于所述衬底的所述上表面的第二方向上延伸的导电线和绝缘层；
多个偶数单元块，每个偶数单元块包括在所述奇数单元块之间的所述衬底上的多个第二导电线结构，其中所述多个第二导电线结构的每个具有与所述多个第一导电线结构的每个的形状基本相同的形状并在所述第二方向上延伸；
奇数块垫结构，其与所述第一导电线结构和所述第二导电线结构对准，其中所述奇数块垫结构连接到所述第一导电线结构的第一边缘部分并且与所述第二导电线结构的第一边缘部分间隔开；以及
偶数块垫结构，其与所述第一导电线结构和所述第二导电线结构对准，其中所述偶数块垫结构连接到所述第二导电线结构的第二边缘部分并且与所述第一导电线结构的第二边缘部分间隔开。
11.根据权利要求10所述的垂直半导体器件，其中所述奇数单元块的每个和所述偶数单元块的每个在基本上平行于所述衬底的所述上表面且基本上垂直于所述第二方向的第三方向上具有第一宽度，并且所述奇数块垫结构和所述偶数块垫结构的每个形成在具有在所述第三方向上大于所述第一宽度的第二宽度的区域上。
12.根据权利要求10所述的垂直半导体器件，其中所述奇数块垫结构和所述偶数块垫结构的边缘部分具有在所述第二方向和第三方向的每个上的台阶。
13.根据权利要求12所述的垂直半导体器件，其中所述奇数块垫结构和所述偶数块垫结构的每个包括多组垫结构，其中所述多组垫结构与所述第一导电线结构和所述第二导电线结构的每个对准并在所述第三方向上彼此间隔开，并且所述多组垫结构的每个在所述第三方向上包括至少两个台阶。
14.根据权利要求13所述的垂直半导体器件，其中所述奇数块垫结构中包括的所述多组垫结构通过第一连接结构彼此连接，所述偶数块垫结构中包括的所述多组垫结构通过第二连接结构彼此连接。
15.根据权利要求10所述的垂直半导体器件，还包括：
接触插塞，其接触所述奇数块垫结构和所述偶数块垫结构中的每个台阶的导电图案；以及
接触所述接触插塞的布线。
16.一种垂直半导体器件，包括：
多个第一单元块，每个第一单元块包括在衬底上的多个第一导电线结构，其中所述第一导电线结构的每个在第二方向上延伸并包括在基本上垂直于所述第二方向的第一方向上交替堆叠的导电线和绝缘层；
多个第二单元块，每个第二单元块包括在所述第一单元块之间的所述衬底上的多个第二导电线结构，其中所述第二导电线结构的每个包括在所述第一方向上交替地堆叠的导电线和绝缘层；
第一块垫结构，其在基本上垂直于所述第二方向的第三方向上延伸并且包括彼此连接且连接到所述第一导电线结构的第一垫图案结构、第二垫图案结构、第三垫图案结构和第四垫图案结构，其中所述第一导电线结构和所述第一块垫结构具有“L”形状；以及
第二块垫结构，其在所述第三方向上延伸并且包括彼此连接且连接到所述第二导电线结构的第五垫图案结构、第六垫图案结构、第七垫图案结构和第八垫图案结构，其中所述第二块垫结构与所述第一块垫结构相对，并且所述第二导电线结构和所述第二块垫结构具有“L”形状。
17.根据权利要求16所述的垂直半导体器件，其中所述第一块垫结构还包括将所述第一垫图案结构、所述第二垫图案结构、所述第三垫图案结构和所述第四垫图案结构彼此连接的第一连接结构，以及
所述第二块垫结构还包括将所述第五垫图案结构、所述第六垫图案结构、所述第七垫图案结构和所述第八垫图案结构彼此连接的第二连接结构。
18.根据权利要求16所述的垂直半导体器件，其中所述多个第一单元块的每个和所述多个第二单元块的每个在所述第三方向上具有第一宽度，所述第一块垫结构和所述第二块垫结构的每个在所述第三方向上具有大于所述第一宽度的第二宽度。
19.根据权利要求16所述的垂直半导体器件，其中所述第一导电线结构与所述第二导电线结构间隔开。
20.根据权利要求16所述的垂直半导体器件，其中所述第一块垫结构与所述第二导电线结构间隔开，所述第二块垫结构与所述第一导电线结构间隔开。
CN201711390198.9A 2016-12-22 2017-12-21 垂直半导体器件 Active CN108231785B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160176459A KR102508918B1 (ko) 2016-12-22 2016-12-22 수직형 반도체 소자
KR10-2016-0176459 2016-12-22

Publications (2)

Publication Number Publication Date
CN108231785A true CN108231785A (zh) 2018-06-29
CN108231785B CN108231785B (zh) 2023-02-07

Family

ID=62625714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711390198.9A Active CN108231785B (zh) 2016-12-22 2017-12-21 垂直半导体器件

Country Status (3)

Country Link
US (2) US10224341B2 (zh)
KR (1) KR102508918B1 (zh)
CN (1) CN108231785B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430352A (zh) * 2020-04-08 2020-07-17 长江存储科技有限责任公司 一种三维存储器及其制造方法
WO2021127974A1 (en) * 2019-12-24 2021-07-01 Yangtze Memory Technologies Co., Ltd. 3d nand memory device and method of forming the same
US12033944B2 (en) 2021-09-28 2024-07-09 Yangtze Memory Technologies Co., Ltd. 3D NAND memory device and method of forming the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102508918B1 (ko) 2016-12-22 2023-03-10 삼성전자주식회사 수직형 반도체 소자
KR102401178B1 (ko) 2017-11-03 2022-05-24 삼성전자주식회사 3차원 반도체 소자
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
KR102545141B1 (ko) * 2017-12-01 2023-06-20 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US10804284B2 (en) * 2018-04-11 2020-10-13 Sandisk Technologies Llc Three-dimensional memory device containing bidirectional taper staircases and methods of making the same
US10840252B2 (en) 2018-08-28 2020-11-17 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
EP3827460B1 (en) * 2018-10-18 2024-04-10 Yangtze Memory Technologies Co., Ltd. Methods for forming multi-division staircase structure of three-dimensional memory device
KR20210008985A (ko) * 2019-07-15 2021-01-26 삼성전자주식회사 3차원 반도체 메모리 장치
SG11202112524SA (en) 2019-08-23 2021-12-30 Yangtze Memory Technologies Co Ltd Vertical memory devices
KR20210036664A (ko) 2019-09-26 2021-04-05 삼성전자주식회사 수직형 메모리 소자
US11495540B2 (en) * 2019-10-22 2022-11-08 Tokyo Electron Limited Semiconductor apparatus having stacked devices and method of manufacture thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110690A (zh) * 2009-11-17 2011-06-29 三星电子株式会社 三维半导体存储装置
US20140197470A1 (en) * 2010-11-17 2014-07-17 Jaegoo Lee Methods for forming etch stop layers, semiconductor devices having the same, and methods for fabricating semiconductor devices
CN104392997A (zh) * 2014-11-12 2015-03-04 清华大学 阶梯型垂直栅nand及其形成方法
CN105845687A (zh) * 2015-01-30 2016-08-10 三星电子株式会社 半导体存储器装置及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5091526B2 (ja) 2007-04-06 2012-12-05 株式会社東芝 半導体記憶装置及びその製造方法
KR101434588B1 (ko) * 2008-06-11 2014-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101502584B1 (ko) 2008-10-16 2015-03-17 삼성전자주식회사 비휘발성 메모리 장치
US8530350B2 (en) 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
KR20130072522A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자 및 그 제조 방법
US8609536B1 (en) 2012-07-06 2013-12-17 Micron Technology, Inc. Stair step formation using at least two masks
KR102012903B1 (ko) 2012-10-30 2019-08-21 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법
KR20140075340A (ko) * 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102046504B1 (ko) * 2013-01-17 2019-11-19 삼성전자주식회사 수직형 반도체 소자의 패드 구조물 및 배선 구조물
KR102161814B1 (ko) * 2013-11-19 2020-10-06 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20160096309A (ko) 2015-02-05 2016-08-16 에스케이하이닉스 주식회사 3차원 비휘발성 반도체 장치
US10049744B2 (en) * 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
KR102508918B1 (ko) 2016-12-22 2023-03-10 삼성전자주식회사 수직형 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110690A (zh) * 2009-11-17 2011-06-29 三星电子株式会社 三维半导体存储装置
US20140197470A1 (en) * 2010-11-17 2014-07-17 Jaegoo Lee Methods for forming etch stop layers, semiconductor devices having the same, and methods for fabricating semiconductor devices
CN104392997A (zh) * 2014-11-12 2015-03-04 清华大学 阶梯型垂直栅nand及其形成方法
CN105845687A (zh) * 2015-01-30 2016-08-10 三星电子株式会社 半导体存储器装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021127974A1 (en) * 2019-12-24 2021-07-01 Yangtze Memory Technologies Co., Ltd. 3d nand memory device and method of forming the same
US11342264B2 (en) 2019-12-24 2022-05-24 Yangtze Memory Technologies Co., Ltd. 3D NAND memory device and method of forming the same
CN111430352A (zh) * 2020-04-08 2020-07-17 长江存储科技有限责任公司 一种三维存储器及其制造方法
US12033944B2 (en) 2021-09-28 2024-07-09 Yangtze Memory Technologies Co., Ltd. 3D NAND memory device and method of forming the same

Also Published As

Publication number Publication date
KR20180073045A (ko) 2018-07-02
US11075217B2 (en) 2021-07-27
CN108231785B (zh) 2023-02-07
KR102508918B1 (ko) 2023-03-10
US10224341B2 (en) 2019-03-05
US20180182775A1 (en) 2018-06-28
US20190157297A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
CN108231785A (zh) 垂直半导体器件
KR102399465B1 (ko) 로직 반도체 소자
CN108962910B (zh) 竖直存储器件
CN108231781B (zh) 竖直存储器装置
KR102433893B1 (ko) 수직형 메모리 장치
CN107068671B (zh) 半导体装置及其制造方法
CN104396004B (zh) 三维存储器阵列的多级接触及其制造方法
CN106158877B (zh) 存储器件及其制造方法及包括该存储器件的电子设备
KR102320047B1 (ko) 집적회로 소자 및 그 제조 방법
JP2021508946A5 (zh)
CN109390272B (zh) 半导体器件及其制造方法
CN107359165A (zh) 垂直存储器件
CN107046037A (zh) 垂直存储器件及其制造方法
CN110349970A (zh) 半导体存储器件
CN108231765A (zh) 半导体器件
KR102578579B1 (ko) 반도체 소자
KR101206506B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN109768048A (zh) 垂直半导体器件
KR20210032592A (ko) 3차원 반도체 메모리 소자
US20230371260A1 (en) Three-dimensional (3d) semiconductor memory device
US20230197858A1 (en) Semiconductor device
KR102307127B1 (ko) 반도체 소자
KR20200080464A (ko) 3차원 반도체 메모리 장치
KR20210129847A (ko) 콘택 플러그들을 갖는 반도체 소자들
CN113314539A (zh) 三维半导体存储器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant