KR20160096309A - 3차원 비휘발성 반도체 장치 - Google Patents

3차원 비휘발성 반도체 장치 Download PDF

Info

Publication number
KR20160096309A
KR20160096309A KR1020150017764A KR20150017764A KR20160096309A KR 20160096309 A KR20160096309 A KR 20160096309A KR 1020150017764 A KR1020150017764 A KR 1020150017764A KR 20150017764 A KR20150017764 A KR 20150017764A KR 20160096309 A KR20160096309 A KR 20160096309A
Authority
KR
South Korea
Prior art keywords
slimming
region
word line
area
line stack
Prior art date
Application number
KR1020150017764A
Other languages
English (en)
Inventor
오성래
엄대성
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150017764A priority Critical patent/KR20160096309A/ko
Priority to US14/833,801 priority patent/US9419009B1/en
Publication of KR20160096309A publication Critical patent/KR20160096309A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L27/11551—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/11526—
    • H01L27/11573—
    • H01L27/11578—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 기술은 3차원 비휘발성 반도체 장치를 개시한다. 본 기술에 따른 3차원 비휘발성 반도체 장치는 복수의 워드라인들이 적층되며 셀 영역과 슬리밍 영역을 포함하는 워드라인 스택 및 상기 워드라인 스택의 하부에 위치하며 상기 슬리밍 영역과 전기적으로 연결되는 패스 트랜지스터들을 포함하되, 상기 슬리밍 영역의 폭이 상기 셀 영역의 폭 보다 크게 형성될 수 있다.

Description

3차원 비휘발성 반도체 장치{3-DIMENSION NON-VOLATILE SEMICONDUCTOR DEVICE}
본 발명은 3차원 비휘발성 반도체 장치에 관한 것으로 보다 상세하게는, 적층된 워드라인들의 일측에만 계단형 슬리밍(slimming) 영역을 형성할 수 있으며 슬리밍 영역의 폭을 셀 영역의 폭 보다 넓게 형성할 수 있는 3차원 비휘발성 반도체 장치에 관한 것이다.
비휘발성 반도체 장치는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 반도체 장치이다. 최근 실리콘 기판 상에 단층으로 메모리 셀들을 제조하는 2차원 구조의 반도체 장치의 집적도 향상이 한계에 도달함에 따라, 실리콘 기판으로부터 수직으로 메모리 셀들을 적층하는 3차원 비휘발성 반도체 장치가 제안되고 있다.
여기서, 3차원 비휘발성 반도체 장치는 기판 상에 다층으로 적층된 워드라인들에 각각 바이어스를 인가하여 원하는 메모리 셀을 구동한다. 따라서, 슬리밍 영역에 형성된 워드라인들을 계단형으로 패터닝하여 각 워드라인마다 패드부를 형성한다. 또한, 워드라인들에 각각 연결된 콘택 플러그들 및 금속 배선들을 형성함으로써, 다층으로 적층된 워드라인들을 각각 제어할 수 있도록 한다.
그런데 반도체 장치의 집적도가 증가되어 셀 블록의 피치가 점점 작아짐에 따라 마진을 확보하기 위해 종래의 3차원 비휘발성 반도체 장치에서는 슬리밍 영역이 워드라인의 양측(2 side)에 배치되도록 하고 있다. 즉, 셀 영역의 양측에 패스 트랜지스터들이 배치되고 있다.
그런데, 패스 트랜지스터들이 셀 영역의 양측으로 분산 배치됨으로써 슬리밍 영역이 워드라인의 양측에 형성되는 경우 트랜지스터들을 형성하기 위한 동일 파워의 웰(well)이 다수 발생하기 때문에 면적 증가의 요인이 되고 있다.
본 발명은 3차원 구조로 적층된 워드라인들의 일측(1 side)에서만 슬리밍 영역이 형성되며, 슬리밍 영역의 폭이 셀 영역의 폭 보다 크게 형성될 수 있는 구조를 제공하고자 한다.
본 발명의 일 실시예에 따른 3차원 비휘발성 반도체 장치는 복수의 워드라인들이 적층되며, 셀 영역과 슬리밍 영역을 포함하는 워드라인 스택 및 상기 워드라인 스택의 하부에 위치하며 상기 슬리밍 영역과 전기적으로 연결되는 패스 트랜지스터들을 포함하되, 상기 슬리밍 영역의 폭이 상기 셀 영역의 폭 보다 크게 형성될 수 있다.
본 발명의 다른 실시예에 따른 3차원 비휘발성 반도체 장치는 복수의 워드라인들이 적층되며, 제 1 셀 영역과 제 1 슬리밍 영역을 포함하는 제 1 워드라인 스택 및 복수의 워드라인들이 적층되며, 제 2 셀 영역과 제 2 슬리밍 영역을 포함하는 제 2 워드라인 스택을 포함하되, 상기 제 1 슬리밍 영역과 상기 제 2 슬리밍 영역은 서로 마주보는 계단 형태로 패터닝될 수 있다.
본 발명은 슬리밍 영역을 워드라인의 일측에만 형성함으로써 소자의 면적을 줄일 수 있다.
또한, 본 발명은 슬리밍 공간의 구조를 개선함으로서 슬리밍 영역의 공간을 넓게 확보할 수 있어 공정 마진을 확보할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 구성을 간략하게 나타낸 사시도.
도 2는 본 발명의 일 실시예에 따른 반도체 장치의 구성을 간략하게 나타낸 평면도.
도 3A는 슬리밍 영역에서 워드라인들과 패스 트랜지스터들의 연결 관계를 나타내는 평면도.
도 3B는 어느 한 블록에 대한 슬리밍 영역에서 워드라인들과 패스 트랜지스터들의 연결 모습을 보여주는 사시도.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 구성을 간략하게 나타낸 사시도.
도 5는 도 4의 실시예에서 슬리밍 영역에 콘택이 형성되는 모습을 예시적으로 나타낸 도면.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 보다 상세하게 설명한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1 및 도 2는 각각 본 발명의 일 실시예에 따른 3차원 비휘발성 반도체 장치의 구성을 간략하게 나타낸 사시도 및 평면도이다. 본 실시예에서는 설명의 편의를 위해 트랜지스터들의 구성은 생략하고 워드라인들만을 나타내었다.
본 실시예에 따른 3차원 비휘발성 반도체 장치는 반도체 기판(미도시) 상부에 복수의 워드라인들 WL이 층간 절연막들(미도시)을 사이에 두고 적층된 워드라인 스택(stack)이 형성되며, 각 블록 BLK의 워드라인 스택은 셀 영역(100)과 슬리밍 영역(200)을 포함한다.
여기에서, 셀 영역(100)은 셀 구조물이 형성되는 영역으로 채널막들 CH을 포함할 수 있다. 슬리밍 영역(200)은 워드라인 스택의 각 워드라인 WL에 프로그램 전압을 공급하기 위한 패스 트랜지스터들(미도시)과 전기적으로 연결되는 영역으로 워드라인 스택이 계단 형태로 패터닝된다. 이때, 각 블록 BLK에서 슬리밍 영역(200)은 해당 슬리밍 영역(200)을 통해 프로그램 전압을 공급받는 셀 영역(100)의 일측에만 형성되며, 패스 트랜지스터들은 슬리밍 영역(200)의 하부에 배치된다.
특히, 본 실시예에서는 각 블록 BLK에서 계단형으로 패터닝된 슬리밍 영역(200)의 폭 Ws이 셀 영역(100)의 폭 Wc 보다 크게 형성된다. 이를 위해, 본 실시예에서는 이웃한 2개의 블록들 BLK에 각각 형성된 슬리밍 영역들(200) 중 하나는 우하향 방향으로 경사지게 계단 형태로 패터닝하고 다른 하나는 우상향 방향으로 경사지게 계단 형태로 패터닝하여 두 슬리밍 영역들이 서로 대칭적으로 마주보는 형태로 형성되도록 한다.
이처럼 슬리밍 영역(200)을 형성 및 배치함으로서 블록 전체의 면적은 늘리지 않으면서 슬리밍 영역(200)의 폭을 셀 영역(100)의 폭 보다 크게 형성할 수 있어 후속 공정에서 슬리밍 영역(200)에 연결되는 콘택을 형성시 공정마진을 확보할 수 있다.
도 3A는 도 1 및 도 2의 슬리밍 영역(200)에서 워드라인과 패스 트랜지스터들의 연결 관계를 나타내는 평면도이며, 도 3B는 도 3A에서 어느 한 블록에 대한 슬리밍 영역에서 워드라인과 패스 트랜지스터들의 연결 관계를 나타내는 사시도이다.
워드라인 스택의 워드라인들 WL에 프로그램 전압을 인가하기 위한 패스 트랜지스터들 Pass Tr은 슬리밍 영역(200)에서 워드라인 스택의 하부에 위치하며, 콘택 플러그를 통해 슬리밍 영역(200)의 각 워드라인 WL과 전기적으로 연결된다. 이때, 패스 트랜지스터들 Pass Tr의 접합 영역들(소스/드레인 영역들) 중 워드라인 WL과 연결되는 접합 영역들은 슬릿(slit) 영역 즉 인접한 워드라인들 WL 사이의 공간에 형성될 수 있다.
예컨대, 패스 트랜지스터들 Pass Tr에서 게이트의 양측에 형성되는 접합 영역들 중 일측의 접합 영역들은 인접한 블록들의 워드라인들 WL을 소자분리시키기 위한 슬릿 영역에 위치하도록 형성될 수 있다. 그리고, 해당 접합 영역과 워드라인 WL을 연결하는 콘택 플러그들(로컬 워드라인들)이 슬릿 영역을 관통하도록 형성됨으로써 패스 트랜지스터들 Pass Tr과 워드라인 WL이 전기적으로 연결될 수 있다.
패스 트랜지스터들 Pass Tr의 타측의 접합 영역들은 워드라인 WL 하부에서 글로벌 워드라인들(미도시)과 연결된다.
도 4는 본 발명의 다른 실시예에 따른 3차원 비휘발성 반도체 장치의 구성을 간략하게 나타낸 사시도이다.
본 실시예에서는 이웃하는 두 블록의 슬리밍 영역들이 계단 형태로 패터닝되되 서로 대칭되게 마주보는 형태로 패터닝된다. 즉, 상술한 실시예에서 각 블록에 형성되는 슬리밍 영역은 워드라인 스택이 한쪽 방향(우하향 방향 또는 우상향 방향)으로만 경사지게 계단 형태로 패터닝되고, 이웃한 블록들의 슬리밍 영역들이 서로 대칭되게 마주보도록 형성되었다. 그러나 도 4의 실시예에서 각 블록의 슬리밍 영역은 단면(워드라인의 길이 방향으로 절단한 단면)이 'V'자 형태인 계단 형태로 패터닝된다. 즉, 각 블록에서 슬리밍 영역은 우하향 방향으로 경사지게 계단 형태로 패터닝된 영역(제 1 슬리밍 영역)과 우상향 방향으로 경사지게 계단 형태로 패터닝된 영역(제 2 슬리밍 영역)을 포함하며, 제 1 슬리밍 영역과 제 2 슬리밍 영역은 서로 대칭되게 마주보도록 형성된다.
이처럼 슬리밍 영역이 'V'자 형태의 계단 형태로 형성되는 경우, 패스 트랜지스와 워드라인 WL을 연결하기 위한 콘택을 워드라인 WL 상에 형성시 도 5에서와 같이 제 1 슬리밍 영역과 제 2 슬리밍 영역에 번갈아가며 콘택이 형성되도록 함으로써 인접한 콘택들 간의 간격을 넓게 할 수 있다.
상술한 실시예들에서는 워드라인들 WL 사이에 있는 절연층이 도시되지는 않았으나 워드라인들 WL 사이의 절연을 위해 절연층이 존재하는 것은 당연하다.
상술한 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100 : 셀 영역
200 : 슬리밍 영역

Claims (9)

  1. 복수의 워드라인들이 적층되며, 셀 영역과 슬리밍 영역을 포함하는 워드라인 스택; 및
    상기 워드라인 스택의 하부에 위치하며 상기 슬리밍 영역과 전기적으로 연결되는 패스 트랜지스터들을 포함하되,
    상기 슬리밍 영역의 폭이 상기 셀 영역의 폭 보다 큰 3차원 비휘발성 반도체 장치.
  2. 제 1항에 있어서, 상기 슬리밍 영역은
    각 블록 별로 상기 셀 영역의 일측에만 위치하는 것을 특징으로 하는 3차원 비휘발성 반도체 장치.
  3. 제 2항에 있어서, 상기 슬리밍 영역은
    상기 워드라인 스택이 우하향 방향으로 경사지게 계단 형태로 패터닝된 것을 특징으로 하는 3차원 비휘발성 반도체 장치.
  4. 제 2항에 있어서, 상기 슬리밍 영역은
    상기 워드라인 스택이 우하향 방향으로 경사지게 계단 형태로 패터닝된 제 1 슬리밍 영역; 및
    상기 제 1 슬리밍 영역과 대칭되게 상기 워드라인 스택이 우상향 방향으로 경사지게 계단 형태로 패터닝된 제 2 슬리밍 영역을 포함하는 것을 특징으로 하는 3차원 비휘발성 반도체 장치.
  5. 복수의 워드라인들이 적층되며, 제 1 셀 영역과 제 1 슬리밍 영역을 포함하는 제 1 워드라인 스택; 및
    복수의 워드라인들이 적층되며, 제 2 셀 영역과 제 2 슬리밍 영역을 포함하는 제 2 워드라인 스택을 포함하되,
    상기 제 1 슬리밍 영역과 상기 제 2 슬리밍 영역은 서로 마주보는 계단 형태로 패터닝된 3차원 비휘발성 반도체 장치.
  6. 제 5항에 있어서,
    상기 제 1 워드라인 스택의 하부에 위치하며 상기 제 1 슬리밍 영역과 전기적으로 연결되는 제 1 패스 트랜지스터들; 및
    상기 제 2 워드라인 스택의 하부에 위치하며 상기 제 2 슬리밍 영역과 전기적으로 연결되는 제 2 패스 트랜지스터들을 더 포함하는 것을 특징으로 하는 3차원 비휘발성 반도체 장치.
  7. 제 6항에 있어서,
    상기 제 1 워드라인 스택과 상기 제 2 워드라인 스택 사이의 슬릿 영역에 위치하며, 상기 제 1 슬리밍 영역과 상기 제 1 패스 트랜지스터들 및 상기 제 2 슬리밍 영역과 상기 제 2 패스 트랜지스터들을 각각 전기적으로 연결시켜주는 콘택 플러그들을 더 포함하는 것을 특징으로 하는 3차원 비휘발성 반도체 장치.
  8. 제 5항에 있어서,
    상기 제 1 슬리밍 영역은 우하향 방향으로 경사지게 계단 형태로 패터닝되고, 상기 제 2 슬리밍 영역은 우상향 방향으로 경사지게 계단 형태로 패터닝되는 것을 특징으로 하는 3차원 비휘발성 반도체 장치.
  9. 제 5항에 있어서,
    상기 제 1 슬리밍 영역과 상기 제 2 슬리밍 영역의 폭은
    각각 상기 제 1 셀 영역과 상기 제 2 셀 영역의 폭보다 큰 것을 특징으로 하는 3차원 비휘발성 반도체 장치.
KR1020150017764A 2015-02-05 2015-02-05 3차원 비휘발성 반도체 장치 KR20160096309A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150017764A KR20160096309A (ko) 2015-02-05 2015-02-05 3차원 비휘발성 반도체 장치
US14/833,801 US9419009B1 (en) 2015-02-05 2015-08-24 3D nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150017764A KR20160096309A (ko) 2015-02-05 2015-02-05 3차원 비휘발성 반도체 장치

Publications (1)

Publication Number Publication Date
KR20160096309A true KR20160096309A (ko) 2016-08-16

Family

ID=56566183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150017764A KR20160096309A (ko) 2015-02-05 2015-02-05 3차원 비휘발성 반도체 장치

Country Status (2)

Country Link
US (1) US9419009B1 (ko)
KR (1) KR20160096309A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553106B1 (en) 2015-11-05 2017-01-24 SK Hynix Inc. Three-dimensional nonvolatile memory device
US11195852B2 (en) 2019-03-28 2021-12-07 SK Hynix Inc. Semiconductor memory device having wiring line structure

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373970B2 (en) 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9905514B2 (en) * 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
KR102508918B1 (ko) 2016-12-22 2023-03-10 삼성전자주식회사 수직형 반도체 소자
US9953992B1 (en) * 2017-06-01 2018-04-24 Sandisk Technologies Llc Mid-plane word line switch connection for CMOS under three-dimensional memory device and method of making thereof
KR102442933B1 (ko) * 2017-08-21 2022-09-15 삼성전자주식회사 3차원 반도체 장치
KR102641739B1 (ko) * 2018-06-22 2024-02-29 삼성전자주식회사 3차원 반도체 메모리 장치
KR102573272B1 (ko) 2018-06-22 2023-09-01 삼성전자주식회사 3차원 반도체 메모리 소자
CN109314112B (zh) 2018-06-28 2019-11-05 长江存储科技有限责任公司 形成用于三维存储器件双侧布线的阶梯结构的方法
WO2020000289A1 (en) 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing
KR20200007212A (ko) * 2018-07-12 2020-01-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 형성방법
KR20200047882A (ko) 2018-10-25 2020-05-08 삼성전자주식회사 3차원 반도체 소자
JP7132142B2 (ja) * 2019-02-05 2022-09-06 キオクシア株式会社 半導体記憶装置の製造方法
US11133252B2 (en) 2020-02-05 2021-09-28 Sandisk Technologies Llc Three-dimensional memory device containing horizontal and vertical word line interconnections and methods of forming the same
WO2021226979A1 (en) * 2020-05-15 2021-11-18 Yangtze Memory Technologies Co., Ltd. Three-dimensional nand memory device and method of forming the same
US20230109723A1 (en) * 2021-10-12 2023-04-13 Macronix International Co., Ltd. 3d circuit structure with stairstep contact configuration

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5091526B2 (ja) 2007-04-06 2012-12-05 株式会社東芝 半導体記憶装置及びその製造方法
KR101502584B1 (ko) 2008-10-16 2015-03-17 삼성전자주식회사 비휘발성 메모리 장치
KR20130072522A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553106B1 (en) 2015-11-05 2017-01-24 SK Hynix Inc. Three-dimensional nonvolatile memory device
US11195852B2 (en) 2019-03-28 2021-12-07 SK Hynix Inc. Semiconductor memory device having wiring line structure

Also Published As

Publication number Publication date
US9419009B1 (en) 2016-08-16
US20160233229A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
KR20160096309A (ko) 3차원 비휘발성 반도체 장치
JP6978645B2 (ja) ３次元メモリデバイスのスルーアレイコンタクト構造
US9362299B2 (en) Method of fabricating a nonvolatile memory device with a vertical semiconductor pattern between vertical source lines
US11201148B2 (en) Architecture for monolithic 3D integration of semiconductor devices
US8981567B2 (en) 3-D IC device with enhanced contact area
TWI496249B (zh) 三維反及快閃記憶體
KR20090132312A (ko) 고집적 반도체 소자 및 그 제조방법
KR101995910B1 (ko) 3차원 플래시 메모리
US10910392B2 (en) Semiconductor memory device
US20120205805A1 (en) Semiconductor device and method of manufacturing the same
US10211152B2 (en) Semiconductor device and method of manufacturing the same
TW201737469A (zh) 減小型分離閘非揮發性快閃記憶體單元及其製造方法
US9741569B2 (en) Forming memory using doped oxide
EP4059052A1 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN112310112A (zh) 非易失性存储器装置
US11177278B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
JP6031394B2 (ja) ３ｄｎａｎｄフラッシュメモリ
US20180083025A1 (en) Semiconductor memory device and method of manufacturing the same
US10147737B2 (en) Semiconductor memory device and method for manufacturing same
JP7110531B1 (ja) ３ｄ仮想グラウンドメモリおよび３ｄ仮想グラウンドメモリの製造方法
TWI845305B (zh) 非揮發性記憶裝置
JP2023042874A (ja) 半導体装置
US20140339492A1 (en) Non-volatile memory device
KR20140090420A (ko) 반도체 메모리 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid