JP7132142B2 - 半導体記憶装置の製造方法 - Google Patents

半導体記憶装置の製造方法 Download PDF

Info

Publication number
JP7132142B2
JP7132142B2 JP2019018384A JP2019018384A JP7132142B2 JP 7132142 B2 JP7132142 B2 JP 7132142B2 JP 2019018384 A JP2019018384 A JP 2019018384A JP 2019018384 A JP2019018384 A JP 2019018384A JP 7132142 B2 JP7132142 B2 JP 7132142B2
Authority
JP
Japan
Prior art keywords
step group
ascending
contact
descending
steps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019018384A
Other languages
English (en)
Other versions
JP2020126928A (ja
Inventor
歩 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019018384A priority Critical patent/JP7132142B2/ja
Priority to US16/529,970 priority patent/US11296108B2/en
Priority to TW108128689A priority patent/TWI709229B/zh
Priority to CN201910748426.8A priority patent/CN111524898B/zh
Publication of JP2020126928A publication Critical patent/JP2020126928A/ja
Application granted granted Critical
Publication of JP7132142B2 publication Critical patent/JP7132142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は、半導体記憶装置の製造方法に関する。
半導体記憶装置として、積層構造のメモリセルを有する３次元積層型不揮発性メモリが提案されている。３次元積層型不揮発性メモリでは、高さ方向に配置されるメモリセルの各層におけるワード線を引き出すコンタクト部に、階段状の構造が採られることがある。例えば、メモリセルから遠ざかる方向に降段していく各段を有する第１階段部と、同方向に昇段していく各段を有する第２階段部と、が対向するように配置された構造を有するコンタクト部が提案されている。
しかしながら、このようなコンタクト部では、第１階段部はメモリセルと電気的に接続されるが、第２階段部はメモリセルと電気的に接続されていない。そのため、第１階段部のみがコンタクトの配置に用いられ、コンタクト部の面積が必要以上に大きくなっていた。
米国特許第８８２２２８５号明細書 米国特許出願公開第２０１７／０１４１０３２号明細書
本発明の一つの実施形態は、コンタクト部の面積を従来に比して小さくすることができる半導体記憶装置の製造方法を提供することを目的とする。
本発明の一つの実施形態によれば、基板上に、第１層と第２層の組からなる単位層を複数積層して積層体を形成し、最上層からｎ層（ｎは２以上の整数）までの前記単位層を加工して、メモリセルアレイ形成領域から離れる第１方向に向かって降段していくａ段（ａは１以上ｎ以下の整数）の段差を有する降段段差群、および前記第１方向に向かって昇段していくａ段の段差を有する昇段段差群を形成する。第１領域の前記降段段差群並びに前記第１領域に隣接する第２領域の前記降段段差群および前記昇段段差群に対して、前記第１領域の前記昇段段差群がｎ層の単位層分低くなるように前記積層体を加工する。
図１は、実施形態による不揮発性メモリの構成の一例を模式的に示す図である。 図２は、実施形態による不揮発性メモリのコンタクト部の構成の一例を模式的に示す斜視図である。 図３は、実施形態によるコンタクト部の昇段段差群における電流の流れの様子を模式的に示す図である。 図４は、実施形態による半導体記憶装置の製造方法の手順の一例を示す断面図である。 図５は、実施形態による半導体記憶装置の製造方法の手順の一例を示す断面図である。 図６は、実施形態による半導体記憶装置の製造方法の手順の一例を示す断面図である。 図７は、実施形態による半導体記憶装置の製造方法の手順の一例を示す断面図である。 図８は、実施形態による半導体記憶装置の製造方法の手順の一例を示す断面図である。 図９は、実施形態による半導体記憶装置の製造方法の手順の一例を示す断面図である。 図１０は、実施形態による半導体記憶装置の製造方法の手順の一例を示す断面図である。 図１１は、実施形態による半導体記憶装置の製造方法の手順の一例を示す断面図である。 図１２は、Ｘ方向およびＹ方向に昇段および降段する段差を有するコンタクト部の一例を示す図である。 図１３は、実施形態によるＸ方向およびＹ方向に昇段および降段する段差を有するコンタクト部の他の例を示す図である。
以下に添付図面を参照して、実施形態にかかる半導体記憶装置およびその製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる半導体記憶装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。さらに、以下では、半導体記憶装置として、３次元構造を有する不揮発性メモリを例に挙げる。
図１は、実施形態による不揮発性メモリの構成の一例を模式的に示す図である。図１において、基板Ｓｕｂの主面に対して平行な方向であって、相互に直交する２方向をＸ方向およびＹ方向とする。Ｘ方向およびＹ方向の双方に対して直交する方向をＺ方向（積層方向）とする。紙面上で左から右に向かう方向をＸ方向の正方向とし、同じく手前から奥に向かう方向をＹ方向の正方向とし、同じく下から上に向かう方向をＺ方向の正方向とする。なお、図１では層間絶縁層等が省略されている。
図１に示されるように、半導体記憶装置としての不揮発性メモリ１０の基板Ｓｕｂ上には、導電層から構成されるソース線ＳＬが設けられている。ソース線ＳＬにはＺ方向に延びる複数の酸化シリコン等からなるピラーＰが設けられている。各々のピラーＰは自身の側面に、ポリシリコン等からなるチャネル層と複数の絶縁層が積層されたメモリ層とを備える。絶縁層は、例えば、チャネル層側からトンネル絶縁膜、電荷蓄積膜およびブロック絶縁膜が積層された構成を有する。また、ソース線ＳＬ上には、図示しない層間絶縁層を介して、タングステン等からなる導電層と酸化シリコン等からなる絶縁層とが交互に複数積層された積層体ＬＢが設けられている。各々のピラーＰは積層体ＬＢを貫通している。
積層体ＬＢ中の最下層の導電層はソース側の選択ゲート線ＳＧＳとして機能し、最上層の導電層はドレイン側の選択ゲート線ＳＧＤとして機能する。選択ゲート線ＳＧＤは、Ｘ方向に並ぶピラーＰ毎に分割されている。選択ゲート線ＳＧＳ，ＳＧＤに挟まれた複数の導電層は、複数のワード線ＷＬとして機能する。図１に示すワード線ＷＬの積層数は一例である。選択ゲート線ＳＧＳ，ＳＧＤおよび複数のワード線ＷＬ間の絶縁層は層間絶縁層（不図示）として機能する。
各々のピラーＰは、積層体ＬＢ上のビット線ＢＬに接続されている。各々のビット線ＢＬは、Ｙ方向に並ぶ複数のピラーＰに接続される。
以上により、各々のピラーＰと各層のワード線ＷＬとの接続部分には、ピラーＰの高さ方向に並ぶメモリセルＭＣが配置されることとなる。各々のピラーＰと選択ゲート線ＳＧＳ，ＳＧＤとの接続部分には、それぞれソース側の選択トランジスタＳＴＳとドレイン側の選択トランジスタＳＴＤとが配置されることとなる。１つのピラーＰの高さ方向に並ぶ、選択トランジスタＳＴＳ、複数のメモリセルＭＣ、および選択トランジスタＳＴＤとで、メモリストリングＭＳが構成される。また、このように３次元にマトリクス状に配置されたメモリセルＭＣによってメモリセルアレイＭＡが構成される。
選択ゲート線ＳＧＳ，ＳＧＤおよび複数のワード線ＷＬは、メモリセルアレイＭＡ外に引き出されて階段状の構造のコンタクト部を構成する。この例では、コンタクト部は、メモリセルアレイＭＡのＸ方向の正側に配置されるものとする。
図２は、実施形態による不揮発性メモリのコンタクト部の構成の一例を模式的に示す斜視図である。なお、図２では積層体ＬＢ下方の基板Ｓｕｂ等が省略されている。これ以降、ワード線ＷＬと選択ゲート線ＳＧＳ，ＳＧＤとを区別することなく、全てワード線ＷＬと呼ぶことがある。メモリセルアレイＭＡおよびコンタクト部ＷＣは、Ｘ方向に延在する複数のスリットによって、隔てられている。図２では、隣接する２本の図示しないスリットによって隔てられたコンタクト部ＷＣの構成を示している。
コンタクト部ＷＣは、メモリセルアレイＭＡのＸ方向の正側の外部に配置される。コンタクト部ＷＣは、ワード線ＷＬと、ワード線ＷＬ上に配置される絶縁層ＩＳと、の組がＺ方向に複数積層された積層体ＬＢに、階段構造を設けたものである。図２では、積層体ＬＢがワード線ＷＬおよび絶縁層ＩＳの組が１５層重ねられた例を示している。以下では、各ワード線ＷＬおよび絶縁層ＩＳを区別する場合には、最下層のワード線ＷＬおよび絶縁層ＩＳの組から順に１から数字を振り、ワード線ＷＬｉ、絶縁層ＩＳｉ（ｉ＝１～１５）と表記する。
ワード線ＷＬとこの上に配置される絶縁層ＩＳとの組からなる単位層が、階段構造の各段を構成する。各段のコンタクト配置面であるテラス部ＴＥＲは、絶縁層ＩＳで構成される。
コンタクト部ＷＣは、コンタクト配置部ＣＴＡと、接続部ＣＮと、を有する。この例では、コンタクト部ＷＣのＹ方向の中央付近から負方向側にコンタクト配置部ＣＴＡが配置され、Ｙ方向の中央付近から正方向側に接続部ＣＮが配置される。
コンタクト配置部ＣＴＡでは、各段のテラス部ＴＥＲにコンタクトＣＴが配置される。コンタクト配置部ＣＴＡは、メモリセルアレイＭＡからＸ方向に遠ざかる方向（Ｘ正方向）に降段していく各段を有する複数の降段段差群ＤＳＧ１～ＤＳＧ３と、同方向に昇段していく各段を有する複数の昇段段差群ＡＳＧ１，ＡＳＧ２と、を有する。接続部ＣＮは、コンタクト配置部ＣＴＡで分断された昇段段差群ＡＳＧ１，ＡＳＧ２の各ワード線ＷＬ間を電気的に接続する。
図２に示される例では、コンタクト配置部ＣＴＡは、メモリセルアレイＭＡからＸ方向に遠ざかる方向（Ｘ正方向）に、降段段差群ＤＳＧ１、昇段段差群ＡＳＧ１、降段段差群ＤＳＧ２、昇段段差群ＡＳＧ２、降段段差群ＤＳＧ３が順に配置される。ここでは、各段差群ＤＳＧ１～ＤＳＧ３，ＡＳＧ１，ＡＳＧ２は３個の段差を含んでいる。なお、各段差群の段差の数は、任意の数とすることができる。
降段段差群ＤＳＧ１～ＤＳＧ３を構成する各ワード線ＷＬは、テラス部ＴＥＲからメモリセルアレイＭＡまでの間で分断されておらず、連続して構成されている。そのため、降段段差群ＤＳＧ１～ＤＳＧ３を構成する各ワード線ＷＬのテラス部ＴＥＲに配置したコンタクトＣＴは、メモリセルＭＣのワード線ＷＬと電気的に接続される。
一方、コンタクト配置部ＣＴＡにおいて、昇段段差群ＡＳＧ１，ＡＳＧ２を構成する各ワード線ＷＬは、テラス部ＴＥＲからメモリセルアレイＭＡまでの間で分断されている。そのため、コンタクト配置部ＣＴＡだけで考えた場合には、昇段段差群ＡＳＧ１，ＡＳＧ２を構成する各ワード線ＷＬのテラス部ＴＥＲに配置したコンタクトＣＴは、メモリセルＭＣのワード線ＷＬのテラス部ＴＥＲと電気的に接続されていない。
そこで、本実施形態では、昇段段差群ＡＳＧ１，ＡＳＧ２の分断されてしまったワード線ＷＬ間を接続部ＣＮで接続して、昇段段差群ＡＳＧ１，ＡＳＧ２の各ワード線ＷＬのテラス部ＴＥＲに配置したコンタクトＣＴが、メモリセルＭＣのワード線ＷＬと電気的に接続されるようにしている。
すなわち、昇段段差群ＡＳＧ１，ＡＳＧ２を構成するある層のワード線ＷＬは、隣接する接続部ＣＮでは、対応するテラス部ＴＥＲからメモリセルアレイＭＡまでの間で分断されることなく配置されている。このような条件を満たすものであれば、接続部ＣＮは、どのような構造であってもよい。図２の例では、接続部ＣＮにも階段構造が設けられているが、階段構造が設けられない、ワード線ＷＬと絶縁層ＩＳとの積層体によって接続部ＣＮが構成されていてもよい。
図２の例のコンタクト配置部ＣＴＡでは、降段段差群ＤＳＧ１は、絶縁層ＩＳ１５～ＩＳ１３からなるテラス部ＴＥＲを有し、昇段段差群ＡＳＧ１は、絶縁層ＩＳ１２～ＩＳ１０からなるテラス部ＴＥＲを有し、降段段差群ＤＳＧ２は、絶縁層ＩＳ９～ＩＳ７からなるテラス部ＴＥＲを有し、昇段段差群ＡＳＧ２は絶縁層ＩＳ６～ＩＳ４からなるテラス部ＴＥＲを有し、降段段差群ＤＳＧ３は、絶縁層ＩＳ３～ＩＳ１からなるテラス部ＴＥＲを有する。各段差群ＤＳＧ１～ＤＳＧ３，ＡＳＧ１，ＡＳＧ２のテラス部ＴＥＲは、互いに重ならないように設けられる。つまり、コンタクト配置部ＣＴＡでは、メモリセルアレイＭＡの配置領域からＸ正方向に向かって、降段段差群と昇段段差群が交互に配置され、降段段差群または昇段段差群の最上段が、メモリセルアレイＭＡの配置領域からＸ正方向に向かって単位層の３層分低くなるように階段構造が構成されている。
また、接続部ＣＮでは、降段段差群ＤＳＧ１，ＤＳＧ３は、コンタクト配置部ＣＴＡと共通である。しかし、昇段段差群ＡＳＧ１１は、絶縁層ＩＳ１５～ＩＳ１３からなるテラス部ＴＥＲを有し、降段段差群ＤＳＧ２１は、絶縁層ＩＳ１２～ＩＳ１０からなるテラス部ＴＥＲを有し、昇段段差群ＡＳＧ２１は、絶縁層ＩＳ９～ＩＳ７からなるテラス部ＴＥＲを有する。
このように、接続部ＣＮの昇段段差群ＡＳＧ１１，ＡＳＧ２１は、コンタクト配置部ＣＴＡの昇段段差群ＡＳＧ１，ＡＳＧ２に比して、段差群ＤＳＧ１～ＤＳＧ３，ＡＳＧ１，ＡＳＧ２の段差数分、すなわち単位層の３層分だけ高くしている。これによって、コンタクト配置部ＣＴＡの昇段段差群ＡＳＧ１，ＡＳＧ２を構成するワード線ＷＬは、テラス部ＴＥＲとメモリセルアレイＭＡとの間で連続した形状を有する接続部ＣＮのワード線ＷＬと接続されることになる。
なお、コンタクト配置部ＣＴＡには、Ｘ正方向に降段する各段を有する降段段差群と、Ｘ正方向に昇段する各段を有する昇段段差群とが、メモリセルアレイＭＡ側からＸ正方向側に向かって順に配置される段差群ペアが１以上設けられる。段差群ペアでは、昇段段差群の最上段の位置が、降段段差群の最上段の位置に比して降段段差群の段差数に対応する単位層の層数分だけ低くなるように構成される。
図２の例では、コンタクト配置部ＣＴＡには、降段段差群ＤＳＧ１および昇段段差群ＡＳＧ１からなる段差群ペアＳＧＰ１と、降段段差群ＤＳＧ２および昇段段差群ＡＳＧ２からなる段差群ペアＳＧＰ２と、降段段差群ＤＳＧ３と、が含まれる。段差群ペアＳＧＰ２は、段差群ペアＳＧＰ１よりもＸ正方向側に配置される。段差群ペアＳＧＰ２の最上層のテラス部ＴＥＲは、段差群ペアＳＧＰ１の最下層のテラス部ＴＥＲよりも１段低くなっている。なお、単位層の積層数に応じて、段差群の段差数と、段差群ペアの数と、が設定される。
図３は、実施形態によるコンタクト部の昇段段差群における電流の流れの様子を模式的に示す図である。この図では、ワード線ＷＬ１５～ＷＬ１３および絶縁層ＩＳ１５～ＩＳ１２の図示を省略し、ワード線ＷＬ１２が露出している状態が示されている。この図に示されるように、コンタクト配置部ＣＴＡに存在する昇段段差群ＡＳＧ１のワード線ＷＬ１２は、Ｘ負方向側のワード線ＷＬ１２と分断部ＤＶによって分断されている。そのため、コンタクト配置部ＣＴＡだけで見た場合に、この状態では、メモリセルＭＣとの間で電気的な接続がとれない。しかし、接続部ＣＮにおいては、ワード線ＷＬ１２は、昇段段差群ＡＳＧ１の対応する位置とメモリセルＭＣとの間で連続して形成されており、このワード線ＷＬ１２はコンタクト配置部ＣＴＡのワード線ＷＬ１２と接続される構造となっている。そのため、ワード線ＷＬ１２では、メモリセルＭＣと図示しないコンタクトＣＴとの間では、図中の矢印で示したように電気的な接続が確保される。ここでは、昇段段差群ＡＳＧ１のワード線ＷＬ１２について説明したが、昇段段差群に含まれるワード線ＷＬであれば同様の理由で、昇段段差群に配置されるコンタクトＣＴとメモリセルＭＣとの間で電気的な接続を確保することができる。このような構造によって、従来では、使用されていなかった昇段段差群にもコンタクトＣＴを配置することができる。
つぎに、このような不揮発性メモリのコンタクト部ＷＣの製造方法について説明する。図４～図１１は、実施形態による半導体記憶装置の製造方法の手順の一例を示す断面図である。なお、これらの図で、（ａ）は上面図を示しており、（ｂ）は（ａ）のＡ－Ａ断面図を示している。また、これらの図では、コンタクト部ＷＣの製造方法の手順を示している。さらに、この例では、１段の段差は、単位層の１層からなる場合を例に挙げる。
まず、図４（ｂ）に示されるように、絶縁膜ＩＮＳが形成された基板Ｓｕｂ上に、犠牲層ＳＡＣと絶縁層ＩＳとの組からなる単位層が複数積層された積層体ＬＢを形成する。基板Ｓｕｂは、例えばシリコン基板などの半導体基板である。また、基板Ｓｕｂ上にはメモリセルまたは周辺回路が形成されていてもよい。
積層体ＬＢは、例えば、１５層の犠牲層ＳＡＣ１～ＳＡＣ１５と、１５層の絶縁層ＩＳ１～ＩＳ１５と、から構成される。犠牲層ＳＡＣ１～ＳＡＣ１５は、絶縁層ＩＳ１～ＩＳ１５とは異なる種類の材料から構成され、後にワード線ＷＬ１～ＷＬ１５となる導電層と置き換えられる層である。絶縁膜ＩＮＳおよび絶縁層ＩＳ１～ＩＳ１５は、例えば酸化シリコン等であり、犠牲層ＳＡＣ１～ＳＡＣ１５は、窒化シリコン等である。
ついで、図４に示されるように、積層体ＬＢ上にレジストを塗布し、露光処理および現像処理を行って、レジストパターン１１１を形成する。コンタクト部ＷＣでは、昇段段差群および降段段差群を形成する位置が覆われるように、レジストパターン１１１が形成される。この例では、コンタクト部ＷＣに、２個の島状のレジストパターン１１１が形成される。なお、メモリセルアレイＭＡの配置領域上にもレジストパターン１１１が形成される。
その後、図５に示されるように、エッチングとスリミングとを交互に実行することによって、所定の数の段差を形成する。例えば、レジストパターン１１１をマスクとして、ＲＩＥ（Reactive Ion Etching）法などのエッチング技術を用いて、露出している絶縁層ＩＳ１５および犠牲層ＳＡＣ１５をエッチングする。その後、レジストパターンのＸ方向端部から段差構造の平坦部の幅だけレジストパターン１１１を等方性エッチングによってスリミングする。スリミングしたレジストパターン１１１をマスクとして、エッチング技術を用いて、露出した絶縁層ＩＳ１５および犠牲層ＳＡＣ１５と、絶縁層ＩＳ１４および犠牲層ＳＡＣ１４と、をエッチングし、レジストパターン１１１をさらにスリミングする。この処理を所定の数繰り返すことによって、凹部１２０のＸ方向に対向する側面に段差が形成される。ここでは、エッチングとスリミングとを３回繰り返すことで、３段の段差が形成される。これによって、コンタクト部ＷＣには、降段段差群ＤＳＧ１が形成される。
ついで、図６に示されるように、段差を形成した積層体ＬＢ上にレジストを塗布し、露光処理および現像処理を行って、レジストパターン１１２を形成する。ここでは、コンタクト配置部ＣＴＡでは、降段段差群ＤＳＧ１となる領域以外が露出するように、接続部ＣＮでは、降段段差群ＤＳＧ３となる領域以外が覆われるように、レジストパターン１１２を形成する。
その後、図７に示されるように、レジストパターン１１２をマスクとして、ＲＩＥ法などの異方性エッチング技術を用いて、所定の層数の単位層をエッチングする。所定の数は、図５で形成した凹部１２０の段数と同じである。ここでは、凹部１２０が３層の単位層をエッチングすることによって構成されているので、３段となる。この工程では、レジストパターン１１２で覆われなかった領域が、降段段差群ＤＳＧ１よりも所定の段数低くなるようにエッチングされ、コンタクト配置部ＣＴＡには、昇段段差群ＡＳＧ１が形成される。
この工程によって、コンタクト配置部ＣＴＡの昇段段差群ＡＳＧ１、降段段差群ＤＳＧ２および昇段段差群ＡＳＧ２となる領域では、コンタクト配置部ＣＴＡの方が接続部ＣＮよりも３段低くなる。つまり、階段状に加工されたコンタクト配置部ＣＴＡの犠牲層ＳＡＣ１０～ＳＡＣ１２は、同じ高さの階段状に加工されていない接続部ＣＮの犠牲層ＳＡＣ１０～ＳＡＣ１２と接触することになる。この段差によって、昇段段差群ＡＳＧ１をワード線ＷＬがメモリセルアレイＭＡのメモリセルのワード線ＷＬと電気的に接続可能な構成となる。
ついで、図８に示されるように、段差が形成された積層体ＬＢ上にレジストを塗布し、露光処理および現像処理を行って、レジストパターン１１３を形成する。ここでは、降段段差群ＤＳＧ２に対応する領域と、降段段差群ＤＳＧ３に対応する領域と、が露出するように、レジストパターン１１３を形成する。
その後、図９に示されるように、レジストパターン１１３をマスクとして、ＲＩＥ法などの異方性エッチング技術を用いて、所定の層数の単位層をエッチングする。所定の数は、図５で形成した凹部１２０の段数と同じであり、ここでは、３段となる。この工程では、露出した領域が、昇段段差群ＡＳＧ１よりも所定の段数低くなるようにエッチングされ、コンタクト配置部ＣＴＡには、降段段差群ＤＳＧ２が形成される。
ついで、図１０に示されるように、段差が形成された積層体ＬＢ上にレジストを塗布し、露光処理および現像処理を行って、レジストパターン１１４を形成する。ここでは、昇段段差群ＡＳＧ２に対応する領域と、降段段差群ＤＳＧ３に対応する領域と、が露出するように、レジストパターン１１４を形成する。
その後、図１１に示されるように、レジストパターン１１４をマスクとして、ＲＩＥ法などの異方性エッチング技術を用いて、所定の層数の単位層をエッチングする。所定の数は、図５で形成した凹部１２０の段数と同じであり、ここでは、３段となる。この工程では、露出した領域が、降段段差群ＤＳＧ２よりも所定の段数低くなるようにエッチングされ、コンタクト配置部ＣＴＡには、昇段段差群ＡＳＧ２および降段段差群ＤＳＧ３が形成される。
その後は、図示しないが、メモリセルアレイＭＡに、メモリセルＭＣが形成される。例えば、積層体ＬＢを厚さ方向に貫通するメモリホールが形成される。ついで、メモリホール内に、ブロック絶縁膜、電荷蓄積膜、トンネル絶縁膜、チャネル半導体層が順に形成され、チャネル半導体層が形成されたメモリホール内にコア絶縁層が埋め込まれ、ピラー膜を形成する。その後、メモリセルアレイＭＡとコンタクト部ＷＣとを含む積層体に、Ｘ方向に延在するスリットがＹ方向に所定の間隔をあけて形成される。ついで、犠牲層ＳＡＣ１～ＳＡＣ１５を等方性エッチングによって除去してＺ方向に隣接する絶縁膜ＩＮＳおよび絶縁層ＩＳ１～ＩＳ１５間に空隙が形成される。その後、空隙に導電層であるワード線ＷＬ１～ＷＬ１５を埋め込み、不揮発性メモリ１０が形成される。
なお、図では、接続部ＣＮのＹ方向のサイズは、コンタクト配置部ＣＴＡのＹ方向のサイズと略同様の場合を示しているが、これは例示であって、実施形態がこれに限定されるものではない。コンタクトＣＴとメモリセルＭＣとの間で電流を流すことができれば、接続部ＣＮのＹ方向のサイズは任意に設定可能である。例えば、接続部ＣＮのＹ方向のサイズを、コンタクト配置部ＣＴＡのＹ方向のサイズよりも小さくして、不揮発性メモリ１０のＸＹ方向の面積を小さくしてもよい。
上記した説明では、Ｘ方向に昇段および降段する段差を有するコンタクト部ＷＣが例示されたが、さらにコンタクト部ＷＣは、Ｙ方向に昇段および降段する段差を有していてもよい。
図１２は、Ｘ方向およびＹ方向に昇段および降段する段差を有するコンタクト部の一例を示す図であり、図１３は、実施形態によるＸ方向およびＹ方向に昇段および降段する段差を有するコンタクト部の他の例を示す図である。図１２および図１３では、例えば図２の降段段差群または昇段段差群の一部を抜き出したものである。
図１２に示されるコンタクト部では、Ｘ方向の１段の段差を構成する単位層の数はＮ（Ｎは２以上の整数）となっている。また、Ｘ方向に降段または昇段する段差の各コンタクト配置面ＣＴＰ１～ＣＴＰ３に、Ｙ方向に降段するＮ－１段の段差と、昇段するＮ－１段の段差と、が周期的に設けられる。このような構成によって、Ｘ方向の１段の段差を構成する各単位層は、Ｙ方向の階段構造の平坦部であるテラス部ＴＥＲを構成する。各テラス部ＴＥＲにコンタクトが配置されることになる。
図２の場合では、Ｘ方向の１段の段差を構成する単位層の数は１であったので、１段の段差のコンタクト配置面（テラス部ＴＥＲ）には、１つのコンタクトＣＴが設けられる。コンタクト配置面のＸ方向のサイズをｘｃとし、単位層の数をＭとすると、コンタクト部ＷＣのＸ方向のサイズは、少なくともｘｃ×Ｍとなる。
一方、図１２の場合には、Ｘ方向の１段の段差を構成する単位層の数はＮであり、Ｘ方向の段差の各コンタクト配置面ＣＴＰ１～ＣＴＰ３にＹ方向のＮ－１段の段差によってＮ個のテラス部ＴＥＲが設けられることになる。これによって、Ｘ方向の１段の段差のコンタクト配置面ＣＴＰ１～ＣＴＰ３には、Ｎ個のコンタクトが設けられる。そのため、コンタクト部ＷＣのＸ方向のサイズは、少なくともｘｃ×Ｍ／Ｎとなり、図２の場合に比して、コンタクト部ＷＣのＸ方向のサイズを１／Ｎに小さくすることができる。
図１２に示される例では、Ｘ方向に設けられる段差構造の１段当たりの単位層の数は３であり、Ｘ方向に設けられる段差構造の各コンタクト配置面ＣＴＰ１～ＣＴＰ３に、Ｙ方向に２段の段差を有する階段構造が設けられる。
図２に示される構成を有するコンタクト部ＷＣにも上記した実施形態を適用することができる。図１２のコンタクト部ＷＣは、段差の高さは同じであるが高さが異なるＸ方向の階段構造がＹ方向に配列した構造とみることができる。図１２の例では、３種類のＸ方向の階段構造ＳＳ１～ＳＳ３が存在する。階段構造ＳＳ１～ＳＳ３のそれぞれに、コンタクト配置部ＣＴＡと接続部ＣＮとが設けられるようにしたものが、図１３である。
図１３に示されるように、階段構造ＳＳ１～ＳＳ３は、コンタクト配置部ＣＴＡ１～ＣＴＡ３と、接続部ＣＮ１～ＣＮ３と、を含む。コンタクト配置部ＣＴＡ１～ＣＴＡ３の昇段段差群は、接続部ＣＮ１～ＣＮ３の昇段段差群よりも、昇段段差群の段差数を構成する単位層の数だけ低く構成されている。これによって、昇段段差群の各ワード線ＷＬは、メモリセルアレイＭＡのワード線ＷＬと電気的に接続されることになる。
このようなコンタクト部ＷＣの製造方法は、図４～図１１に示したものと同様である。ただし、上記した説明では、Ｘ方向の段差の数が単位層の１層となるようにエッチングしていたが、この場合には、単位層のＮ層となるようにエッチングが行われる。また、Ｙ方向の段差は、図５の後で図６の前に、積層体ＬＢの各コンタクト配置面上にレジストパターンを形成し、エッチングとスリミングとを繰り返すことによって形成される。この場合には、Ｙ方向の段差が単位層の１層となるようにエッチングが行われる。
実施の形態では、コンタクト部ＷＣは、Ｘ正方向に降段する各段差を有する降段段差群ＤＳＧ１，ＤＳＧ２、およびこの降段段差群ＤＳＧ１，ＤＳＧ２にメモリセルアレイＭＡとは離れる方向に隣接して配置され、Ｘ正方向に昇段する各段差を有する昇段段差群ＡＳＧ１，ＡＳＧ２を有するコンタクト配置部ＣＴＡと、昇段段差群ＡＳＧ１，ＡＳＧ２を構成する各ワード線ＷＬと同じ高さのメモリセルＭＣとを接続する接続部ＣＮと、を有する構成とした。これによって、従来では、コンタクトＣＴを配置することができずデッドスペースとなっていた昇段段差群ＡＳＧ１，ＡＳＧ２にもコンタクトＣＴを配置することができる。その結果、従来に比して、コンタクト部ＷＣのＸ方向のサイズを縮小することができるという効果を有する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 不揮発性メモリ、１１１～１１４ レジストパターン、１２０ 凹部、ＡＳＧ１，ＡＳＧ２，ＡＳＧ１１，ＡＳＧ２１ 昇段段差群、ＣＮ，ＣＮ１～ＣＮ３ 接続部、ＣＴ コンタクト、ＣＴＡ，ＣＴＡ１～ＣＴＡ３ コンタクト配置部、ＣＴＰ１-ＣＴＰ３ コンタクト配置面、ＤＳＧ１～ＤＳＧ３，ＤＳＧ２１ 降段段差群、ＤＶ 分断部、ＩＮＳ 絶縁膜、ＩＳ，ＩＳ１～ＩＳ１５ 絶縁層、ＬＢ 積層体、ＭＡ メモリセルアレイ、ＭＣ メモリセル、ＳＡＣ１～ＳＡＣ１５ 犠牲層、ＳＧＰ１，ＳＧＰ２ 段差群ペア、ＳＳ１～ＳＳ３ 階段構造、Ｓｕｂ 基板、ＴＥＲ テラス部、ＷＣ コンタクト部、ＷＬ１-ＷＬ１５ ワード線。

Claims (1)

  1. 基板上に、第１層と第２層の組からなる単位層を複数積層して積層体を形成し、
    最上層からｎ層（ｎは２以上の整数）までの前記単位層を加工して、メモリセルアレイ形成領域から離れる第１方向に向かって降段していくａ段（ａは１以上ｎ以下の整数）の段差を有する降段段差群、および前記第１方向に向かって昇段していくａ段の段差を有する昇段段差群を形成し、
    第１領域の前記降段段差群並びに前記第１領域に隣接する第２領域の前記降段段差群および前記昇段段差群に対して、前記第１領域の前記昇段段差群がｎ層の単位層分低くなるように前記積層体を加工する半導体記憶装置の製造方法。
JP2019018384A 2019-02-05 2019-02-05 半導体記憶装置の製造方法 Active JP7132142B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019018384A JP7132142B2 (ja) 2019-02-05 2019-02-05 半導体記憶装置の製造方法
US16/529,970 US11296108B2 (en) 2019-02-05 2019-08-02 Semiconductor memory device and manufacturing method of semiconductor memory device
TW108128689A TWI709229B (zh) 2019-02-05 2019-08-13 半導體記憶裝置及其製造方法
CN201910748426.8A CN111524898B (zh) 2019-02-05 2019-08-14 半导体存储装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019018384A JP7132142B2 (ja) 2019-02-05 2019-02-05 半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020126928A JP2020126928A (ja) 2020-08-20
JP7132142B2 true JP7132142B2 (ja) 2022-09-06

Family

ID=71836157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019018384A Active JP7132142B2 (ja) 2019-02-05 2019-02-05 半導体記憶装置の製造方法

Country Status (4)

Country Link
US (1) US11296108B2 (ja)
JP (1) JP7132142B2 (ja)
CN (1) CN111524898B (ja)
TW (1) TWI709229B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109952644A (zh) 2019-01-31 2019-06-28 长江存储科技有限责任公司 三维存储器件中的阶梯形成
US11825654B2 (en) * 2020-12-07 2023-11-21 Macronix International Co., Ltd. Memory device
KR20220083115A (ko) * 2020-12-11 2022-06-20 에스케이하이닉스 주식회사 3차원 메모리 장치 및 그 제조방법
JP2022134606A (ja) * 2021-03-03 2022-09-15 キオクシア株式会社 半導体記憶装置およびその製造方法
US11961801B2 (en) 2021-07-12 2024-04-16 Micron Technology, Inc. Integrated circuitry, memory circuitry comprising strings of memory cells, and method of forming integrated circuitry

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258458A (ja) 2007-04-06 2008-10-23 Toshiba Corp 半導体記憶装置及びその製造方法
US20160111361A1 (en) 2014-10-17 2016-04-21 SK Hynix Inc. 3d nonvolatile memory device
US20170317088A1 (en) 2016-05-02 2017-11-02 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US20170373088A1 (en) 2016-06-27 2017-12-28 SK Hynix Inc. Semiconductor device and method of manufacturing the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124593A (ja) * 2011-01-26 2011-06-23 Oki Semiconductor Co Ltd 半導体装置
KR20130072522A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자 및 그 제조 방법
US10038073B1 (en) * 2012-04-09 2018-07-31 Monolithic 3D Inc. 3D integrated circuit device
US9595533B2 (en) * 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
KR101974352B1 (ko) * 2012-12-07 2019-05-02 삼성전자주식회사 수직 셀을 갖는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
KR102046504B1 (ko) 2013-01-17 2019-11-19 삼성전자주식회사 수직형 반도체 소자의 패드 구조물 및 배선 구조물
KR20160096309A (ko) * 2015-02-05 2016-08-16 에스케이하이닉스 주식회사 3차원 비휘발성 반도체 장치
KR20170014757A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10186520B2 (en) * 2015-09-11 2019-01-22 Toshiba Memory Corporation Semiconductor memory devices including a memory cell array and stepped wiring portions, and manufacturing methods thereof
TWI572018B (zh) * 2015-10-28 2017-02-21 旺宏電子股份有限公司 記憶體元件及其製作方法
KR102568886B1 (ko) 2015-11-16 2023-08-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102536261B1 (ko) 2015-12-18 2023-05-25 삼성전자주식회사 3차원 반도체 장치
US10373970B2 (en) * 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9905514B2 (en) * 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
JP2018037513A (ja) 2016-08-31 2018-03-08 東芝メモリ株式会社 半導体装置
JP2018152419A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体記憶装置
TWI630709B (zh) 2017-03-14 2018-07-21 旺宏電子股份有限公司 三維半導體元件及其製造方法
KR102416028B1 (ko) * 2017-04-07 2022-07-04 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR102421766B1 (ko) * 2017-07-07 2022-07-18 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR102427324B1 (ko) * 2017-07-25 2022-07-29 삼성전자주식회사 3차원 반도체 메모리 장치
CN109300902A (zh) * 2018-09-28 2019-02-01 长江存储科技有限责任公司 3d存储器件
KR20200047882A (ko) * 2018-10-25 2020-05-08 삼성전자주식회사 3차원 반도체 소자
KR20200088680A (ko) * 2019-01-15 2020-07-23 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258458A (ja) 2007-04-06 2008-10-23 Toshiba Corp 半導体記憶装置及びその製造方法
US20160111361A1 (en) 2014-10-17 2016-04-21 SK Hynix Inc. 3d nonvolatile memory device
US20170317088A1 (en) 2016-05-02 2017-11-02 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US20170373088A1 (en) 2016-06-27 2017-12-28 SK Hynix Inc. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
TWI709229B (zh) 2020-11-01
CN111524898A (zh) 2020-08-11
US11296108B2 (en) 2022-04-05
CN111524898B (zh) 2023-10-27
US20200251491A1 (en) 2020-08-06
JP2020126928A (ja) 2020-08-20
TW202030872A (zh) 2020-08-16

Similar Documents

Publication Publication Date Title
JP7132142B2 (ja) 半導体記憶装置の製造方法
US20230187271A1 (en) Method of manufacturing semiconductor memory device and semiconductor memory device
CN106409811B (zh) 半导体器件及其制造方法
US11672112B2 (en) Semiconductor memory device with protruding separating portions
US11848228B2 (en) Semiconductor device
US10249642B2 (en) Semiconductor memory device
KR20120053331A (ko) 식각방지막 형성방법, 식각방지막이 구비된 반도체 소자 및 그 제조방법
KR20160106972A (ko) 반도체 장치 및 그 제조방법
KR20130072522A (ko) 3차원 불휘발성 메모리 소자 및 그 제조 방법
JP2012069710A (ja) 半導体記憶装置
KR20140018540A (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN110491858B (zh) 半导体装置及其制造方法
KR20140018541A (ko) 비휘발성 메모리 장치 및 그 제조 방법
TWI714210B (zh) 半導體記憶裝置
JP2019153693A (ja) 半導体装置およびその製造方法
KR20200072638A (ko) 3차원 반도체 메모리 소자
US8765610B2 (en) Method for manufacturing semiconductor device
US10861707B2 (en) Method for manufacturing semiconductor device and semiconductor memory device
JP2019009382A (ja) 半導体装置
US9455271B1 (en) Semiconductor memory device and method of manufacturing semiconductor memory device and method of layouting auxiliary pattern
US20180083025A1 (en) Semiconductor memory device and method of manufacturing the same
KR101966894B1 (ko) 계단형 패턴 형성 방법
US20220406803A1 (en) Semiconductor memory device and method for manufacturing semiconductor memory device
JP7282728B2 (ja) Ｎａｎｄ型フラッシュメモリおよびその製造方法
KR101900892B1 (ko) 반도체 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220825

R151 Written notification of patent or utility model registration

Ref document number: 7132142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151