TW201737469A - 減小型分離閘非揮發性快閃記憶體單元及其製造方法 - Google Patents

減小型分離閘非揮發性快閃記憶體單元及其製造方法 Download PDF

Info

Publication number
TW201737469A
TW201737469A TW106110803A TW106110803A TW201737469A TW 201737469 A TW201737469 A TW 201737469A TW 106110803 A TW106110803 A TW 106110803A TW 106110803 A TW106110803 A TW 106110803A TW 201737469 A TW201737469 A TW 201737469A
Authority
TW
Taiwan
Prior art keywords
region
gate
channel region
insulating material
insulated
Prior art date
Application number
TW106110803A
Other languages
English (en)
Other versions
TWI623089B (zh
Inventor
王春明
Original Assignee
超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US2017/024310 external-priority patent/WO2017176486A1/en
Application filed by 超捷公司 filed Critical 超捷公司
Publication of TW201737469A publication Critical patent/TW201737469A/zh
Application granted granted Critical
Publication of TWI623089B publication Critical patent/TWI623089B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供一種減小型非揮發性記憶體單元陣列，所述減小型非揮發性記憶體單元陣列通過以下步驟實現：在絕緣層中沿行方向形成第一溝槽，用絕緣材料填充所述第一溝槽，在所述絕緣層中沿列方向形成第二溝槽，在所述第二溝槽中形成STI絕緣材料，以及穿過所述第一溝槽形成源極區。或者，所述STI隔離區可製成連續的，並且所述源極擴散區注入具有足夠的能量以形成連續的源極線擴散區，每個源極線擴散區跨有源區並且在所述STI隔離區之下延伸。這使得相鄰的記憶體單元對的控制柵極可形成得更靠近在一起。

Description

減小型分離閘非揮發性快閃記憶體單元及其製造方法
本申請案主張2016年4月8日申請之中國專利申請案第201610216805.9號的優先權，其以引用的方式併入本文中。
本發明涉及具有選擇柵極、浮動柵極、控制柵極和擦除柵極的非揮發性快閃記憶體。
具有選擇柵極、浮動柵極、控制柵極和擦除柵極的分離閘非揮發性快閃記憶體單元是本領域熟知的。參見例如美國專利6,747,310和7,868,375。在浮動柵極上具有懸垂的擦除柵極也是本領域熟知的。參見例如美國專利5,242,848。所有這三篇專利出於所有目的均全文以引用方式併入本文。
圖1示出了形成於半導體襯底10上的一對常規記憶體單元。每個記憶體單元包括設置在襯底10上面並通過絕緣層12(如，二氧化矽(“氧化物”))與該襯底絕緣的浮動柵極14。控制柵極18設置在浮動柵極14上面並通過絕緣層16(如，ONO-氧化物-氮化物-氧化物)與該浮動柵極絕緣。絕緣層20(如，氮化矽(“氮化物”))設置在控制柵極10上面。絕緣層22(如，氧化物)設置在絕緣層20上面。絕緣層24(如，氮化物)設置在絕緣層22上面。選擇柵極(字線柵極)26設置在襯底10上面並與該襯底絕緣，且與浮動柵極14和控制柵極18橫向相鄰。間隔開的源極區28和漏極區30分別形成於襯底中(具有與襯底(或襯底中形成的阱)的導電類型不同的導電類型)。擦除柵極32形成于源極區28上面並通過絕緣層34(如，氧化物)與該源極區絕緣。
圖2示出了此類記憶體單元的陣列的俯視平面圖。每行控制柵極18形成為或連接成沿行方向延伸的單線(即，電連接整行控制柵極18)。每行選擇(字線)柵極26形成為或連接成沿行方向延伸的單線(即，電連接整行選擇柵極26)。記憶體單元的列通過沿列方向延伸的隔離區36彼此絕緣。例如，將溝槽形成到襯底表面中並用絕緣材料(例如STI氧化物)填充溝槽的熟知技術可用於形成隔離區36。每行源極區(在列方向上由兩個相鄰的記憶體單元共享)形成為連續擴散區，該連續擴散區沿行方向延伸穿過在列方向上相鄰的隔離區36之間的間隙G(即，電連接整行源極區28)。導電擦除柵極線32(在圖2中以虛線顯示)在源極擴散區28上面延伸，並且還由在列方向上相鄰的兩個記憶體單元共享。
隨著器件幾何形狀繼續縮小，STI氧化物(源極線擴散區從中延伸穿過)的彼此面對的末端之間的間隙G變得更難控制。另外，對於這種構造，源極線28和擦除柵極線32佔用了過多的空間，以確保相鄰STI隔離區36(在列方向上)的末端之間的間隙G具有可行的臨界尺寸，特別是考慮到STI氧化物的線-端圓化。
一種減小型非揮發性記憶體單元陣列以具有多個平行、連續的隔離區的半導體襯底實現，每個隔離區沿第一方向延伸，有源區位於每對相鄰的隔離區之間，其中每個隔離區包括形成到襯底表面中的溝槽和設置於溝槽中的絕緣材料。多個平行、連續的源極線擴散區位於襯底中，每個擴散區沿正交於第一方向的第二方向延伸，其中每個源極線擴散區跨每個有源區並在每個隔離區中的絕緣材料之下延伸。多個記憶體單元對形成於每個有源區中。每個記憶體單元對包括：襯底中的源極區，該源極區是連續的源極線擴散區中的一個的一部分；襯底中的第一漏極區和第二漏極區，其中第一溝道區在第一漏極區和源極區之間延伸，並且第二溝道區在第二漏極區和源極區之間延伸；設置在第一溝道區的第一部分上面並且與該第一部分絕緣的第一浮動柵極；設置在第二溝道區的第一部分上面並且與該第一部分絕緣的第二浮動柵極；設置在第一溝道區的第二部分上面並且與該第二部分絕緣的第一選擇柵極；設置在第二溝道區的第二部分上面並且與該第二部分絕緣的第二選擇柵極；設置在第一浮動柵極上面並且與其絕緣的第一控制柵極；設置在第二浮動柵極上面並且與其絕緣的第二控制柵極；以及設置在源極區上面並且與其絕緣的擦除柵極。
一種形成非揮發性記憶體單元陣列的方法包括：在半導體襯底中形成多個平行、連續的隔離區，其中每個連續的隔離區沿第一方向延伸，有源區位於每對相鄰的隔離區之間，並且其中每個隔離區的形成包括在襯底的表面中形成溝槽並在溝槽中形成絕緣材料；在襯底中形成多個平行、連續的源極線擴散區，每個擴散區沿正交於第一方向的第二方向延伸，其中每個源極線擴散區跨每個有源區並在每個隔離區中的絕緣材料之下延伸；以及在每個有源區中形成多個記憶體單元對。每個記憶體單元對包括：襯底中的源極區，該源極區是連續的源極線擴散區中的一個的一部分；襯底中的第一漏極區和第二漏極區，其中第一溝道區在第一漏極區和源極區之間延伸，並且第二溝道區在第二漏極區和源極區之間延伸；設置在第一溝道區的第一部分上面並且與該第一部分絕緣的第一浮動柵極；設置在第二溝道區的第一部分上面並且與該第一部分絕緣的第二浮動柵極；設置在第一溝道區的第二部分上面並且與該第二部分絕緣的第一選擇柵極；設置在第二溝道區的第二部分上面並且與該第二部分絕緣的第二選擇柵極；設置在第一浮動柵極上面並且與其絕緣的第一控制柵極；設置在第二浮動柵極上面並且與其絕緣的第二控制柵極；以及設置在源極區上面並且與其絕緣的擦除柵極。
一種形成非揮發性記憶體單元陣列的方法包括：在半導體襯底上形成第一絕緣材料層；在第一絕緣材料層中形成沿第一方向延伸的多個第一溝槽；用不同於第一絕緣材料的第二絕緣材料填充所述多個第一溝槽；在第一絕緣材料層中形成沿正交於第一方向的第二方向延伸的多個第二溝槽；將所述多個第二溝槽延伸至襯底中；用第三絕緣材料填充所述多個第二溝槽，其中第三絕緣材料將平行的隔離區限定於半導體襯底中，有源區位於每對相鄰的隔離區之間，並且其中隔離區不在襯底中於所述多個第一溝槽之下形成；移除第二絕緣材料；通過進行第一溝槽注入而在半導體襯底中形成多個平行、連續的源極線擴散區，其中每個源極線擴散區沿第一方向延伸，並且跨過每個有源區；以及在每個有源區中形成多個記憶體單元對。每個記憶體單元對包括：襯底中的源極區，該源極區是連續的源極線擴散區中的一個的一部分；襯底中的第一漏極區和第二漏極區，其中第一溝道區在第一漏極區和源極區之間延伸，並且第二溝道區在第二漏極區和源極區之間延伸；設置在第一溝道區的第一部分上面並且與該第一部分絕緣的第一浮動柵極；設置在第二溝道區的第一部分上面並且與該第一部分絕緣的第二浮動柵極；設置在第一溝道區的第二部分上面並且與該第二部分絕緣的第一選擇柵極；設置在第二溝道區的第二部分上面並且與該第二部分絕緣的第二選擇柵極；設置在第一浮動柵極上面並且與其絕緣的第一控制柵極；設置在第二浮動柵極上面並且與其絕緣的第二控制柵極；以及設置在源極區上面並且與其絕緣的擦除柵極。
通過查看說明書、申請專利範圍和附圖，本發明的其他目的和特徵將變得顯而易見。
本發明是非揮發性記憶體陣列以及利用兩個掩模步驟減小記憶體單元陣列的大小的技術。第一水平掩模步驟用於蝕刻將限定源極線的氮化矽層。第二垂直掩模步驟用於蝕刻矽溝槽，以隔離相鄰的位。該技術可在源極線得到呈直角的STI轉角，並避免常規單掩模STI形成法導致的STI線-端圓化。因此，可減小兩個控制柵極之間的空間，從而減小記憶體單元陣列的大小。或者，記憶體單元陣列的大小可通過一個或多個注入而實現，所述注入滲透STI隔離區，以使得源極線擴散區在連續隔離區絕緣的下面延伸。
參見圖3A-3G和圖4A-4G，其示出了製造本發明的記憶體單元陣列的工藝步驟的剖視圖(分別沿Y-列方向和X-行方向)。該工藝始於在矽襯底40上形成二氧化矽(氧化物)層42。然後在氧化物層42上形成氮化矽(氮化物)層44。將光致抗蝕劑材料塗覆在結構上，並進行光刻掩模步驟，從而暴露光致抗蝕劑材料的所選部分。使光致抗蝕劑顯影，並將光致抗蝕劑用作掩模，蝕刻該結構，以使得溝槽46形成到氮化物層44中，所述溝槽沿X-行方向延伸，如圖3A和圖4A所示(在光致抗蝕劑移除後)。具體地講，各向異性地蝕刻氮化物層44，直到暴露氧化物層42。
使用氧化物沉積和CMP或回蝕來以氧化物47填充溝槽46。將光致抗蝕劑材料塗覆在結構上，並進行光刻掩模步驟，從而暴露光致抗蝕劑材料的所選部分。使光致抗蝕劑顯影，並選擇性移除，以暴露出氮化物層44的多個部分。然後使用氮化物蝕刻將溝槽48形成到氮化物層44中，所述溝槽沿Y-列方向延伸。使用各向異性蝕刻來蝕刻溝槽48底部的暴露氧化物42和矽40(即，使溝槽48延伸通過氧化物層42進入襯底40中)，如圖3B和圖4B所示(在光致抗蝕劑移除後)。厚絕緣材料(如，氧化物)層形成於結構上面，從而填充溝槽48。然後使用氮化物44作為刻蝕阻擋層，進行化學-機械拋光，溝槽48保持被STI氧化物50填充，如圖3C和圖4C所示。STI氧化物50限定沿Y-列方向延伸的隔離區49，有源區51在所述隔離區之間(以交替方式)。
使用氮化物蝕刻移除氮化物44。將多晶矽(多晶)沉積於結構上，然後使用氧化物47和50作為蝕刻阻擋層，進行多晶化學機械拋光(CMP)(其中多晶層52有效代替氮化物層44)，如圖3D和圖4D所示。絕緣層54(如ONO，具有氧化物、氮化物和氧化物亞層)形成於結構上面。多晶層56形成於ONO層54上面。一個或多個絕緣層(如，氧化物58和氮化物60)形成於多晶層56上面。使光致抗蝕劑在氮化物層60上面形成、顯影，並除了沿X-行方向行進的條紋之外選擇性移除。使用一系列蝕刻移除氮化物60、氧化物58、多晶56和ONO 54(除了它們的被光致抗蝕劑的條紋保護的部分之外)的多個部分，從而保留有源區51中此類層的疊堆對S1和S2。在光致抗蝕劑移除之後，沿疊堆S1和S2的側面形成(如，通過氮化物沉積和蝕刻)絕緣間隔物61(如，氮化物)。光致抗蝕劑部分地形成於疊堆S1和S2上面以及所述疊堆間的區域上面，但暴露出疊堆對S1和S2之外的區域。然後使用多晶蝕刻移除多晶層52的暴露部分，如圖3E和圖4E所示(在光致抗蝕劑移除後)。
進行氧化物蝕刻，以移除有源區51中的氧化物47，和氧化物42的暴露部分，以及隔離區49中的氧化物50的上部(即，減小隔離區49中氧化物50的高度)。使用對溝槽46的注入在襯底中在疊堆S1和S2之間形成源極區62。所得的結構如圖3F和圖4F所示。
記憶體單元的形成通過以下步驟完成：鄰近浮動柵極52和浮動柵極52上面的控制柵極56形成選擇柵極70(通過多晶沉積和蝕刻)，在襯底表面上于源極區62上面形成氧化物72，在氧化物72上面形成擦除柵極74(通過多晶沉積和蝕刻)，以及在襯底中鄰近選擇柵極70通過注入形成漏極區76。最終結構如圖3G和圖4G所示。最終構造包括沿列方向首尾相連延伸的記憶體單元對，每個記憶體單元對共享共同的源極區62。溝道區78在源極區62和漏極區76之間延伸。每個記憶體單元具有設置在第一溝道區部分上面的浮動柵極52、設置在第二溝道區部分上面的選擇柵極70以及設置在浮動柵極52上面的控制柵極56。
如圖5所示，源極線62所需的間距通過使該間距由溝槽46限定而減小，從而由於相鄰的控制柵極線56可更靠近在一起而使陣列大小減小，由於隔離區49僅以線條圖案形成而更好地控制臨界尺寸，並且隔離區49的源極線側無末端效應。
圖6A-6D和圖7A-7D示出了替代實施例，其中形成在連續STI氧化物線之下延伸的連續源極線。具體地講，進行上文結合圖3A-3B和圖4A-4B描述的處理，不同的是不形成溝槽46(因而不形成氧化物47)。這得到STI氧化物50的連續線，如圖6A和圖7A所示。如上文結合圖3C-3E和圖4C-4E所討論繼續所述處理，得到如圖6B和圖7B所示的結構(即，疊堆S1和S2之間無氧化物47)。然後使用一個或多個注入形成源極線62，所述注入具有足夠的能量以滲透隔離區49中的STI氧化物50，因此形成平行、連續的源極擴散區，所述擴散區沿X-行方向延伸跨過有源區51和隔離區49(即，在STI氧化物50的下面)(即，作為每行的源極擴散區的部分的所有源極區62連接在一起)。在優選的非限制性實施例中，可執行三個單獨的注入，第一注入具有第一深度範圍64，第二注入具有延伸得比第一深度範圍64更深的第二深度範圍66，並且第三注入66具有延伸得比第一深度範圍64和第二深度範圍66更深的第三深度範圍68，以使得所形成的源極線在隔離區49中的STI氧化物50下連續延伸，如圖6C和圖7C所示。如上文結合圖3G和圖4G所述繼續這種處理，得到如圖6D和圖7D所示的最終結構。如圖8所示，該技術得到隔離區49的線條圖案，並且源極線62在STI氧化物50的下面延伸。
應當理解，本發明不限於上述的和本文中示出的實施例，而是涵蓋落在所附申請專利範圍的範圍內的任何和所有變型形式。舉例來說，本文中對本發明的提及並不意在限制任何申請專利範圍或申請專利範圍術語的範圍，而是僅涉及可由這些請求項中的一項或多項請求項涵蓋的一個或多個特徵。上文所述的材料、工藝和數值的例子僅為示例性的，而不應視為限制申請專利範圍。另外，根據申請專利範圍和說明書中顯而易見的是，並非所有方法步驟都需要以所示出或所聲稱的精確順序來執行，而是需要以允許本發明的記憶體單元的適當形成的任意順序來執行。例如，源極線注入中的一者或多者可在工藝的更早階段進行(如，第一源極線注入可在溝槽48形成之後，但在STI氧化物50形成之前進行)。最後，單個材料層可以被形成為多個這種或類似材料層，反之亦然。
應該指出的是，如本文所用，術語“在…上面”和“在…上”兩者包容地包含“直接在…上”(之間沒有設置中間材料、元件或空間)和“間接在…上”(之間設置有中間材料、元件或空間)。類似地，術語“相鄰”包括“直接相鄰”(之間沒有設置中間材料、元件或空間)和“間接相鄰”(之間設置有居間材料、元件或空間)，“被安裝到”包括“被直接安裝到”(之間沒有設置中間材料、元件或空間)和“被間接安裝到”(之間設置有中間材料、元件或空間)，並且“被電連接到”包括“被直接電連接到”(之間沒有將元件電連接在一起的中間材料或元件)和“被間接電連接到”(之間有將元件電連接在一起的中間材料或元件)。例如，“在襯底上面”形成元件可包括在之間沒有中間材料/元件的情況下在襯底上直接形成元件，以及在之間有一個或多個中間材料/元件的情況下在襯底上間接形成元件。
10‧‧‧襯底；控制柵極
12、16、20、22、24、34‧‧‧絕緣層
14‧‧‧浮動柵極
18‧‧‧控制柵極
26‧‧‧選擇柵極(字線柵極)
28‧‧‧源極區；源極擴散區；源極線
30、76‧‧‧漏極區
32‧‧‧擦除柵極；擦除柵極線
36、49‧‧‧隔離區
40‧‧‧襯底；矽
42‧‧‧氧化物層
44‧‧‧氮化物層
46、48‧‧‧溝槽
47、58‧‧‧氧化物
50‧‧‧STI氧化物
51‧‧‧有源區
52‧‧‧多晶層；浮動柵極
54‧‧‧絕緣層；ONO層
56‧‧‧多晶層；控制柵極；控制柵極線
60‧‧‧氮化物；氮化物層
61‧‧‧絕緣間隔物
62‧‧‧源極區；源極線
64‧‧‧第一深度範圍
66‧‧‧第二深度範圍；第三注入
68‧‧‧第三深度範圍
70‧‧‧選擇柵極
72‧‧‧氧化物
74‧‧‧擦除柵極
78‧‧‧溝道區
G‧‧‧間隙
S1、S2‧‧‧疊堆
圖1是一對常規非揮發性記憶體單元的剖視圖。
圖2是常規非揮發性記憶體單元的陣列的俯視平面圖。
圖3A-3G是沿Y-列方向的側面剖視圖，其示出了本發明的記憶體單元對的形成。
圖4A-4G是沿X-行方向的側面剖視圖，其示出了本發明的記憶體單元對的形成。
圖5是本發明的非揮發性記憶體單元陣列的俯視平面圖。
圖6A-6D是沿Y-列方向的側面剖視圖，其示出了在本發明的替代實施例中記憶體單元對的形成。
圖7A-7D是沿X-行方向的側面剖視圖，其示出了在本發明的替代實施例中記憶體單元對的形成。
圖8是本發明的替代實施例的非揮發性記憶體單元陣列的俯視平面圖。
46‧‧‧溝槽
49‧‧‧隔離區
50‧‧‧STI氧化物
51‧‧‧有源區
52‧‧‧多晶層；浮動柵極
56‧‧‧多晶層；控制柵極；控制柵極線
62‧‧‧源極區；源極線
70‧‧‧選擇柵極
74‧‧‧擦除柵極
76‧‧‧漏極區

Claims (9)

  1. 一種非揮發性記憶體單元陣列，所述非揮發性記憶體單元陣列包括： 半導體襯底，所述半導體襯底具有多個平行、連續的隔離區，每個隔離區沿第一方向延伸，有源區位於每對相鄰的所述隔離區之間，其中每個隔離區包括形成到所述襯底的表面中的溝槽和設置於所述溝槽中的絕緣材料； 所述襯底中的多個平行、連續的源極線擴散區，每個擴散區沿正交於所述第一方向的第二方向延伸，其中每個源極線擴散區跨每個所述有源區並且在每個所述隔離區中的所述絕緣材料之下延伸； 多個記憶體單元對，所述多個記憶體單元對形成於每個所述有源區中，其中每個所述記憶體單元對包括： 所述襯底中的源極區，所述源極區是所述連續的源極線擴散區中的一個的一部分， 所述襯底中的第一漏極區和第二漏極區，其中第一溝道區在所述第一漏極區和所述源極區之間延伸，並且第二溝道區在所述第二漏極區和所述源極區之間延伸， 第一浮動柵極，所述第一浮動柵極設置在所述第一溝道區的第一部分上面並且與所述第一溝道區的第一部分絕緣， 第二浮動柵極，所述第二浮動柵極設置在所述第二溝道區的第一部分上面並且與所述第二溝道區的第一部分絕緣， 第一選擇柵極，所述第一選擇柵極設置在所述第一溝道區的第二部分上面並且與所述第一溝道區的第二部分絕緣， 第二選擇柵極，所述第二選擇柵極設置在所述第二溝道區的第二部分上面並且與所述第二溝道區的第二部分絕緣， 第一控制柵極，所述第一控制柵極設置在所述第一浮動柵極上面並且與所述第一浮動柵極絕緣， 第二控制柵極，所述第二控制柵極設置在所述第二浮動柵極上面並且與所述第二浮動柵極絕緣，以及 擦除柵極，所述擦除柵極設置在所述源極區上面並且與所述源極區絕緣。
  2. 如請求項1所述的非揮發性記憶體單元陣列，其中對於每個所述隔離區而言，所述絕緣材料填充所述溝槽。
  3. 如請求項2所述的非揮發性記憶體單元陣列，其中對於每個所述隔離區而言，所述絕緣材料延伸出所述溝槽，位於所述襯底的所述表面之上。
  4. 一種形成非揮發性記憶體單元陣列的方法，所述方法包括： 在半導體襯底中形成多個平行、連續的隔離區，其中每個所述連續的隔離區沿第一方向延伸，有源區位於每對相鄰的所述隔離區之間，並且其中形成每個所述隔離區包括將溝槽形成到所述襯底的表面中以及在所述溝槽中形成絕緣材料； 在所述襯底中形成多個平行、連續的源極線擴散區，每個擴散區沿正交於所述第一方向的第二方向延伸，其中每個源極線擴散區跨每個所述有源區並且在每個所述隔離區中的所述絕緣材料之下延伸； 在每個所述有源區中形成多個記憶體單元對，其中每個所述記憶體單元對包括： 所述襯底中的源極區，所述源極區是所述連續的源極線擴散區中的一個的一部分， 所述襯底中的第一漏極區和第二漏極區，其中第一溝道區在所述第一漏極區和所述源極區之間延伸，並且第二溝道區在所述第二漏極區和所述源極區之間延伸， 第一浮動柵極，所述第一浮動柵極設置在所述第一溝道區的第一部分上面並且與所述第一溝道區的第一部分絕緣， 第二浮動柵極，所述第二浮動柵極設置在所述第二溝道區的第一部分上面並且與所述第二溝道區的第一部分絕緣， 第一選擇柵極，所述第一選擇柵極設置在所述第一溝道區的第二部分上面並且與所述第一溝道區的第二部分絕緣， 第二選擇柵極，所述第二選擇柵極設置在所述第二溝道區的第二部分上面並且與所述第二溝道區的第二部分絕緣， 第一控制柵極，所述第一控制柵極設置在所述第一浮動柵極上面並且與所述第一浮動柵極絕緣， 第二控制柵極，所述第二控制柵極設置在所述第二浮動柵極上面並且與所述第二浮動柵極絕緣，以及 擦除柵極，所述擦除柵極設置在所述源極區上面並且與所述源極區絕緣。
  5. 如請求項4所述的方法，其中對於每個所述隔離區而言，所述絕緣材料填充所述溝槽。
  6. 如請求項5所述的方法，其中對於每個所述隔離區而言，所述絕緣材料延伸出所述溝槽，位於所述襯底的所述表面之上。
  7. 一種形成非揮發性記憶體單元陣列的方法，所述方法包括： 在半導體襯底上形成第一絕緣材料層； 在所述第一絕緣材料層中形成多個第一溝槽，所述多個第一溝槽沿第一方向延伸； 用不同於所述第一絕緣材料的第二絕緣材料填充所述多個第一溝槽； 在所述第一絕緣材料層中形成多個第二溝槽，所述多個第二溝槽沿正交於所述第一方向的第二方向延伸； 將所述多個第二溝槽延伸到所述襯底中； 用第三絕緣材料填充所述多個第二溝槽，其中所述第三絕緣材料將平行的隔離區限定於所述半導體襯底中，有源區位於每對相鄰的所述隔離區之間，並且其中所述隔離區不在所述襯底中於所述多個第一溝槽之下形成； 移除所述第二絕緣材料； 通過進行對所述第一溝槽的注入在所述半導體襯底中形成多個平行、連續的源極線擴散區，其中每個源極線擴散區沿所述第一方向延伸並且跨過每個所述有源區； 在每個所述有源區中形成多個記憶體單元對，其中每個所述記憶體單元對包括： 所述襯底中的源極區，所述源極區是所述連續的源極線擴散區中的一個的一部分， 所述襯底中的第一漏極區和第二漏極區，其中第一溝道區在所述第一漏極區和所述源極區之間延伸，並且第二溝道區在所述第二漏極區和所述源極區之間延伸， 第一浮動柵極，所述第一浮動柵極設置在所述第一溝道區的第一部分上面並且與所述第一溝道區的第一部分絕緣， 第二浮動柵極，所述第二浮動柵極設置在所述第二溝道區的第一部分上面並且與所述第二溝道區的第一部分絕緣， 第一選擇柵極，所述第一選擇柵極設置在所述第一溝道區的第二部分上面並且與所述第一溝道區的第二部分絕緣， 第二選擇柵極，所述第二選擇柵極設置在所述第二溝道區的第二部分上面並且與所述第二溝道區的第二部分絕緣， 第一控制柵極，所述第一控制柵極設置在所述第一浮動柵極上面並且與第一浮動柵極絕緣， 第二控制柵極，所述第二控制柵極設置在所述第二浮動柵極上面並且與第二浮動柵極絕緣，以及 擦除柵極，所述擦除柵極設置在所述源極區上面並且與所述源極區絕緣。
  8. 如請求項7所述的方法，所述方法還包括： 形成第四絕緣材料層，所述第四絕緣材料層直接位於所述半導體襯底的表面上，其中所述第一絕緣材料層直接形成於所述第四絕緣材料層上。
  9. 如請求項7所述的方法，其中： 所述第一絕緣材料是氮化物； 所述第二絕緣材料是氧化物；並且 所述第三絕緣材料是氧化物。
TW106110803A 2016-04-08 2017-03-30 減小型分離閘非揮發性快閃記憶體單元及其製造方法 TWI623089B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
CN201610216805.9A CN107293546B (zh) 2016-04-08 2016-04-08 减小型分裂栅非易失性闪存单元及其制造方法
CN201610216805.9 2016-04-08
US15/468,541 2017-03-24
US15/468,541 US9960242B2 (en) 2016-04-08 2017-03-24 Reduced size split gate non-volatile flash memory cell and method of making same
PCT/US2017/024310 WO2017176486A1 (en) 2016-04-08 2017-03-27 Reduced size split gate non-volatile flash memory cell and method of making same
WOPCT/US17/24310 2017-03-27

Publications (2)

Publication Number Publication Date
TW201737469A true TW201737469A (zh) 2017-10-16
TWI623089B TWI623089B (zh) 2018-05-01

Family

ID=60093341

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106110803A TWI623089B (zh) 2016-04-08 2017-03-30 減小型分離閘非揮發性快閃記憶體單元及其製造方法

Country Status (6)

Country Link
US (1) US9960242B2 (zh)
EP (1) EP3449501B1 (zh)
JP (1) JP6701374B2 (zh)
KR (1) KR102119335B1 (zh)
CN (1) CN107293546B (zh)
TW (1) TWI623089B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637492B (zh) * 2017-11-21 2018-10-01 旺宏電子股份有限公司 半導體結構及其形成方法
TWI744006B (zh) * 2020-01-16 2021-10-21 台灣積體電路製造股份有限公司 記憶體元件及其製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021602B (zh) * 2018-01-05 2023-04-07 硅存储技术公司 在专用沟槽中具有浮栅的非易失性存储器单元
US11164881B2 (en) * 2018-09-11 2021-11-02 Globalfoundries Singapore Pte. Ltd. Transistor device, memory arrays, and methods of forming the same
US10937794B2 (en) 2018-12-03 2021-03-02 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same
US10797142B2 (en) 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
CN112185970B (zh) * 2019-07-02 2024-05-28 硅存储技术公司 形成分裂栅存储器单元的方法
CN113097211B (zh) * 2020-01-09 2024-08-06 联华电子股份有限公司 非挥发性存储元件及其制造方法
CN111341776B (zh) * 2020-03-18 2023-11-14 上海华虹宏力半导体制造有限公司 存储器及其形成方法、存储器单元阵列及其驱动方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
JPH07254651A (ja) * 1994-03-16 1995-10-03 Toshiba Corp 半導体集積回路装置
EP1385213A4 (en) 2002-02-21 2008-08-06 Matsushita Electric Ind Co Ltd SEMICONDUCTOR MEMORY AND METHOD FOR MANUFACTURING THE SAME
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
JP2006210700A (ja) * 2005-01-28 2006-08-10 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
US7652318B2 (en) * 2006-11-03 2010-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Split-gate memory cells and fabrication methods thereof
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
GB201111916D0 (en) * 2011-07-12 2011-08-24 Cambridge Silicon Radio Ltd Single poly non-volatile memory cells
US8669607B1 (en) * 2012-11-01 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells with increased programming efficiency
US8928060B2 (en) 2013-03-14 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Architecture to improve cell size for compact array of split gate flash cell
US9484261B2 (en) * 2013-07-05 2016-11-01 Silicon Storage Technology, Inc. Formation of self-aligned source for split-gate non-volatile memory cell
US9159735B2 (en) * 2013-07-18 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Architecture to improve cell size for compact array of split gate flash cell with buried common source structure
US9123822B2 (en) * 2013-08-02 2015-09-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same
US9431407B2 (en) * 2014-09-19 2016-08-30 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637492B (zh) * 2017-11-21 2018-10-01 旺宏電子股份有限公司 半導體結構及其形成方法
TWI744006B (zh) * 2020-01-16 2021-10-21 台灣積體電路製造股份有限公司 記憶體元件及其製造方法
US11183571B2 (en) 2020-01-16 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20180132778A (ko) 2018-12-12
US9960242B2 (en) 2018-05-01
JP2019512889A (ja) 2019-05-16
CN107293546B (zh) 2020-09-04
JP6701374B2 (ja) 2020-05-27
US20170330949A1 (en) 2017-11-16
EP3449501A4 (en) 2019-12-04
KR102119335B1 (ko) 2020-06-04
EP3449501B1 (en) 2021-01-27
EP3449501A1 (en) 2019-03-06
CN107293546A (zh) 2017-10-24
TWI623089B (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
TWI623089B (zh) 減小型分離閘非揮發性快閃記憶體單元及其製造方法
TWI590313B (zh) 形成含有金屬閘及邏輯裝置之自我對準分離閘記憶體單元陣列之方法
US11678488B2 (en) Three-dimensional semiconductor memory device
KR101368021B1 (ko) 메모리 셀 어레이 형성 방법, 복수의 전계 효과 트랜지스터 형성 방법, 소스/드레인 영역 및 분리 트렌치 형성 방법, 및 기판 내로 일련의 이격 트렌치 형성 방법
CN105009286B (zh) 具有增大沟道区有效宽度的非易失性存储器单元及其制作方法
TWI641114B (zh) 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法
KR20120131653A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20130045047A (ko) 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
TWI732608B (zh) 形成分離閘記憶體單元的方法
JP2007165862A (ja) 半導体装置の製造方法
TW201611247A (zh) 使用增強橫向控制閘至浮閘耦合之改良尺度之分離閘快閃記憶體單元
JP2004104107A (ja) 不揮発性記憶素子及びその形成方法
KR20130023993A (ko) 반도체 소자 및 그 제조 방법
US9685451B2 (en) Nonvolatile memory device and method for fabricating the same
JP6004215B2 (ja) 単一のポリ層を有する浮遊ゲートメモリセルの半導体メモリアレイを形成する自己整列方法
WO2017176486A1 (en) Reduced size split gate non-volatile flash memory cell and method of making same
JP2013219179A (ja) 半導体装置及びその製造方法
KR20110093312A (ko) 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
TW201444026A (zh) 具有埋入式位元線之基板及其製作方法
TW202230725A (zh) 形成具有薄化側邊隧道氧化物之分離閘記憶體單元的方法
TWI229448B (en) Memory device and fabrication method thereof
JP2008091460A (ja) 半導体装置及びその製造方法
KR20100054469A (ko) 플래시 메모리 소자의 게이트 패턴 형성방법
JP2011054700A (ja) 半導体記憶装置及びその製造方法