JP2019512889A - 小型スプリットゲート不揮発性フラッシュメモリセル及びその作製方法 - Google Patents

小型スプリットゲート不揮発性フラッシュメモリセル及びその作製方法 Download PDF

Info

Publication number
JP2019512889A
JP2019512889A JP2018550420A JP2018550420A JP2019512889A JP 2019512889 A JP2019512889 A JP 2019512889A JP 2018550420 A JP2018550420 A JP 2018550420A JP 2018550420 A JP2018550420 A JP 2018550420A JP 2019512889 A JP2019512889 A JP 2019512889A
Authority
JP
Japan
Prior art keywords
region
insulating material
disposed above
memory cell
insulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018550420A
Other languages
English (en)
Other versions
JP6701374B2 (ja
Inventor
チュンミン ワン
チュンミン ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Priority claimed from PCT/US2017/024310 external-priority patent/WO2017176486A1/en
Publication of JP2019512889A publication Critical patent/JP2019512889A/ja
Application granted granted Critical
Publication of JP6701374B2 publication Critical patent/JP6701374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

小型の不揮発性メモリセルアレイは、絶縁層内に第１のトレンチを行方向に形成することと、第１のトレンチに第１の絶縁材料を充填することと、絶縁層内に第２トレンチを列方向に形成することと、第２のトレンチにＳＴＩ分離材料を形成することと、第１のトレンチを介してソース領域を形成することと、によって実現される。これに代わって、ＳＴＩ分離領域を連続的に形成してもよく、ソース拡散インプラントは、活性領域を横切ってＳＴＩ分離領域の下にそれぞれ延在する連続的なソース線拡散部を形成するのに十分なエネルギーを有する。これにより、隣接するメモリセル対の制御ゲートをより近づけて形成することができる。

Description

本発明は、選択ゲートと、浮遊ゲートと、制御ゲートと、消去ゲートとを有する不揮発性フラッシュメモリセルに関する。
（関連出願の相互参照）
本出願は、参照により本明細書に組み込まれる、２０１６年４月８日出願の中国特許出願第２０１６１０２１６８０５．９号の利益を主張するものである。
選択ゲート、浮遊ゲート、制御ゲート、及び消去ゲートを有するスプリットゲート不揮発性フラッシュメモリセルは、当該技術分野において周知である。例として、米国特許第６，７４７，３１０号及び同第７，８６８，３７５号を参照されたい。浮遊ゲートの上方にオーバーハングを有する消去ゲートも、また、当該技術分野において周知である。例として、米国特許第５，２４２，８４８号を参照されたい。これらの３つの特許は、あらゆる目的のためにいずれもその全体が参照によって本明細書に援用される。
図１は、半導体基板１０上に形成された従来のメモリセルの対を図示する。各メモリセルは、絶縁層１２（例えば、二酸化ケイ素（「酸化物」））によって基板１０の上方に配置されて絶縁された浮遊ゲート１４を含む。制御ゲート１８は、絶縁層１６（例えば、ＯＮＯ−酸化物、窒化物、酸化物）によって、浮遊ゲート１４の上方に配置されて絶縁されている。制御ゲート１８の上方には、絶縁層２０（例えば、窒化ケイ素（「窒化物」））が配置されている。絶縁層２０の上方には、絶縁層２２（例えば、酸化物）が配置されている。絶縁層２２の上方には、絶縁層２４（例えば、窒化物）が配置されている。選択ゲート（ワード線ゲート）２６は、基板１０の上方に配置されて絶縁され、浮遊ゲート１４及び制御ゲート１８に横方向に隣接している。基板には、（基板（又は基板に形成されたウェル）とは異なる導電型を有する）離間したソース領域２８、ドレイン領域３０がそれぞれ形成されている。消去ゲート３２は、絶縁層３４（例えば、酸化物）によって、ソース領域２８の上方に形成され、かつそれから絶縁されている。
図２は、このようなメモリセルのアレイの上部平面図を示す。各行の制御ゲート１８は、行方向に延在する単一のライン（即ち、制御ゲート１８の行全体を電気的に接続する）として形成又は接続されている。選択（ワード線）ゲート２６の各行は、行方向に延在する単一のライン（即ち、選択ゲート２６の行全体を電気的に接続する）として形成又は接続されている。メモリセルの列は、列方向に延在する分離領域３６によって互いに絶縁されている。例えば、基板表面に複数のトレンチを形成し、ＳＴＩ酸化物のような絶縁材料で、これらのトレンチを充填する公知技術は、分離領域３６を形成するのに使用することができる。ソース領域の各行（列方向に隣接する２つのメモリセルで共有される）は、列方向において隣接する分離領域３６間の隙間Ｇを介して行方向に延在する（即ち、ソース領域２８の行全体を電気的に接続する）連続拡散領域として形成される。導電性の消去ゲート線３２（図２に透視して示す）がソース領域拡散部２８にわたって延在して、列方向に隣接する２つのメモリセルによっても共有される。
デバイス形状がますます小型化し続けると、対向するＳＴＩ酸化物（これ介してソース線拡散部が延在する）の端部間の間隔Ｇを制御することがより困難となる。また、このような構成により、（列方向に）隣接するＳＴＩ分離領域３６の端部間の間隔Ｇの加工可能臨界寸法を確保するために、ソース線２８と消去ゲート線３２が占める余分なスペースが生じ、特にＳＴＩ酸化物の線端が丸められる。
小型の不揮発性メモリセルアレイは、第１方向に延在する複数の平行な連続した分離領域を有する半導体基板によって実現され、隣接する一対の分離領域の間に活性領域が設けられ、各分離領域は基板の表面に形成されたトレンチとトレンチ内に配置される絶縁材料とを含む。複数の平行な連続したソース線拡散部が、第１の方向に直交する第２の方向に延在する基板内にあり、各ソース線拡散部は、各活性領域を横切って各分離領域内の絶縁材料の下に延在する。各活性領域には、複数のメモリセル対が形成されている。メモリセル対の各々は、連続したソース線拡散部の１つの一部である基板におけるソース領域と、基板における第１及び第２のドレイン領域であって、第１のチャネル領域が第１のドレイン領域とソース領域との間に延在し、第２のチャネル領域が第２のドレイン領域とソース領域との間に延在する、ドレイン領域と、第１のチャネル領域の第１の部分の上方に配置されて絶縁されている第１の浮遊ゲートと、第２のチャネル領域の第１の部分の上方に配置されて絶縁されている第２の浮遊ゲートと、第１のチャネル領域の第２の部分の上方に配置されて絶縁されている第１の選択ゲートと、第２のチャネル領域の第２の部分の上方に配置されて絶縁されている第２の選択ゲートと、第１の浮遊ゲートの上方に配置されて絶縁されている第１の制御ゲートと、第２の浮遊ゲートの上方に配置されて絶縁されている第２の制御ゲートと、ソース領域の上方に配置されて絶縁されている消去ゲートと、を含む。
不揮発性メモリセルアレイを形成する方法であって、半導体基板に複数の平行な連続した分離領域を形成することであって、連続した分離領域は第１方向に延在し、隣接する一対の分離領域の間に活性領域が設けられ、各分離領域の形成は、基板の表面にトレンチを形成することと、トレンチ内に絶縁材料を形成することと、を含む、形成することと、第１の方向と直交する第２の方向に延在する基板に複数の平行な連続したソース線拡散部を形成することであって、各ソース線拡散部は、各活性領域を横切って各分離領域内の絶縁材料の下に延在する、形成することと、各活性領域に複数のメモリセル対を形成することと、を含む。メモリセル対の各々は、連続したソース線拡散部の１つの一部である基板におけるソース領域と、基板における第１及び第２のドレイン領域であって、第１のチャネル領域が第１のドレイン領域とソース領域との間に延在し、第２のチャネル領域が第２のドレイン領域とソース領域との間に延在する、ドレイン領域と、第１のチャネル領域の第１の部分の上方に配置されて絶縁されている第１の浮遊ゲートと、第２のチャネル領域の第１の部分の上方に配置されて絶縁されている第２の浮遊ゲートと、第１のチャネル領域の第２の部分の上方に配置されて絶縁されている第１の選択ゲートと、第２のチャネル領域の第２の部分の上方に配置されて絶縁されている第２の選択ゲートと、第１の浮遊ゲートの上方に配置されて絶縁されている第１の制御ゲートと、第２の浮遊ゲートの上方に配置されて絶縁されている第２の制御ゲートと、ソース領域の上方に配置されて絶縁されている消去ゲートと、を含む。
不揮発性メモリセルアレイを形成する方法であって、半導体基板上に第１の絶縁材料の層を形成することと、第１の絶縁材料の層に、第１の方向に延在する複数の第１のトレンチを形成することと、複数の第１トレンチに、第１の絶縁材料とは異なる第２の絶縁材料を充填することと、第１の絶縁材料の層に、第１の方向に直交する第２の方向に延在する複数の第２のトレンチを形成することと、複数の第２のトレンチを基板に拡張することと、複数の第２のトレンチに第３の絶縁材料を充填することであって、第３の絶縁材料は、半導体基板に平行分離領域を画定し、隣接する一対の分離領域の間に活性領域が設けられ、分離領域は複数の第１のトレンチの下では基板に形成されない、充填することと、第２の絶縁材料を除去することと、第１のトレンチにインプラントによって、半導体基板内に複数の平行な連続したソース線拡散部を形成することであって、各ソース線拡散部は、第１の方向に、各活性領域を横切って延在する、形成することと、各活性領域に複数のメモリセル対を形成することと、を含む。メモリセル対の各々は、連続したソース線拡散部の１つの一部である基板におけるソース領域と、基板における第１及び第２のドレイン領域であって、第１のチャネル領域が第１のドレイン領域とソース領域との間に延在し、第２のチャネル領域が第２のドレイン領域とソース領域との間に延在する、ドレイン領域と、第１のチャネル領域の第１の部分の上方に配置されて絶縁されている第１の浮遊ゲートと、第２のチャネル領域の第１の部分の上方に配置されて絶縁されている第２の浮遊ゲートと、第１のチャネル領域の第２の部分の上方に配置されて絶縁されている第１の選択ゲートと、第２のチャネル領域の第２の部分の上方に配置されて絶縁されている第２の選択ゲートと、第１の浮遊ゲートの上方に配置されて絶縁されている第１の制御ゲートと、第２の浮遊ゲートの上方に配置されて絶縁されている第２の制御ゲートと、ソース領域の上方に配置されて絶縁されている消去ゲートと、を含む。
本発明の他の目的及び特徴は、明細書、請求項、添付図面を精読することによって明らかになるであろう。
従来の不揮発性メモリセル対の断面図である。 従来の不揮発性メモリセルアレイの上部平面図である。 本発明のメモリセル対の形成を示すＹ列方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＹ列方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＹ列方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＹ列方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＹ列方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＹ列方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＹ列方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＸ行方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＸ行方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＸ行方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＸ行方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＸ行方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＸ行方向に沿った側面断面図である。 本発明のメモリセル対の形成を示すＸ行方向に沿った側面断面図である。 本発明の不揮発性メモリセルアレイの上部平面図である。 本発明の代替の実施形態のメモリセル対の形成を示すＹ列方向に沿った側面断面図である。 本発明の代替の実施形態のメモリセル対の形成を示すＹ列方向に沿った側面断面図である。 本発明の代替の実施形態のメモリセル対の形成を示すＹ列方向に沿った側面断面図である。 本発明の代替の実施形態のメモリセル対の形成を示すＹ列方向に沿った側面断面図である。 本発明の代替の実施形態のメモリセル対の形成を示すＸ行方向に沿った側面断面図である。 本発明の代替の実施形態のメモリセル対の形成を示すＸ行方向に沿った側面断面図である。 本発明の代替の実施形態のメモリセル対の形成を示すＸ行方向に沿った側面断面図である。 本発明の代替の実施形態のメモリセル対の形成を示すＸ行方向に沿った側面断面図である。 本発明の代替の実施形態の不揮発性メモリセルアレイの上部平面図である。
本発明は、メモリセルアレイを小型化するために２つのマスキングステップを利用する不揮発性メモリアレイ及び技術である。第１の水平マスキングステップを用いて、ソース線を画定する窒化ケイ素層をエッチングする。第２の垂直マスキングステップを用いて、隣接ビットを分離するためにシリコントレンチをエッチングする。この技術によって、ソース線で直角ＳＴＩ角を得ることができ、従来の単一マスクＳＴＩ形成に起因してＳＴＩ線端が丸められることを回避できる。これにより、２つの制御ゲートの間の空間を小さくすることができ、メモリセルアレイを小型化することができる。あるいは、メモリセルアレイのサイズは、ＳＴＩ分離領域を貫通する１つ以上のインプラントによって達成でき、これによりソース線拡散部が連続分離領域絶縁部の下に延在する。
図３Ａ〜図３Ｇ及び図４Ａ〜図４Ｇには、本発明のメモリセルアレイを作成する手順の工程（それぞれ、Ｙ列方向及びＸ行方向）の断面図を示す。この手順では、まず、二酸化ケイ素（酸化物）層４２をシリコン基板４０上に形成する。次に、窒化ケイ素（窒化物）層４４が、酸化物層４２の層上に形成される。フォトレジスト材料がこの構造体上に塗布され、フォトレジスト材料の選択された部分を露出させるフォトリソグラフィマスキング工程が行われる。フォトレジストを現像し、このフォトレジストをマスクとして、図３Ａ及び図４Ａ（フォトレジスト除去後）に示すように、Ｘ行方向に延在する窒化物層４４にトレンチ４６を形成するように構造物をエッチングする。具体的には、酸化物層４２が露出するまで窒化物層４４を異方性エッチングする。
酸化物の堆積及びＣＭＰ又はエッチバックを用いて、トレンチ４６を酸化物４７で充填する。フォトレジスト材料がこの構造体上に塗布され、フォトレジスト材料の選択された部分を露出させるフォトリソグラフィマスキング工程が行われる。フォトレジストは現像され、窒化物層４４の部分を露出させた状態に残すように選択的に除去される。次に、窒化物エッチングを用いて、Ｙ列方向に延在する窒化物層４４にトレンチ４８を形成する。図３Ｂ及び図４Ｂ（フォトレジスト除去後）に示すように、異方性エッチングを用いて、トレンチ４８の底部の露出した酸化物４２及びシリコン４０（即ち、酸化物層４２を通って更に基板４０内に延在するトレンチ４８）をエッチングする。絶縁材料（例えば、酸化物）の厚い層が、構造物の上方に形成され、トレンチ４８を充填する。図３Ｃ及び図４Ｃに示すように、窒化物４４をエッチングストップとして用いて化学的機械的研磨をこの後行い、ＳＴＩ酸化物５０が充填されたトレンチ４８を残す。ＳＴＩ酸化物５０は、Ｙ列方向に延在する分離領域４９を画定し、活性領域５１が間に（交互に）設けられる。
窒化物エッチングにより、窒化物４４を除去する。この構造物上にポリシリコン（ポリ）を堆積した後、図３Ｄ及び図４Ｄに示すように、酸化物４７及び５０をエッチングストップとして用いてポリ化学機械研磨（ＣＭＰ）を行う（ポリ層５２が窒化物層４４を実質的に置換する）。絶縁層５４（例えば、ＯＮＯ−酸化物、窒化物、酸化物の副層を有する）を構造物の上方に形成する。ＯＮＯ層５４の上方にポリ層５６が形成される。ポリ層５６の上方に１つ以上の絶縁層（例えば、酸化物５８及び窒化物６０）が形成される。窒化物層６０の上方にフォトレジストが形成され、現像され、Ｘ行方向の縞状を除いて選択的に除去される。一連のエッチングを用いて窒化物６０、酸化物５８、ポリ５６、ＯＮＯ ５４の部分を除去し（フォトレジストの縞で保護された部分を除く）、活性領域５１内のこれらの層のスタックＳ１及びＳ２の対を残す。フォトレジストを除去した後、絶縁スペーサ６１（例えば窒化物）がスタックＳ１及びＳ２の側面に沿って（例えば、窒化物の堆積及びエッチングによって）形成される。フォトレジストは、スタックＳ１及びＳ２及びその間の領域にわたって部分的に形成されるが、露出したスタックＳ１及びＳ２の対の外側の領域を残して形成される。次に、図３Ｅ及び図４Ｅ（フォトレジスト除去後）に示すように、ポリエッチングを用いてポリ層５２の露出部分を除去する。
酸化物エッチングを行い、活性領域５１内の酸化物４７及び酸化物４２の露出部分を除去し、分離領域４９内の酸化物５０の上部（即ち、分離領域４９における酸化物５０の高さを低くする）を除去する。トレンチ４６へのインプラントによって、スタックＳ１及びＳ２間の基板内にソース領域６２を形成する。結果得られた構造を図３Ｆ及び図４Ｆに示す。
メモリセルの形成は、浮遊ゲート５２及び浮遊ゲート５２上方の制御ゲート５６に隣接する選択ゲート７０を形成（ポリの堆積及びエッチングによって）し、ソース領域６２の上方の基板表面に酸化物７２を形成し、酸化物７２の上方に消去ゲート７４を形成（ポリの堆積及びエッチングによって）し、インプラントによって選択ゲート７０に隣接する基板にドレイン領域７６を形成することによって終了する。結果得られた構造を図３Ｇ及び図４Ｇに示す。最終的な構成は、端から端まで列方向に延在するメモリセル対を含み、各対は共通ソース領域６２を共有する。チャネル領域７８は、ソース領域６２とドレイン領域７６との間に延在する。各メモリセルは、第１のチャネル領域部分の上方に配置された浮遊ゲート５２と、第２のチャネル領域部分の上方に配置された選択ゲート７０と、浮遊ゲート５２の上方に配置された制御ゲート５６とを有する。
図５に示すように、ソース線６２に必要な空間はトレンチ４６によって規定されることにより小さくなり、隣接する制御ゲート線５６同士を近接させることができるのでアレイが小型化され、分離領域４９はラインパターンのみで形成されることから臨界寸法をよりよく制御でき、分離領域４９のソース線側では終端効果は生じない。
図６Ａ〜図６Ｄ及び図７Ａ〜図７Ｄは、連続したＳＴＩ酸化線の下に延在する連続ソース線が形成された代替の実施形態を示している。具体的には、トレンチ４６が形成されない（及びこれにより酸化物４７が形成されない）ことを除いて、図３Ａ、図３Ｂ、図４Ａ、図４Ｂを参照して説明した上述の処理を行う。この結果、図６Ａ及び図７Ａに示すように、ＳＴＩ酸化物５０の連続線が形成される。図３Ｃ〜図３Ｅ及び図４Ｃ〜図４Ｅを参照して上述されたように処理が行われ、図６Ｂ及び図７Ｂに示す構造物が得られる（即ち、スタックＳ１、Ｓ２間に酸化物４７は存在しない）。そして、分離領域４９内のＳＴＩ酸化物５０を貫通するのに十分なエネルギーを有する１つ以上のインプラントによってソース線６２を形成し、活性領域５１及び分離領域４９を挟んで（即ちＳＴＩ酸化物５０の下）、Ｘ行方向に延在する平行連続ソース拡散部を形成する（即ち、各行に対するソース拡散部の一部であるソース領域６２が全て接続される。好適な非限定的実施形態では、３つの個別のインプラントが実施されてよい。具体的には、第１の深さ範囲６４の第１のインプラントと、第１の深さ範囲６４よりも深く延在する第２の深さ範囲６６の第２のインプラントと、第１の深さ範囲６４及び第２の深さ範囲６６よりも深く延在する第３の深さ範囲６８の第３のインプラントによって、図６Ｃ及び図７Ｃに例示するように、分離領域４９内でＳＴＩ酸化物５０の下で、形成されたソース線が連続して延在する。図３Ｇ及び図４Ｇを参照して上述されたように処理が行われ、図６Ｄ及び図７Ｄに示す最終構造物が形成される。図８に示すように、本技術により分離領域４９のラインパターンが形成され、ソース線６２がＳＴＩ酸化物５０の下に延在する。
本発明は、図示した上記実施形態（複数可）に限定されるものではなく、添付の請求の範囲にあるあらゆる全ての変形例も包含することが理解されよう。例えば、本明細書における本発明への言及は、いかなる特許請求の範囲又は特許請求の範囲の用語も限定することを意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上述の材料、プロセス、及び数値例は、単なる例示であり、請求項を限定するものと見なされるべきではない。更に、特許請求及び明細書から明らかであるように、全ての方法の工程が例示又は請求した正確な順序で実施される必要はなく、むしろ任意の順序で本発明のメモリセルの適切な形成が可能である。例えば、１つ以上のソース線インプラントは、上記手順においてより早期に実施され得る（例えば、第１のソース線インプラントは、トレンチ４８が形成された後、ＳＴＩ酸化物５０が形成される前に実施され得る）。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
本明細書で使用される場合、「の上方に（over）」及び「の上に（on）」という用語は両方とも、「の上に直接」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「の上に間接的に」（中間材料、要素、又は空間がそれらの間に配設される）を包括的に含むことに留意するべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「間接的に隣接した」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「に取付けられた」は、「に直接取付けられた」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「に間接的に取付けられた」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「電気的に結合された」は、「に直接電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にない）、及び「間接的に電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にある）を含む。例えば、要素を「基板の上方に」形成することは、その要素を基板の上に直接、中間材料／要素をそれらの間に何ら伴わずに、形成すること、並びにその要素を基板の上に間接的に、１つ以上の中間材料／要素をそれらの間に伴って、形成することを含み得る。

Claims (9)

  1. 第１方向に延在する複数の平行な連続した分離領域を有する半導体基板であって、隣接する一対の前記分離領域の間に活性領域が設けられ、各分離領域は前記基板の表面に形成されたトレンチと、前記トレンチ内に配置される絶縁材料と、を含む、半導体基板と、
    前記第１の方向と直交する第２の方向に延在する前記基板内の複数の平行な連続したソース線拡散部であって、各ソース線拡散部は、前記各活性領域を横切って前記各分離領域内の前記絶縁材料の下に延在する、ソース線拡散部と、
    前記各活性領域に形成された複数のメモリセル対と、を含む、不揮発性メモリセルアレイであって、前記メモリセル対の各々は、
    前記連続したソース線拡散部の１つの一部である前記基板におけるソース領域と、
    前記基板における第１及び第２のドレイン領域であって、第１のチャネル領域が前記第１のドレイン領域と前記ソース領域との間に延在し、第２のチャネル領域が前記第２のドレイン領域と前記ソース領域との間に延在する、ドレイン領域と、
    前記第１のチャネル領域の第１の部分の上方に配置されて絶縁されている第１の浮遊ゲートと、
    前記第２のチャネル領域の第１の部分の上方に配置されて絶縁されている第２の浮遊ゲートと、
    前記第１のチャネル領域の第２の部分の上方に配置されて絶縁されている第１の選択ゲートと、
    前記第２のチャネル領域の第２の部分の上方に配置されて絶縁されている第２の選択ゲートと、
    前記第１の浮遊ゲートの上方に配置されて絶縁されている第１の制御ゲートと、
    前記第２の浮遊ゲートの上方に配置されて絶縁されている第２の制御ゲートと、
    前記ソース領域の上方に配置されて絶縁されている消去ゲートと、を含む、不揮発性メモリセルアレイ。
  2. 前記分離領域の各々に対して、前記絶縁材料が前記トレンチに充填されている、請求項１に記載の不揮発性メモリセルアレイ。
  3. 前記分離領域の各々に対して、前記絶縁材料は前記基板の前記表面の上方の前記トレンチの外に延在する、請求項２に記載の不揮発性メモリセルアレイ。
  4. 不揮発性メモリセルアレイを形成する方法であって、
    半導体基板に複数の平行な連続した分離領域を形成することであって、前記連続した分離領域は第１方向に延在し、隣接する一対の前記分離領域の間に活性領域が設けられ、各分離領域の形成は、前記基板の表面にトレンチを形成することと、前記トレンチ内に絶縁材料を形成することと、を含む、形成することと、
    前記第１の方向と直交する第２の方向に延在する前記基板に複数の平行な連続したソース線拡散部を形成することであって、各ソース線拡散部は、前記各活性領域を横切って前記各分離領域内の前記絶縁材料の下に延在する、形成することと、
    前記各活性領域に複数のメモリセル対を形成することと、を含む、方法であって、前記メモリセル対の各々は、
    前記連続したソース線拡散部の１つの一部である前記基板におけるソース領域と、
    前記基板における第１及び第２のドレイン領域であって、第１のチャネル領域が前記第１のドレイン領域と前記ソース領域との間に延在し、第２のチャネル領域が前記第２のドレイン領域と前記ソース領域との間に延在する、ドレイン領域と、
    前記第１のチャネル領域の第１の部分の上方に配置されて絶縁されている第１の浮遊ゲートと、
    前記第２のチャネル領域の第１の部分の上方に配置されて絶縁されている第２の浮遊ゲートと、
    前記第１のチャネル領域の第２の部分の上方に配置されて絶縁されている第１の選択ゲートと、
    前記第２のチャネル領域の第２の部分の上方に配置されて絶縁されている第２の選択ゲートと、
    前記第１の浮遊ゲートの上方に配置されて絶縁されている第１の制御ゲートと、
    前記第２の浮遊ゲートの上方に配置されて絶縁されている第２の制御ゲートと、
    前記ソース領域の上方に配置されて絶縁されている消去ゲートと、を含む、方法。
  5. 前記分離領域の各々に対して、前記絶縁材料が前記トレンチに充填されている、請求項４に記載の方法。
  6. 前記分離領域の各々に対して、前記絶縁材料は前記基板の前記表面の上方の前記トレンチの外に延在する、請求項５に記載の方法。
  7. 不揮発性メモリセルアレイを形成する方法であって、
    半導体基板上に第１の絶縁材料の層を形成することと、
    前記第１の絶縁材料の層に、第１の方向に延在する複数の第１のトレンチを形成することと、
    前記複数の第１トレンチに、前記第１の絶縁材料とは異なる第２の絶縁材料を充填することと、
    前記第１の絶縁材料の層に、前記第１の方向に直交する第２の方向に延在する複数の第２のトレンチを形成することと、
    前記複数の第２のトレンチを前記基板に拡張することと、
    前記複数の第２のトレンチに第３の絶縁材料を充填することであって、前記第３の絶縁材料は、前記半導体基板に平行分離領域を画定し、隣接する一対の前記各分離領域の間に活性領域が設けられ、前記分離領域は前記複数の第１のトレンチの下では前記基板に形成されない、充填することと、
    前記第２の絶縁材料を除去することと、
    前記第１のトレンチにインプラントによって、前記半導体基板内に複数の平行な連続したソース線拡散部を形成することであって、各ソース線拡散部は、前記第１の方向に、前記各活性領域を横切って延在する、形成することと、
    前記各活性領域に複数のメモリセル対を形成することと、を含む、方法であって、前記メモリセル対の各々は、
    前記連続したソース線拡散部の１つの一部である前記基板におけるソース領域と、
    前記基板における第１及び第２のドレイン領域であって、第１のチャネル領域が前記第１のドレイン領域と前記ソース領域との間に延在し、第２のチャネル領域が前記第２のドレイン領域と前記ソース領域との間に延在する、ドレイン領域と、
    前記第１のチャネル領域の第１の部分の上方に配置されて絶縁されている第１の浮遊ゲートと、
    前記第２のチャネル領域の第１の部分の上方に配置されて絶縁されている第２の浮遊ゲートと、
    前記第１のチャネル領域の第２の部分の上方に配置されて絶縁されている第１の選択ゲートと、
    前記第２のチャネル領域の第２の部分の上方に配置されて絶縁されている第２の選択ゲートと、
    前記第１の浮遊ゲートの上方に配置されて絶縁されている第１の制御ゲートと、
    前記第２の浮遊ゲートの上方に配置されて絶縁されている第２の制御ゲートと、
    前記ソース領域の上方に配置されて絶縁されている消去ゲートと、を含む、方法。
  8. 第４の絶縁材料の層を前記半導体基板の表面上に直接形成することであって、前記第１の絶縁材料の層は前記第４の絶縁材料の層上に直接形成される、形成すること、を更に含む、請求項７に記載の方法。
  9. 前記第１の絶縁材料は窒化物であり、
    前記第２の絶縁材料は酸化物であり、
    前記第３の絶縁材料は酸化物である、請求項７に記載の方法。
JP2018550420A 2016-04-08 2017-03-27 小型スプリットゲート不揮発性フラッシュメモリセル及びその作製方法 Active JP6701374B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201610216805.9 2016-04-08
CN201610216805.9A CN107293546B (zh) 2016-04-08 2016-04-08 减小型分裂栅非易失性闪存单元及其制造方法
US15/468,541 US9960242B2 (en) 2016-04-08 2017-03-24 Reduced size split gate non-volatile flash memory cell and method of making same
US15/468,541 2017-03-24
PCT/US2017/024310 WO2017176486A1 (en) 2016-04-08 2017-03-27 Reduced size split gate non-volatile flash memory cell and method of making same

Publications (2)

Publication Number Publication Date
JP2019512889A true JP2019512889A (ja) 2019-05-16
JP6701374B2 JP6701374B2 (ja) 2020-05-27

Family

ID=60093341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018550420A Active JP6701374B2 (ja) 2016-04-08 2017-03-27 小型スプリットゲート不揮発性フラッシュメモリセル及びその作製方法

Country Status (6)

Country Link
US (1) US9960242B2 (ja)
EP (1) EP3449501B1 (ja)
JP (1) JP6701374B2 (ja)
KR (1) KR102119335B1 (ja)
CN (1) CN107293546B (ja)
TW (1) TWI623089B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637492B (zh) * 2017-11-21 2018-10-01 旺宏電子股份有限公司 半導體結構及其形成方法
CN110021602B (zh) 2018-01-05 2023-04-07 硅存储技术公司 在专用沟槽中具有浮栅的非易失性存储器单元
US11164881B2 (en) * 2018-09-11 2021-11-02 Globalfoundries Singapore Pte. Ltd. Transistor device, memory arrays, and methods of forming the same
US10797142B2 (en) 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
US10937794B2 (en) * 2018-12-03 2021-03-02 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same
CN112185970B (zh) * 2019-07-02 2024-05-28 硅存储技术公司 形成分裂栅存储器单元的方法
CN113097211A (zh) * 2020-01-09 2021-07-09 联华电子股份有限公司 非挥发性存储元件及其制造方法
US11183571B2 (en) * 2020-01-16 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
CN111341776B (zh) * 2020-03-18 2023-11-14 上海华虹宏力半导体制造有限公司 存储器及其形成方法、存储器单元阵列及其驱动方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
JPH07254651A (ja) * 1994-03-16 1995-10-03 Toshiba Corp 半導体集積回路装置
JP4340156B2 (ja) 2002-02-21 2009-10-07 パナソニック株式会社 半導体記憶装置の製造方法
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
JP2006210700A (ja) * 2005-01-28 2006-08-10 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
US7652318B2 (en) * 2006-11-03 2010-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Split-gate memory cells and fabrication methods thereof
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
GB201111916D0 (en) * 2011-07-12 2011-08-24 Cambridge Silicon Radio Ltd Single poly non-volatile memory cells
US8669607B1 (en) * 2012-11-01 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells with increased programming efficiency
US8928060B2 (en) 2013-03-14 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Architecture to improve cell size for compact array of split gate flash cell
US9484261B2 (en) * 2013-07-05 2016-11-01 Silicon Storage Technology, Inc. Formation of self-aligned source for split-gate non-volatile memory cell
US9159735B2 (en) * 2013-07-18 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Architecture to improve cell size for compact array of split gate flash cell with buried common source structure
US9123822B2 (en) * 2013-08-02 2015-09-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same
US9431407B2 (en) 2014-09-19 2016-08-30 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate

Also Published As

Publication number Publication date
EP3449501B1 (en) 2021-01-27
CN107293546B (zh) 2020-09-04
JP6701374B2 (ja) 2020-05-27
TW201737469A (zh) 2017-10-16
KR20180132778A (ko) 2018-12-12
EP3449501A4 (en) 2019-12-04
KR102119335B1 (ko) 2020-06-04
CN107293546A (zh) 2017-10-24
US9960242B2 (en) 2018-05-01
TWI623089B (zh) 2018-05-01
EP3449501A1 (en) 2019-03-06
US20170330949A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
JP6701374B2 (ja) 小型スプリットゲート不揮発性フラッシュメモリセル及びその作製方法
US10825865B2 (en) Three-dimensional semiconductor device
US10861864B2 (en) Three-dimensional semiconductor devices
KR102002240B1 (ko) 3d finfet 구조를 갖는 분리형 게이트 비휘발성 메모리 셀 및 이를 제조하는 방법
US9859297B2 (en) Semiconductor devices and methods of manufacturing the same
KR101087476B1 (ko) 반도체 기억 장치 및 그 제조 방법
JP6228238B2 (ja) 増大したチャネル領域有効幅を有する不揮発性メモリセル及びその製造方法
US8643076B2 (en) Non-volatile memory device and method for fabricating the same
JP2012094694A (ja) 不揮発性半導体記憶装置
JP2011138945A (ja) 不揮発性半導体記憶装置
TWI766244B (zh) Ｎｏｒ型記憶體元件及其製造方法
KR20130045047A (ko) 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR102414347B1 (ko) 분리형 게이트 메모리 셀을 형성하는 방법
JP2011165972A (ja) 不揮発性半導体記憶装置
CN112400230A (zh) 具有三维鳍式场效应晶体管结构的分裂栅非易失性存储器单元及其制造方法
JP2006510194A (ja) 半導体メモリおよびその製造方法
JP2022539403A (ja) スペーサ画定された浮遊ゲート及び離散的に形成されたポリシリコンゲートを有する分割ゲートフラッシュメモリセルを形成する方法
JP6004215B2 (ja) 単一のポリ層を有する浮遊ゲートメモリセルの半導体メモリアレイを形成する自己整列方法
TW202215440A (zh) 具有設置在字線閘上方之抹除閘的分離閘2位元非揮發性記憶體單元及其製造方法
WO2017176486A1 (en) Reduced size split gate non-volatile flash memory cell and method of making same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200501

R150 Certificate of patent or registration of utility model

Ref document number: 6701374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250