JP2022539403A - スペーサ画定された浮遊ゲート及び離散的に形成されたポリシリコンゲートを有する分割ゲートフラッシュメモリセルを形成する方法 - Google Patents

スペーサ画定された浮遊ゲート及び離散的に形成されたポリシリコンゲートを有する分割ゲートフラッシュメモリセルを形成する方法 Download PDF

Info

Publication number
JP2022539403A
JP2022539403A JP2021578096A JP2021578096A JP2022539403A JP 2022539403 A JP2022539403 A JP 2022539403A JP 2021578096 A JP2021578096 A JP 2021578096A JP 2021578096 A JP2021578096 A JP 2021578096A JP 2022539403 A JP2022539403 A JP 2022539403A
Authority
JP
Japan
Prior art keywords
polysilicon
polysilicon layer
layer
forming
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021578096A
Other languages
English (en)
Other versions
JP7473570B2 (ja
Inventor
ワン、チュンミン
リウ、シアン
ドー、ナン
シン、レオ
ヨング リウ、グオ
ダオ、メルビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2022539403A publication Critical patent/JP2022539403A/ja
Application granted granted Critical
Publication of JP7473570B2 publication Critical patent/JP7473570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

半導体基板の上方での第１のポリシリコン堆積を使用して第１のポリシリコン層を形成するステップと、第１のポリシリコン層に絶縁スペーサを形成するステップと、第１のポリシリコン層の一部を除去して、絶縁スペーサの下に第１のポリシリコンブロックを残すステップと、を含む、メモリデバイスを形成する方法。ソース領域が、第１のポリシリコンブロックの第１の側面に隣接して基板内に形成される。第２のポリシリコン層が、第２のポリシリコン堆積を使用して形成される。第２のポリシリコン層は、部分的に除去されて、基板の上方に、かつ第１のポリシリコンブロックの第２の側面に隣接して、第２のポリシリコンブロックを残す。第３のポリシリコン層が、第３のポリシリコン堆積を使用して形成される。第３のポリシリコン層は、部分的に除去されて、ソース領域の上方に第３のポリシリコンブロックを残す。ドレイン領域が、第２のポリシリコンブロックに隣接して基板内に形成される。【選択図】図２Ｅ

Description

（関連出願）
本出願は、２０１９年７月４日に出願された「Ｍｅｔｈｏｄ Ｏｆ Ｆｏｒｍｉｎｇ Ｓｐｌｉｔ－Ｇａｔｅ Ｆｌａｓｈ Ｍｅｍｏｒｙ Ｃｅｌｌ Ｗｉｔｈ Ｓｐａｃｅｒ Ｄｅｆｉｎｅｄ Ｆｌｏａｔｉｎｇ Ｇａｔｅ Ａｎｄ Ｄｉｓｃｒｅｔｅｌｙ Ｆｏｒｍｅｄ Ｐｏｌｙｓｉｌｉｃｏｎ Ｇａｔｅｓ」と題する中国特許出願第２０１９１０５９８３３９．９号、及び２０２０年２月２０日に出願された「Ｍｅｔｈｏｄ Ｏｆ Ｆｏｒｍｉｎｇ Ｓｐｌｉｔ－Ｇａｔｅ Ｆｌａｓｈ Ｍｅｍｏｒｙ Ｃｅｌｌ Ｗｉｔｈ Ｓｐａｃｅｒ Ｄｅｆｉｎｅｄ Ｆｌｏａｔｉｎｇ Ｇａｔｅ Ａｎｄ Ｄｉｓｃｒｅｔｅｌｙ Ｆｏｒｍｅｄ Ｐｏｌｙｓｉｌｉｃｏｎ Ｇａｔｅｓ」と題する米国特許出願第１６／７９６，４１２号の利益を主張するものである。
（発明の分野）
本発明は、分割ゲート不揮発性メモリセルに関する。
３個のゲートを備える、分割ゲート不揮発性メモリセルアレイが知られている。例えば、間に延在するチャネル領域を備える、半導体基板内のソース領域及びドレイン領域と、チャネル領域の第１の部分の上方にある浮遊ゲートと、チャネル領域の第２の部分の上方にある制御ゲート（ワード線ゲートとも呼ばれる）と、ソース領域の上方にあるプログラム／消去（Ｐ／Ｅ）ゲートと、をそれぞれ有する、分割ゲートメモリセルを開示する米国特許第７，３１５，０５６号を参照されたい。
メモリセルの様々な要素の形成をより良好に制御するためには、製造方法の改良が必要とされる。
上述した問題及び必要性は、以下を含むメモリデバイスを形成する方法に対処され、該方法は、
半導体基板から絶縁された、半導体基板の上方での第１のポリシリコン堆積を使用して第１のポリシリコン層を形成するステップと、
第１のポリシリコン層に絶縁スペーサを形成するステップと、
絶縁スペーサの下に第１のポリシリコン層のブロックを残すように第１のポリシリコン層の一部を除去するステップであって、第１のポリシリコン層のブロックは、対向する第１の側面及び第２の側面を有する、除去するステップと、
第１の側面に隣接して基板内にソース領域を形成するステップと、
基板の上方での第２のポリシリコン堆積を使用して第２のポリシリコン層を形成するステップと、
基板から絶縁されて基板の上方にあり、かつ第２の側面から絶縁されて第２の側面に隣接している第２のポリシリコン層のブロックを残すように、第２のポリシリコン層の一部を除去するステップと、
基板の上方での第３のポリシリコン堆積を使用して第３のポリシリコン層を形成するステップと、
ソース領域から絶縁されてソース領域の上方にある第３のポリシリコン層のブロックを残すように、第３のポリシリコン層の一部を除去するステップと、
第２のポリシリコン層のブロックに隣接して基板内にドレイン領域を形成するステップと、を含む。
本発明の他の目的及び特徴は、明細書、特許請求の範囲、添付図面を検討することによって明らかになるであろう。
分離領域の形成における工程を示す横断面図である。 分離領域の形成における工程を示す横断面図である。 分離領域の形成における工程を示す横断面図である。 メモリセルの形成における工程を示す横断面図である。 メモリセルの形成における工程を示す横断面図である。 メモリセルの形成における工程を示す横断面図である。 メモリセルの形成における工程を示す横断面図である。 メモリセルの形成における工程を示す横断面図である。 分離領域を形成するための代替実施形態の工程を示す横断面図である。 分離領域を形成するための代替実施形態の工程を示す横断面図である。 分離領域を形成するための代替実施形態の工程を示す横断面図である。 第１の代替実施形態による、メモリセルの形成における工程を示す横断面図である。 第１の代替実施形態による、メモリセルの形成における工程を示す横断面図である。 第１の代替実施形態による、メモリセルの形成における工程を示す横断面図である。 第１の代替実施形態による、メモリセルの形成における工程を示す横断面図である。 第２の代替実施形態による、メモリセルの形成における工程を示す横断面図である。 第２の代替実施形態による、メモリセルの形成における工程を示す横断面図である。 第２の代替実施形態による、メモリセルの形成における工程を示す横断面図である。 第３の代替実施形態による、メモリセルの形成における工程を示す横断面図である。 第３の代替実施形態による、メモリセルの形成における工程を示す横断面図である。 第３の代替実施形態による、メモリセルの形成における工程を示す横断面図である。 第３の代替実施形態による、メモリセルの形成における工程を示す横断面図である。 図２Ｅ、図４Ｄ、図５Ｃ及び図６Ｄのメモリセルをそれぞれ示す横断面図であり、浮遊ゲートは平面状の上面を有する。 図２Ｅ、図４Ｄ、図５Ｃ及び図６Ｄのメモリセルをそれぞれ示す横断面図であり、浮遊ゲートは平面状の上面を有する。 図２Ｅ、図４Ｄ、図５Ｃ及び図６Ｄのメモリセルをそれぞれ示す横断面図であり、浮遊ゲートは平面状の上面を有する。 図２Ｅ、図４Ｄ、図５Ｃ及び図６Ｄのメモリセルをそれぞれ示す横断面図であり、浮遊ゲートは平面状の上面を有する。
本発明は、メモリセルごとに３個のゲートを有する不揮発性分割ゲートメモリセルの改善された形成方法である。図は、形成されている一対のメモリセルのみを示すが、このようなメモリセルのアレイがプロセス中に形成されることを理解されたい。プロセスは、最初に分離領域を形成することによって始まり、半導体基板１０の上面に二酸化ケイ素（本明細書では「酸化物」とも呼ばれる）などの絶縁層１２を形成することから始まる。ポリシリコン（本明細書では「ポリ」とも呼ばれる）などの導電層１４は酸化物１２に形成される。窒化ケイ素（本明細書では「窒化物」とも呼ばれる）などの絶縁層１６はポリ層１４に形成される。これらの層を図１Ａに示す。
フォトレジストは、構造体の上方に形成され、フォトリソグラフィ（マスキング）プロセス（すなわち、フォトレジストの形成、フォトレジストの選択露光、フォトレジストの選択部分の除去を行って、下にある材料の一部を露出状態で残す）を使用してパターン化される。ここで、窒化物層１６の一部は露出状態で残される。フォトレジストによって露出したままのそれらのエリアで一連のエッチングが実行され、窒化物層１６、ポリ層１４、酸化物層１２を通って基板１０内へと延在するトレンチが形成される。次いで、図１Ｂ（フォトレジスト除去後）に示されるように、トレンチは、酸化物堆積によって及び酸化物化学機械研磨によって絶縁材１８（例えば酸化物）で充填される。酸化物１８の頂部を下げるために、酸化物乾式又は湿式エッチング研磨が使用される。次いで、図１Ｃに示されるように、窒化物層１６を除去するために、窒化物エッチングが使用される。酸化物１８の頂部は、好ましくは、ポリ層１４の頂面と同じ高さであるか、又はそれよりもわずかに低い。このようにしてトレンチ内に形成された酸化物１８は、当該技術分野においてシャロートレンチアイソレーション（ＳＴＩ）として知られており、基板１０のアクティブエリアの列を画定するために使用され、隣接するアクティブエリア列は、ＳＴＩ酸化物１８によって互いに絶縁されている。
絶縁材のブロック２０（例えば窒化物）は、アクティブ領域の各々においてポリ層１４に形成される。各ブロック２０（一対のメモリセルを形成するために使用される）は、例えば、ポリ層１４に窒化物の層を形成し、窒化物層の部分をフォトレジストで選択的に覆うと同時に他の部分を露出したままにするマスキング工程を実行し、異方性窒化物エッチングを使用して窒化物層の露出部分を除去し、ポリ層１４にブロック２０を残すことによって形成され得る。次いで、ポリシリコン傾斜エッチングが使用され、ポリ層１４の上面をエッチングして、上面が窒化物２０の各ブロックに近づくにつれて上向きに傾斜する、ポリ層１４の傾斜上面を作る。次いで、所望により、浮遊ゲート閾値電圧を制御するために、ポリ層１４の露出部分で注入が実行され得る。窒化物ブロックのうちの１つに対して結果として生じる構造体が図２Ａに示されており、これは、アクティブ領域のうちの１つの部分断面図である（すなわち、図１Ａ～図１Ｃの直交断面図）。
絶縁スペーサ２２（例えば、酸化物から形成される）はポリ層１４に形成される。スペーサの形成はよく知られており、材料の堆積とそれに続く材料の異方性エッチングを伴い、それによって、垂直に配向された構造体に当接する部分を除いて該材料は除去される。スペーサの上面は、典型的には丸みを帯びている。この場合、酸化物が堆積され、続いて異方性酸化物エッチングが行われ、窒化物ブロック２０の側壁に当接する酸化物スペーサ２２が残る。図２Ｂに示されるように、酸化物スペーサ２２及び窒化物ブロック２０によって保護されないポリ層１４の部分を除去するためにポリエッチングが実行される。ワード線閾値電圧を制御するために、窒化物ブロック２０及び酸化物スペーサ２２によって保護されていない基板１０の部分への注入を、この時点で実行され得る（基板表面の酸化物層１２をバッファ層として使用する）。
絶縁スペーサ２４はポリ層１４の露出した端部に形成され、これは、最終的に、完成したメモリセルの浮遊ゲートとワード線ゲートとの間の主要な分離をもたらすものとなる。絶縁スペーサ２４は、（高温酸化物（ＨＴＯ）堆積などの酸化物堆積、及び異方性酸化物エッチングを実行することによって）酸化物から形成され得る。絶縁スペーサ２４は、代わりに、（酸化物堆積及びエッチング後に窒化物堆積及びエッチングを実行することによって）酸化物と窒化物との組み合わせから形成され得る。絶縁スペーサ２４は、ポリ層１４の第１の端部に（すなわち、第１の側面１５ａに沿って）配設される。次いで、導電スペーサ２６をスペーサ２２／２４の外側に、好ましくはポリシリコン堆積及びポリシリコンエッチングによって形成される。導電スペーサ２６の形成は、ポリ層１４の形成後、かつポリシリコンスペーサエッチングの前に、バッファ酸化物堆積及び酸化物エッチングを含むことができる。結果として生じる構造体は図２Ｃに示される。
窒化物エッチングが実行されて、窒化物ブロック２０を除去し、酸化物スペーサ２２の間にあるポリ層１４の部分を露出状態にする。次いで、ポリエッチングが実行され、ポリ層１４のその露出した部分を除去し、酸化物スペーサ２２の下に別個のポリブロック１４ａを残す。各ポリブロック１４ａは、第１の側面１５ａの反対側の第２の側面１５ｂの端部において鋭角の縁部１４ｂで終端する上向きに傾斜する上面を有する。酸化物スペーサ２２の間及びポリブロック１４ａの間で基板１０内にソース領域２８を形成するための注入プロセスが続く（すなわち、ソース領域２８は、酸化物スペーサ２２の間に存在する間隙及びポリブロック１４ａの間に存在する間隙の下に形成される）。この時点又は後でアニールが実行され、これにより、ソース領域２８を、ポリブロック１４ａの下に部分的に延在させる。次いで、鋭角の縁部１４ｂに隣接するポリブロック１４ａの露出した端部を含む、構造体に酸化物層３０が堆積される。酸化物層３０は、完成したメモリセルの消去動作中に電子がこの層を通ってトンネルするため、トンネル酸化物層と称され得る。結果として生じる構造体は図２Ｄに示される。
次いで、ポリシリコンの層を構造体の上方に形成される。このポリ層は、同じ基板の論理エリア（すなわち、論理デバイスが形成される、同じ基板のエリア）に同時に形成され得る。ポリ層の厚さが論理エリア内でよりも（メモリセルがある）メモリアレイエリア内で厚くなることが望ましい場合、ポリシリコン層にキャップ酸化物層が形成され、パターン化されて、デバイスのメモリエリアからキャップ酸化物層を除去し、続いて追加のポリシリコンを堆積させて、メモリエリア内のポリ層を厚くすることができる。論理エリア内のキャップ酸化物層の追加のポリシリコンは、後で、ポリ化学機械研磨（ＣＭＰ）によって除去され得る。次いで、ポリエッチングが実行され、酸化物スペーサ２２の間に配設されたポリ層のブロック３２を除いて、メモリアレイエリア内のポリ層を除去する。次いで、図２Ｅに示されるように、注入が実行され、ポリスペーサ２６に隣接するドレイン領域３４を基板内に形成する。
図２Ｅに示されるように、上記の方法は、対のメモリセル３６を形成する。各メモリセル対は、共有ソース領域２８と、２個のドレイン領域３４と、を有し、２個のチャネル領域３８が、ソース領域２８とドレイン領域３４の一方との間にそれぞれ延在する。消去ゲート３２は、酸化物層１２及び３０によってソース領域２８から絶縁されてその上方に配設される。各メモリセル３６は、チャネル領域３８の第１の部分から絶縁されてその上方に配設された（及びその導電性を制御する）浮遊ゲート１４ａと、チャネル領域３８の第２の部分から絶縁されてその上方に配設されたワード線ゲート２６と、を含む。浮遊ゲート１４ａは、消去ゲート３２に形成されたノッチ３２ａに面する鋭角先端部１４ｂ（傾斜する表面から生じる）を有する。鋭角先端部１４ｂは、トンネル酸化物層３０によって消去ゲート３２から絶縁されている。消去ゲート３２の下の全体的な絶縁（酸化物層１２及び３０）は、浮遊ゲート１４ａの下の全体的な絶縁（酸化物層１２）よりも大きい。
例示的な（非限定的な）動作電圧及び電流が以下の表１に要約されており、プログラムされる、消去される、又は読み出されるメモリセルに印加される電圧／電流（選択されている－ＳＥＬ）、及び他のメモリセルに印加される電圧（選択されていない－ＵｎＳＥＬ）が示されている。
Figure 2022539403000002
メモリセル３６の対を形成する上記のプロセスは、いくつかの利点を有する。浮遊ゲート１４は、ＳＴＩ酸化物１８に自己整合され、酸化物スペーサ２２によって画定されるチャネル方向の寸法を有する（より良好な制御のため）。ワード線ゲート２６は、浮遊ゲート１４ａに自己整合される。各メモリセル３６は、各々が異なるポリシリコン層堆積を使用して形成される、３つの導電ゲート（１４ａ、２６、３２）を有しており、そのため、各導電ゲートの高さは独立して最適化することができる。浮遊ゲート１４ａは、消去性能を高めるために、消去ゲート３２に面する鋭角の縁部１４ｂを有する。各ワード線ゲート２６の長さ（チャネル領域の方向）は、より良好な寸法制御のためにゲート自体のスペーサ形成によって、別個のマスキング工程を必要とせずに、決定される。浮遊ゲート１４ａとワード線ゲート２６との間の分離（酸化物又は酸化物／窒化物）は、スペーサ形成によって独立して最適化され得る。最後に、浮遊ゲート１４ａの鋭角先端部１４ｂに巻き付いた単一層としてトンネル酸化物３０が形成される。上記の方法を使用して、消去効率及びワード線ゲート性能を独立して最適化され得る。
図３Ａ～図３Ｃは、ＳＴＩ酸化物１８を形成するための代替実施形態を示す。このプロセスは、図１Ａに示したのと同じ層を形成することによって始まるが、図３Ａに示されるように、窒化物層１６と酸化物層１２との間にポリ層１４はない。窒化物層１６はパターン化され（フォトレジスト形成、露光、選択的除去、窒化物エッチング）、続いて酸化物及びシリコンエッチングが実行され、窒化物層１６、酸化物層１２を通って基板１０内に延在するトレンチを形成する。次いで、図３Ｂ（フォトレジスト除去後）に示されるように、トレンチは絶縁材１８（例えば酸化物）で充填される。窒化物エッチングは窒化物層１６を除去するために使用され、ＳＴＩ酸化物１８の間の酸化物層１２にポリ層１４はポリ堆積及びエッチングによって形成される。酸化物エッチング及び／又は化学機械研磨が使用され、ＳＴＩ酸化物１８の頂部を、図３Ｃに示されるように、ポリ層１４の頂面と同じ高さ又はそれよりもわずかに低い高さに下げ、これは、図１Ｃに示された構造体と同等である。
図４Ａ～図４Ｄは、メモリセル３６を形成するための代替実施形態を示しており、図２Ｃの同じ構造体から始まるが、図４Ａに示されるように、ポリスペーサ２６を形成しない点が異なっている。ポリシリコンの層４０は構造体の上方に形成される。マスキング工程が実行され、露出した状態で残される、窒化物ブロック２０の上方にある部分、及び窒化物ブロック２０に隣接する酸化物スペーサ２２の一部の上方にある追加部分を除いて、ポリ層４０をフォトレジストで覆う。図４Ｂ（フォトレジスト除去後）に示されるように、ポリ層４０のこの露出部分をポリエッチングによって除去される。次いで、窒化物エッチングが実行され窒化物ブロック２０を除去し、酸化物スペーサ２２の間にあるポリ層１４の部分が露出状態で残る。次いで、ポリエッチングが実行され、ポリ層１４のその露出した部分を除去し、酸化物スペーサ２２の下に別個のポリブロック１４ａが残る。酸化物スペーサ２２及びポリブロック１４ａの間で基板１０内にソース領域２８を形成するための注入プロセスが続く。この時点又は後でアニールは実行されることができ、これにより、ソース領域２８を、ポリブロック１４ａの下に部分的に延在させる。次いで、鋭角の縁部１４ｂに隣接するポリブロック１４ａの露出した端部、及びポリ層４０の露出した表面を含む、構造体に酸化物層３０が堆積される。次いで、ポリシリコン４２の層が構造体の上方に形成される。結果として生じる構造体は図４Ｃに示される。次いで、ポリシリコン及び酸化物エッチングが使用されて、酸化物スペーサ２２の間にあるポリ層４２の残りの部分としてのポリブロック４２ａ、及びポリ層４０の残りの部分としてのスペーサ２２／２４の外側のポリスペーサ４０ａを除いて、ポリシリコン層４０及び４２、並びに酸化物層３０の部分を除去し、ドレイン注入のために基板の部分が露出状態で残る。酸化物層４４が構造体の上方に形成される。次いで、注入が実行されて、ポリスペーサ４０ａに隣接するドレイン領域３４を基板１０内に形成する。最終構造体が図４Ｄに示される。
図５Ａ～図５Ｃは、メモリセル３６を形成するための別の代替実施形態を示しており、図４Ｃの構造体から始まる。図５Ａに示されるように、化学機械研磨（ＣＭＰ）が使用され構造体の頂面を平坦にし、酸化物スペーサ２２の頂面まで下げる（したがって、各酸化物スペーサ２２の少なくとも一部分にポリシリコンは存在せず、これにより、酸化物スペーサ２２の間にあるポリ層４２の残りの部分として別個のポリブロック４２ａが画定される）。マスキング工程が実行されポリブロック４２ａ、及びポリ層４０の部分をフォトレジスト４６で覆い、構造体の残り部分は露出状態のままにする。図５Ｂに示されるように、ポリ及び酸化物エッチングが実行され、ポリ層４２／４０及び酸化物層３０の露出部分を除去し、スペーサ２２／２４の外側にあるポリ層４０の残りの部分としてポリブロック４０ｂが残される。フォトレジスト除去後に、酸化物層４８が構造体の上方に形成される。次いで、注入が実行され、ポリブロック４０ｂに隣接するドレイン領域３４を基板内に形成する。最終構造体が図５Ｃに示される。この実施形態は、追加のマスキング工程を含むが、リソグラフィマスキングプロセスによって画定されるチャネル領域方向に長さを有するワード線ゲートを提供する。
図６Ａ～図６Ｄは、メモリセル３６を形成するための別の代替実施形態を示しており、図４Ａの構造体から始まる。ポリシリコンの層５２が構造体の上方に形成される。酸化物層５４がポリ層５２に形成される。次いで、図６Ａに示されるように、化学機械研磨が使用され、窒化物ブロック２０の上方及び酸化物スペーサ２２の上方にある酸化物５４及びポリ５２の部分を除去する。この構造体は任意選択的に酸化されて、ポリ層５２の露出した頂部部分に酸化物層５６を形成し、後述するポリ層１４の後続のエッチングからポリ層５２を保護する。酸化物層５６が省略される場合、ポリ層１４のエッチングにより、ポリ層５２の頂部部分が除去され、その結果、ポリ層５２からより短いワード線ゲートがもたらされる。窒化物エッチングが実行されて窒化物ブロック２０を除去し、酸化物スペーサ２２の間にあるポリ層１４の部分が露出状態で残る。次いで、ポリエッチングを実行して、ポリ層１４のその露出した部分を除去し、酸化物スペーサ２２の下に別個のポリブロック１４ａが残る。酸化物スペーサ２２及びポリブロック１４ａの間で基板１０内にソース領域２８を形成するための注入プロセスが続く。この時点又は後でアニールを実行することができ、これにより、ソース領域２８を、ポリブロック１４ａの下に部分的に延在させる。結果として生じる構造体が図６Ｂに示される。
次いで、鋭角の縁部１４ｂに隣接するポリブロック１４ａの露出した端部を含む、構造体に酸化物層３０が堆積される。次いで、図６Ｃに示されるように、ポリシリコンの層が構造体の上方に形成され、続いて、スペーサ２２の間に配設されたポリブロック５８を除いて、このポリシリコン層を除去するポリエッチングが実行される。マスキング工程が実行されてポリブロック５８、及びポリ層５２の部分をフォトレジストで覆い、構造体の残り部分は露出状態のままにする。ポリ及び酸化物エッチングが実行されて、ポリ層５２及び酸化物層５６／５４の露出部分を除去し、スペーサ２２／２４の外側にあるポリ層５２の残りの部分としてポリブロック５２ａが残される。フォトレジスト除去後に、次いで、注入が実行され、ポリブロック５２ａに隣接するドレイン領域３４が基板内に形成される。最終構造体が図６Ｄに示される。
浮遊ゲート１４ａの頂面の傾斜エッチングは、消去効率を高めるのに好ましいものであるが、消去効率の増強が望ましくない場合は、傾斜エッチングを省略できることに留意されたい。例えば、図２Ａに関して上述した傾斜エッチングが省略された場合、図２Ｅに示される最終メモリセル構造体は、代わりに図７に示されるものとなり、浮遊ゲート１４ａは、平面状の上面を有する。同様に、図４Ｄに示される最終メモリセル構造体は、代わりに図８に示されるものとなり、図５Ｃに示される最終メモリセル構造体は、代わりに図９に示されるものとなり、図６Ｄに示される最終メモリセル構造体は、代わりに図１０に示されるものとなる。
本発明は、本明細書に図示された上記実施形態に限定されるものではなく、任意の特許請求の範囲の範疇に収まるあらゆる変形例を包含することが理解されよう。例えば、本明細書における本発明への言及は、特許請求の範囲又は特許請求項の用語の限定を意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上記で説明した材料、プロセス、及び数値の実施例は、単に例示的なものであり、特許請求の範囲を限定するものとみなされるべきではない。更に、全ての方法のステップが例示した、又は特許請求した順序で実施される必要はなく、むしろ、任意の順序で本発明の不揮発性メモリセルの適切な形成が可能である。単一の材料層は、かかる又は類似の材料から構成される多数の層として形成することができ、そして、逆もまた同様である。最後に、本明細書で使用される、「形成」及び「形成される」という用語は、材料堆積、材料化成、又は開示又は特許請求される材料を提供する際の任意の他の技法を含むものとする。
本明細書で使用される、「の上方に（over）」及び「に（on）」という用語は共に、「上に直接」（中間材料、要素、又は間隙がそれらの間に配設されていない）及び「上に間接的に」（中間材料、要素、又は間隙がそれらの間に配設されている）を包括的に含むことに留意されるべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に隣接した」（中間材料、要素、又は間隙がそれらの間に配設されている）を含み、「に取り付けられた」は、「に直接取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「に間接的に取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されている）を含み、「電気的に結合された」は、「直接電気的に結合された」（中間材料又は要素がそれらの間で要素を電気的に連結していない）、及び「間接的に電気的に結合された」（中間材料又は要素がそれらの間で要素を電気的に連結している）を含む。例えば、「基板の上方に」要素を形成することは、中間材料／要素が介在せずに直接基板にその要素を形成することも、１つ以上の中間材料／要素が介在して間接的に基板にその要素を形成することも含み得る。

Claims (12)

  1. メモリデバイスを形成する方法であって、
    半導体基板から絶縁された、前記半導体基板の上方での第１のポリシリコン堆積を使用して第１のポリシリコン層を形成するステップと、
    前記第１のポリシリコン層に絶縁スペーサを形成するステップと、
    前記絶縁スペーサの下に前記第１のポリシリコン層のブロックを残すように前記第１のポリシリコン層の一部を除去するステップであって、前記第１のポリシリコン層の前記ブロックは、対向する第１の側面及び第２の側面を有する、除去するステップと、
    前記第１の側面に隣接して前記基板内にソース領域を形成するステップと、
    前記基板の上方での第２のポリシリコン堆積を使用して第２のポリシリコン層を形成するステップと、
    前記基板から絶縁されて前記基板の上方にあり、かつ前記第２の側面から絶縁されて前記第２の側面に隣接している前記第２のポリシリコン層のブロックを残すように、前記第２のポリシリコン層の一部を除去するステップと、
    前記基板の上方での第３のポリシリコン堆積を使用して第３のポリシリコン層を形成するステップと、
    前記ソース領域から絶縁されて前記ソース領域の上方にある前記第３のポリシリコン層のブロックを残すように、前記第３のポリシリコン層の一部を除去するステップと、
    前記第２のポリシリコン層の前記ブロックに隣接して前記基板内にドレイン領域を形成するステップと、を含む、方法。
  2. 前記絶縁スペーサを前記形成するステップは、
    前記第１のポリシリコン層に絶縁材のブロックを形成するステップと、
    前記第１のポリシリコン層に、かつ前記絶縁材のブロックに絶縁材の層を形成するステップと、
    前記第１のポリシリコン層に配設され、かつ前記絶縁材のブロックの側面に当接する前記絶縁材の層の前記絶縁スペーサを残すように、前記絶縁材の層の一部を除去するステップと、を含む、請求項１に記載の方法。
  3. 前記第１のポリシリコン層の一部を前記除去するステップは、
    第１のポリシリコンエッチングを実行して、前記絶縁スペーサの第１の側と位置合わせされた前記第１の側面を画定する、実行するステップと、
    前記第１のポリシリコンエッチング後に前記絶縁材のブロックを除去するステップと、
    前記絶縁材のブロックを前記除去するステップの後に第２のポリシリコンエッチングを実行するステップであって、前記絶縁スペーサの第２の側と位置合わせされた前記第２の側面を画定する、実行するステップを含む、請求項２に記載の方法。
  4. 前記第１のポリシリコン層の上面の一部分が前記絶縁材のブロックに近づくにつれて上向きに傾斜するように、前記第１のポリシリコン層にポリシリコン傾斜エッチングを実行するステップを更に含み、
    前記絶縁スペーサは、上向きに傾斜する前記上面の前記一部分に形成される、請求項２に記載の方法。
  5. 前記第１のポリシリコン層の前記ブロックは、前記第２の側面において鋭角の縁部で終端する前記上向きに傾斜する上面を含む、請求項４に記載の方法。
  6. 前記第３のポリシリコン層の前記ブロックは、前記鋭角の縁部から絶縁されて前記鋭角の縁部に面するノッチを有する側面を含む、請求項５に記載の方法。
  7. 前記第２のポリシリコン層の一部を前記除去するステップは、ポリシリコンのスペーサである前記第２のポリシリコン層の前記ブロックを形成するためのポリシリコンエッチングを含む、請求項１に記載の方法。
  8. ポリシリコンの前記第３の層を前記形成するステップの前に、前記第２の側面に沿って二酸化ケイ素の層を形成するステップであって、ポリシリコンの前記第３の層の前記ブロックは、前記二酸化ケイ素の層によってポリシリコンの前記第１の層の前記ブロックから絶縁される、形成するステップを更に含む、請求項７に記載の方法。
  9. 前記第２のポリシリコン層の一部を前記除去するステップは、
    前記絶縁スペーサの第１の側で前記第２のポリシリコン層の第１の部分を除去するために第１のポリシリコンエッチングを実行するステップであって、前記第１のポリシリコンエッチングは、ポリシリコンの前記第３の層を前記形成するステップの前に実行される、実行するステップと、
    前記絶縁スペーサの第１の側の反対側の前記絶縁スペーサの第２の側で前記第２のポリシリコン層の第２の部分を除去するために第２のポリシリコンエッチングを実行するステップであって、前記第２のポリシリコンエッチングは、前記第３のポリシリコン層を前記形成するステップの後に実行される、実行するステップと、を含む、請求項１に記載の方法。
  10. 前記第２のポリシリコン層の前記ブロックは、ポリシリコンのスペーサである、請求項９に記載の方法。
  11. 前記第２のポリシリコン層の一部を前記除去するステップ及び前記第３のポリシリコン層の一部を前記除去するステップは、
    前記絶縁スペーサの上方に配設された前記第２のポリシリコン層及び前記第３のポリシリコン層の上部を除去するために化学機械研磨を実行するステップと、
    前記第２のポリシリコン層の前記第１の部分に隣接する前記第２のポリシリコン層の第２の部分をフォトレジストによって露出されたままにすると同時に、前記第１の側面に隣接する前記第２のポリシリコン層の第１の部分に前記フォトレジストを形成するステップと、
    前記第２のポリシリコン層の前記第２の部分を除去するためにポリシリコンエッチングを実行するステップと、を含む、請求項１に記載の方法。
  12. 前記第２のポリシリコン層の一部を前記除去するステップは、
    前記絶縁スペーサの上方に配設された前記第２のポリシリコン層の上部を除去するために前記第３のポリシリコン層を前記形成するステップの前に化学機械研磨を実行するステップと、
    前記第３のポリシリコン層の一部を前記除去するステップの後に、前記第２のポリシリコン層の前記第１の部分に隣接する前記第２のポリシリコン層の第２の部分をフォトレジストによって露出されたままにすると同時に、前記第１の側面に隣接する前記第２のポリシリコン層の第１の部分に前記フォトレジストを形成するステップと、
    前記第２のポリシリコン層の前記第２の部分を除去するためにポリシリコンエッチングを実行するステップと、を含む、請求項１に記載の方法。
JP2021578096A 2019-07-04 2020-03-06 スペーサ画定された浮遊ゲート及び離散的に形成されたポリシリコンゲートを有する分割ゲートフラッシュメモリセルを形成する方法 Active JP7473570B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201910598339.9A CN112185815A (zh) 2019-07-04 2019-07-04 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法
CN201910598339.9 2019-07-04
US16/796,412 US11404545B2 (en) 2019-07-04 2020-02-20 Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates
US16/796,412 2020-02-20
PCT/US2020/021454 WO2021002892A1 (en) 2019-07-04 2020-03-06 Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates

Publications (2)

Publication Number Publication Date
JP2022539403A true JP2022539403A (ja) 2022-09-08
JP7473570B2 JP7473570B2 (ja) 2024-04-23

Family

ID=73914555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021578096A Active JP7473570B2 (ja) 2019-07-04 2020-03-06 スペーサ画定された浮遊ゲート及び離散的に形成されたポリシリコンゲートを有する分割ゲートフラッシュメモリセルを形成する方法

Country Status (7)

Country Link
US (1) US11404545B2 (ja)
EP (1) EP3994731B1 (ja)
JP (1) JP7473570B2 (ja)
KR (1) KR102587440B1 (ja)
CN (1) CN112185815A (ja)
TW (1) TWI744868B (ja)
WO (1) WO2021002892A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081553B2 (en) * 2019-07-02 2021-08-03 Silicon Storage Technology, Inc. Method of forming split gate memory cells
US11362218B2 (en) * 2020-06-23 2022-06-14 Silicon Storage Technology, Inc. Method of forming split gate memory cells with thinned side edge tunnel oxide

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014524670A (ja) * 2011-08-24 2014-09-22 シリコン ストーリッジ テクノロージー インコーポレイテッド 個別の消去ゲートを有するスプリットゲート不揮発性フローティングゲートメモリセルを製造する方法及びそれによって製造されたメモリセル
US20160163722A1 (en) * 2014-12-04 2016-06-09 United Microelectronics Corp. Non-volatile memory cell and method of manufacturing the same
US20160336415A1 (en) * 2015-05-15 2016-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure for improving erase speed
JP2018533228A (ja) * 2015-11-03 2018-11-08 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 金属ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法
JP2019516245A (ja) * 2016-04-20 2019-06-13 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ２つのポリシリコン堆積工程を使用して対の３ゲート不揮発性フラッシュメモリセルを形成する方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5856943A (en) 1996-03-18 1999-01-05 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell and array
IT1318145B1 (it) * 2000-07-11 2003-07-23 St Microelectronics Srl Processo per fabbricare una cella di memoria non-volatile con unaregione di gate flottante autoallineata all'isolamento e con un alto
US6727545B2 (en) 2000-09-20 2004-04-27 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling
US6952034B2 (en) 2002-04-05 2005-10-04 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with buried source line and floating gate
KR100634162B1 (ko) * 2002-05-15 2006-10-17 삼성전자주식회사 스플리트 게이트 메모리 장치 및 그 제조방법
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20050012137A1 (en) * 2003-07-18 2005-01-20 Amitay Levi Nonvolatile memory cell having floating gate, control gate and separate erase gate, an array of such memory cells, and method of manufacturing
US7315056B2 (en) * 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
JP4845110B2 (ja) * 2006-08-17 2011-12-28 ルネサスエレクトロニクス株式会社 スプリットゲート型不揮発性メモリとその製造方法
US8138524B2 (en) * 2006-11-01 2012-03-20 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
US20090039410A1 (en) * 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8711636B2 (en) 2011-05-13 2014-04-29 Silicon Storage Technology, Inc. Method of operating a split gate flash memory cell with coupling gate
CN103107138B (zh) * 2011-11-11 2014-09-24 中芯国际集成电路制造(上海)有限公司 带外围电路的分离栅极式快闪存储器的制作方法
US8878281B2 (en) 2012-05-23 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells
US9018690B2 (en) 2012-09-28 2015-04-28 Silicon Storage Technology, Inc. Split-gate memory cell with substrate stressor region, and method of making same
US8975131B2 (en) 2012-09-28 2015-03-10 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating gate memory cells with single poly layer
US9123822B2 (en) * 2013-08-02 2015-09-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same
US9263293B2 (en) * 2014-01-10 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure and method for forming the same
US20150213898A1 (en) 2014-01-27 2015-07-30 Silicon Storage Technololgy, Inc. Byte Erasable Non-volatile Memory Architecture And Method Of Erasing Same
US9343465B2 (en) * 2014-08-29 2016-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit for high-voltage device protection
US9960172B2 (en) 2014-11-19 2018-05-01 Globalfoundries Singapore Pte. Ltd. Reliable non-volatile memory device
US9721958B2 (en) 2015-01-23 2017-08-01 Silicon Storage Technology, Inc. Method of forming self-aligned split-gate memory cell array with metal gates and logic devices
US9646978B2 (en) * 2015-06-03 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned flash memory device with word line having reduced height at outer edge opposite to gate stack
US9570592B2 (en) 2015-06-08 2017-02-14 Silicon Storage Technology, Inc. Method of forming split gate memory cells with 5 volt logic devices
US9793279B2 (en) * 2015-07-10 2017-10-17 Silicon Storage Technology, Inc. Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing
US9859291B2 (en) 2015-08-03 2018-01-02 Iotmemory Technology Inc. Non-volatile memory and manufacturing method thereof
US9634019B1 (en) * 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
US10141321B2 (en) 2015-10-21 2018-11-27 Silicon Storage Technology, Inc. Method of forming flash memory with separate wordline and erase gates
US9583640B1 (en) 2015-12-29 2017-02-28 Globalfoundries Inc. Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure
WO2017184315A1 (en) * 2016-04-20 2017-10-26 Silicon Storage Technology, Inc. Method of forming pairs of three-gate non-volatile flash memory cells using two polysilicon deposition steps
CN107342288B (zh) * 2016-04-29 2020-08-04 硅存储技术公司 分裂栅型双位非易失性存储器单元
CN107425003B (zh) * 2016-05-18 2020-07-14 硅存储技术公司 制造分裂栅非易失性闪存单元的方法
US9978761B2 (en) * 2016-05-27 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned flash memory device
US10418451B1 (en) 2018-05-09 2019-09-17 Silicon Storage Technology, Inc. Split-gate flash memory cell with varying insulation gate oxides, and method of forming same
US10784270B2 (en) 2018-06-26 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve fill-in window for embedded memory
TWI700819B (zh) 2018-11-09 2020-08-01 物聯記憶體科技股份有限公司 非揮發性記憶體及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014524670A (ja) * 2011-08-24 2014-09-22 シリコン ストーリッジ テクノロージー インコーポレイテッド 個別の消去ゲートを有するスプリットゲート不揮発性フローティングゲートメモリセルを製造する方法及びそれによって製造されたメモリセル
US20160163722A1 (en) * 2014-12-04 2016-06-09 United Microelectronics Corp. Non-volatile memory cell and method of manufacturing the same
US20160336415A1 (en) * 2015-05-15 2016-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure for improving erase speed
JP2018533228A (ja) * 2015-11-03 2018-11-08 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 金属ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法
JP2019516245A (ja) * 2016-04-20 2019-06-13 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ２つのポリシリコン堆積工程を使用して対の３ゲート不揮発性フラッシュメモリセルを形成する方法

Also Published As

Publication number Publication date
EP3994731B1 (en) 2024-01-17
JP7473570B2 (ja) 2024-04-23
CN112185815A (zh) 2021-01-05
US11404545B2 (en) 2022-08-02
EP3994731A1 (en) 2022-05-11
TW202121662A (zh) 2021-06-01
US20210005724A1 (en) 2021-01-07
KR102587440B1 (ko) 2023-10-10
KR20220008343A (ko) 2022-01-20
WO2021002892A1 (en) 2021-01-07
TWI744868B (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
JP7316302B2 (ja) 様々な絶縁ゲート酸化物を備えた分割ゲートフラッシュメモリセル及びその形成方法
CN107251199B (zh) 形成分裂栅存储器单元阵列及低和高电压逻辑器件的方法
KR101992590B1 (ko) 분리형-게이트, 트윈-비트 비휘발성 메모리 셀
TWI641114B (zh) 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法
KR101923874B1 (ko) 메모리 어레이 및 로직 디바이스들을 형성하는 방법
TWI600144B (zh) 使用增強橫向控制閘至浮閘耦合之改良尺度之分離閘快閃記憶體單元
CN107293546B (zh) 减小型分裂栅非易失性闪存单元及其制造方法
CN107210203B (zh) 高密度分裂栅存储器单元
KR100621553B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
CN111133515B (zh) 制造具有擦除栅极的分裂栅极闪存存储器单元的方法
JP7322199B2 (ja) スプリットゲート型メモリセルを形成する方法
CN112400230A (zh) 具有三维鳍式场效应晶体管结构的分裂栅非易失性存储器单元及其制造方法
JP7473570B2 (ja) スペーサ画定された浮遊ゲート及び離散的に形成されたポリシリコンゲートを有する分割ゲートフラッシュメモリセルを形成する方法
KR20230031334A (ko) 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법
KR102031703B1 (ko) Nor형 플래시 메모리 및 그 제조 방법
JP2005260235A (ja) トレンチ内に独立制御可能な制御ゲートを有する埋込ビット線型不揮発性浮遊ゲートメモリセル、そのアレイ、及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240411