TWI744868B - 形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法 - Google Patents

形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法 Download PDF

Info

Publication number
TWI744868B
TWI744868B TW109113134A TW109113134A TWI744868B TW I744868 B TWI744868 B TW I744868B TW 109113134 A TW109113134 A TW 109113134A TW 109113134 A TW109113134 A TW 109113134A TW I744868 B TWI744868 B TW I744868B
Authority
TW
Taiwan
Prior art keywords
polysilicon layer
polysilicon
layer
block
spacer
Prior art date
Application number
TW109113134A
Other languages
English (en)
Other versions
TW202121662A (zh
Inventor
王春明
祥 呂
恩漢 杜
邢精成
劉國勇
刁穎
Original Assignee
美商超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商超捷公司 filed Critical 美商超捷公司
Publication of TW202121662A publication Critical patent/TW202121662A/zh
Application granted granted Critical
Publication of TWI744868B publication Critical patent/TWI744868B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

記憶體一種形成記憶體裝置之方法，該方法包括使用第一多晶矽沉積在半導體基板上方形成第一多晶矽層，在該第一多晶矽層上形成絕緣間隔物，以及移除一些該第一多晶矽層，以在該絕緣間隔物下面留下第一多晶矽塊。源極區係形成在該基板中相鄰於該第一多晶矽塊的第一側表面。第二多晶矽層係使用第二多晶矽沉積形成。部分地移除該第二多晶矽層，以在該基板上方留下第二多晶矽塊並與該第一多晶矽塊的第二側表面相鄰。第三多晶矽層係使用第三多晶矽沉積形成。部分地移除該第三多晶矽層，以在該源極區上方留下第三多晶矽塊。汲極區係形成在該基板中相鄰於該第二多晶矽塊。

Description

形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法
本申請案主張2019年7月4日申請、名稱為「形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法」之中國專利申請案第201910598339.9號及2020年2月20日申請、名稱為「形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法」之美國專利申請案第16/796,412號的權益。
本發明涉及分離閘非揮發性記憶體單元。
已知有一種具有三個閘的分離閘非揮發性記憶體單元。參見例如美國專利7,315,056，其揭示一種分離閘記憶體單元，其每個皆在半導體基板中具有源極區和汲極區，且具有通道區在其間延伸、浮動閘在通道區的第一部分上方、控制閘（也稱為字線閘）在通道區的第二部分上方、及程式化/抹除(P/E)閘在源極區上方。
需要製造方法改進來更好地控制記憶體單元的各種元件的形成。
前述問題和需求係通過一種形成記憶體裝置之方法來解決，該方法包括： 使用第一多晶矽沉積來形成位在半導體基板上方且與其絕緣的一第一多晶矽層； 在該第一多晶矽層上形成一絕緣間隔物； 移除一些該第一多晶矽層，以便在該絕緣間隔物下面留下一塊該第一多晶矽層，其中該第一多晶矽層的該塊具有相對的第一側表面和第二側表面； 在該基板中相鄰於該第一側表面形成一源極區； 使用第二多晶矽沉積在該基板上方形成一第二多晶矽層； 移除一些該第二多晶矽層，以便留下一塊該第二多晶矽層，該第二多晶矽層的該塊位在該基板上方且與其絕緣，並與該第二側表面相鄰且絕緣； 使用第三多晶矽沉積在該基板上方形成一第三多晶矽層； 移除一些該第三多晶矽層，以便留下一塊該第三多晶矽層，該第三多晶矽層的該塊位在該源極區上方且與其絕緣；以及 在該基板中相鄰於該第二多晶矽層的該塊形成一汲極區。
藉由查閱說明書、申請專利範圍和附圖，本發明的其他目的和特徵將變得顯而易見。
本發明係一種形成每個記憶體單元具有三個閘的非揮發性分離閘記憶體單元的改進方法。雖然附圖僅示出了形成一對記憶體單元，但應當理解，在該製程期間形成此類記憶體單元的陣列。該製程首先以形成隔離區開始，開始於半導體基板10的上表面上形成諸如二氧化矽（本文中也稱為「氧化物」）之類的絕緣層12。在氧化物層12上形成諸如多晶矽（在本文中也稱為「多晶矽」）之類的導電層14。在多晶矽層14上形成諸如氮化矽（在本文中也稱為「氮化物」）之類的絕緣層16。這些層示於圖1A中。
光阻劑形成在結構上方並且使用光刻（掩模）製程（即，光阻劑形成，光阻劑的選擇性曝光，移除光阻劑的選擇性部分，使下面的材料的部分暴露）來圖案化。此處，氮化物層16的部分保持暴露。在由光阻劑暴露的那些區域中執行一系列蝕刻，以形成延伸穿過氮化物層16、多晶矽層14、氧化物層12並進入基板10的溝槽。然後通過氧化物沉積及通過氧化物化學機械拋光，用絕緣材料18（例如，氧化物）填充溝槽，如圖1B所示（在光阻劑移除之後）。使用氧化物乾蝕刻或濕蝕刻拋光來降低氧化物18的頂部。然後使用氮化物蝕刻來移除氮化物16，如圖1C所示。氧化物18的頂部優選地與多晶矽層14的頂部表面平齊或略低。以這種方式形成在溝槽中的氧化物18在本領域中稱為淺溝槽隔離（STI），且係用於限定基板10的主動區域的列，其中相鄰的主動區域列通過STI氧化物18彼此絕緣。
在每個主動區中的多晶矽層14上形成絕緣材料塊20（例如，氮化物）。每個塊20（用於形成一對記憶體單元）可例如通過以下方式來形成：在多晶矽層14上形成氮化物層，並且執行掩模步驟以用光阻劑選擇性地覆蓋氮化物層的部分同時使其他部分暴露，並且使用各向異性氮化物蝕刻移除氮化物層的暴露部分，在多晶矽層14上留下塊20。然後使用多晶矽傾斜蝕刻來蝕刻多晶矽層14的上表面，從而為多晶矽層14形成傾斜的上表面，該上表面在接近每個氮化物塊20時向上傾斜。如果需要，為了控制浮動閘閾值電壓，可接著在多晶矽層14的暴露部分上執行植入。氮化物塊中的一個的所得結構示於圖2A中，該圖是主動區中的一個的局部剖視圖（即，與圖1A至圖1C的正交剖視圖）。
在多晶矽層14上形成絕緣間隔物22（例如，由氧化物形成）。間隔物的形成是眾所周知的，且涉及材料的沉積，隨後是材料的各向異性蝕刻，由此材料除了其鄰接豎直取向結構的部分之外被移除。間隔物的上表面通常是圓形的。在這種情況下，沉積氧化物，然後進行各向異性氧化物蝕刻，從而使氧化物間隔物22鄰接氮化物塊20的側壁。執行多晶矽蝕刻以移除多晶矽層14的未被氧化物間隔物22和氮化物塊20保護的部分，如圖2B所示。為了控制字線閾值電壓，此時可執行植入到基板10之未被氮化物塊20和氧化物間隔物22保護的部分中（使用基板表面上的氧化物層12作為緩衝層）。
在多晶矽層14的暴露端部上形成絕緣間隔物24，其最終將成為完成的記憶體單元的浮動閘和字線閘之間的主要隔離。絕緣間隔物24可由氧化物形成（藉由執行氧化物沉積諸如高溫氧化物（HTO）沉積以及各向異性氧化物蝕刻）。絕緣間隔物24亦可由氧化物和氮化物的組合形成（藉由在氧化物沉積和蝕刻之後執行氮化物沉積和蝕刻）。絕緣間隔物24設置在多晶矽層14的第一端部處（即，沿著第一側表面15a）。然後在間隔物22/24的外側上形成導電間隔物26，較佳係藉由多晶矽沉積和多晶矽蝕刻。導電間隔物26的形成可包括在多晶矽層14的形成之後和多晶矽間隔物蝕刻之前的緩衝氧化物沉積和氧化物蝕刻。所得結構示於圖2C中。
執行氮化物蝕刻以移除氮化物塊20，從而使氧化物間隔物22之間的多晶矽層14的部分暴露。然後執行多晶蝕刻以移除多晶矽層14的暴露部分，在氧化物間隔物22下面留下不同的多晶矽塊14a。每個多晶矽塊14a具有向上傾斜的上表面，該上表面在第二側表面15b的與第一側表面15a相對的端部處終止於尖銳邊緣14b。隨後進行植入製程以在氧化物間隔物22之間以及多晶矽塊14a之間的基板10中形成源極區28（即，源極區28係形成在存在於氧化物間隔物22之間的間隙與存在於多晶矽塊14a之間的間隙下方）。可以在此時或之後進行退火，這將使源極區28部分地在多晶矽塊14a下面延伸。然後在結構上，包括在相鄰於銳利邊緣14b的多晶矽塊14a的暴露端部上，沉積氧化物層30。氧化物層30可被稱為隧道氧化物層，因為在完成的記憶體單元的抹除操作期間電子將隧穿穿過該層。所得結構示於圖2D中。
然後在結構上方形成多晶矽層。該多晶矽層可同時形成在相同基板的邏輯區域（即，形成邏輯裝置的相同基板的區域）中。如果期望多晶矽層厚度在記憶體陣列區域中（在該記憶體單元中）比在邏輯區域中更厚，則可在多晶矽層上形成蓋氧化物層並將其圖案化以從裝置的記憶體區域移除蓋氧化物層，然後沉積額外的多晶矽以增厚記憶體區域中的多晶矽層。邏輯區域中的蓋氧化物層上額外的多晶矽稍後可藉由多晶矽化學機械拋光（CMP）移除。然後執行多晶蝕刻以移除記憶體陣列區域中的多晶矽層，除了設置在氧化物間隔物22之間的多晶矽層的塊32之外。然後執行植入以在基板中相鄰於多晶矽間隔物26形成汲極區34，如圖2E所示。
如圖2E所示，上述方法形成成對的記憶體單元36。每個記憶體單元對包括共享源極區28和兩個汲極區34，其中兩個通道區38各自在源極區28與其中一個汲極區34之間延伸。抹除閘32設置在源極區28上方並藉由氧化物層12和30與該源極區28絕緣。每個記憶體單元36包括設置在通道區38的第一部分上方且與其絕緣（並控制其導電性）的浮動閘14a，以及設置在通道區38的第二部分上方且與其絕緣（並控制其導電性）的字線閘26。浮動閘14a具有銳利尖端14b（從傾斜表面得到），該銳利尖端面向形成在抹除閘32中的凹口32a。銳利尖端14b藉由隧道氧化物層30與抹除閘32絕緣。抹除閘32下面的整體絕緣（氧化物層12和30）大於浮動閘14a下面的整體絕緣（氧化物層12）。
示例性（非限制性）操作電壓和電流匯總在下表1中，其中指示施加到被程式化、抹除或讀取（選擇-SEL）的記憶體單元的電壓/電流，以及施加到其他記憶體單元（未選擇的-UnSEL）的電壓。 表1
   字線閘26 抹除閘32 源極28 汲極34
   選擇 未選擇 選擇 未選擇 選擇 未選擇 選擇 未選擇
讀取 2.5V 0 0 0 0 0 0.6-1.1V 0
抹除 0 0 11.5V 0 0 0 0 0
程式化 1V 0 4-5V 0 5-7 0 1µA 0
形成成對的記憶體單元36的上述製程具有若干優點。浮動閘14與STI氧化物18自對準，並且在通道方向上具有由氧化物間隔物22限定的尺寸（為了更好的控制）。字線閘26與浮動閘14a自對準。每個記憶體單元36具有三個導電閘（14a、26、32），每個導電閘使用不同的多晶矽層沉積形成，因此可獨立地優化每個導電閘的高度。浮動閘14a具有面向抹除閘32的銳利邊緣14b，以增強抹除性能。每個字線閘26的長度（在通道區的方向上）由閘本身的間隔物形成確定，以更好地尺寸控制且不需要單獨的掩模步驟。浮動閘14a和字線閘26之間的隔離（氧化物或氧化物/氮化物）可通過間隔物形成而獨立地優化。最後，隧道氧化物30形成為包圍浮動閘14a的銳利尖端14b的單個層。使用上述方法，可獨立地優化抹除效率和字線閘性能。
圖3A至圖3C繪示用於形成STI氧化物18的替代具體例。該製程開始於形成與圖1A所示相同的層，但在氮化物層16和氧化物層12之間沒有多晶矽層14，如圖3A所示。氮化物層16被圖案化（光阻劑形成、曝光、選擇性移除、氮化物蝕刻），隨後進行氧化物和矽蝕刻以形成延伸穿過氮化物層16、氧化物層12並進入基板10的溝槽。然後用絕緣材料18（例如，氧化物）填充溝槽，如圖3B所示（在光阻劑移除之後）。使用氮化物蝕刻來移除氮化物層16，並藉由多晶矽沉積和蝕刻在STI氧化物18之間的氧化物層12上形成多晶矽層14。使用氧化物蝕刻和/或化學機械拋光來將STI氧化物18的頂部降低到與多晶矽層14的頂部表面平齊或略低，如圖3C所示，這相當於圖1C中示出的結構。
圖4A至圖4D繪示用於形成記憶體單元36的替代具體例，其以圖2C的相同結構開始，不同之處在於沒有形成多晶矽間隔物26，如圖4A所示。在結構上方形成多晶矽層40。執行掩模步驟以用光阻劑覆蓋多晶矽層40（除了氮化物塊20上方的該部分之外），以及在相鄰於氮化物塊20的氧化物間隔物22的部分上方的額外部分（其保持暴露）。多晶矽層40的此一暴露部分藉由多晶矽蝕刻移除，如圖4B所示（在光阻劑移除之後）。然後執行氮化物蝕刻以移除氮化物塊20，從而使氧化物間隔物22之間的多晶矽層14的部分暴露。然後執行多晶蝕刻以移除多晶矽層14的暴露部分，從而在氧化物間隔物22下面留下不同的多晶矽塊14a。隨後進行植入製程，以在氧化物間隔物22和多晶矽塊14a之間的基板10中形成源極區28。可以在此時或之後進行退火，這將使源極區28部分地在多晶矽塊14a下面延伸。然後在結構上，包括在相鄰於銳利邊緣14b的多晶矽塊14a的暴露端部上以及在多晶矽層40的暴露表面上，沉積氧化物層30。然後在結構上方形成多晶矽層42。所得結構示於圖4C中。然後使用多晶矽和氧化物蝕刻來移除多晶矽層40和42以及氧化物層30的部分，除了作為氧化物間隔物22之間的多晶矽層42的剩餘部分的多晶矽塊42a，以及作為多晶矽層40的剩餘部分的間隔物22/24的外側上的多晶矽間隔物40a之外，從而使基板的部分暴露以供汲極植入。在結構上方形成氧化物層44。然後執行植入以在基板10中相鄰於多晶矽間隔物40a形成汲極區34。最終結構示於圖4D中。
圖5A至圖5C繪示用於形成記憶體單元36的另一個替代具體例，其以圖4C的結構開始。使用化學機械拋光（CMP）來平面化結構的頂部表面，下至氧化物間隔物22的頂部表面（因此在每個氧化物間隔物22的至少一部分上沒有多晶矽，由此將不同的多晶矽塊42a限定為氧化物間隔物22之間的多晶矽層42的剩餘部分），如圖5A所示。執行掩模步驟以用光阻劑46覆蓋多晶矽塊42a和多晶矽層40的部分，但使結構的其餘部分暴露。執行多晶矽和氧化物蝕刻以移除多晶矽層42/40和氧化物層30的暴露部分，從而留下多晶矽塊40b作為在間隔物22/24外側上的多晶矽層40的剩餘部分，如圖5B所示。在光阻劑移除後，在該結構上方形成氧化物層48。然後執行植入以在基板中相鄰於多晶矽塊40b形成汲極區34。最終結構示於圖5C中。雖然此一具體例包括額外的掩模步驟，但是它提供了具有在通道區方向上由光刻掩模製程所限定之長度的字線閘。
圖6A至圖6D繪示用於形成記憶體單元36的另一個替代具體例，其以圖4A的結構開始。在結構上方形成多晶矽層52。在多晶矽層52上形成氧化物層54。然後使用化學機械拋光來移除氧化物54和多晶矽52在氮化物塊20上方以及在氧化物間隔物22上方的部分，如圖6A所示。選擇性地氧化該結構以在多晶矽層52的暴露頂部部分上形成氧化物層56，以保護多晶矽層52免受下面描述的多晶矽層14的後續蝕刻。如果省略氧化物層56，則多晶矽層14的蝕刻將導致多晶矽層52的頂部部分被移除，並因此將導致來自多晶矽層52的較短字線閘。執行氮化物蝕刻以移除氮化物塊20，從而使氧化物間隔物22之間的多晶矽層14的部分暴露。然後執行多晶蝕刻以移除多晶矽層14的暴露部分，從而在氧化物間隔物22下面留下不同的多晶矽塊14a。隨後進行植入製程，以在氧化物間隔物22和多晶矽塊14a之間的基板10中形成源極區28。可以在此時或之後進行退火，這將使源極區28部分地在多晶矽塊14a下面延伸。所得結構示於圖6B中。
然後在結構上，包括在相鄰於銳利邊緣14b的多晶矽塊14a的暴露端部上，沉積氧化物層30。然後在結構上方形成多晶矽層，隨後進行多晶矽蝕刻，移除此一多晶矽層，除了設置在間隔物22之間的多晶矽塊58之外，如圖6C所示。執行掩模步驟以用光阻劑覆蓋多晶矽塊58和多晶矽層52的部分，但使結構的其餘部分暴露。執行多晶矽和氧化物蝕刻以移除多晶矽層52和氧化物層56/54的暴露部分，從而留下多晶矽塊52a作為在間隔物22/24外側上的多晶矽層52的剩餘部分。在光阻劑移除之後，然後執行植入以在基板中相鄰於多晶矽塊52a形成汲極區34。最終結構示於圖6D中。
應當注意，雖然浮動閘14a的頂部表面的傾斜蝕刻對於增強抹除效率是較佳的，但是如果不期望增強抹除效率，則可以省略傾斜蝕刻。例如，如果省略了上文關於圖2A描述的傾斜蝕刻，則圖2E中所示之最終記憶體單元結構將替代為圖7中所示之結構，其中浮動閘14a具有平面上表面。類似地，圖4D中所示之最終記憶體單元結構將替代為圖8中所示之結構，圖5C中所示之最終記憶體單元結構將替代為圖9中所示之結構，以及圖6D中所示之最終記憶體單元結構將替代為圖10中所示之結構。
應當理解，本發明不限於上述的和在本文中繪示的具體例，而是涵蓋落在任何請求項範圍內的任何和所有變型形式。舉例來說，本文中對本發明的提及並不意圖限制任何請求項或請求項術語的範圍，而是僅參考可由這些請求項中的一項或多項涵蓋的一個或多個特徵。上文所述的材料、製程和數值的示例僅為示例性的，而不應視為限制申請專利範圍。再者，並非所有方法步驟都需按照所繪示或主張的確切順序執行，而是可以按照允許適當形成本發明之非揮發性記憶體單元的任何順序執行。材料的單個層可形成為此類材料或類似材料的多個層，並且反之亦然。最後，本文中所使用的術語「形成」和「被形成」應包括材料沉積、材料生長或所揭示或主張之用於提供材料的任何其他技術。
應當指出的是，本文中所使用的術語「在……上方」和「在……上」均包括性地包括「直接在……上」（之間沒有設置中間材料、元件或空間）和「間接在……上」（之間設置有中間材料、元件或空間）。類似地，術語「相鄰」包括「直接相鄰」（之間沒有設置中間材料、元件或空間）和「間接相鄰」（之間設置有中間材料、元件或空間），「被安裝到」包括「被直接安裝到」（之間沒有設置中間材料、元件或空間）和「被間接安裝到」（之間設置有中間材料、元件或空間），以及「被電連接到」包括「被直接電連接到」（之間沒有將元件電連接在一起的中間材料或元件）和「被間接電連接到」（之間有將元件電連接在一起的中間材料或元件）。例如，「在基板上方」形成元件可包括在兩者間無中間材料/元件的情況下直接在基板上形成該元件，以及在兩者間有一種或多種中間材料/元件的情況下間接在基板上形成該元件。
10:基板 12:絕緣層、氧化物層 14:導電層、多晶矽層 14a:多晶矽塊、浮動閘 14b:尖銳邊緣、銳利尖端 15a:第一側表面 15b:第二側表面 16:絕緣層、氮化物層 18:絕緣材料、氧化物 20:絕緣材料塊、氮化物塊 22:絕緣間隔物、氧化物間隔物 24:絕緣間隔物 26:導電間隔物、字線閘 28:源極區 30:氧化物層 32:抹除閘 32a:凹口 34:汲極區 36:記憶體單元 38:通道區 40:多晶矽層 40a:多晶矽塊 40b:多晶矽塊 42:多晶矽層 42a:多晶矽塊 44:氧化物層 46:光阻劑 48:氧化物層 52:多晶矽層 52a:多晶矽塊 54:氧化物層 56:氧化物層 58:多晶矽塊
圖1A至圖1C是示出形成隔離區的步驟的側剖視圖。
圖2A至圖2E是示出形成記憶體單元的步驟的側剖視圖。
圖3A至圖3C是示出用於形成隔離區的替代具體例的步驟的側剖視圖。
圖4A至圖4D是示出根據第一替代具體例的形成記憶體單元的步驟的側剖視圖。
圖5A至圖5C是示出根據第二替代具體例的形成記憶體單元的步驟的側剖視圖。
圖6A至圖6D是示出根據第三替代具體例的形成記憶體單元的步驟的側剖視圖。
圖7至圖10是分別示出具有帶有平面上表面的浮動閘的圖2E、圖4D、圖5C和圖6D的記憶體單元的側剖視圖。
10:基板
12:絕緣層、氧化物層
14a:多晶矽塊、浮動閘
14b:尖銳邊緣、銳利尖端
22:絕緣間隔物、氧化物間隔物
24:絕緣間隔物
26:導電間隔物、字線閘
28:源極區
30:氧化物層
32:抹除閘
32a:凹口
34:汲極區
36:記憶體單元
38:通道區

Claims (12)

  1. 一種形成記憶體裝置之方法，包括： 使用第一多晶矽沉積來形成位在一半導體基板上方且與其絕緣的一第一多晶矽層； 在該第一多晶矽層上形成一絕緣間隔物； 移除一些該第一多晶矽層，以便在該絕緣間隔物下面留下一塊該第一多晶矽層，其中該第一多晶矽層的該塊具有相對的第一側表面和第二側表面； 在該基板中相鄰於該第一側表面形成一源極區； 使用第二多晶矽沉積在該基板上方形成一第二多晶矽層； 移除一些該第二多晶矽層，以便留下一塊該第二多晶矽層，該第二多晶矽層的該塊位在該基板上方且與其絕緣，並與該第二側表面相鄰且絕緣； 使用第三多晶矽沉積在該基板上方形成一第三多晶矽層； 移除一些該第三多晶矽層，以便留下一塊該第三多晶矽層，該第三多晶矽層的該塊位在該源極區上方且與其絕緣；以及 在該基板中相鄰於該第二多晶矽層的該塊形成一汲極區。
  2. 如請求項1之方法，其中，該絕緣間隔物的形成包括： 在該第一多晶矽層上形成一絕緣材料塊； 在該第一多晶矽層上及在該絕緣材料塊上形成一絕緣材料層； 移除一些該絕緣材料層，以便留下設置在該第一多晶矽層上且鄰接該絕緣材料塊之側表面的該絕緣材料層的該絕緣間隔物。
  3. 如請求項2之方法，其中，一些該第一多晶矽層的移除包括： 執行第一多晶矽蝕刻，以限定與該絕緣間隔物之第一側對準的該第一側表面； 在該第一多晶矽蝕刻之後移除該絕緣材料塊； 在該絕緣材料塊的移除之後執行第二多晶矽蝕刻，以限定與該絕緣間隔物之第二側對準的該第二側表面。
  4. 如請求項2之方法，還包括： 在該第一多晶矽層上執行多晶矽傾斜蝕刻，使得當該第一多晶矽層之上表面的一部分接近該絕緣材料塊時，該上表面的該部分向上傾斜； 其中該絕緣間隔物係在向上傾斜的該上表面的該部分上形成。
  5. 如請求項4之方法，其中： 該第一多晶矽層的該塊包括向上傾斜的該上表面，其在該第二側表面處終止於一銳利邊緣。
  6. 如請求項5之方法，其中，該第三多晶矽層的該塊包括具有凹口的側表面，該凹口面向該銳利邊緣且與其絕緣。
  7. 如請求項1之方法，其中，一些該第二多晶矽層的移除包括多晶矽蝕刻以形成作為多晶矽之間隔物的該第二多晶矽層的該塊。
  8. 如請求項7之方法，還包括： 在該第三多晶矽層的形成之前沿著該第二側表面形成一二氧化矽層，其中該第三多晶矽層的該塊通過該二氧化矽層而與該第一多晶矽層的該塊絕緣。
  9. 如請求項1之方法，其中，一些該第二多晶矽層的移除包括： 執行第一多晶矽蝕刻以移除該絕緣間隔物之第一側上的該第二多晶矽層的第一部分，其中該第一多晶矽蝕刻係在該第三多晶矽層的形成之前執行； 執行第二多晶矽蝕刻以移除該絕緣間隔物之與該絕緣間隔物之該第一側相對的第二側上的該第二多晶矽層的第二部分，其中該第二多晶矽蝕刻係在該第三多晶矽層的形成之後執行。
  10. 如請求項9之方法，其中，該第二多晶矽層的該塊係一多晶矽的間隔物。
  11. 如請求項1之方法，其中，一些該第二多晶矽層的移除及一些該第三多晶矽層的移除包括： 執行化學機械拋光以移除設置在該絕緣間隔物上方的該第二多晶矽層和該第三多晶矽層的上部部分； 在與該第一側表面相鄰的該第二多晶矽層的第一部分上形成光阻劑，同時留下與由該光阻劑所暴露之該第二多晶矽層的該第一部分相鄰的該第二多晶矽層的第二部分；以及 執行多晶矽蝕刻以移除該第二多晶矽層的該第二部分。
  12. 如請求項1之方法，其中，一些該第二多晶矽層的移除包括： 在該第三多晶矽層的形成之前執行化學機械拋光，以移除設置在該絕緣間隔物上方的該第二多晶矽層的上部部分； 在一些該第三多晶矽層的移除之後，在與該第一側表面相鄰的該第二多晶矽層的第一部分上形成光阻劑，同時留下與由該光阻劑所暴露之該第二多晶矽層的該第一部分相鄰的該第二多晶矽層的第二部分；以及 執行多晶矽蝕刻以移除該第二多晶矽層的該第二部分。
TW109113134A 2019-07-04 2020-04-20 形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法 TWI744868B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
CN201910598339.9 2019-07-04
CN201910598339.9A CN112185815A (zh) 2019-07-04 2019-07-04 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法
US16/796,412 US11404545B2 (en) 2019-07-04 2020-02-20 Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates
US16/796,412 2020-02-20
PCT/US2020/021454 WO2021002892A1 (en) 2019-07-04 2020-03-06 Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates
WOPCT/US20/21454 2020-03-06

Publications (2)

Publication Number Publication Date
TW202121662A TW202121662A (zh) 2021-06-01
TWI744868B true TWI744868B (zh) 2021-11-01

Family

ID=73914555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113134A TWI744868B (zh) 2019-07-04 2020-04-20 形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法

Country Status (7)

Country Link
US (1) US11404545B2 (zh)
EP (1) EP3994731B1 (zh)
JP (1) JP7473570B2 (zh)
KR (1) KR102587440B1 (zh)
CN (1) CN112185815A (zh)
TW (1) TWI744868B (zh)
WO (1) WO2021002892A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185970B (zh) * 2019-07-02 2024-05-28 硅存储技术公司 形成分裂栅存储器单元的方法
US11362218B2 (en) * 2020-06-23 2022-06-14 Silicon Storage Technology, Inc. Method of forming split gate memory cells with thinned side edge tunnel oxide

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160064394A1 (en) * 2014-08-29 2016-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated Circuit for High-Voltage Device Protection
US20160141296A1 (en) * 2014-11-19 2016-05-19 Globalfoundries Singapore Pte. Ltd. Reliable non-volatile memory device
US9583640B1 (en) * 2015-12-29 2017-02-28 Globalfoundries Inc. Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure
TW202002241A (zh) * 2018-06-26 2020-01-01 台灣積體電路製造股份有限公司 積體電路及其形成方法
TW202018917A (zh) * 2018-11-09 2020-05-16 物聯記憶體科技股份有限公司 非揮發性記憶體及其製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5856943A (en) 1996-03-18 1999-01-05 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell and array
IT1318145B1 (it) * 2000-07-11 2003-07-23 St Microelectronics Srl Processo per fabbricare una cella di memoria non-volatile con unaregione di gate flottante autoallineata all'isolamento e con un alto
US6727545B2 (en) 2000-09-20 2004-04-27 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling
US6952034B2 (en) 2002-04-05 2005-10-04 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with buried source line and floating gate
KR100634162B1 (ko) * 2002-05-15 2006-10-17 삼성전자주식회사 스플리트 게이트 메모리 장치 및 그 제조방법
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20050012137A1 (en) * 2003-07-18 2005-01-20 Amitay Levi Nonvolatile memory cell having floating gate, control gate and separate erase gate, an array of such memory cells, and method of manufacturing
US7315056B2 (en) * 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
JP4845110B2 (ja) * 2006-08-17 2011-12-28 ルネサスエレクトロニクス株式会社 スプリットゲート型不揮発性メモリとその製造方法
US8138524B2 (en) * 2006-11-01 2012-03-20 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8711636B2 (en) 2011-05-13 2014-04-29 Silicon Storage Technology, Inc. Method of operating a split gate flash memory cell with coupling gate
CN102956643A (zh) * 2011-08-24 2013-03-06 硅存储技术公司 制造非易失浮栅存储单元的方法和由此制造的存储单元
CN103107138B (zh) * 2011-11-11 2014-09-24 中芯国际集成电路制造(上海)有限公司 带外围电路的分离栅极式快闪存储器的制作方法
US8878281B2 (en) 2012-05-23 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells
US8975131B2 (en) 2012-09-28 2015-03-10 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating gate memory cells with single poly layer
US9018690B2 (en) 2012-09-28 2015-04-28 Silicon Storage Technology, Inc. Split-gate memory cell with substrate stressor region, and method of making same
US9123822B2 (en) * 2013-08-02 2015-09-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same
US9263293B2 (en) * 2014-01-10 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure and method for forming the same
US20150213898A1 (en) 2014-01-27 2015-07-30 Silicon Storage Technololgy, Inc. Byte Erasable Non-volatile Memory Architecture And Method Of Erasing Same
CN105655338A (zh) * 2014-12-04 2016-06-08 联华电子股份有限公司 非挥发性存储单元及其制作方法
JP6343721B2 (ja) 2015-01-23 2018-06-13 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 金属ゲートを備えた自己整合型分割ゲートメモリセルアレイ及び論理デバイスの形成方法
US9917165B2 (en) * 2015-05-15 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure for improving erase speed
US9646978B2 (en) * 2015-06-03 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned flash memory device with word line having reduced height at outer edge opposite to gate stack
US9570592B2 (en) 2015-06-08 2017-02-14 Silicon Storage Technology, Inc. Method of forming split gate memory cells with 5 volt logic devices
US9793279B2 (en) * 2015-07-10 2017-10-17 Silicon Storage Technology, Inc. Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing
US9859291B2 (en) 2015-08-03 2018-01-02 Iotmemory Technology Inc. Non-volatile memory and manufacturing method thereof
US9634019B1 (en) * 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
US10141321B2 (en) 2015-10-21 2018-11-27 Silicon Storage Technology, Inc. Method of forming flash memory with separate wordline and erase gates
US9972630B2 (en) * 2015-11-03 2018-05-15 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
WO2017184315A1 (en) * 2016-04-20 2017-10-26 Silicon Storage Technology, Inc. Method of forming pairs of three-gate non-volatile flash memory cells using two polysilicon deposition steps
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
CN107342288B (zh) * 2016-04-29 2020-08-04 硅存储技术公司 分裂栅型双位非易失性存储器单元
CN107425003B (zh) * 2016-05-18 2020-07-14 硅存储技术公司 制造分裂栅非易失性闪存单元的方法
US9978761B2 (en) * 2016-05-27 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned flash memory device
US10418451B1 (en) 2018-05-09 2019-09-17 Silicon Storage Technology, Inc. Split-gate flash memory cell with varying insulation gate oxides, and method of forming same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160064394A1 (en) * 2014-08-29 2016-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated Circuit for High-Voltage Device Protection
US20160141296A1 (en) * 2014-11-19 2016-05-19 Globalfoundries Singapore Pte. Ltd. Reliable non-volatile memory device
US9583640B1 (en) * 2015-12-29 2017-02-28 Globalfoundries Inc. Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure
TW202002241A (zh) * 2018-06-26 2020-01-01 台灣積體電路製造股份有限公司 積體電路及其形成方法
TW202018917A (zh) * 2018-11-09 2020-05-16 物聯記憶體科技股份有限公司 非揮發性記憶體及其製造方法

Also Published As

Publication number Publication date
TW202121662A (zh) 2021-06-01
JP7473570B2 (ja) 2024-04-23
US11404545B2 (en) 2022-08-02
US20210005724A1 (en) 2021-01-07
KR102587440B1 (ko) 2023-10-10
EP3994731A1 (en) 2022-05-11
CN112185815A (zh) 2021-01-05
KR20220008343A (ko) 2022-01-20
EP3994731B1 (en) 2024-01-17
JP2022539403A (ja) 2022-09-08
WO2021002892A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
TWI641114B (zh) 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法
TWI632669B (zh) 分離閘型雙位元非依電性記憶體單元
TWI605573B (zh) 形成分離閘記憶體單元陣列連同低及高電壓邏輯裝置之方法
TWI681543B (zh) 具有變化絕緣閘極氧化物之分離閘快閃記憶體單元及其形成方法
JP6571759B2 (ja) 制御ゲートと浮遊ゲートとの間の強化された横方向結合によりスケーリングが改良される分割ゲートフラッシュメモリセル
JP6503077B2 (ja) 高密度スプリットゲート型メモリセル
TWI732608B (zh) 形成分離閘記憶體單元的方法
KR100621553B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
TWI689082B (zh) 製造具有抹除閘的分離閘快閃記憶體單元之方法
JP2008118136A (ja) ソース側消去を伴うフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合法及びこれによって形成されるメモリアレイ
TWI724634B (zh) 具有浮動閘、耦合閘與抹除閘之記憶體單元及其製作之方法
TWI744868B (zh) 形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法
JP2000150676A (ja) 不揮発性半導体記憶装置及びその製造方法
TWI770729B (zh) 形成具有薄化隧道氧化物之分離閘記憶體單元的方法
TWI784724B (zh) 具有設置在字線閘上方之抹除閘的分離閘2位元非揮發性記憶體單元及其製造方法
JP2005101599A (ja) スペーサー酸化工程を利用する分離ゲートフラッシュメモリセル製造方法
KR20060062791A (ko) 비휘발성 메모리 소자 및 그 제조 방법