CN103904035A - Tcat结构及其形成方法 - Google Patents

Tcat结构及其形成方法 Download PDF

Info

Publication number
CN103904035A
CN103904035A CN201410079448.7A CN201410079448A CN103904035A CN 103904035 A CN103904035 A CN 103904035A CN 201410079448 A CN201410079448 A CN 201410079448A CN 103904035 A CN103904035 A CN 103904035A
Authority
CN
China
Prior art keywords
formation method
source line
sacrifice layer
layer
tcat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410079448.7A
Other languages
English (en)
Other versions
CN103904035B (zh
Inventor
吴华强
王博
钱鹤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201410079448.7A priority Critical patent/CN103904035B/zh
Publication of CN103904035A publication Critical patent/CN103904035A/zh
Application granted granted Critical
Publication of CN103904035B publication Critical patent/CN103904035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提出一种TCAT结构及其形成方法，该方法包括：提供衬底及衬垫层；在衬垫层顶部光刻出源线图案并刻蚀出凹槽；在凹槽中淀积第一材料以形成源线牺牲层；在衬垫层之上交替淀积第二材料和第三材料以形成绝缘层和控制栅牺牲层的叠层结构；在叠层结构中形成多个垂直刻蚀孔，垂直刻蚀孔的底部与源线牺牲层接触；向多个垂直刻蚀孔中填充多晶硅以形成多个垂直导电通道；在叠层结构中刻蚀中央沟槽，以将控制栅牺牲层的侧面暴露出来；去除控制栅牺牲层；淀积形成电荷俘获复合层，电荷俘获复合层覆盖绝缘层和导电通道的表面；去除源线牺牲层；淀积金属栅极材料以形成控制栅极以及金属源线。本发明可以得到具有金属源极的TCAT结构，电学性能良好。

Description

TCAT结构及其形成方法
技术领域
本发明属于存储器制造技术领域，具体涉及一种TCAT结构及其形成方法。
背景技术
由于2D NAND闪存存在微缩瓶颈，3D NAND成为存储器技术领域的发展方向。研究者提出一种太字节规模存储器阵列(terabit cell array transistor,TCAT)结构。
现有的TCAT结构制备方法为：在基底上定义出存储器阵列的源线图案并掺杂形成硅基源线；交替淀积SiO2绝缘层和控制栅牺牲层的叠层结构；垂直刻蚀叠层结构至硅基底，俯视刻蚀孔为圆形；淀积多晶硅填充刻蚀孔；在叠层结构上刻蚀出沟槽，俯视刻蚀图案为条状；湿法刻蚀去除控制栅牺牲层；依次淀积电荷俘获复合层；淀积金属栅极材料填充满控制栅极层；刻蚀去除多余金属栅极材料，使得不同金属栅极层之间互不相连；绝缘材料填充沟槽。
上述现有技术得到的TCAT结构具有如下缺点：由于后续流程中有高温工艺，不可直接填充金属作为阵列源线；掺杂的硅衬底作为阵列源线导致存储器串导通电阻较高，导通电流低，器件的读出速度慢，读出窗口值小，同时过高的引线电阻导致引线电压降较大，导致存储器写入擦除操作速度较慢。
发明内容
本发明旨在至少解决现有技术中存在的不能采用金属源线的技术问题。
为此，本发明的一个目的在于提出一种具有源线的TCAT结构的形成方法。
本发明的另一目的在于提出一种具有源线的TCAT结构。
为了实现上述目的，根据本发明一个方面的实施例的TCAT结构的形成方法，包括以下步骤：提供衬底，并在所述衬底上形成衬垫层；在所述衬垫层顶部光刻出源线图案并刻蚀出凹槽；在所述凹槽中淀积第一材料以形成源线牺牲层；在所述衬垫层之上交替淀积第二材料和第三材料以形成绝缘层和控制栅牺牲层的叠层结构；在所述叠层结构中形成多个垂直刻蚀孔，所述垂直刻蚀孔的底部与所述源线牺牲层接触；向所述多个垂直刻蚀孔中填充多晶硅以形成多个垂直导电通道；在所述叠层结构中刻蚀中央沟槽，以将所述控制栅牺牲层的侧面暴露出来；去除所述控制栅牺牲层；淀积形成电荷俘获复合层，所述电荷俘获复合层覆盖所述绝缘层和所述导电通道的表面；去除所述源线牺牲层；淀积金属栅极材料以形成控制栅极以及金属源线。
根据本发明实施例的TCAT结构的形成方法，能够形成具有金属源线的TCAT结构，能够有效降低存储器串的引线电阻，降低引线电压降，增大导通电流，提高器件读出窗口值和写入擦除速度。
另外，根据本发明实施例的TCAT结构的形成方法还具有如下附加技术特征：
在本发明的一个实施例中，采用第一腐蚀液湿法刻蚀去除所述控制栅牺牲层，其中，所述第一腐蚀液对所述第三材料的腐蚀速率大于对所述第二材料的腐蚀速率，并且大于对所述多晶硅的腐蚀速率。
在本发明的一个实施例中，采用第二腐蚀液湿法刻蚀去除所述源线牺牲层，其中，所述第二腐蚀液对所述第一材料的腐蚀速率大于对所述电荷俘获复合层的腐蚀速率。
在本发明的一个实施例中，所述淀积形成电荷俘获复合层包括：依次淀积电荷隧穿层材料、电荷存储层材料和电荷阻挡层材料。
在本发明的一个实施例中，所述第一材料为氧化铝或氧化铜。
在本发明的一个实施例中，所述第二材料为二氧化硅。
在本发明的一个实施例中，所述第三材料为氮化硅。
在本发明的一个实施例中，俯视所述垂直刻蚀孔呈圆形。
在本发明的一个实施例中，所述金属栅极材料为钨。
根据本发明另一方面的实施例的TCAT结构，是通过上述方法制得的。
根据本发明实施例的TCAT结构，具有金属源线，能够形成具有金属源线的TCAT结构，能够有效降低存储器串的引线电阻，降低引线电压降，增大导通电流，提高器件读出窗口值和写入擦除速度。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1至图11是本发明实施例的TCAT结构的形成方法的过程示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
本发明第一方面提出一种TCAT结构的形成方法，包括以下步骤：
S1.提供衬底，并在衬底上形成衬垫层。
如图1所示，提供单晶硅材料衬底101，并在衬底101之上形成SiO2的衬垫层102。
S2.在衬垫层顶部光刻出源线图案并刻蚀出凹槽。
如图2所示，在衬垫层102的顶部光刻出源线图案并刻蚀出凹槽102a。
需要说明的是，尽管图中仅示出了一个凹槽，但实际应用中在一块晶圆上可以刻蚀出若干个平行的凹槽。
S3.在凹槽中淀积第一材料以形成源线牺牲层。
如图3所示，沉积第一材料以填充满凹槽102a，然后进行平坦化处理，去除非源线图案处的第一材料，得到了第一材料的源线牺牲层103。其中，第一材料可以为氧化铝或氧化铜等材料。
S4.在衬垫层之上交替淀积第二材料和第三材料以形成绝缘层和控制栅牺牲层的叠层结构。
如图4所示，在衬垫层102之上交替淀积第二材料和第三材料以形成绝缘层104和控制栅牺牲层105的叠层结构。第二材料可以为二氧化硅等材料。第三材料可以为氮化硅等材料。
S5.在叠层结构中形成多个垂直刻蚀孔，垂直刻蚀孔的底部与源线牺牲层的端部接触。
如图5a所示，在绝缘层104和控制栅牺牲层105的叠层结构中形成垂直刻蚀孔106。该垂直刻蚀孔106的底部与源线牺牲层103的端部接触。垂直刻蚀孔106可以是圆形孔。图5b为图5a所示的结构的俯视图，图5b显示出了一个晶圆上具有多对垂直刻蚀孔的情况。
S6.向多个垂直刻蚀孔中填充多晶硅以形成多个垂直导电通道。
如图6a所示，填充多晶硅以形成多个垂直导电通道107。图6b为图6a所示的结构的俯视图，图6b显示出了一个晶圆上具有多个垂直导电通道的情况。
S7.在叠层结构中刻蚀中央沟槽，以将控制栅牺牲层的侧面暴露出来。
如图7a所示，在绝缘层104和控制栅牺牲层105的叠层结构中刻蚀中央沟槽108，以将多个垂直导电通道107的各自周围的叠层结构分隔开。这时，暴露出了绝缘层104和控制栅牺牲层105的部分侧面。图7b为图7a所示的结构的俯视图，图7b显示出了一个晶圆上形成条形沟槽将多个垂直导电通道两边分隔开的情况。
S8.去除控制栅牺牲层。
如图8所示，去除控制栅牺牲层105，此时原先叠层结构中仅剩下了绝缘层104。可选地，采用第一腐蚀液湿法刻蚀去除控制栅牺牲层105。其中，第一腐蚀液对第三材料的腐蚀速率大于对第二材料的腐蚀速率，并且大于对多晶硅的腐蚀速率。即，第一腐蚀液对控制栅牺牲层105的腐蚀速率大于对绝缘层104的腐蚀速率，并且大于对垂直导电通道107的腐蚀速率。在一个实施例中，第一腐蚀液可以为磷酸。
S9.淀积形成电荷俘获复合层，电荷俘获复合层覆盖绝缘层和垂直导电通道的表面。
如图9所示，淀积形成电荷俘获复合层109，该电荷俘获复合层109覆盖绝缘层104和垂直导电通道107的表面。可选地，淀积形成电荷俘获复合层109具体包括：依次淀积电荷隧穿层材料、电荷存储层材料和电荷阻挡层材料以形成具有电荷俘获复合层结构的电荷俘获复合层。
S10.去除源线牺牲层。
如图10所示，去除源极牺牲层103。可选地，第二腐蚀液湿法刻蚀去除源线牺牲层103。其中，第二腐蚀液对第一材料的腐蚀速率大于对电荷俘获复合层109的腐蚀速率。即，第二腐蚀液对源线牺牲层103的腐蚀速率大于对电荷俘获复合层109的腐蚀速率。在一个实施例中，第二腐蚀液可以为盐酸。
S11.淀积金属栅极材料以形成控制栅极以及金属源线。
如图11所示，沉积金属栅极材料以充满控制栅极部分和源线牺牲层原先所在的位置，然后刻蚀去除多余金属栅极材料，使得不同控制栅极110之间互不相连，并且形成了金属源线111。此外，还可以在多个控制栅极110之间填充绝缘层材料进行隔离。可选地，金属栅极材料为钨。
综上所述，本发明的TCAT结构的形成方法能够形成具有金属源线的TCAT结构，能够有效降低存储器串的引线电阻，降低引线电压降，增大导通电流，提高器件读出窗口值和写入擦除速度。
本发明第二方面还提出一种TCAT结构，该TCAT结构是通过本发明上文公开的任一种TCAT结构的形成方法制得的，因此也具有金属源线，能够有效降低存储器串的引线电阻，降低引线电压降，增大导通电流，提高器件读出窗口值和写入擦除速度。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种TCAT结构的形成方法，其特征在于，包括以下步骤：
提供衬底，并在所述衬底上形成衬垫层；
在所述衬垫层顶部光刻出源线图案并刻蚀出凹槽；
在所述凹槽中淀积第一材料以形成源线牺牲层；
在所述衬垫层之上交替淀积第二材料和第三材料以形成绝缘层和控制栅牺牲层的叠层结构；
在所述叠层结构中形成多个垂直刻蚀孔，所述垂直刻蚀孔的底部与所述源线牺牲层接触；
向所述多个垂直刻蚀孔中填充多晶硅以形成多个垂直导电通道；
在所述叠层结构中刻蚀中央沟槽，以将所述控制栅牺牲层的侧面暴露出来；
去除所述控制栅牺牲层；
淀积形成电荷俘获复合层，所述电荷俘获复合层覆盖所述绝缘层和所述导电通道的表面；
去除所述源线牺牲层；
淀积金属栅极材料以形成控制栅极以及金属源线。
2.根据权利要求1所述的TCAT结构的形成方法，其特征在于，采用第一腐蚀液湿法刻蚀去除所述控制栅牺牲层，其中，所述第一腐蚀液对所述第三材料的腐蚀速率大于对所述第二材料的腐蚀速率，并且大于对所述多晶硅的腐蚀速率。
3.根据权利要求1所述的TCAT结构的形成方法，其特征在于，采用第二腐蚀液湿法刻蚀去除所述源线牺牲层，其中，所述第二腐蚀液对所述第一材料的腐蚀速率大于对所述电荷俘获复合层的腐蚀速率。
4.根据权利要求1所述的TCAT结构的形成方法，其特征在于，所述淀积形成电荷俘获复合层包括：依次淀积电荷隧穿层材料、电荷存储层材料和电荷阻挡层材料。
5.根据权利要求1所述的TCAT结构的形成方法，其特征在于，所述第一材料为氧化铝或氧化铜。
6.根据权利要求1所述的TCAT结构的形成方法，其特征在于，所述第二材料为二氧化硅。
7.根据权利要求1所述的TCAT结构的形成方法，其特征在于，所述第三材料为氮化硅。
8.根据权利要求1所述的TCAT结构的形成方法，其特征在于，俯视所述垂直刻蚀孔呈圆形。
9.根据权利要求1所述的TCAT结构的形成方法，其特征在于，所述金属栅极材料为钨。
10.一种TCAT结构，其特征在于，是通过权利要求1-9中任一项所述的方法制得的。
CN201410079448.7A 2014-03-05 2014-03-05 Tcat结构及其形成方法 Active CN103904035B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410079448.7A CN103904035B (zh) 2014-03-05 2014-03-05 Tcat结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410079448.7A CN103904035B (zh) 2014-03-05 2014-03-05 Tcat结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103904035A true CN103904035A (zh) 2014-07-02
CN103904035B CN103904035B (zh) 2016-09-21

Family

ID=50995295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410079448.7A Active CN103904035B (zh) 2014-03-05 2014-03-05 Tcat结构及其形成方法

Country Status (1)

Country Link
CN (1) CN103904035B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392964A (zh) * 2014-10-09 2015-03-04 清华大学 Dusg 3d nand闪存存储器及其形成方法
CN105448925A (zh) * 2014-08-29 2016-03-30 旺宏电子股份有限公司 半导体结构及其制造方法
CN105679828A (zh) * 2014-12-05 2016-06-15 Imec非营利协会 无结垂直三维半导体器件
CN106856198A (zh) * 2015-12-08 2017-06-16 爱思开海力士有限公司 半导体器件的制造方法
CN106992184A (zh) * 2016-01-18 2017-07-28 爱思开海力士有限公司 半导体器件
CN107591335A (zh) * 2016-07-08 2018-01-16 北大方正集团有限公司 电连接结构的制备方法和集成电路芯片
CN107887388A (zh) * 2017-11-27 2018-04-06 睿力集成电路有限公司 晶体管结构、存储单元、存储器阵列及其制备方法
CN108461498A (zh) * 2018-03-30 2018-08-28 长江存储科技有限责任公司 一种3d nand存储器及其制备方法
CN110034119A (zh) * 2017-12-27 2019-07-19 美光科技公司 形成竖向延伸的存储器单元串的阵列的方法
CN113646469A (zh) * 2019-03-27 2021-11-12 三井金属矿业株式会社 印刷电路板用金属箔、带载体的金属箔和覆金属层叠板、及使用其的印刷电路板的制造方法
US11641742B2 (en) 2019-10-15 2023-05-02 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11737278B2 (en) 2019-12-03 2023-08-22 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11871566B2 (en) 2020-02-11 2024-01-09 Lodestar Licensing Group, Llc Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623458A (zh) * 2008-12-24 2012-08-01 海力士半导体有限公司 垂直沟道型非易失性存储器件及其制造方法
US20120217564A1 (en) * 2011-02-25 2012-08-30 Tang Sanh D Semiconductor charge storage apparatus and methods
US20130221423A1 (en) * 2012-02-29 2013-08-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623458A (zh) * 2008-12-24 2012-08-01 海力士半导体有限公司 垂直沟道型非易失性存储器件及其制造方法
US20120217564A1 (en) * 2011-02-25 2012-08-30 Tang Sanh D Semiconductor charge storage apparatus and methods
US20130221423A1 (en) * 2012-02-29 2013-08-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448925B (zh) * 2014-08-29 2018-06-22 旺宏电子股份有限公司 半导体结构及其制造方法
CN105448925A (zh) * 2014-08-29 2016-03-30 旺宏电子股份有限公司 半导体结构及其制造方法
CN104392964B (zh) * 2014-10-09 2017-02-15 清华大学 双顶层选择栅极 3d nand闪存存储器及其形成方法
CN104392964A (zh) * 2014-10-09 2015-03-04 清华大学 Dusg 3d nand闪存存储器及其形成方法
CN105679828A (zh) * 2014-12-05 2016-06-15 Imec非营利协会 无结垂直三维半导体器件
CN106856198A (zh) * 2015-12-08 2017-06-16 爱思开海力士有限公司 半导体器件的制造方法
CN106856198B (zh) * 2015-12-08 2020-10-27 爱思开海力士有限公司 半导体器件的制造方法
CN106992184A (zh) * 2016-01-18 2017-07-28 爱思开海力士有限公司 半导体器件
US11342342B2 (en) 2016-01-18 2022-05-24 SK Hynix Inc. Semiconductor device
CN107591335A (zh) * 2016-07-08 2018-01-16 北大方正集团有限公司 电连接结构的制备方法和集成电路芯片
CN107887388B (zh) * 2017-11-27 2023-06-20 长鑫存储技术有限公司 晶体管结构、存储单元、存储器阵列及其制备方法
CN107887388A (zh) * 2017-11-27 2018-04-06 睿力集成电路有限公司 晶体管结构、存储单元、存储器阵列及其制备方法
CN110034119A (zh) * 2017-12-27 2019-07-19 美光科技公司 形成竖向延伸的存储器单元串的阵列的方法
CN110034119B (zh) * 2017-12-27 2023-10-31 美光科技公司 形成竖向延伸的存储器单元串的阵列的方法
CN108461498A (zh) * 2018-03-30 2018-08-28 长江存储科技有限责任公司 一种3d nand存储器及其制备方法
CN113646469A (zh) * 2019-03-27 2021-11-12 三井金属矿业株式会社 印刷电路板用金属箔、带载体的金属箔和覆金属层叠板、及使用其的印刷电路板的制造方法
US11641742B2 (en) 2019-10-15 2023-05-02 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11737278B2 (en) 2019-12-03 2023-08-22 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11871566B2 (en) 2020-02-11 2024-01-09 Lodestar Licensing Group, Llc Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Also Published As

Publication number Publication date
CN103904035B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
CN103904035A (zh) Tcat结构及其形成方法
KR102419168B1 (ko) 3차원 반도체 메모리 장치 및 그의 제조 방법
KR101110355B1 (ko) 차단 게이트 라인을 갖는 3차원 스택 어레이 및 그 제조방법
CN108493192B (zh) 三维存储器及其制造方法
CN103247632B (zh) 半导体器件及其制造方法
CN102683291B (zh) 制造3d非易失性存储器件的方法
KR102452562B1 (ko) 3차원 반도체 메모리 장치 및 그의 제조 방법
CN105122455B (zh) 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法
CN108766971A (zh) 三维存储器及其制造方法
TWI668842B (zh) Semiconductor memory device
CN103681687A (zh) 三维半导体存储装置及其制造方法
KR20120020552A (ko) 반도체 메모리 소자 및 그 제조방법
US8829597B2 (en) Nonvolatile memory device and method for fabricating the same
CN103426824A (zh) 制造非易失性存储器件的方法
US20160293839A1 (en) Memory device and manufacturing method of memory device
CN102938406A (zh) 分栅式闪存及其形成方法
CN102544016A (zh) 非易失性存储器件及其制造方法
KR20130077450A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20130127793A (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN103904083A (zh) W形垂直沟道3dnand闪存及其形成方法
CN110729298A (zh) 半导体存储器件、半导体器件和制造半导体器件的方法
CN109904168A (zh) 存储器及其制作方法
US20160322377A1 (en) Semiconductor memory device
US20160268191A1 (en) Semiconductor memory device
CN104051331A (zh) 3d阵列的大马士革半导体装置及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
CB03 Change of inventor or designer information

Inventor after: Wu Huaqiang

Inventor after: Wang Bo

Inventor after: Qian He

Inventor after: Zhu Yiming

Inventor after: He Wei

Inventor before: Wu Huaqiang

Inventor before: Wang Bo

Inventor before: Qian He

COR Change of bibliographic data
TA01 Transfer of patent application right

Effective date of registration: 20160715

Address after: 100084-82 box 100084, Beijing, Haidian District

Applicant after: TSINGHUA University

Applicant after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 100084 Haidian District 100084-82 mailbox Beijing

Applicant before: Tsinghua University

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100084 Mailbox 100084-82, Haidian District, Beijing

Patentee after: TSINGHUA University

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100084 Mailbox 100084-82, Haidian District, Beijing

Patentee before: TSINGHUA University

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.