CN108933145B - 三维存储器 - Google Patents

三维存储器 Download PDF

Info

Publication number
CN108933145B
CN108933145B CN201811113446.XA CN201811113446A CN108933145B CN 108933145 B CN108933145 B CN 108933145B CN 201811113446 A CN201811113446 A CN 201811113446A CN 108933145 B CN108933145 B CN 108933145B
Authority
CN
China
Prior art keywords
layer
channel hole
dimensional memory
channel
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811113446.XA
Other languages
English (en)
Other versions
CN108933145A (zh
Inventor
李�远
潘杰
万先进
朱宏斌
鲍琨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811113446.XA priority Critical patent/CN108933145B/zh
Publication of CN108933145A publication Critical patent/CN108933145A/zh
Application granted granted Critical
Publication of CN108933145B publication Critical patent/CN108933145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种三维存储器。所述三维存储器包括：衬底，具有堆叠结构以及沿垂直于所述衬底的方向贯穿所述堆叠结构的沟道孔，所述堆叠结构包括沿垂直于所述衬底的方向依次排列的若干层栅极层；NAND串，覆盖于所述沟道孔的侧壁表面；沟道孔插塞，位于所述沟道孔内，所述NAND串的顶部与所述沟道孔插塞电连接，所述沟道孔插塞的材料与所述栅极层的材料相同。本发明简化了三维存储器的制造步骤，降低了三维存储器的制造成本，并有助于改善三维存储器的性能。

Description

三维存储器
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种三维存储器。
背景技术
随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。
在3D NAND存储器中，具有由层间绝缘层和栅极交替堆叠形成的堆叠结构，所述堆叠结构包括核心区域以及围绕所述核心区域设置的台阶区域。所述核心区域，用于信息的存储；所述台阶区域，位于所述堆叠结构的顶部，用于向所述核心区域传输控制信息，以实现信息在所述核心区域的读写。同时，为了实现对3D NAND存储器中数据存储的控制，在所述堆叠结构的核心区域还包括贯穿所述堆叠结构的沟道孔。
但是，在现有的3D NAND存储器的制造工艺中，操作较为繁琐，而且极易对所述沟道孔的侧壁造成影响，从而导致生产效率的降低以及3D NAND存储性能的降低。
因此，如何降低三维存储器的制造成本，简化3D NAND存储器的制造步骤，同时改善三维存储器的性能，是目前亟待解决的技术问题。
发明内容
本发明提供一种三维存储器，用以解决现有的三维存储器制造成本较高的问题，以简化三维存储器的制造步骤，同时有效改善三维存储器的性能。
为了解决上述问题，本发明提供了一种三维存储器，包括：
衬底，具有堆叠结构以及沿垂直于所述衬底的方向贯穿所述堆叠结构的沟道孔，所述堆叠结构包括沿垂直于所述衬底的方向依次排列的若干层栅极层；
NAND串，覆盖于所述沟道孔的侧壁表面；
沟道孔插塞，位于所述沟道孔内，所述NAND串的顶部与所述沟道孔插塞电连接，所述沟道孔插塞的材料与所述栅极层的材料相同。
优选的，所述沟道孔插塞的材料为钨。
优选的，在沿所述沟道孔的径向方向上，所述NAND串包括依次层叠于所述沟道孔的侧壁表面的阻挡层、电荷捕获层、隧穿层和沟道层；
所述沟道孔插塞沿垂直于所述衬底层叠设置于所述沟道层的顶部。
优选的，所述沟道孔插塞覆盖于所述隧穿层的侧壁表面。
优选的，还包括：
粘结层，覆盖于所述隧穿层的侧壁表面以及所述沟道层的顶部，用于电连接所述沟道孔插塞与所述NAND串。
优选的，所述粘结层的材料为氮化钛。
优选的，所述粘结层的厚度为3nm～6nm。
优选的，还包括：
导电层，位于所述沟道层的顶部与所述沟道孔插塞之间，用于降低所述沟道孔内的电阻。
优选的，所述导电层的材料为硅化钛。
本发明提供的三维存储器，采用与栅极层同材料的沟道孔插塞作为三维存储器沟道孔中与NAND串直接接触的连接插塞，相较于传统的多晶硅插塞或者非晶硅插塞，其刻蚀选择性与三维存储器中栅极层的刻蚀选择性相同，因而能够将台阶区域接触插塞孔的刻蚀工艺与沟道孔区域接触插塞孔的刻蚀工艺合二为一，简化了三维存储器的制造步骤，降低了三维存储器的制造成本，而且避免了沟道区域的接触插塞孔刻蚀过程中对沟道孔侧壁的损伤，显著改善了三维存储器的性能。
附图说明
附图1是本发明具体实施方式中三维存储器的整体结构示意图；
附图2是本发明具体实施方式中沟道孔的结构示意图；
附图3是本发明具体实施方式中三维存储器的制造方法流程图；
附图4A-4D是本发明具体实施方式中三维存储器制造过程中的主要工艺结构示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器的具体实施方式做详细说明。
在三维存储器的制造过程中，一般需要总共经过五个步骤(也即五次掩模)才能完成三维存储器中所有接触插塞孔的刻蚀，即上层接触孔、中层接触孔、下层接触孔、外围接触孔和沟道接触孔，这增大了三维存储器的制造成本。为了降低三维存储器的制造成本，可以将三维存储器中台阶区域的接触插塞孔刻蚀工艺与沟道孔区域的接触插塞孔(即沟道接触孔)刻蚀工艺合二为一。但是，由于台阶区域接触插塞孔的刻蚀截止层为由金属材料构成的栅极层，而沟道孔区域接触插塞孔的刻蚀截止层为由多晶硅材料构成的沟道孔插塞。所述金属材料与所述多晶硅材料在刻蚀选择性方面存在较大的差异，在同时刻蚀形成所述台阶区域的接触插塞孔与所述沟道孔区域的接触插塞孔的过程中，会对沟道孔造成损伤，例如出现过刻蚀，导致三维存储器性能的降低。
为了解决上述问题，本具体实施方式提供了一种三维存储器，附图1是本发明具体实施方式中三维存储器的整体结构示意图，附图2是本发明具体实施方式中沟道孔的结构示意图。
如图1、图2所示，本具体实施方式提供的三维存储器包括：衬底10，具有堆叠结构以及沿垂直于所述衬底10的方向贯穿所述堆叠结构的沟道孔13，所述堆叠结构包括沿垂直于所述衬底10的方向依次排列的若干层栅极层11；NAND串14，覆盖于所述沟道孔13的侧壁表面；沟道孔插塞15，位于所述沟道孔13内，所述NAND串14的顶部与所述沟道孔插塞15电连接，所述沟道孔插塞15的材料与所述栅极层11的材料相同。优选的，所述三维存储器为3DNAND存储器。
具体来说，所述堆叠结构包括沿垂直于所述衬底10的方向交替堆叠的栅极层11和层间绝缘层12。所述堆叠结构的堆叠层数可以是32层、64层或者其他层数，本领域技术人员可以根据实际需要进行设定。一般来说，堆叠结构的堆叠层数越多，所述三维存储器的集成度越高。其中，所述栅极层11的材料优选为金属材料，例如钨。所述层间绝缘层12的材料可以为氧化物材料。
所述堆叠结构包括核心区域Ⅰ以及围绕所述核心区域Ⅰ设置的台阶区域Ⅱ，所述沟道孔13位于所述核心区域Ⅰ。所述台阶区域Ⅱ包括若干层台阶。在所述堆叠结构中，相邻的一层所述层间绝缘12与一层所述栅极层11组成一个绝缘/栅极层对。所述台阶区域Ⅱ包括沿垂直于所述衬底10的方向排列的若干层台阶，每层台阶具有一个绝缘/栅极层对或者多个绝缘/栅极层对，且下层台阶中的绝缘/栅极层对沿水平方向突出于上层台阶中的绝缘/栅极层对。
采用本具体实施方式提供的三维存储器结构，在后续进行接触插塞孔的刻蚀过程中，与所述沟道孔13对应的第一接触插塞孔16的刻蚀截止层为所述沟道孔插塞15，而与所述台阶区域对应的第二接触插塞孔17的刻蚀截止层为所述栅极层11，同时，由于所述沟道孔插塞15与所述栅极层11的材料相同，刻蚀选择性相同，从而可以将所述第一接触插塞孔16的刻蚀过程和与所述第二接触插塞孔17的刻蚀过程合二为一，在简化所述三维存储器制造工艺、降低三维存储器制造成本的同时，也不会对三维存储器中沟道孔的结构造成损伤，有效改善了三维存储器的性能。
优选的，所述沟道孔插塞15的材料为钨。由于所述三维存储器中所述栅极层11的材料通常为钨，将所述沟道孔插塞15的材料同样设置为钨。
优选的，在沿所述沟道孔13的径向方向上，所述NAND串14包括依次层叠于所述沟道孔13的侧壁表面的阻挡层21、电荷捕获层22、隧穿层23和沟道层24；所述沟道孔插塞15沿垂直于所述衬底10的方向层叠设置于所述沟道层24表面。
其中，所述阻挡层21的材料可以为氧化硅和/或者氮氧化硅；所述电荷捕获层22可以为氮化硅和/或氮氧化硅的单层或者多层材料；所述隧穿层23的材料可以为氧化硅和/或氮氧化硅；所述沟道层24的材料可以为本征多晶硅。
优选的，所述沟道孔插塞15覆盖于所述隧穿层23的侧壁表面。具体来说，所述沟道孔插塞15位于所述隧穿层23的侧壁表面与所述沟道层24的顶部围绕而成的区域内，以降低所述沟道孔13内的电阻。
优选的，所述三维存储器还包括：粘结层25，覆盖于所述隧穿层23的侧壁表面以及所述沟道层24的顶部，用于电连接所述沟道孔插塞15与所述NAND串14。更优选的，所述粘结层25的材料为氮化钛。
由于所述沟道孔插塞15采用与所述栅极层11相同的材料(例如钨)构成，其与所述隧穿层23以及所述沟道层24之间的粘附性能较差，为了增强所述沟道孔插塞15与所述NAND串14的电性连接性能，本具体实施方式在所述沟道孔插塞15与所述NAND串14之间设置有所述粘结层25。而且，当采用化学气相沉积工艺形成所述沟道孔插塞15的过程中，所使用的反应气体(例如含氟气体)可能会对所述NAND串14造成损伤，因此，通过设置所述粘结层25还可以起到对所述NAND串14的保护作用。
优选的，所述粘结层25的厚度为3nm～6nm。更优选的，所述粘结层25的厚度为4nm。所述粘结层25可以采用原子层沉积工艺形成。
优选的，所述三维存储器还包括：导电层26，位于所述沟道层24的顶部与所述沟道孔插塞15之间，用于降低所述沟道孔13内的电阻。优选的，所述导电层的材料为硅化钛。具体来说，所述导电层26设置于所述粘结层25与所述沟道层24之间，用于降低所述粘结层25与所述沟道层24的接触电阻。所述导电层26可以采用化学气相沉积工艺形成。
不仅如此，本具体实施方式还提供了一种三维存储器的制造方法，附图3是本发明具体实施方式中三维存储器的制造方法流程图，附图4A-4D是本发明具体实施方式中三维存储器制造过程中的主要工艺结构示意图，本具体实施方式制造得到的三维存储器的结构参见图1。本具体实施方式的三维存储器优选为为3D NAND存储器。如图1、图3、图4A-图4D所示，本具体实施方式提供的三维存储器的制造方法，包括如下步骤：
步骤S31，提供一衬底10，所述衬底10上具有堆叠结构以及沿垂直于所述衬底10的方向贯穿所述堆叠结构的沟道孔13，所述堆叠结构包括沿垂直于所述衬底10的方向依次排列的若干层栅极层11。其中，所述衬底10可以是Si衬底、Ge衬底、SOI(Silicon OnInsulator，绝缘体上硅)衬底或GOI(Germanium On Insulator，绝缘体上锗)衬底。优选的，所述三维存储器为3D NAND存储器。在本具体实施方式中，所述衬底10优选为Si衬底，用于支撑在其上的器件结构。
步骤S32，形成NAND串14于所述沟道孔13的侧壁表面。
优选的，形成NAND串14于所述沟道孔13的侧壁表面的具体步骤包括：
形成阻挡层21于所述沟道孔13的侧壁表面；
形成电荷捕获层22于所述阻挡层21表面；
形成隧穿层23于所述电荷捕获层22表面；
形成沟道层24于所述隧穿层23表面。
其中，所述阻挡层21的材料可以为氧化硅和/或者氮氧化硅；所述电荷捕获层22可以为氮化硅和/或氮氧化硅的单层或者多层材料；所述隧穿层23的材料可以为氧化硅和/或氮氧化硅；所述沟道层24的材料可以为本征多晶硅。
步骤S33，沿所述沟道孔13沉积栅极层材料于所述NAND串14顶部，形成沟道孔插塞15。
优选的，形成沟道孔插塞15的具体步骤包括：
沿所述沟道孔13回刻蚀所述NAND串14，形成凹槽40，如图4A所示；
沉积栅极层材料于所述凹槽40内，形成所述沟道孔插塞15，如图4D所示。
优选的，沿所述沟道孔13回刻蚀所述NAND串14的具体步骤包括：
沿所述沟道孔13回刻蚀所述沟道层24，形成所述凹槽40，如图4A所示。例如，可以采用干法刻蚀工艺或者湿法刻蚀工艺沿所述沟道孔13回刻蚀所述沟道层24，以形成所述凹槽40。
优选的，沉积栅极层材料于所述凹槽40内的具体步骤包括：
沿所述凹槽40沉积导电粘结材料于所述隧穿层23的侧壁表面及所述沟道层24的顶部，形成粘结层25，如图4C所示。
沿所述凹槽40沉积栅极层材料于所述粘结层25表面，形成所述沟道孔插塞15。
具体来说，所述导电粘结材料为氮化钛；沿所述凹槽40沉积导电粘结材料于所述隧穿层23的侧壁表面及所述沟道层24的顶部的具体步骤包括：
采用原子层沉积工艺沉积氮化钛于所述隧穿层23的侧壁表面及所述沟道层24的顶部，形成所述粘结层25。
优选的，形成粘结层25之前还包括如下步骤：
沿所述凹槽40沉积导电材料于所述沟道层24的顶部，形成导电层26，如图4B所示。
优选的，所述导电材料为钛；沿所述凹槽40沉积导电材料于所述沟道层24的顶部的具体步骤包括
采用化学气相沉积工艺沉积所述钛于所述沟道层24的顶部，形成由硅化钛材料构成的所述导电层26。具体来说，采用化学沉积工艺沉积钛于所述沟道层24的顶部，沉积的所述钛与构成所述沟道层24的多晶硅材料反应，于所述沟道层24的顶部生成所述硅化钛材料。
优选的，所述堆叠结构包括核心区域Ⅰ以及围绕所述核心区域Ⅰ设置的台阶区域Ⅱ；形成沟道孔插塞15于所述沟道孔13内之后还包括如下步骤：
形成覆盖所述堆叠结构的介质层；
刻蚀所述介质层，于所述核心区域Ⅰ形成贯穿至所述沟道孔插塞15的第一接触孔16、并同时于所述台阶区域Ⅱ形成贯穿至所述堆叠结构中栅极层11表面的第二接触孔17。
具体来说，与所述沟道孔13对应的第一接触插塞孔16的刻蚀截止层为所述沟道孔插塞15，而与所述台阶区域对应的第二接触插塞孔17的刻蚀截止层为所述栅极层11，同时，由于所述沟道孔插塞15与所述栅极层11的材料相同，刻蚀选择性相同，因而可以在同一刻蚀工艺中同步形成，以实现对三维存储器制造工艺的简化。
本具体实施方式提供的三维存储器，采用与栅极层同材料的沟道孔插塞作为三维存储器中沟道孔中的连接插塞，相较于传统的多晶硅插塞或者非晶硅插塞，其刻蚀选择性与三维存储器中同为金属材料的栅极层的刻蚀选择性接近，因而能够将台阶区域接触插塞孔的刻蚀工艺与沟道孔区域接触插塞孔的刻蚀工艺合二为一，简化了三维存储器的制造步骤，降低了三维存储器的制造成本，而且避免了沟道区域的接触插塞孔刻蚀过程中对沟道孔侧壁的损伤，显著改善了三维存储器的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种三维存储器，其特征在于，包括：
衬底，具有堆叠结构以及沿垂直于所述衬底的方向贯穿所述堆叠结构的沟道孔，所述堆叠结构包括沿垂直于所述衬底的方向依次排列的若干层栅极层；
NAND串，覆盖于所述沟道孔的侧壁表面，所述NAND串包括沟道层，所述沟道层的材料为本征多晶硅；
沟道孔插塞，位于所述沟道孔内，所述NAND串的顶部与所述沟道孔插塞电连接，所述沟道孔插塞的材料与所述栅极层的材料相同，所述栅极层的材料为金属材料。
2.根据权利要求1所述的三维存储器，其特征在于，所述沟道孔插塞的材料为钨。
3.根据权利要求1所述的三维存储器，其特征在于，在沿所述沟道孔的径向方向上，所述NAND串包括依次层叠于所述沟道孔的侧壁表面的阻挡层、电荷捕获层、隧穿层和所述沟道层；
所述沟道孔插塞沿垂直于所述衬底的方向层叠设置于所述沟道层的顶部。
4.根据权利要求3所述的三维存储器，其特征在于，所述沟道孔插塞覆盖于所述隧穿层的侧壁表面。
5.根据权利要求4所述的三维存储器，其特征在于，还包括：
粘结层，覆盖于所述隧穿层的侧壁表面以及所述沟道层的顶部，用于电连接所述沟道孔插塞与所述NAND串。
6.根据权利要求5所述的三维存储器，其特征在于，所述粘结层的材料为氮化钛。
7.根据权利要求5所述的三维存储器，其特征在于，所述粘结层的厚度为3nm～6nm。
8.根据权利要求4所述的三维存储器，其特征在于，还包括：
导电层，位于所述沟道层的顶部与所述沟道孔插塞之间，用于降低所述沟道孔内的电阻。
9.根据权利要求8所述的三维存储器，其特征在于，所述导电层的材料为硅化钛。
CN201811113446.XA 2018-09-25 2018-09-25 三维存储器 Active CN108933145B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811113446.XA CN108933145B (zh) 2018-09-25 2018-09-25 三维存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811113446.XA CN108933145B (zh) 2018-09-25 2018-09-25 三维存储器

Publications (2)

Publication Number Publication Date
CN108933145A CN108933145A (zh) 2018-12-04
CN108933145B true CN108933145B (zh) 2023-09-08

Family

ID=64443704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811113446.XA Active CN108933145B (zh) 2018-09-25 2018-09-25 三维存储器

Country Status (1)

Country Link
CN (1) CN108933145B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109767807A (zh) * 2019-01-16 2019-05-17 长江存储科技有限责任公司 3d nand存储器位线的电阻测试方法
CN111106116B (zh) * 2020-01-02 2022-09-09 长江存储科技有限责任公司 一种三维存储器的制备方法以及三维存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050108982A (ko) * 2004-05-14 2005-11-17 주식회사 하이닉스반도체 낸드 플래쉬 메모리 소자의 고전압 트랜지스터
CN105321952A (zh) * 2014-06-23 2016-02-10 三星电子株式会社 三维半导体存储装置及其制造方法
CN106653757A (zh) * 2017-01-05 2017-05-10 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN106653684A (zh) * 2017-03-08 2017-05-10 长江存储科技有限责任公司 三维存储器及其通道孔结构的形成方法
US9748266B1 (en) * 2016-07-20 2017-08-29 Sandisk Technologies Llc Three-dimensional memory device with select transistor having charge trapping gate dielectric layer and methods of making and operating thereof
CN108565266A (zh) * 2018-06-04 2018-09-21 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN209029384U (zh) * 2018-09-25 2019-06-25 长江存储科技有限责任公司 三维存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101964263B1 (ko) * 2012-02-22 2019-04-01 삼성전자주식회사 불휘발성 메모리 장치 및 그 제조 방법
US9431410B2 (en) * 2013-11-01 2016-08-30 Micron Technology, Inc. Methods and apparatuses having memory cells including a monolithic semiconductor channel
KR20150057147A (ko) * 2013-11-18 2015-05-28 삼성전자주식회사 메모리 장치
US20160293625A1 (en) * 2015-03-31 2016-10-06 Joo-Heon Kang Three Dimensional Semiconductor Memory Devices and Methods of Fabricating the Same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050108982A (ko) * 2004-05-14 2005-11-17 주식회사 하이닉스반도체 낸드 플래쉬 메모리 소자의 고전압 트랜지스터
CN105321952A (zh) * 2014-06-23 2016-02-10 三星电子株式会社 三维半导体存储装置及其制造方法
US9748266B1 (en) * 2016-07-20 2017-08-29 Sandisk Technologies Llc Three-dimensional memory device with select transistor having charge trapping gate dielectric layer and methods of making and operating thereof
CN106653757A (zh) * 2017-01-05 2017-05-10 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN106653684A (zh) * 2017-03-08 2017-05-10 长江存储科技有限责任公司 三维存储器及其通道孔结构的形成方法
CN108565266A (zh) * 2018-06-04 2018-09-21 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN209029384U (zh) * 2018-09-25 2019-06-25 长江存储科技有限责任公司 三维存储器

Also Published As

Publication number Publication date
CN108933145A (zh) 2018-12-04

Similar Documents

Publication Publication Date Title
US10516025B1 (en) Three-dimensional NAND memory containing dual protrusion charge trapping regions and methods of manufacturing the same
CN109742081B (zh) 存储器及其形成方法
EP3420595B1 (en) Within-array through-memory-level via structures
US9812461B2 (en) Honeycomb cell structure three-dimensional non-volatile memory device
CN108493192B (zh) 三维存储器及其制造方法
WO2019236156A1 (en) Three-dimensional memory device containing source contact to bottom of vertical channels of and method of making the same
US9543313B2 (en) Nonvolatile memory device and method for fabricating the same
US20170278936A1 (en) Semiconductor devices and methods of manufacturing the same
KR101907069B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN108565266A (zh) 形成三维存储器的方法以及三维存储器
WO2017213720A1 (en) Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
US10804282B2 (en) Three-dimensional memory devices using carbon-doped aluminum oxide backside blocking dielectric layer for etch resistivity enhancement and methods of making the same
US11282783B2 (en) Three-dimensional memory device with via structures surrounded by perforated dielectric moat structure and methods of making the same
KR20180046964A (ko) 반도체 메모리 소자
US20120256253A1 (en) Vertical Memory Devices
CN110299366B (zh) 三维存储器及其形成方法
KR20140025054A (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN109273456B (zh) 三维存储器的制造方法
KR20180090932A (ko) 3차원 반도체 메모리 소자
CN112259549A (zh) 一种半导体器件的制造方法及半导体器件
CN108933145B (zh) 三维存储器
CN208208759U (zh) 三维存储器
TWI791201B (zh) 記憶體元件及其製作方法
CN209029384U (zh) 三维存储器
KR101774506B1 (ko) 3차원 반도체 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant