CN112259549A - 一种半导体器件的制造方法及半导体器件 - Google Patents

一种半导体器件的制造方法及半导体器件 Download PDF

Info

Publication number
CN112259549A
CN112259549A CN202011120882.7A CN202011120882A CN112259549A CN 112259549 A CN112259549 A CN 112259549A CN 202011120882 A CN202011120882 A CN 202011120882A CN 112259549 A CN112259549 A CN 112259549A
Authority
CN
China
Prior art keywords
layer
stack
channel hole
forming
charge trapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011120882.7A
Other languages
English (en)
Inventor
高庭庭
薛磊
刘小欣
耿万波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011120882.7A priority Critical patent/CN112259549A/zh
Publication of CN112259549A publication Critical patent/CN112259549A/zh
Priority to PCT/CN2021/115807 priority patent/WO2022083299A1/en
Priority to PCT/CN2021/115782 priority patent/WO2022083298A1/en
Priority to CN202180003162.9A priority patent/CN113924646A/zh
Priority to CN202180003163.3A priority patent/CN113924647B/zh
Priority to US17/488,879 priority patent/US20220123016A1/en
Priority to US17/488,915 priority patent/US20220123017A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体器件的制造方法及半导体器件，先形成具有凹槽的沟道孔，然后在沟道孔中形成阻挡层，接着在凹槽内的阻挡层内表面形成电荷捕获层，所述第一电荷捕获层第一纵向上分隔。分开的电荷捕获层能够有效防止储存的电荷在多个存储单元之间扩散，进而降低存储单元之间的干扰，进一步可以提升半导体器件读写的有效性以及可靠性。

Description

一种半导体器件的制造方法及半导体器件
技术领域
本发明总体上涉及半导体领域，具体的，涉及一种半导体器件的制造方法及半导体器件。
背景技术
NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器。在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的存储器结构。
通过垂直堆叠更多数量的存储单元来增加3D NAND闪存的存储密度，随着沟道孔的深宽比增加，会导致工艺上的制造问题，例如沟道孔的不均匀性和存储单元尺寸的不均一性。减少长宽比的关键之一是减小堆叠层中的中间绝缘层的厚度，也就是存储单元之间的间距。但是，这会造成串扰问题。
发明内容
本发明提供一种半导体器件的制造方法及半导体器件，旨在形成多层存储串的堆叠，同时减少串扰的情况，提高半导体器件的有效性和可靠性。
一方面，本发明提供一种半导体器件的制造方法，包括：
提供衬底；
形成位于所述衬底上的第一堆栈，所述第一堆栈由置换栅极层和第一绝缘层交替层叠而成；
在垂直于所述衬底的第一纵向形成贯穿所述第一堆栈的第一沟道孔，所述第一沟道孔在与所述置换栅极层的交接处具有第一凹槽；
在所述第一沟道孔内壁依次形成第一阻挡层和第一电荷捕获层，所述第一电荷捕获层位于所述第一凹槽内；
形成层叠于所述第一堆栈上的第二堆栈，所述第二堆栈由所述置换栅极层和所述第一绝缘层交替层叠而成；
在所述第一纵向形成贯穿所述第二堆栈、且与所述第一沟道孔连通的第二沟道孔，所述第二沟道孔在与所述置换栅极层的交接处具有第二凹槽；
在所述第二沟道孔内壁依次形成第二阻挡层和第二电荷捕获层，所述第二电荷捕获层位于所述第二凹槽内。
进一步优选的，形成所述第一沟道孔的步骤，包括：
在所述第一纵向形成贯穿所述第一堆栈的第一通孔；
在所述第一通孔中对所述置换栅极层进行刻蚀形成所述第一凹槽，所述第一凹槽与所述第一通孔形成所述第一沟道孔。
进一步优选的，形成所述第二堆栈的步骤之前，还包括：在所述第一电荷捕获层和第一阻挡层内表面、形成填充所述第一沟道孔的牺牲层；形成所述第二电荷捕获层的步骤之后，还包括：去除所述牺牲层。
进一步优选的，形成所述第一电荷捕获层的步骤，包括：
在所述第一阻挡层的内表面沉积第一电荷捕获材料；
在所述第一沟道孔中去除位于所述第一凹槽外面的所述第一电荷捕获材料，以形成位于所述第一凹槽内的所述第一电荷捕获层。
进一步优选的，形成所述第二电荷捕获层的步骤，包括：
在所述第二阻挡层的内表面沉积第二电荷捕获材料；
去除位于所述第二沟道孔底部的所述第二阻挡层和第二电荷捕获材料；
去除位于所述第二凹槽外面的所述第二电荷捕获材料，以形成位于所述第二凹槽内的所述第二电荷捕获层。
进一步优选的，形成所述第二电荷捕获层的步骤之后，还包括：
在所述第一沟道孔和第二沟道孔中沉积隧穿层；
在所述隧穿层的内表面沉积沟道层。
本发明还提供另一种半导体器件的制造方法，包括：
提供衬底；
形成位于所述衬底上的第一堆栈，所述第一堆栈由置换栅极层和第一绝缘层交替层叠而成；
在垂直于所述衬底的第一纵向形成贯穿所述第一堆栈的第一沟道孔，所述第一沟道孔在与所述置换栅极层的交接处具有第一凹槽；
形成层叠于所述第一堆栈上的第二堆栈，所述第二堆栈由所述置换栅极层和所述第一绝缘层交替层叠而成；
在所述第一纵向形成贯穿所述第二堆栈、且与所述第一沟道孔连通的第二沟道孔，所述第二沟道孔在与所述置换栅极层的交接处具有第二凹槽；
在所述第一沟道孔和第二沟道孔的内壁形成阻挡层；
在所述阻挡层的内表面形成电荷捕获层，所述电荷捕获层位于所述第一凹糟和第二凹槽内。
进一步优选的，形成所述第二堆栈的步骤之前，还包括：在所述第一沟道孔内填充牺牲层，并对所述牺牲层进行化学机械研磨处理；形成所述阻挡层的步骤之前，还包括：去除所述牺牲层。
进一步优选的，形成所述第一沟道孔的步骤，包括：
在所述第一纵向形成贯穿所述第一堆栈的第一通孔；
在所述第一通孔中对所述置换栅极层进行刻蚀形成所述第一凹槽，所述第一凹槽与所述第一通孔形成所述第一沟道孔。
进一步优选的，形成所述电荷捕获层的步骤，包括：
在所述阻挡层的内表面沉积电荷捕获材料；
在所述第一沟道孔和第二沟道孔中去除位于所述第一凹槽和第二凹槽外面的所述电荷捕获材料，以形成位于所述第一凹槽和第二凹槽内的所述电荷捕获层。
进一步优选的，形成所述电荷捕获层的步骤之后，还包括：
在所述第一沟道孔和第二沟道孔中沉积隧穿层；
在所述隧穿层的内表面沉积沟道层。
另一方面，本发明实施例提供一种半导体器件，包括：
衬底；
位于所述衬底上的第一堆栈及位于所述第一堆栈上的第二堆栈，所述第一堆栈和第二堆栈由栅极层和第一绝缘层交替层叠而成；
在垂直于所述衬底的第一纵向贯穿所述第一堆栈的第一沟道孔，和贯穿所述第二堆栈的第二沟道孔，所述第一沟道孔和第二沟道孔在与所述栅极层的交接处分别具有第一凹槽和第二凹槽；
位于所述第一沟道孔和第二沟道孔内壁的阻挡层；
位于所述阻挡层内表面的电荷捕获层，所述电荷捕获层位于所述第一凹槽和第二凹槽内；
位于所述阻挡层和电荷捕获层内表面的隧穿层；
位于所述隧穿层内表面的沟道层。
进一步优选的，所述第二沟道孔与所述第一沟道孔的连通处、具有一个由所述阻挡层形成的内缩部。
进一步优选的，所述第二沟道孔与所述第一沟道孔的连通处的孔径、等于所述第一沟道孔的底部孔径。
本发明的有益效果：本发明提供一种半导体器件的制造方法及半导体器件，先形成具有凹槽的沟道孔，然后在沟道孔中形成阻挡层，接着在凹槽内的第一阻挡层内表面形成电荷捕获层，所述电荷捕获层在第一纵向上分隔。分开的电荷捕获层能够有效防止储存的电荷在多个存储单元之间扩散，进而降低存储单元之间的干扰，进一步可以提升半导体器件读写的有效性以及可靠性。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1是本发明第一实施例提供的半导体器件的制造方法的流程示意图；
图2a-2l是本发明第一实施例提供的半导体器件制造过程中的结构示意图；
图3是本发明第二实施例提供的半导体器件的制造方法的流程示意图；
图4a-4e是本发明第二实施例提供的半导体器件制造过程中的结构示意图；
图5是本发明第三实施例提供的半导体器件的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本发明的范围。
应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。
如本文所使用的，术语“层”是指具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。衬底可以是层，其中可以包括一个或多个层，和/或可以在其上方和/或其下方具有一个或多个层。层可以包括多个层，例如，互连层可以包括一个或多个导体和接触层和一个或多个电介质层。
如本文所使用的，术语“半导体器件”是指一种在横向定向的衬底上具有垂直定向的阵列结构的半导体器件，使得阵列结构相对于衬底在垂直方向上延伸。如本文所使用的，术语“垂直/垂直地”标称地指垂直于衬底的横向表面。
需要说明的是，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。
本发明实施例首先提供了一种半导体器件的制造方法。
请参阅图1和图2a-2l，图1是本发明第一实施例提供的半导体器件的制造方法的流程示意图，图2a-2l是本发明第一实施例提供的半导体器件制造过程中的结构示意图。该半导体器件的制造方法包括以下步骤S1-S12。
首先，请参阅图1中的步骤S1-S2和图2a。
步骤S1：提供衬底10。
在本实施例中，衬底10为半导体衬底，例如可以为硅(Si)、锗(Ge)、SiGe衬底、绝缘体上硅(Silicon on Insulator，SOI)或绝缘体上锗(Germanium On Insulator，GOI)等。在一些实施例中，该半导体衬底还可以为包括其他元素半导体或者化合物半导体的衬底，还可以为叠层结构，例如Si/SiGe等。衬底10还可以是红宝石衬底、蓝宝石衬底、玻璃衬底等绝缘衬底。
步骤S2：形成位于衬底10上的第一堆栈20，所述第一堆栈20由置换栅极层202和第一绝缘层201交替层叠而成。
在本实施例中，第一绝缘层201可以为氧化硅，置换栅极层202可以是如氮化硅，例如氧化铝、氧化铪、氧化钽等。第一绝缘层201和置换栅极层202具有不同的刻蚀选择性。第一绝缘层201和置换栅极层202的沉积方法可以采用但不限于化学气相沉积(ChemicalVapor Deposition,CVD)、原子层沉积(Atom Layer Deposition,ALD)，物理气相沉积(Physical Vapor Deposition,PVD)如热氧化、蒸发、溅射等各种方法。
请参阅图1中的步骤S3和图2b。
步骤S3：在垂直于衬底10的第一纵向形成贯穿第一堆栈20的第一沟道孔30，所述第一沟道孔30在与所述置换栅极层202的交接处具有第一凹槽32。
在本实施例中，如图2a所示，先通过刻蚀形成贯穿第一堆栈20的第一通孔31，可以通过高选择比的湿法刻蚀或气体刻蚀方式，再在所述第一通孔31中对置换栅极层202进行刻蚀，通过精准控制蚀刻时间来控制蚀刻的深度，以形成如图2b所示的第一凹槽32。
可选的，形成第一凹槽32的方式不限于本实施例采用的刻蚀方法，其他能形成所述第一凹槽32的方法也可以。
请参阅图1中的步骤S4和图2c-2e。
步骤S4：在第一沟道孔30内壁依次形成第一阻挡层301和第一电荷捕获层303，所述第一电荷捕获层303位于所述第一凹槽32内。
在本实施例中，在第一沟道孔30内壁形成第一阻挡层301，即第一阻挡层301有部分将第一绝缘层201覆盖。第一阻挡层301和第一绝缘层201为氧化物(OX)，因为材料相同，所以在图2c中显示为相同图案，所以位于第一绝缘层201表面的部分第一阻挡层201、位于置换栅极层202表面的部分第一阻挡层301和第一绝缘层201可以组成第二绝缘层203。
在本实施例中，如图2d所示，先在第二绝缘层203的内表面沉积电荷捕获材料302，然后对所述电荷捕获材料302进行回蚀，形成如图2e所示的多个电荷捕获层303。
可选的，可以对所述电荷捕获材料302进行部分氧化，可以控制氧化的时间来控制氧化的量，即将位于第一凹槽32外面的电荷捕获材料302氧化，最后用酸去除氧化的部分，形成如图2e所示的多个的电荷捕获层303。由于多个电荷捕获层303位于第一凹槽32内，所以彼此分开。
可选的，可以通过高选择比的湿法刻蚀或气体刻蚀的方式控制回蚀的位置。
请参阅图1中的步骤S5和图2f。
步骤S5：在所述第一电荷捕获层303和第一阻挡层301内表面、形成填充第一沟道孔30的牺牲层33。
步骤S5之后还要对牺牲层33进行化学机械研磨(chemical mechanical polish,CMP)。该牺牲层33可以为牺牲多晶硅，用于填充第一沟道孔30，以便于形成下述第二堆栈，可以避免形成第二堆栈的材料落入沟道孔30中。
请参阅图1中的步骤S6-S7和图2g-2h。
步骤S6：形成层叠于第一堆栈20上的第二堆栈40，所述第二堆栈40由所述置换栅极层202和所述第一绝缘层201交替层叠而成。
步骤S7：在第一纵向形成贯穿第二堆栈40、且与第一沟道孔30连通的第二沟道孔50，所述第二沟道孔50在与所述置换栅极层202的交接处具有第二凹槽52。
在本实施例中，形成第二沟道孔50的方法与上文中形成第一沟道孔30的方法相同。如图2g所示，先形成贯穿第二堆栈40的第二通孔51，再对置换栅极层202进行刻蚀形成如图2h所示的第二凹槽52，所述第二凹槽与所述第二通孔51形成第二沟道孔50。
请参阅图1中的步骤S8和图2i。
步骤S8：在第二沟道孔50内壁依次形成第二阻挡层501和第二电荷捕获层502，所述第二电荷捕获层502位于所述第二凹槽52内。
在本实施例中，形成第二阻挡层501和第二电荷捕获层502的步骤与上文中的方法相同。具体的包括：1)在第二阻挡层501的内表面沉积第二电荷捕获材料；2)去除位于第二凹槽52外面的所述第二电荷捕获材料，以形成位于所述第二凹槽内52的所述第二电荷捕获层502。
请参阅图1中的步骤S9和图2j。
步骤S9：去除位于第二沟道孔50底部的所述第二阻挡层501和第二电荷捕获材料502。
这一步的目的是为了后续对牺牲层33进行去除，由于第二阻挡层501也会沉积在第二沟道孔50的底部，挡住了对牺牲层33的刻蚀，所以先将第二沟道孔50的底部通过刻蚀打开。在本实施例中，步骤S9也可以在沉积了第二电荷捕获材料后进行，那就要刻蚀底部的第二电荷捕获材料以及第二阻挡层501。步骤S9的底部刻蚀会形成内缩部53，内缩部53位于第二沟道孔50与第一沟道孔30的连通处。
请参阅图1中的步骤S10-S12和图2k-2l。
步骤S10：去除牺牲层33；
步骤S11：在所述第一沟道孔30和第二沟道孔50中沉积隧穿层60；
步骤S12：在隧穿层60的内表面形成沟道层61。
在本实施例中，隧穿层60的示例性材料为氧化硅，沉积在第一阻挡层301、第一电荷捕获层303、第二阻挡层501和第二电荷捕获层502的内表面。沟道层61的示例性结构为多晶硅。沟道层61的材料也可以包括单晶硅、单晶锗等半导体材料。第一阻挡层301、第一电荷捕获层303、隧穿层60和沟道层61形成第一存储串；第二阻挡层501、第二电荷捕获层502、隧穿层60和沟道层61形成第二存储串；第一存储串和第二存储串形成一个存储串。
在一些实施例中，隧穿层60包含在第二沟道孔50中的部分和在第一沟道孔30中的部分，第二沟道孔50中的隧穿层60和第一沟道孔30中的隧穿层60可以是通过一次沉积形成的，也可以是分别通过两次沉积形成的。
另外，本实施例中，不限于在步骤S10之后形成第一沟道孔30中的隧穿层60。第一沟道孔30中的隧穿层60还可以是在形成第一阻挡层301和第一电荷捕获层303之后，形成在第一电荷捕获层303的内表面。类似的，本实施例也不限于在步骤S10之后形成第一沟道孔30中的沟道层61。第一沟道孔30中的沟道层61也可以是在形成第一阻挡层301、第一电荷捕获层303和第一沟道孔30中的隧穿层60之后，形成在第一沟道孔30中的隧穿层60的内表面。
在本实施例中，第二沟道孔50中的隧穿层60和第一沟道孔30中的隧穿层60可通过一次沉积形成，从而节省工艺流程，降低工艺复杂度。第二沟道孔50中的沟道层61和第一沟道孔30中的沟道层61也可通过一次沉积形成，从而降低工艺复杂度。
在本实施例中，形成沟道层61后，还包括在沟道层61的内表面形成填充沟道孔的介质层62。
在本实施例中，堆栈中相邻的绝缘层之间所形成的存储单元的电荷捕获层通过凹槽隔开，从而减少了半导体器件中不同存储单元之间电荷移动的情况，从而减少串扰，提高半导体器件的有效性和可靠性。另外，第一电荷捕获层303和第二电荷捕获层502通过两次形成，每一次的形成过程沟道孔的深宽比较小，深度也较小，所以可以提高电荷捕获层的均匀性。
本发明实施例中，在形成沟道层61之后，可通过刻蚀的方式将置换栅极层202去除，并通过沉积的方式形成栅极(gate)层。
请参阅图3和图4a-4e，图3是本发明第二实施例提供的半导体器件的制造方法的流程示意图，图4a-4e是本发明第二实施例提供的半导体器件制造过程中的结构示意图。在本实施例中，与上述第一实施例相同的结构用同一标号标示。该半导体器件的制造方法包括以下步骤S100-S1100。
步骤S100：提供衬底10。
步骤S200：形成位于衬底10上的第一堆栈20，所述第一堆栈20由置换栅极层202和第一绝缘层201交替层叠而成。
步骤S300：在垂直于所述衬底10的第一纵向形成贯穿所述第一堆栈20的第一沟道孔30，所述第一沟道孔30在与所述置换栅极层202的交接处具有第一凹槽32。
在本实施例中，沟道孔30的形成方法如第一实施例中的步骤S1-S3，形成的结构如图2c所示。
步骤S400：在第一沟道孔30内填充牺牲层33，并对所述牺牲层33进行化学机械研磨处理。形成后的结构如图4a所示。
步骤S500：形成层叠于所述第一堆栈20上的第二堆栈40，所述第二堆栈40由所述置换栅极层202和所述第一绝缘层201交替层叠而成。
步骤S600：在所述第一纵向形成贯穿所述第二堆栈40、且与所述第一沟道孔30连通的第二沟道孔50，所述第二沟道孔50在与所述置换栅极层202的交接处具有第二凹槽52。
具体的，在第一堆栈20上形成位于所述第一堆栈20上的第二堆栈40，所述第二堆栈40由所述置换栅极层202和所述第一绝缘层201交替层叠而成。然后在第一纵向形成贯穿所述第二堆栈40、且与所述第一沟道孔30连通的第二通孔，并对所述置换栅极层202进行刻蚀形成第二凹槽52，所述第二凹槽52与所述第二通孔形成第二沟道孔50。形成的结构如图4b所示。
步骤S700：去除所述牺牲层33。
步骤S800：在第一沟道孔30和第二沟道孔50的内壁形成阻挡层。
在本实施例中，阻挡层包括位于第一沟道孔30内壁的第一阻挡层301和位于第二沟道孔50内壁的第二阻挡层501。由于第一阻挡层301和第二阻挡层501都是氧化物，第一绝缘层201也是氧化物，所以第一阻挡层301、第一绝缘层201、以及第二阻挡层501显示为同一图案，组成第二绝缘层203。形成的结构如图4c所示。
步骤S900：在所述阻挡层的内表面形成电荷捕获层，所述电荷捕获层位于所述第一凹糟32和第二凹槽52内。
在本实施例中，电荷捕获层包括位于第一阻挡层301内表面的第一电荷捕获层303和位于第二阻挡层501内表面的第二电荷捕获层502。
具体的，也是先在第一凹槽32内的第一阻挡层301、和第二凹槽52内的第二阻挡层501的内表面形成电荷捕获材料，然后对在凹槽外面的部分进行氧化，接着去除氧化的这部分，就可以得到位于凹槽内的第一电荷捕获层303和第二电荷捕获层502，如图4d所示。
步骤S1000：在所述第一沟道孔30和第二沟道孔50中沉积隧穿层60。
步骤S1100：在所述隧穿层60的内表面形成沟道层61。形成的结构如图4e所示。
形成沟道层61后，还包括在沟道层61的内表面形成填充沟道孔的介质层62。
在本实施例中，与第一实施例的区别是形成了第一沟道孔30后，就接着形成第二沟道孔50，然后一步形成第一阻挡层301和第二阻挡层501，再一步形成第一电荷捕获层303和第二电荷捕获层502。所以本实施例的形成方法可以减少工艺步骤，进而降低成本。
上述形成方法中，最后还可以包括：形成栅线缝隙，再通过所述栅线缝隙将置换栅极层202置换成栅极层。
上述实施例提供的半导体器件的形成方法，可以将一个存储串中的多个存储单元的电荷捕获层分隔，分开的电荷捕获层能够有效防止储存的电荷在多个存储单元之间扩散，进而降低存储单元之间的干扰，进一步可以提升半导体器件读写的有效性以及可靠性。
本发明实施例还提供一种由上述制造方法所形成的半导体器件。
请参阅图5，图5是本发明第三实施例提供的半导体器件的结构示意图，该半导体器件100包括：衬底10；位于衬底10上的第一堆栈20，所述第一堆栈20由栅极层204和第一绝缘层201交替层叠而成；在垂直于衬底10的第一纵向贯穿第一堆栈20的第一沟道孔30，所述栅极层204在与所述第一沟道孔30的交接处形成有第一凹槽32；位于第一沟道孔30内壁的第一阻挡层301，所述第一阻挡层301与所述第一绝缘层201形成第二绝缘层203；位于所述第一凹槽32内的第一阻挡层301内表面的第一电荷捕获层303，所述第一电荷捕获层303被所述第二绝缘层203在所述第一纵向上分隔；位于所述第二绝缘层203和多个第一电荷捕获层303内表面的隧穿层60；位于所述隧穿层60内表面的沟道层61。
进一步的，本实施例还提供一种双层的半导体器件，请参阅图2l和4e，该双层的半导体器件相对于第三实施例提供的半导体器件100，还包括：
位于第一堆栈20上的第二堆栈40，所述第二堆栈40由所述栅极层(将置换栅极层202置换成栅极层)和所述第一绝缘层201交替层叠而成；
在第一纵向贯穿第一堆栈20的第一沟道孔30，和贯穿所述第二堆栈40的第二沟道孔50，所述第一沟道孔30和第二沟道孔50在与所述栅极层的交接处分别具有第一凹槽32和第二凹槽52；
位于所述第一沟道孔30和第二沟道孔50内壁的阻挡层，所述阻挡层包括位于所述第一沟道孔30内壁的第一阻挡层301和位于所述第二沟道孔50内壁的第二阻挡层501，所述阻挡层与所述第一绝缘层201形成所述第二绝缘层203；
位于所述阻挡层内表面的电荷捕获层，所述电荷捕获层包括位于第一阻挡层内表面的第一电荷捕获层303和位于所述第二阻挡层501内表面的第二电荷捕获层502，所述电荷捕获层被所述第二绝缘层203在所述第一纵向上分隔；
位于所述阻挡层和电荷捕获层内表面的隧穿层60；
位于所述隧穿层60内表面的所述沟道层61；
在所述沟道层61内表面形成填充沟道孔的介质层62。
其中，在图2l中，由于形成工艺的原因，第二沟道孔50与第一沟道孔30的连通处、具有一个由所述第二阻挡层501所形成的内缩部53，且所述内缩部53的孔径小于第一沟道孔30的顶部孔径。由于刻蚀工艺，使第一沟道孔30和第二沟道孔50各自的顶部孔径都大于底部孔径，因此内缩部53的孔径更小于第一沟道孔30的底部孔径。
而在图4e中，不会形成上述内缩部53，所以第二沟道孔50与第一沟道孔30的连通处的孔径、可以等于第一沟道孔30的底部孔径。
本发明实施例提供的半导体器件100，包括具有第一凹槽32的第一沟道孔30和具有第二凹槽52的第二沟道孔50，以及位于第一凹槽32和第二凹槽52内的电荷捕获层，该电荷捕获层在第一纵向被第二绝缘层203所分隔，分开的电荷捕获层303能够有效防止储存的电荷在多个存储单元之间扩散，进而降低存储单元之间的干扰，进一步可以提升半导体器件读写的有效性以及可靠性。另外，双层半导体器件可以提升存储密度。
以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (14)

1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底；
形成位于所述衬底上的第一堆栈，所述第一堆栈由置换栅极层和第一绝缘层交替层叠而成；
在垂直于所述衬底的第一纵向形成贯穿所述第一堆栈的第一沟道孔，所述第一沟道孔在与所述置换栅极层的交接处具有第一凹槽；
在所述第一沟道孔内壁依次形成第一阻挡层和第一电荷捕获层，所述第一电荷捕获层位于所述第一凹槽内；
形成层叠于所述第一堆栈上的第二堆栈，所述第二堆栈由所述置换栅极层和所述第一绝缘层交替层叠而成；
在所述第一纵向形成贯穿所述第二堆栈、且与所述第一沟道孔连通的第二沟道孔，所述第二沟道孔在与所述置换栅极层的交接处具有第二凹槽；
在所述第二沟道孔内壁依次形成第二阻挡层和第二电荷捕获层，所述第二电荷捕获层位于所述第二凹槽内。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，形成所述第一沟道孔的步骤，包括：
在所述第一纵向形成贯穿所述第一堆栈的第一通孔；
在所述第一通孔中对所述置换栅极层进行刻蚀形成所述第一凹槽，所述第一凹槽与所述第一通孔形成所述第一沟道孔。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，形成所述第二堆栈的步骤之前，还包括：在所述第一电荷捕获层和第一阻挡层内表面、形成填充所述第一沟道孔的牺牲层；形成所述第二电荷捕获层的步骤之后，还包括：去除所述牺牲层。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，形成所述第一电荷捕获层的步骤，包括：
在所述第一阻挡层的内表面沉积第一电荷捕获材料；
在所述第一沟道孔中去除位于所述第一凹槽外面的所述第一电荷捕获材料，以形成位于所述第一凹槽内的所述第一电荷捕获层。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，形成所述第二电荷捕获层的步骤，包括：
在所述第二阻挡层的内表面沉积第二电荷捕获材料；
去除位于所述第二沟道孔底部的所述第二阻挡层和第二电荷捕获材料；
去除位于所述第二凹槽外面的所述第二电荷捕获材料，以形成位于所述第二凹槽内的所述第二电荷捕获层。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于，形成所述第二电荷捕获层的步骤之后，还包括：
在所述第一沟道孔和第二沟道孔中沉积隧穿层；
在所述隧穿层的内表面沉积沟道层。
7.一种半导体器件的制造方法，其特征在于，包括：
提供衬底；
形成位于所述衬底上的第一堆栈，所述第一堆栈由置换栅极层和第一绝缘层交替层叠而成；
在垂直于所述衬底的第一纵向形成贯穿所述第一堆栈的第一沟道孔，所述第一沟道孔在与所述置换栅极层的交接处具有第一凹槽；
形成层叠于所述第一堆栈上的第二堆栈，所述第二堆栈由所述置换栅极层和所述第一绝缘层交替层叠而成；
在所述第一纵向形成贯穿所述第二堆栈、且与所述第一沟道孔连通的第二沟道孔，所述第二沟道孔在与所述置换栅极层的交接处具有第二凹槽；
在所述第一沟道孔和第二沟道孔的内壁形成阻挡层；
在所述阻挡层的内表面形成电荷捕获层，所述电荷捕获层位于所述第一凹糟和第二凹槽内。
8.根据权利要求7所述的半导体器件的制造方法，其特征在于，形成所述第二堆栈的步骤之前，还包括：在所述第一沟道孔内填充牺牲层，并对所述牺牲层进行化学机械研磨处理；形成所述阻挡层的步骤之前，还包括：去除所述牺牲层。
9.根据权利要求7所述的半导体器件的制造方法，其特征在于，形成所述第一沟道孔的步骤，包括：
在所述第一纵向形成贯穿所述第一堆栈的第一通孔；
在所述第一通孔中对所述置换栅极层进行刻蚀形成所述第一凹槽，所述第一凹槽与所述第一通孔形成所述第一沟道孔。
10.根据权利要求7所述的半导体器件的制造方法，其特征在于，形成所述电荷捕获层的步骤，包括：
在所述阻挡层的内表面沉积电荷捕获材料；
在所述第一沟道孔和第二沟道孔中去除位于所述第一凹槽和第二凹槽外面的所述电荷捕获材料，以形成位于所述第一凹槽和第二凹槽内的所述电荷捕获层。
11.根据权利要求7所述的半导体器件的制造方法，其特征在于，形成所述电荷捕获层的步骤之后，还包括：
在所述第一沟道孔和第二沟道孔中沉积隧穿层；
在所述隧穿层的内表面沉积沟道层。
12.一种半导体器件，其特征在于，包括：
衬底；
位于所述衬底上的第一堆栈及位于所述第一堆栈上的第二堆栈，所述第一堆栈和第二堆栈由栅极层和第一绝缘层交替层叠而成；
在垂直于所述衬底的第一纵向贯穿所述第一堆栈的第一沟道孔，和贯穿所述第二堆栈的第二沟道孔，所述第一沟道孔和第二沟道孔在与所述栅极层的交接处分别具有第一凹槽和第二凹槽；
位于所述第一沟道孔和第二沟道孔内壁的阻挡层；
位于所述阻挡层内表面的电荷捕获层，所述电荷捕获层位于所述第一凹槽和第二凹槽内；
位于所述阻挡层和电荷捕获层内表面的隧穿层；
位于所述隧穿层内表面的沟道层。
13.根据权利要求12所述的半导体器件，其特征在于，所述第二沟道孔与所述第一沟道孔的连通处、具有一个由所述阻挡层形成的内缩部。
14.根据权利要求12所述的半导体器件，其特征在于，所述第二沟道孔与所述第一沟道孔的连通处的孔径、等于所述第一沟道孔的底部孔径。
CN202011120882.7A 2020-10-19 2020-10-19 一种半导体器件的制造方法及半导体器件 Pending CN112259549A (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202011120882.7A CN112259549A (zh) 2020-10-19 2020-10-19 一种半导体器件的制造方法及半导体器件
PCT/CN2021/115807 WO2022083299A1 (en) 2020-10-19 2021-08-31 Three-dimensional memory device and method for forming the same
PCT/CN2021/115782 WO2022083298A1 (en) 2020-10-19 2021-08-31 Three-dimensional memory device and method for forming the same
CN202180003162.9A CN113924646A (zh) 2020-10-19 2021-08-31 三维存储器器件以及用于形成所述三维存储器器件的方法
CN202180003163.3A CN113924647B (zh) 2020-10-19 2021-08-31 三维存储器器件以及用于形成所述三维存储器器件的方法
US17/488,879 US20220123016A1 (en) 2020-10-19 2021-09-29 Three-dimensional memory device and method for forming the same
US17/488,915 US20220123017A1 (en) 2020-10-19 2021-09-29 Three-dimensional memory device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011120882.7A CN112259549A (zh) 2020-10-19 2020-10-19 一种半导体器件的制造方法及半导体器件

Publications (1)

Publication Number Publication Date
CN112259549A true CN112259549A (zh) 2021-01-22

Family

ID=74244043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011120882.7A Pending CN112259549A (zh) 2020-10-19 2020-10-19 一种半导体器件的制造方法及半导体器件

Country Status (1)

Country Link
CN (1) CN112259549A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820736A (zh) * 2021-03-23 2021-05-18 长江存储科技有限责任公司 三维存储器及其制备方法
CN112992910A (zh) * 2021-03-24 2021-06-18 长江存储科技有限责任公司 三维存储器及其制备方法
WO2022083299A1 (en) * 2020-10-19 2022-04-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and method for forming the same
WO2023029036A1 (zh) * 2021-09-06 2023-03-09 长江存储科技有限责任公司 三维存储器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120184078A1 (en) * 2011-01-17 2012-07-19 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor memory device
US20160043093A1 (en) * 2014-08-11 2016-02-11 Sandisk Technologies Inc. Three dimensional nand string memory devices and methods of fabrication thereof
CN107768378A (zh) * 2016-08-18 2018-03-06 东芝存储器株式会社 半导体装置
CN109817634A (zh) * 2019-01-31 2019-05-28 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110098188A (zh) * 2018-01-31 2019-08-06 三星电子株式会社 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120184078A1 (en) * 2011-01-17 2012-07-19 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor memory device
US20160043093A1 (en) * 2014-08-11 2016-02-11 Sandisk Technologies Inc. Three dimensional nand string memory devices and methods of fabrication thereof
CN107768378A (zh) * 2016-08-18 2018-03-06 东芝存储器株式会社 半导体装置
CN110098188A (zh) * 2018-01-31 2019-08-06 三星电子株式会社 半导体装置
CN109817634A (zh) * 2019-01-31 2019-05-28 长江存储科技有限责任公司 3d nand存储器及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022083299A1 (en) * 2020-10-19 2022-04-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and method for forming the same
CN112820736A (zh) * 2021-03-23 2021-05-18 长江存储科技有限责任公司 三维存储器及其制备方法
CN112992910A (zh) * 2021-03-24 2021-06-18 长江存储科技有限责任公司 三维存储器及其制备方法
WO2023029036A1 (zh) * 2021-09-06 2023-03-09 长江存储科技有限责任公司 三维存储器及其制造方法

Similar Documents

Publication Publication Date Title
CN109524417B (zh) 3d nand存储器及其形成方法
CN112259549A (zh) 一种半导体器件的制造方法及半导体器件
KR101907069B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
US8124478B2 (en) Method for fabricating flash memory device having vertical floating gate
CN111211134B (zh) 一种3d存储器及其制造方法
US11251199B2 (en) Three-dimensional NOR array including active region pillars and method of making the same
KR101495803B1 (ko) 비휘발성 메모리 장치의 제조 방법 및 이에 따라 제조된 비휘발성 메모리 장치
US9960046B2 (en) Methods of manufacturing semiconductor device having a blocking insulation layer
KR20200062353A (ko) 다중레벨 드레인 선택 게이트 격리를 포함하는 3차원 메모리 디바이스 및 그 제조 방법
KR20210060723A (ko) 반도체 장치
TWI728815B (zh) 三維記憶體元件以及其製作方法
CN108933145B (zh) 三维存储器
CN109698203B (zh) 一种三维存储器及其制备方法
US20220359568A1 (en) Memory device
KR20070098319A (ko) 질화막―산화막―질화막 구조의 스페이서를 갖는반도체소자 및 그의 제조 방법
KR20210031022A (ko) 3차원 반도체 메모리 장치
US11991881B2 (en) Three-dimensional memory device with off-center or reverse slope staircase regions and methods for forming the same
CN112259548B (zh) 一种三维存储器件及其制造方法
KR102374588B1 (ko) 3차원 반도체 장치 및 이의 제조 방법
US11322623B2 (en) Non-volatile memory structure and method of manufacturing the same
WO2024060322A1 (zh) 半导体结构及其制作方法、存储器
US20220115400A1 (en) Nand flash memory and manufacturing method thereof
WO2024045266A1 (zh) 半导体结构的制作方法及其结构
CN114284289A (zh) 三维存储器及其制备方法
CN117222223A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210122

RJ01 Rejection of invention patent application after publication