CN111106116B - 一种三维存储器的制备方法以及三维存储器 - Google Patents

一种三维存储器的制备方法以及三维存储器 Download PDF

Info

Publication number
CN111106116B
CN111106116B CN202010003122.1A CN202010003122A CN111106116B CN 111106116 B CN111106116 B CN 111106116B CN 202010003122 A CN202010003122 A CN 202010003122A CN 111106116 B CN111106116 B CN 111106116B
Authority
CN
China
Prior art keywords
channel
contact
layer
dielectric layer
level dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010003122.1A
Other languages
English (en)
Other versions
CN111106116A (zh
Inventor
韩凯
杨川
张璐
吴智鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010003122.1A priority Critical patent/CN111106116B/zh
Publication of CN111106116A publication Critical patent/CN111106116A/zh
Application granted granted Critical
Publication of CN111106116B publication Critical patent/CN111106116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明实施例公开了一种三维存储器的制备方法以及三维存储器，其中，所述方法包括：提供叠层结构；在所述叠层结构上形成第一接触级介电层；依次刻蚀所述第一接触级介电层以及所述叠层结构，形成通孔结构，所述通孔结构包括位于所述第一接触级介电层内的第一接触通孔部分以及位于所述叠层结构内的沟道通孔部分；在所述沟道通孔部分内形成沟道结构；在所述第一接触通孔部分内形成与所述沟道结构导电连接的第一金属插塞。

Description

一种三维存储器的制备方法以及三维存储器
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器的制备方法以及三维存储器。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器应运而生。
三维存储器采用了垂直堆叠多层存储单元的器件结构，在实现极高数据存储密度的同时，降低了存储单元的单位成本。然而，随着堆叠层数的增加，各层级之间的套刻(Overlay，OVL)对准越来越难以控制。在接触层级位置，由于需要通过互连工艺形成导电连接，一旦出现对准偏差，极易导致电性连接不稳定，影响器件工作的稳定性，甚至出现断路的问题。
发明内容
有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种三维存储器的制备方法以及三维存储器。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种三维存储器的制备方法，所述方法包括：
提供叠层结构；
在所述叠层结构上形成第一接触级介电层；
依次刻蚀所述第一接触级介电层以及所述叠层结构，形成通孔结构，所述通孔结构包括位于所述第一接触级介电层内的第一接触通孔部分以及位于所述叠层结构内的沟道通孔部分；
在所述沟道通孔部分内形成沟道结构；
在所述第一接触通孔部分内形成与所述沟道结构导电连接的第一金属插塞。
上述方案中，所述通孔结构的开口尺寸沿所述第一接触级介电层至所述叠层结构的方向减小。
上述方案中，所述第一接触通孔部分的底部开口尺寸与所述沟道通孔部分的顶开口尺寸相等。
上述方案中，所述提供叠层结构，包括：提供第一叠层结构以及位于所述第一叠层结构上的第二叠层结构，所述第一叠层结构内形成有第一沟道通孔；
所述形成通孔结构，包括：形成贯穿所述第二叠层结构以与所述第一沟道通孔连通的通孔结构，所述通孔结构的底部开口位于所述第一沟道通孔的顶部开口内。
上述方案中，所述方法还包括：
在所述第一接触级介电层上形成与所述第一接触通孔部分连通的连接孔，所述连接孔的底部开口尺寸小于所述第一接触通孔部分的顶部开口尺寸。
本发明实施例还提供了一种三维存储器，包括：
堆叠结构以及位于所述堆叠结构上的第一接触级介电层；
通孔结构，所述通孔结构包括位于所述第一接触级介电层内的第一接触通孔部分以及位于所述堆叠结构内的沟道通孔部分；所述通孔结构通过在所述第一接触级介电层上执行刻蚀工艺，依次刻蚀所述第一接触级介电层以及所述堆叠结构而形成；
位于所述沟道通孔部分内的沟道结构；
位于所述第一接触通孔部分内的与所述沟道结构导电连接的第一金属插塞。
上述方案中，所述通孔结构的开口尺寸沿所述第一接触级介电层至所述堆叠结构的方向减小。
上述方案中，所述第一接触通孔部分的底部开口尺寸与所述沟道通孔部分的顶部开口尺寸相等。
上述方案中，所述堆叠结构包括第一堆叠结构以及位于所述第一堆叠结构上的第二堆叠结构，所述第一堆叠结构内形成有第一沟道通孔；
所述通孔结构的所述沟道通孔部分与所述第一沟道通孔连通，所述沟道通孔部分的底部开口位于所述第一沟道通孔的顶部开口内。
上述方案中，还包括：
位于所述第一接触级介电层上的、与所述第一接触通孔部分连通的连接孔，所述连接孔的底部开口尺寸小于所述第一接触通孔部分的顶部开口尺寸。
本发明实施例所提供的三维存储器的制备方法以及三维存储器，其中，所述方法包括：提供叠层结构；在所述叠层结构上形成第一接触级介电层；依次刻蚀所述第一接触级介电层以及所述叠层结构，形成通孔结构，所述通孔结构包括位于所述第一接触级介电层内的第一接触通孔部分以及位于所述叠层结构内的沟道通孔部分；在所述沟道通孔部分内形成沟道结构；在所述第一接触通孔部分内形成与所述沟道结构导电连接的第一金属插塞。如此，合并了沟道通孔和用于连接沟道结构的第一接触通孔这两个通孔的刻蚀工艺，在一步刻蚀步骤中既完成了第一接触通孔又完成了沟道通孔的制备，节省一步套刻对准工序，提高了工艺准确性，避免了工艺窗口的控制难度问题，提升了产品良率。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1为相关技术提供的三维存储器中孔结构示意图；
图2为本发明实施例提供的三维存储器的制备方法的流程示意图；
图3a至图3k为本发明实施例提供的三维存储器的制备过程中的器件结构剖面示意图；
图4为本发明实施例提供的三维存储器中孔结构示意图；
图5a至图5h为本发明另一实施例提供的三维存储器的制备过程中的器件结构剖面示意图。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1为相关技术提供的三维存储器中孔结构示意图。如图所示，三维存储器通常包括沟道通孔(Channel Hole，CH)，而为了应对增多的堆叠层数对CH的刻蚀工艺产生的高要求和挑战，本领域提出了使用多次堆叠技术实现深CH刻蚀的方法；即先完成下通孔(LowCH，LCH)，再沉积上叠层并刻蚀形成上通孔(Up CH，UCH)，从而LCH与UCH共同形成CH。为了给沟道结构提供载流子来源，需要在完成CH内的沟道结构的工艺后，形成与CH导电连接的第一接触通孔(C1CH)，再通过形成连接孔(V0)与第一金属层(Metal1)连接。
然而，随着堆叠层数的增加，各层级之间的套刻(Overlay，OVL)对准越来越难以控制。相关技术中，形成UCH、C1CH、V0均执行各自独立的刻蚀工艺，每次刻蚀工序均需要套刻对准，一旦出现对准偏差，极易导致电性连接不稳定，影响器件工作的稳定性，甚至出现断路的问题。
此外，在刻蚀形成C1CH时，既要保证底部与UCH对准，又要在顶部为V0留出足够的工艺窗口，因而需要严格把控工艺窗口，工艺难度较大。
基于此，本发明实施例提供了一种三维存储器的制备方法；具体请参见图2。如图所示，所述方法包括以下步骤：
步骤101、提供叠层结构；
步骤102、在所述叠层结构上形成第一接触级介电层；
步骤103、依次刻蚀所述第一接触级介电层以及所述叠层结构，形成通孔结构，所述通孔结构包括位于所述第一接触级介电层内的第一接触通孔部分以及位于所述叠层结构内的沟道通孔部分；
步骤104、在所述沟道通孔部分内形成沟道结构；
步骤105、在所述第一接触通孔部分内形成与所述沟道结构导电连接的第一金属插塞。
可以理解地，本申请实施例提供的三维存储器的制备方法，合并了沟道通孔和用于连接沟道结构的第一接触通孔这两个通孔的刻蚀工艺，在一步刻蚀步骤中既完成了第一接触通孔又完成了沟道通孔的制备，节省一步套刻对准工序，提高了工艺准确性，避免了工艺窗口的控制难度问题，提升了产品良率。
下面，结合图3a至图3k示出的三维存储器的制备过程中的器件结构剖面示意图，对本发明实施例提供的三维存储器及其制备方法再作进一步详细的说明。
本实施例与相关技术一样，适用于通过多次堆叠技术制备得到三维存储器的情况。
在本实施例中，提供叠层结构，包括提供通过多次堆叠技术形成叠层结构。下面，仅以通过两次堆叠技术形成所述叠层结构为例进行说明。具体地，所述叠层结构可以通过以下步骤形成：
请参考图3a。提供半导体衬底20以及位于所述半导体衬底20上的第一叠层结构21。
这里，所述半导体衬底20可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一具体实施例中，所述半导体衬底20为硅晶圆。
所述第一叠层结构21可以包括若干交替层叠的第一材料层211以及第二材料层212。所述第一材料层211可以为牺牲层，或称伪栅极层，其材料包括但不限于硅氮化物；在后续工艺中，去除牺牲层，在所述第一材料层211的位置填充栅极金属，形成栅极层。所述第二材料层212为栅极层间介质层，其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物等介质材料。在一实施例中，所述第一材料层211的材料为氮化硅(SiN)，所述第二材料层212的材料为氧化硅(SiO2)，从而形成的所述第一叠层结构21为NO叠层。
应当说明的是，本申请实施例也不排除所述第一材料层211为栅极层的情况；也即，可以在半导体衬底20上直接沉积形成栅极层间介质层与栅极层交替层叠的第一叠层结构21。此时，所述第一材料层211的材料例如为金属钨(W)。
接下来，请参考图3b。刻蚀所述第一叠层结构21，形成第一沟道通孔。
这里，所述第一沟道通孔也可以称为下沟道通孔，即LCH。具体地，可以采用干法刻蚀工艺在所述第一叠层结构21内形成所述第一沟道通孔。
所述第一沟道通孔贯穿所述第一叠层结构21，暴露所述半导体衬底20。在一具体实施例中，还可以继续刻蚀至所述半导体衬底20内部，以使所述第一沟道通孔延伸至所述半导体衬底20内。
接下来，请参考图3c。在所述第一叠层结构21的所述第一沟道通孔内形成填充层22。
可以理解地，为了防止后续形成的第二叠层结构在第一沟道通孔的位置处发生塌陷，因此需要在第一沟道通孔内填充所述填充层22。
所述填充层22的材料例如包括多晶硅。
在形成所述填充层22之前，所述方法还可以包括：在第一沟道通孔底部的半导体衬底20上形成外延生长层(SEG)。在一些实施例中，还可以包括在SEG上形成保护层的步骤。
接下来，请参考图3d。在所述第一叠层结构21上形成第二叠层结构23。如此，提供了叠层结构200。
这里，仅以通过两次堆叠技术形成所述叠层结构200进行说明；可以理解地，本实施例也适用于所述叠层结构200通过更多次堆叠技术而形成的情况，即所述堆叠结构200中包括的所述第一叠层结构21和第二叠层结构23可以仅为所述堆叠结构200中包括的多个叠层结构中的示意性的两个。
所述第二叠层结构23的结构和材料可以与所述第一叠层结构21的结构和材料相同。即，所述第二叠层结构23也可以包括若干交替层叠的第三材料层231以及第四材料层232。所述第三材料层231可以为牺牲层，或称伪栅极层，其材料包括但不限于硅氮化物；在后续工艺中，去除牺牲层，在所述第三材料层231的位置填充栅极金属，形成栅极层。所述第四材料层232可以为栅极层间介质层，其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物等介质材料。在一实施例中，所述第三材料层231的材料为氮化硅(SiN)，所述第四材料层232的材料为氧化硅(SiO2)，从而形成的所述第二叠层结构23为NO叠层。
应当说明的是，本申请实施例也不排除所述第三材料层231为栅极层的情况。
在一些实施例中，所述第二叠层结构23还可以包括位于顶部的帽盖介电层233。所述帽盖介电层233的厚度可以比所述第四材料层232的厚度略厚；所述帽盖介电层233的材料可以与所述第四材料层232的材料相同或不同。在一具体实施例中，所述帽盖介电层233的材料为氧化硅(SiO2)。
接下来，请参考图3e。在所述叠层结构200上形成第一接触级介电层24。
应当理解，所述第一接触级介电层与所述叠层结构内的栅极层间介质层或帽盖介电层不同；所述叠层结构内各层构成存储阵列(包含多层存储单元)的一部分，而所述第一接触级介电层属于互连结构的一部分，所述互连结构为所述存储阵列提供电力连接。
所述第一接触级介电层24的厚度可以远大于所述叠层结构200内各层(包括：第一材料层211、第二材料层212、第三材料层231、第四材料层232、帽盖介电层233)的厚度；所述第一接触级介电层24的厚度约为所述叠层结构200内各层的厚度的8倍到12倍。
所述第一接触级介电层24的材料例如包括氧化硅(SiO2)。
所述第一接触级介电层24形成在所述叠层结构200上，指形成在所述叠层结构200中通过最后一次堆叠技术而形成的层结构上；在本实施例中，具体指形成在所述第二叠层结构23上。
为了后续的刻蚀需要，所述方法还可以包括：在所述第一接触级介电层24上形成光刻胶层25。
接下来，请参考图3f。依次刻蚀所述第一接触级介电层24以及所述叠层结构200，形成通孔结构，所述通孔结构包括位于所述第一接触级介电层24内的第一接触通孔部分以及位于所述叠层结构200内的沟道通孔部分。
这里，位于所述叠层结构200内的沟道通孔部分具体指位于所述第二叠层结构23内的上沟道通孔部分，即UCH。
所述第一接触通孔部分对应于相关技术中的第一接触通孔(C1CH)。
所述刻蚀所述第一接触级介电层24以及所述叠层结构200，可以采用干法刻蚀工艺执行。
在执行干法刻蚀工艺前，可以包括对所述光刻胶层25进行曝光、显影，形成图案化的光刻胶层25。从而，以所述图案化的光刻胶层25为掩膜，刻蚀所述第一接触级介电层24以及所述叠层结构200。
应当理解，本实施例中，依次刻蚀所述第一接触级介电层24以及所述叠层结构200时，刻蚀工艺终止于所述叠层结构200内部，即仅刻蚀了所述叠层结构200中位于上部的部分层结构(具体如所述第二叠层结构23)；形成的通孔结构可以与之前工艺中已形成的第一沟道通孔连通。具体地，在本实施例中，所述叠层结构200包括第一叠层结构21以及第二叠层结构23，所述形成通孔结构，包括：形成贯穿所述第二叠层结构23以与所述第一沟道通孔连通的通孔结构，所述通孔结构的底部开口位于所述第一沟道通孔的顶部开口内。
由于所述第一叠层结构21的所述第一沟道通孔内形成有填充层22，因此所述方法还可以包括去除所述填充层22的步骤。如此，形成了贯穿所述第一叠层结构21与所述第二叠层结构23的完整的沟道通孔。
请继续参考图3f。由于工艺原因，所述通孔结构的开口尺寸沿所述第一接触级介电层24至所述叠层结构200的方向减小。这与相关技术中从C1CH到UCH的孔结构完全不同。
在实际应用中，所述第一接触通孔部分的底部开口尺寸与所述沟道通孔部分的顶部开口尺寸相等。与相关技术中C1CH的底部开口尺寸小于UCH的顶部开口尺寸的结构相比，本实施例中可以为后续形成的第一金属插塞提供更大的接触面积，从而减小接触电阻。
接下来，请参考图3g。在所述沟道通孔部分内形成沟道结构26。
在沟道通孔部分内形成所述沟道结构26的步骤具体可以包括：在沟道通孔部分内依次形成阻挡层、存储层、隧穿层，在所述隧穿层内部形成沟道层。
在本实施例中，所述叠层结构200包括第一叠层结构21以及第二叠层结构23，所述三维存储器的沟道通孔既包括位于所述第二叠层结构23内的所述沟道通孔部分，又包括位于所述第一叠层结构21内的第一沟道通孔，因此，所述沟道结构26还形成在所述第一沟道通孔内。
所述沟道结构26可以形成在选择性外延层之上。如果所述选择性外延层上形成有保护层，需要先去除所述保护层，再形成所述沟道结构26。
这里，所述阻挡层的材料可以为氧化物(如SiO2)，也可以为高k介质材料(如Al2O3)与其它氧化物的复合层；所述存储层可以为电荷俘获型存储层，其材料具体可以包括氮化物(如SiN)或氮氧化物(如SiON)，也可以为上述材料的复合层；所述隧穿层的材料可以为氧化物(如SiO2)。上述各层可以使用ALD工艺沉积形成。在一具体实施例中，所述阻挡层、存储层、隧穿层可以分别为SiO2层、SiN层、SiO2层，从而形成ONO叠层结构。
在所述隧穿层内部形成沟道层可以包括：刻蚀所述阻挡层、存储层、隧穿层，形成暴露所述选择性外延层的开口，沉积形成与所述选择性外延层接触的沟道层。所述沟道层的材料例如包括多晶硅。
接下来，请参考图3h。所述方法还可以包括：在所述沟道结构26上形成漏极。
具体地，先在所述通孔结构内的所述沟道结构26上沉积漏极材料层27；沉积的材料例如为多晶硅。
接下来，请参考图3i。对所述漏极材料层27进行掺杂。
具体地，可以采用离子注入工艺(Implant，IPM)对所述漏极材料层进行掺杂。
接下来，请参考图3j。对所述漏极材料层27表面进行刻蚀，形成漏极27’。
这里，通过刻蚀工艺去除所述漏极材料层表面的部分厚度，以暴露出掺杂浓度更高、掺杂更均匀的区域，从而形成接触性能更好的漏极。
接下来，请参考图3k。在所述第一接触通孔部分内形成与所述沟道结构26导电连接的第一金属插塞28。
应当理解，所述第一金属插塞28具体与所述漏极27’接触，再通过所述漏极27’与所述沟道结构26导电连接，从而为所述沟道结构26提供载流子或者从所述沟道结构26抽出载流子。
在一具体实施例中，在形成所述第一金属插塞28之前，还可以包括形成金属硅化物的步骤，以改善漏极27’与第一金属插塞28的接触性能。所述形成金属硅化物可以包括在所述第一接触通孔部分内沉积金属材料，例如镍(Ni)、氮化钛(TiN)等；所述金属材料覆盖所述第一接触通孔部分内壁以及覆盖所述漏极27’上表面。通过热处理(例如热退火工艺)，使得所述金属材料与所述漏极材料(如多晶硅)发生化学反应，在漏极27’上生成金属硅化物。覆盖在所述第一接触通孔部分内壁的金属材料形成过渡层281。
所述方法还可以包括去除自对准金属硅化物阻挡层，以及预清洗等步骤。
接下来，所述方法还可以包括：在所述第一接触级介电层上形成与所述第一接触通孔部分(C1CH)连通的连接孔(V0)，所述连接孔的底部开口尺寸小于所述第一接触通孔部分的顶部开口尺寸。如此，形成的孔结构可以参考图4。
通过本发明实施例提供的三维存储器的制备方法形成的孔结构，将C1CH和UCH合并在同一步刻蚀工序中形成，从而通过V0连接第一金属层，节省了一步套刻对准工序。
下面，结合图5a至图5h示出的本发明另一实施例提供的三维存储器的制备过程中的器件结构剖面示意图，对本发明实施例提供的三维存储器及其制备方法再作进一步详细的说明。
本实施例与上述实施例的区别在于，本实施例示出了仅通过一次堆叠技术制备得到三维存储器的情况。
请参考图5a。提供叠层结构300。
这里，所述叠层结构300例如形成在半导体衬底30上。所述半导体衬底30可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一具体实施例中，所述半导体衬底30为硅晶圆。
所述叠层结构300可以包括若干交替层叠的第一材料层311以及第二材料层312。所述第一材料层311可以为牺牲层，或称伪栅极层，其材料包括但不限于硅氮化物；在后续工艺中，去除牺牲层，在所述第一材料层311的位置填充栅极金属，形成栅极层。所述第二材料层312为栅极层间介质层，其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物等介质材料。在一实施例中，所述第一材料层311的材料为氮化硅(SiN)，所述第二材料层312的材料为氧化硅(SiO2)，从而形成的所述叠层结构300为NO叠层。
应当说明的是，本申请实施例也不排除所述第一材料层311为栅极层的情况；也即，可以在半导体衬底30上直接沉积形成栅极层间介质层与栅极层交替层叠的叠层结构300。此时，所述第一材料层311的材料例如为金属钨(W)。
在一些实施例中，所述叠层结构300还可以包括位于顶部的帽盖介电层313。所述帽盖介电层313的厚度可以比所述第二材料层312的厚度略厚；所述帽盖介电层313的材料可以与所述第二材料层312的材料相同或不同。在一具体实施例中，所述帽盖介电层313的材料为氧化硅(SiO2)。
接下来，请参考图5b。在所述叠层结构300上形成第一接触级介电层34。
应当理解，所述第一接触级介电层与所述叠层结构内的栅极层间介质层或帽盖介电层不同；所述叠层结构内各层构成存储阵列(包含多层存储单元)的一部分，而所述第一接触级介电层属于互连结构的一部分，所述互连结构为所述存储阵列提供电力连接。
所述第一接触级介电层34的厚度可以远大于所述叠层结构300内各层(包括：第一材料层311、第二材料层312、帽盖介电层313)的厚度；所述第一接触级介电层34的厚度约为所述叠层结构300内各层的厚度的8倍到12倍。
所述第一接触级介电层34的材料例如包括氧化硅(SiO2)。
为了后续的刻蚀需要，所述方法还可以包括：在所述第一接触级介电层34上形成光刻胶层35。
接下来，请参考图5c。依次刻蚀所述第一接触级介电层34以及所述叠层结构300，形成通孔结构，所述通孔结构包括位于所述第一接触级介电层34内的第一接触通孔部分以及位于所述叠层结构300内的沟道通孔部分。
这里，位于所述叠层结构300内的沟道通孔部分即为所述三维存储器的沟道通孔(CH)。
所述第一接触通孔部分对应于相关技术中的第一接触通孔(C1CH)。
所述刻蚀所述第一接触级介电层34以及所述叠层结构300，可以采用干法刻蚀工艺执行。
在执行干法刻蚀工艺前，可以包括对所述光刻胶层35进行曝光、显影，形成图案化的光刻胶层35。从而，以所述图案化的光刻胶层35为掩膜，刻蚀所述第一接触级介电层34以及所述叠层结构300。
这里，依次刻蚀所述第一接触级介电层34以及所述叠层结构300时，刻蚀工艺贯穿所述叠层结构300，暴露所述半导体衬底30。在一具体实施例中，还可以继续刻蚀至所述半导体衬底30内部，以使所述通孔结构延伸至所述半导体衬底30内。
请继续参考图5c。由于工艺原因，所述通孔结构的开口尺寸沿所述第一接触级介电层34至所述叠层结构300的方向减小。这与相关技术中从C1CH到UCH的孔结构完全不同。
在实际应用中，所述第一接触通孔部分的底部开口尺寸与所述沟道通孔部分的顶部开口尺寸相等。与相关技术中C1CH的底部开口尺寸小于UCH的顶部开口尺寸的结构相比，本实施例中可以为后续形成的第一金属插塞提供更大的接触面积，从而减小接触电阻。
接下来，请参考图5d。在所述沟道通孔部分内形成沟道结构36。
在沟道通孔部分内形成所述沟道结构36的步骤具体可以包括：在沟道通孔部分内依次形成阻挡层、存储层、隧穿层，在所述隧穿层内部形成沟道层。
在一具体实施例中，所述沟道结构36可以形成在选择性外延层之上。具体地，在所述沟道通孔部分的底部的所述半导体衬底30上形成选择性外延层，所述选择性外延层可以与所述叠层结构300中最底层的第一材料层311的位置相对应，从而形成为下选择管沟道；在所述选择性外延层上形成所述沟道结构36。
这里，所述阻挡层的材料可以为氧化物(如SiO2)，也可以为高k介质材料(如Al2O3)与其它氧化物的复合层；所述存储层可以为电荷俘获型存储层，其材料具体可以包括氮化物(如SiN)或氮氧化物(如SiON)，也可以为上述材料的复合层；所述隧穿层的材料可以为氧化物(如SiO2)。上述各层可以使用ALD工艺沉积形成。在一具体实施例中，所述阻挡层、存储层、隧穿层可以分别为SiO2层、SiN层、SiO2层，从而形成ONO叠层结构。
在所述隧穿层内部形成沟道层可以包括：刻蚀所述阻挡层、存储层、隧穿层，形成暴露所述选择性外延层的开口，沉积形成与所述选择性外延层接触的沟道层。所述沟道层的材料例如包括多晶硅。
接下来，请参考图5e。所述方法还可以包括：在所述沟道结构36上形成漏极。
具体地，先在所述通孔结构内的所述沟道结构36上沉积漏极材料层37；沉积的材料例如为多晶硅。
接下来，请参考图5f。对所述漏极材料层37进行掺杂。
具体地，可以采用离子注入工艺(Implant，IPM)对所述漏极材料层进行掺杂。
接下来，请参考图5g。对所述漏极材料层37表面进行刻蚀，形成漏极37’。
这里，通过刻蚀工艺去除所述漏极材料层表面的部分厚度，以暴露出掺杂浓度更高、掺杂更均匀的区域，从而形成接触性能更好的漏极。
接下来，请参考图5h。在所述第一接触通孔部分内形成与所述沟道结构36导电连接的第一金属插塞38。
应当理解，所述第一金属插塞38具体与所述漏极37’接触，再通过所述漏极37’与所述沟道结构36导电连接，从而为所述沟道结构36提供载流子或者从所述沟道结构36抽出载流子。
在一具体实施例中，在形成所述第一金属插塞38之前，还可以包括形成金属硅化物的步骤，以改善漏极37’与第一金属插塞38的接触性能。所述形成金属硅化物可以包括在所述第一接触通孔部分内沉积金属材料，例如镍(Ni)、氮化钛(TiN)等；所述金属材料覆盖所述第一接触通孔部分内壁以及覆盖所述漏极37’上表面。通过热处理(例如热退火工艺)，使得所述金属材料与所述漏极材料(如多晶硅)发生化学反应，在漏极37’上生成金属硅化物。覆盖在所述第一接触通孔部分内壁的金属材料形成过渡层381。
所述方法还可以包括去除自对准金属硅化物阻挡层，以及预清洗等步骤。
接下来，所述方法还可以包括：在所述第一接触级介电层上形成与所述第一接触通孔部分(C1CH)连通的连接孔(V0)，所述连接孔的底部开口尺寸小于所述第一接触通孔部分的顶部开口尺寸。
应当理解，本实施例(图5a至图5h对应的实施例)与上述实施例(图3a至图3k对应的实施例)仅是在适用场景上略有差异，二者采用的技术手段以及所能达到的技术效果并无本质差别。本实施例将C1CH和CH合并在同一步刻蚀工序中形成，从而通过V0连接第一金属层，节省了一步套刻对准工序。
在此基础上，本发明实施例还提供了一种三维存储器，包括：
堆叠结构以及位于所述堆叠结构上的第一接触级介电层；
通孔结构，所述通孔结构包括位于所述第一接触级介电层内的第一接触通孔部分以及位于所述堆叠结构内的沟道通孔部分；所述通孔结构通过在所述第一接触级介电层上执行刻蚀工艺，依次刻蚀所述第一接触级介电层以及所述堆叠结构而形成；
位于所述沟道通孔部分内的沟道结构；
位于所述第一接触通孔部分内的与所述沟道结构导电连接的第一金属插塞。
这里，所述三维存储器可以通过本发明实施例提供的三维存储器的制备方法制备得到。
这里，所述堆叠结构可以与上述三维存储器的制备方法实施例中的叠层结构相同，也可以与所述叠层结构不同。所述堆叠结构与所述叠层结构不同具体指已将所述堆叠结构内的伪栅极层替换为栅极层。
所述通孔结构的开口尺寸沿所述第一接触级介电层至所述堆叠结构的方向减小。
所述第一接触通孔部分的底部开口尺寸与所述沟道通孔部分的顶部开口尺寸相等。
在一实施例中，所述堆叠结构包括第一堆叠结构以及位于所述第一堆叠结构上的第二堆叠结构，所述第一堆叠结构内形成有第一沟道通孔；
所述通孔结构的所述沟道通孔部分与所述第一沟道通孔连通，所述沟道通孔部分的底部开口位于所述第一沟道通孔的顶部开口内。
在一实施例中，所述三维存储器还包括：位于所述第一接触级介电层上的、与所述第一接触通孔部分连通的连接孔，所述连接孔的底部开口尺寸小于所述第一接触通孔部分的顶部开口尺寸。
需要说明的是，本发明提供的三维存储器实施例与三维存储器的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。但需要进一步说明的是，本发明实施例提供的三维存储器，其各技术特征组合已经可以解决本发明所要解决的技术问题；因而，本发明实施例所提供的三维存储器可以不受本发明实施例提供的三维存储器的制备方法的限制，任何能够形成本发明实施例所提供的三维存储器结构的制备方法所制备的三维存储器均在本发明保护的范围之内。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种三维存储器的制备方法，其特征在于，所述方法包括：
提供叠层结构；
在所述叠层结构上形成第一接触级介电层；
依次刻蚀所述第一接触级介电层以及所述叠层结构，形成通孔结构，所述通孔结构包括位于所述第一接触级介电层内的第一接触通孔部分以及位于所述叠层结构内的沟道通孔部分；
在所述沟道通孔部分内形成沟道结构，所述沟道结构包括在所述沟道通孔部分内依次形成的绝缘层和沟道层；
在所述沟道结构上形成漏极，在垂直于所述第一接触级介电层的方向上，所述漏极覆盖所述沟道结构；
在所述第一接触通孔部分内形成与所述漏极接触的第一金属插塞；所述第一金属插塞通过所述漏极与所述沟道结构导电连接。
2.根据权利要求1所述的三维存储器的制备方法，其特征在于，所述通孔结构的开口尺寸沿所述第一接触级介电层至所述叠层结构的方向减小。
3.根据权利要求1所述的三维存储器的制备方法，其特征在于，所述第一接触通孔部分的底部开口尺寸与所述沟道通孔部分的顶开口尺寸相等。
4.根据权利要求1所述的三维存储器的制备方法，其特征在于，
所述提供叠层结构，包括：提供第一叠层结构以及位于所述第一叠层结构上的第二叠层结构，所述第一叠层结构内形成有第一沟道通孔；
所述形成通孔结构，包括：形成贯穿所述第二叠层结构以与所述第一沟道通孔连通的通孔结构，所述通孔结构的底部开口位于所述第一沟道通孔的顶部开口内。
5.根据权利要求1所述的三维存储器的制备方法，其特征在于，所述方法还包括：
在所述第一接触级介电层上形成与所述第一接触通孔部分连通的连接孔，所述连接孔的底部开口尺寸小于所述第一接触通孔部分的顶部开口尺寸。
6.一种三维存储器，其特征在于，包括：
堆叠结构以及位于所述堆叠结构上的第一接触级介电层；
通孔结构，所述通孔结构包括位于所述第一接触级介电层内的第一接触通孔部分以及位于所述堆叠结构内的沟道通孔部分；所述通孔结构通过在所述第一接触级介电层上执行刻蚀工艺，依次刻蚀所述第一接触级介电层以及所述堆叠结构而形成；
位于所述沟道通孔部分内的沟道结构，所述沟道结构包括在所述沟道通孔部分内依次形成的绝缘层和沟道层；
位于所述沟道结构上的漏极，在垂直于所述第一接触级介电层的方向上，所述漏极覆盖所述沟道结构；
位于所述第一接触通孔部分内的与所述漏极接触的第一金属插塞；所述第一金属插塞通过所述漏极与所述沟道结构导电连接。
7.根据权利要求6所述的三维存储器，其特征在于，所述通孔结构的开口尺寸沿所述第一接触级介电层至所述堆叠结构的方向减小。
8.根据权利要求6所述的三维存储器，其特征在于，所述第一接触通孔部分的底部开口尺寸与所述沟道通孔部分的顶部开口尺寸相等。
9.根据权利要求6所述的三维存储器，其特征在于，
所述堆叠结构包括第一堆叠结构以及位于所述第一堆叠结构上的第二堆叠结构，所述第一堆叠结构内形成有第一沟道通孔；
所述通孔结构的所述沟道通孔部分与所述第一沟道通孔连通，所述沟道通孔部分的底部开口位于所述第一沟道通孔的顶部开口内。
10.根据权利要求6所述的三维存储器，其特征在于，还包括：
位于所述第一接触级介电层上的、与所述第一接触通孔部分连通的连接孔，所述连接孔的底部开口尺寸小于所述第一接触通孔部分的顶部开口尺寸。
CN202010003122.1A 2020-01-02 2020-01-02 一种三维存储器的制备方法以及三维存储器 Active CN111106116B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010003122.1A CN111106116B (zh) 2020-01-02 2020-01-02 一种三维存储器的制备方法以及三维存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010003122.1A CN111106116B (zh) 2020-01-02 2020-01-02 一种三维存储器的制备方法以及三维存储器

Publications (2)

Publication Number Publication Date
CN111106116A CN111106116A (zh) 2020-05-05
CN111106116B true CN111106116B (zh) 2022-09-09

Family

ID=70425807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010003122.1A Active CN111106116B (zh) 2020-01-02 2020-01-02 一种三维存储器的制备方法以及三维存储器

Country Status (1)

Country Link
CN (1) CN111106116B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653496B (zh) * 2020-06-11 2021-04-27 长江存储科技有限责任公司 用于检测沟道结构刻蚀缺陷的方法
KR20220156679A (ko) * 2021-05-17 2022-11-28 삼성전자주식회사 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
US20220399361A1 (en) * 2021-06-10 2022-12-15 Macronix International Co., Ltd. Memory device and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543319B1 (en) * 2015-11-19 2017-01-10 Macronix International Co., Ltd. Vertical channel structure
CN108831887A (zh) * 2018-06-20 2018-11-16 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法
CN108933145A (zh) * 2018-09-25 2018-12-04 长江存储科技有限责任公司 三维存储器
CN109087916A (zh) * 2018-09-21 2018-12-25 长江存储科技有限责任公司 形成三维存储器的方法
CN109309095A (zh) * 2017-07-26 2019-02-05 三星电子株式会社 三维半导体器件
CN109817634A (zh) * 2019-01-31 2019-05-28 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110010619A (zh) * 2018-01-04 2019-07-12 旺宏电子股份有限公司 三维半导体元件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101845511B1 (ko) * 2011-10-11 2018-04-05 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 제조 방법
KR20160013765A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 반도체 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543319B1 (en) * 2015-11-19 2017-01-10 Macronix International Co., Ltd. Vertical channel structure
CN109309095A (zh) * 2017-07-26 2019-02-05 三星电子株式会社 三维半导体器件
CN110010619A (zh) * 2018-01-04 2019-07-12 旺宏电子股份有限公司 三维半导体元件及其制造方法
CN108831887A (zh) * 2018-06-20 2018-11-16 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法
CN109087916A (zh) * 2018-09-21 2018-12-25 长江存储科技有限责任公司 形成三维存储器的方法
CN108933145A (zh) * 2018-09-25 2018-12-04 长江存储科技有限责任公司 三维存储器
CN109817634A (zh) * 2019-01-31 2019-05-28 长江存储科技有限责任公司 3d nand存储器及其形成方法

Also Published As

Publication number Publication date
CN111106116A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
CN110114880B (zh) 具有氮化硅栅极到栅极电介质层的存储堆叠体及其形成方法
US11842965B2 (en) Backside power rail structure and methods of forming same
CN110114879B (zh) 具有氮氧化硅栅极到栅极电介质层的存储堆叠体及其形成方法
KR101921442B1 (ko) 금속 및 실리사이드 제어 게이트들을 갖는 3차원 메모리 디바이스
US9478558B2 (en) Semiconductor structure with concave blocking dielectric sidewall and method of making thereof by isotropically etching the blocking dielectric layer
CN111106116B (zh) 一种三维存储器的制备方法以及三维存储器
US10985182B2 (en) Methods for forming three-dimensional memory device without conductor residual caused by dishing
CN107275281A (zh) 自对准接触方案、半导体结构及其形成方法
US20210242241A1 (en) Three-dimensional nor array including vertical word lines and discrete memory elements and methods of manufacture
CN103594473A (zh) 非易失性存储器件及其制造方法
WO2015126664A1 (en) A multilevel memory stack structure and methods of manufacturing the same
CN110121778A (zh) 三维存储器件
CN108022933B (zh) 闪存器件及其制造方法
JP7439135B2 (ja) ３次元メモリデバイスおよびその製造方法
US20230084374A1 (en) Semiconductor device and method for fabricating the same
US10886366B2 (en) Semiconductor structures for peripheral circuitry having hydrogen diffusion barriers and method of making the same
CN112437983A (zh) 三维存储器件和用于形成三维存储器件的方法
US6924225B2 (en) Method for producing an electrically conductive contact
TWI773086B (zh) 用於形成立體（３ｄ）記憶體元件的方法
CN117135923B (zh) 半导体结构及其制备方法、电子设备
CN112951842B (zh) 三维存储器及其制备方法
US20230317469A1 (en) Semiconductor Device and Methods of Forming the Same
CN115867035A (zh) 三维存储器及其制备方法
CN115036292A (zh) 三维存储器、制备方法及存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant