CN109087916A - 形成三维存储器的方法 - Google Patents

形成三维存储器的方法 Download PDF

Info

Publication number
CN109087916A
CN109087916A CN201811106063.XA CN201811106063A CN109087916A CN 109087916 A CN109087916 A CN 109087916A CN 201811106063 A CN201811106063 A CN 201811106063A CN 109087916 A CN109087916 A CN 109087916A
Authority
CN
China
Prior art keywords
channel hole
bed course
storehouse
layer
expendable material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811106063.XA
Other languages
English (en)
Other versions
CN109087916B (zh
Inventor
李兆松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811106063.XA priority Critical patent/CN109087916B/zh
Publication of CN109087916A publication Critical patent/CN109087916A/zh
Application granted granted Critical
Publication of CN109087916B publication Critical patent/CN109087916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种形成三维存储器的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底和位于所述衬底上的堆叠的第一堆栈，所述第一堆栈具有垂直贯穿的第一沟道孔；在所述第一沟道孔内形成垫层；在所述垫层内填充牺牲材料；在所述第一堆栈上形成第二堆栈，且形成垂直穿过所述第二堆栈的第二沟道孔，所述第二沟道孔对准所述第一沟道孔；以及去除所述第一沟道孔中的所述垫层和牺牲材料。

Description

形成三维存储器的方法
技术领域
本发明主要涉及半导体制造方法，尤其涉及形成三维存储器的方法。
背景技术
为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。
在例如3D NAND闪存的三维存储器件中，存储阵列可包括具有沟道结构的核心(core)区。沟道结构形成于垂直贯穿三维存储器件的堆叠层(stack)的沟道孔中。通常通过单次刻蚀来形成堆叠层的沟道孔。但是为了提高存储密度和容量，三维存储器的层数(tier)继续增大，例如从64层增长到96层、128层或更多层。在这种趋势下，单次刻蚀的方法在处理成本上越来越高，在处理能力上越来越没有效率。
一些改进的方法尝试将堆叠层分为多个相互堆叠的堆栈(deck)。在形成一个低层堆栈后，先刻蚀沟道孔和填充牺牲材料，接着继续堆叠高层堆栈和刻蚀沟道孔，之后去除低层堆栈的牺牲材料，最后一并填充高层堆栈和底层堆栈的沟道孔。但是在目前的方法中，牺牲材料会有残留，影响后续形成的结构的质量。
发明内容
本发明提供一种形成三维存储器的方法，可以更彻底地去除牺牲材料。
本发明的一个方面提出一种形成三维存储器的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底和位于所述衬底上的堆叠的第一堆栈，所述第一堆栈具有垂直贯穿的第一沟道孔；在所述第一沟道孔内形成垫层；在所述垫层内填充牺牲材料；在所述第一堆栈上形成第二堆栈，且形成垂直穿过所述第二堆栈的第二沟道孔，所述第二沟道孔对准所述第一沟道孔；以及去除所述第一沟道孔中的所述垫层和牺牲材料。
在本发明的一实施例中，去除所述第一沟道孔中的所述垫层和牺牲材料的步骤包括：通过同一去除步骤去除所述垫层和牺牲材料，其中所述垫层的去除速率高于所述牺牲材料的去除速率。
在本发明的一实施例中，所述去除步骤包括刻蚀。
在本发明的一实施例中，去除所述第一沟道孔中的所述垫层和牺牲材料的步骤包括：通过第一去除步骤去除所述垫层，在所述牺牲材料和所述第一沟道孔之间形成空隙；以及通过第二去除步骤去除所述牺牲材料，其中所述第一去除步骤和所述第二去除步骤不同。
在本发明的一实施例中，所述第一去除步骤包括加热或刻蚀，所述第二去除步骤包括刻蚀。
在本发明的一实施例中，所述垫层的材料包括纳米级氧化锌溶胶或者纳米级氧化镁溶胶。
在本发明的一实施例中，所述垫层的材料包括光阻。
在本发明的一实施例中，所述牺牲材料包括多晶硅。
在本发明的一实施例中，所述刻蚀的刻蚀剂包括强碱性溶液。
在本发明的三维存储器的形成方法中，在沟道孔中填充牺牲材料之前会先形成易于去除的垫层。在后续的工艺中可以方便地去除垫层，从而在牺牲材料和沟道孔壁之间形成空隙，使得牺牲材料可以被更彻底地去除。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A-1D是一种形成三维存储器的示例性过程中的剖面示意图。
图2是本发明一实施例的形成三维存储器的方法流程图。
图3A-3E是本发明一实施例的形成三维存储器的示例性过程中的剖面示意图。
图4A、4B是本发明一实施例的去除垫层和牺牲层的示例性过程的剖面示意图。
图5是本发明另一实施例的形成三维存储器的方法流程图。
图6A-6F是本发明另一实施例的形成三维存储器的示例性过程中的剖面示意图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
本发明的实施例描述形成三维存储器的方法，可以更衬底地去除底层堆栈的沟道孔中的牺牲层。
三维存储器的堆叠层(stack)由多个堆栈(deck)堆叠而成。
图1A-1D是一种形成三维存储器的示例性过程中的剖面示意图。参考图1A所示，首先提供半导体结构100a，其具有衬底101和下层堆栈110。下层堆栈110可包括堆叠的栅极层(或伪栅极层)111和间隔层112。下层堆栈110上具有垂直贯穿的沟道孔113。接着在沟道孔113内填充牺牲材料114，形成如图1B所示的半导体结构100b。之后，在下层堆栈110上形成上层堆栈120，形成如图1C所示的半导体结构100c。上层堆栈120可包括堆叠的栅极层(或伪栅极层)121和间隔层122。并且上层堆栈120上具有垂直贯穿的沟道孔123。然后，去除下层堆栈110的沟道孔113中的牺牲材料114，从而使得沟道孔123与沟道孔113贯通，得到如图1D所示的半导体结构100d。之后可以在沟道孔123与沟道孔113中形成存储器层(memorylayer)和沟道层。然而在去除牺牲材料114的过程中，牺牲材料114并不容易被彻底去除，从而影响存储器层的质量。
本发明的实施例描述一种三维存储器的制作方法，可以更衬底地去除下层堆栈的沟道孔中的牺牲材料。
图2是本发明一实施例的形成三维存储器件的流程图。图3A-3E是本发明一实施例的形成三维存储器件的方法的示例性过程示意图。下面参考图2-3E所示描述本实施例的形成三维存储器的方法。
在步骤202，提供半导体结构。
此半导体结构是将被用于后续制程以最终形成三维存储器件的至少一部分。半导体结构可包括阵列区，阵列区可包括核心区和字线连接区。从垂直方向看，核心区可具有具有衬底、位于衬底上的堆叠的第一堆栈、以及穿过第一堆栈的第一沟道孔。
在图3A所示例的半导体结构的剖面图中，半导体结构300a可包括衬底301和位于衬底301上的第一堆栈310。第一堆栈310可为第一材料层311和第二材料层312交替层叠的叠层。第一材料层311可为栅极层或伪栅极层。第二材料层312可为介质层。第一堆栈310上具有垂直贯穿的沟道孔313。
在本发明的实施例中，衬底301的材料例如是硅。第一材料层311和第二材料层312例如是氮化硅和氧化硅的组合。以氮化硅和氧化硅的组合为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底301上交替沉积氮化硅和氧化硅，形成第一堆栈310。
尽管在此描述了初始的半导体结构的示例性构成，但可以理解，一个或多个特征可以从这一半导体结构中被省略、替代或者增加到这一半导体结构中。例如，衬底中可根据需要形成各种阱区；沟道孔313的底部可具有外延结构313a。外延结构313a的材料例如是单晶硅，在外延结构313a顶部具有氧化硅层313b。此外，所举例的各层的材料仅仅是示例性的，例如衬底301还可以是其他含硅的衬底，例如SOI(绝缘体上硅)、SiGe、Si:C等。
在步骤204中，在第一沟道孔内形成垫层。
在此步骤中，在第一沟道孔内预先形成垫层，这一垫层可以将后续将在第一沟道孔内填充的牺牲材料与沟道孔的内壁隔开。形成垫层的方式可包括沉积。可以从已知的各种沉积工艺，例如LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD中选中合适的工艺。垫层可选取容易被用于去除牺牲材料的步骤去除的材料。
在图3B所示例的半导体结构的剖面图中，半导体结构300b的第一沟道孔313内形成了垫层314。垫层可以是纳米级氧化锌(Nano ZnO)溶胶或者纳米级氧化镁(Nano MgO)溶胶等。垫层314的厚度可以在1-70nm之间。
在步骤206中，在垫层内填充牺牲材料。
在此步骤中，可以在形成后的垫层内填充牺牲材料。这样，牺牲材料会被垫层包围。填充牺牲材料的方式可包括沉积。可以从已知的各种沉积工艺，例如LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD中选中合适的工艺。牺牲材料可以是各种方便后续去除的材料。牺牲材料与垫层的材料不同，在一些实施例中，垫层的去除速率高于牺牲材料的去除速率，从而在同一去除步骤中，垫层会更早地被去除。牺牲材料可以是实心的，也可以是中空的。
在图3C所示例的半导体结构的剖面图中，半导体结构300c的垫层314内填充了牺牲材料315。牺牲材料315可以是多晶硅、碳或光阻层。
可以在理解，在步骤206之前可以对第一堆栈进行平坦化，以去除表面多余的垫层。
在步骤208中，在第一堆栈上形成第二堆栈，且形成垂直穿过第二堆栈的第二沟道孔。
在此步骤中，形成第二堆栈以便与第一堆栈组成堆叠层(stack)。第二堆栈的结构与第一堆栈的结构可以是类似的。例如，第二堆栈包括相互堆叠的第一材料层和第二材料层。可以理解，第二堆栈与第一堆栈也可以在结构、材料等方面有所不同。第二沟道孔对准第一沟道孔，以便后续一并填充存储器层和沟道层。
在图3D所示例的半导体结构的剖面图中，半导体结构300d的第一堆栈310上形成了第二堆栈320。第二堆栈320为第一材料层321和第二材料层322交替层叠的叠层。接着，可以在第二堆栈320中形成多个垂直于衬底表面的第二沟道孔323，第二沟道孔对准第一沟道孔313。
可使用一道光刻制程在核心区的第二堆栈形成第二沟道孔。例如，可使用一个光掩模对核心区进行曝光，配合相应的刻蚀，形成第二沟道孔。在此所使用的光掩模可以与形成第一沟道孔所使用的光掩模相同。
在步骤210中，一并去除第一沟道孔中的垫层和牺牲材料。
在此步骤中，可以通过同一去除步骤一并去除垫层和牺牲材料。举例来说，去除步骤可选用刻蚀，因此可通过同一刻蚀步骤来去除垫层和牺牲材料。在去除的过程中，垫层的去除速率高于牺牲材料的去除速率。这样，会持续在牺牲材料与沟道孔之间形成间隙，从而有利于牺牲材料的去除。
图4A、4B是本发明一实施例的去除垫层和牺牲层的示例性过程的剖面示意图。参考图4A和4B所示，当通过同一去除步骤一并去除垫层314和牺牲材料315时，由于垫层314的去除速率更快，因此在去除一部分垫层后，会在部分牺牲材料315与沟道孔内壁之间形成间隙S。这样在去除牺牲材料315时，将可从图4B中各个方向箭头处去除，尤其是从间隙S处向沟道孔中心去除牺牲材料315，从而去除得更衬底。极端情况下，如果垫层314很容易被去除(即去除速率显著高于牺牲材料)，则会在去除大部分垫层后，在大部分牺牲材料315与沟道孔内壁之间形成间隙，从而使牺牲材料315的去除更为顺利。
在一些实施例中，可使用强碱性溶液，例如四甲基氢氧化铵(TMAH)溶液来一并去除垫层314和牺牲材料315。
经过此步骤，得到图3D所示的半导体结构300d，其中沟道孔313重新被暴露。
然后可以可在每个第二沟道孔和第一沟道孔中形成垂直于衬底表面的沟道层。另外，还形成介于沟道层和将在其位置形成栅极的第一材料层之间的存储器层。可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，形成存储器层和沟道层。在一些实施例中，存储器层可包括阻挡层、电荷捕获层和隧穿层。在一些实施例中，存储器层可以不是设置在沟道孔内的介质层，而是设置在第一材料层中靠近沟道孔的横向沟槽内的浮栅结构。
另外，还可在第二沟道孔的顶部形成导电部。当三维存储器只有2个垂直堆叠的堆栈时，导电部将作为三维存储器顶部的漏极。当三维存储器只有3个以上垂直堆叠的堆栈时，导电部可作为第二堆栈与其上的另一堆栈间的导电媒介。
至此，三维存储器的沟道结构的工艺基本完成。在这些工艺完成后，再加上常规的工艺，即可得到三维存储器。
在此使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面的操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
图5是本发明另一实施例的形成三维存储器件的流程图。图6A-6E是本发明另一实施例的形成三维存储器件的方法的示例性过程示意图。下面参考图5-6F所示描述本实施例的形成三维存储器的方法。
在步骤502，提供半导体结构。
此半导体结构是将被用于后续制程以最终形成三维存储器件的至少一部分。半导体结构可包括阵列区，阵列区可包括核心区和字线连接区。从垂直方向看，核心区可具有具有衬底、位于衬底上的堆叠的第一堆栈、以及穿过第一堆栈的第一沟道孔。
在图6A所示例的半导体结构的剖面图中，半导体结构600a可包括衬底601和位于衬底601上的第一堆栈610。第一堆栈610可为第一材料层611和第二材料层612交替层叠的叠层。第一材料层611可为栅极层或伪栅极层。第二材料层612可为介质层。第一堆栈610上具有垂直贯穿的沟道孔613。
在本发明的实施例中，衬底601的材料例如是硅。第一材料层611和第二材料层612例如是氮化硅和氧化硅的组合。以氮化硅和氧化硅的组合为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底601上交替沉积氮化硅和氧化硅，形成第一堆栈610。
尽管在此描述了初始的半导体结构的示例性构成，但可以理解，一个或多个特征可以从这一半导体结构中被省略、替代或者增加到这一半导体结构中。例如，衬底中可根据需要形成各种阱区；沟道孔613的底部可具有外延结构613a。外延结构613a的材料例如是硅。此外，所举例的各层的材料仅仅是示例性的，例如衬底601还可以是其他含硅的衬底，例如SOI(绝缘体上硅)、SiGe、Si:C等。
在步骤504中，在第一沟道孔内形成垫层。
在此步骤中，在第一沟道孔内预先形成垫层，这一垫层可以将后续将在第一沟道孔内填充的牺牲材料与沟道孔的内壁隔开。形成垫层的方式可包括沉积。可以从已知的各种沉积工艺，例如LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD中选中合适的工艺。垫层可选取容易被去除而不残留的材料。
在图6B所示例的半导体结构的剖面图中，半导体结构600b的第一沟道孔613内形成了垫层614。垫层可以是光阻、氧化硅等。垫层614的厚度可以在1-70nm之间。
在步骤506中，在垫层内填充牺牲材料。
在此步骤中，可以在形成后的垫层内填充牺牲材料。这样，牺牲材料会被垫层包围。填充牺牲材料的方式可包括沉积。可以从已知的各种沉积工艺，例如LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD中选中合适的工艺。牺牲材料可以是各种方便后续去除的材料。牺牲材料与垫层的材料不同，从而可在不同的去除步骤中被去除。牺牲材料可以是实心的，也可以是中空的。
在图6C所示例的半导体结构的剖面图中，半导体结构300c的垫层614内填充了牺牲材料615。牺牲材料615可以是多晶硅、碳或光阻层，只要其材料与垫层614不同。
可以在理解，在步骤506之前可以对第一堆栈进行平坦化，以去除表面多余的垫层。
在步骤508中，在第一堆栈上形成第二堆栈，且形成垂直穿过第二堆栈的第二沟道孔。
在此步骤中，形成第二堆栈以便与第一堆栈组成堆叠层(stack)。第二堆栈的结构与第一堆栈的结构可以是类似的。例如，第二堆栈包括相互堆叠的第一材料层和第二材料层。可以理解，第二堆栈与第一堆栈也可以在结构、材料等方面有所不同。第二沟道孔对准第一沟道孔，以便后续一并填充存储器层和沟道层。
在图6D所示例的半导体结构的剖面图中，半导体结构600d的第一堆栈610上形成了第二堆栈620。第二堆栈620为第一材料层621和第二材料层622交替层叠的叠层。接着，可以在第二堆栈620中形成多个垂直于衬底表面的第二沟道孔323，第二沟道孔对准第一沟道孔613。
可使用一道光刻制程在核心区的第二堆栈形成第二沟道孔。例如，可使用一个光掩模对核心区进行曝光，配合相应的刻蚀，形成第二沟道孔。在此所使用的光掩模可以与形成第一沟道孔所使用的光掩模相同。
在步骤510中，去除第一沟道孔中的垫层；
在此步骤中，可以先通过第一去除步骤去除垫层，这样在去除垫层后会在牺牲材料与沟道孔之间形成间隙，从而有利于牺牲材料的去除。
在图6E所示例的半导体结构的剖面图中，半导体结构600e的垫层被去除，从而在牺牲材料615和第一沟道孔613内壁之间留下间隙S。
去除垫层的方法取决于垫层的材料，例如当垫层是光阻时，可使用加热方式去除。当垫层的材料是氧化硅时，刻蚀剂可以是氢氟酸。如图6D所示，可以事先在牺牲材料615顶部刻蚀出凹槽，露出垫层614，因而在此步骤中就可以继续刻蚀掉垫层614。
在步骤512中，去除第一沟道孔中的牺牲材料。
在此步骤中，通过第二去除步骤去除牺牲材料。第二去除步骤不同于前述的第一去除步骤。在此，由于牺牲材料与第一沟道孔之间的间隙，牺牲材料不易残留在第一沟道孔内，而能更衬底地被去除。
在图6F所示例的半导体结构的剖面图中，半导体结构600f中的牺牲材料已被去除，从而露出第一沟道孔613。
在一些实施例中，可使用强碱性溶液，例如四甲基氢氧化铵(TMAH)溶液去除牺牲材料315。
然后可以可在每个第二沟道孔和第一沟道孔中形成垂直于衬底表面的沟道层。另外，还形成介于沟道层和将在其位置形成栅极的第一材料层之间的存储器层。可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，形成存储器层和沟道层。在一些实施例中，存储器层可包括阻挡层、电荷捕获层和隧穿层。在一些实施例中，存储器层可以不是设置在沟道孔内的介质层，而是设置在第一材料层中靠近沟道孔的横向沟槽内的浮栅结构。
另外，还可在第二沟道孔的顶部形成导电部。当三维存储器只有2个垂直堆叠的堆栈时，导电部将作为三维存储器顶部的漏极。当三维存储器只有3个以上垂直堆叠的堆栈时，导电部可作为第二堆栈与其上的另一堆栈间的导电媒介。
至此，三维存储器的沟道结构的工艺基本完成。在这些工艺完成后，再加上常规的工艺，即可得到三维存储器。
在此使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面的操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
三维存储器件的其他细节，例如字线连接区、周边互连等，并非本发明的重点，在此不再展开描述。
在本发明的上下文中，三维存储器件可以是3D闪存，例如3D NAND闪存。
本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (9)

1.一种形成三维存储器的方法，包括以下步骤：
提供半导体结构，所述半导体结构具有衬底和位于所述衬底上的堆叠的第一堆栈，所述第一堆栈具有垂直贯穿的第一沟道孔；
在所述第一沟道孔内形成垫层；
在所述垫层内填充牺牲材料；
在所述第一堆栈上形成第二堆栈，且形成垂直穿过所述第二堆栈的第二沟道孔，所述第二沟道孔对准所述第一沟道孔；以及
去除所述第一沟道孔中的所述垫层和牺牲材料。
2.根据权利要求1所述的方法，其特征在于，去除所述第一沟道孔中的所述垫层和牺牲材料的步骤包括：通过同一去除步骤去除所述垫层和牺牲材料，其中所述垫层的去除速率高于所述牺牲材料的去除速率。
3.根据权利要求2所述的方法，其特征在于，所述去除步骤包括刻蚀。
4.根据权利要求1所述的方法，其特征在于，去除所述第一沟道孔中的所述垫层和牺牲材料的步骤包括：
通过第一去除步骤去除所述垫层，在所述牺牲材料和所述第一沟道孔之间形成空隙；以及
通过第二去除步骤去除所述牺牲材料，其中所述第一去除步骤和所述第二去除步骤不同。
5.根据权利要求4所述的方法，其特征在于，所述第一去除步骤包括加热或刻蚀，所述第二去除步骤包括刻蚀。
6.根据权利要求2或4所述的方法，其特征在于，所述垫层的材料包括纳米级氧化锌溶胶或者纳米级氧化镁溶胶。
7.根据权利要求4或5所述的方法，其特征在于，所述垫层的材料包括光阻。
8.如权利要求1-5任一项所述的方法，其特征在于，所述牺牲材料包括多晶硅。
9.根据权利要求3或5所述的方法，其特征在于，所述刻蚀的刻蚀剂包括强碱性溶液。
CN201811106063.XA 2018-09-21 2018-09-21 形成三维存储器的方法 Active CN109087916B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811106063.XA CN109087916B (zh) 2018-09-21 2018-09-21 形成三维存储器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811106063.XA CN109087916B (zh) 2018-09-21 2018-09-21 形成三维存储器的方法

Publications (2)

Publication Number Publication Date
CN109087916A true CN109087916A (zh) 2018-12-25
CN109087916B CN109087916B (zh) 2019-12-13

Family

ID=64842260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811106063.XA Active CN109087916B (zh) 2018-09-21 2018-09-21 形成三维存储器的方法

Country Status (1)

Country Link
CN (1) CN109087916B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817634A (zh) * 2019-01-31 2019-05-28 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN109817635A (zh) * 2019-02-14 2019-05-28 长江存储科技有限责任公司 3d nand存储器的形成方法
CN109817639A (zh) * 2019-01-17 2019-05-28 长江存储科技有限责任公司 一种三维存储器件的形成方法及三维存储器件
CN110137178A (zh) * 2019-04-19 2019-08-16 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111106116A (zh) * 2020-01-02 2020-05-05 长江存储科技有限责任公司 一种三维存储器的制备方法以及三维存储器
CN111180446A (zh) * 2020-01-03 2020-05-19 长江存储科技有限责任公司 三维存储器及其制备方法
CN111180455A (zh) * 2020-01-02 2020-05-19 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111341775A (zh) * 2020-03-28 2020-06-26 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
CN111785729A (zh) * 2020-06-11 2020-10-16 长江存储科技有限责任公司 一种三维存储器的制作方法
WO2021184148A1 (en) * 2020-03-16 2021-09-23 Yangtze Memory Technologies Co., Ltd. Memory device and method for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107810552A (zh) * 2015-08-25 2018-03-16 桑迪士克科技有限责任公司 使用含有牺牲填充材料的腔制造多级存储器堆叠体结构的方法
US9960181B1 (en) * 2017-04-17 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
CN108682674A (zh) * 2018-06-20 2018-10-19 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法
CN108831887A (zh) * 2018-06-20 2018-11-16 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107810552A (zh) * 2015-08-25 2018-03-16 桑迪士克科技有限责任公司 使用含有牺牲填充材料的腔制造多级存储器堆叠体结构的方法
US9960181B1 (en) * 2017-04-17 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
CN108682674A (zh) * 2018-06-20 2018-10-19 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法
CN108831887A (zh) * 2018-06-20 2018-11-16 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817639A (zh) * 2019-01-17 2019-05-28 长江存储科技有限责任公司 一种三维存储器件的形成方法及三维存储器件
CN109817634A (zh) * 2019-01-31 2019-05-28 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN112864167B (zh) * 2019-01-31 2023-05-12 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN112864167A (zh) * 2019-01-31 2021-05-28 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN109817635A (zh) * 2019-02-14 2019-05-28 长江存储科技有限责任公司 3d nand存储器的形成方法
CN109817635B (zh) * 2019-02-14 2021-04-13 长江存储科技有限责任公司 3d nand存储器的形成方法
CN110137178A (zh) * 2019-04-19 2019-08-16 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110137178B (zh) * 2019-04-19 2022-04-01 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111106116A (zh) * 2020-01-02 2020-05-05 长江存储科技有限责任公司 一种三维存储器的制备方法以及三维存储器
CN111180455A (zh) * 2020-01-02 2020-05-19 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111180455B (zh) * 2020-01-02 2022-11-29 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111106116B (zh) * 2020-01-02 2022-09-09 长江存储科技有限责任公司 一种三维存储器的制备方法以及三维存储器
CN111180446B (zh) * 2020-01-03 2021-09-28 长江存储科技有限责任公司 三维存储器及其制备方法
CN111180446A (zh) * 2020-01-03 2020-05-19 长江存储科技有限责任公司 三维存储器及其制备方法
WO2021184148A1 (en) * 2020-03-16 2021-09-23 Yangtze Memory Technologies Co., Ltd. Memory device and method for forming the same
CN111341775A (zh) * 2020-03-28 2020-06-26 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
CN111785729A (zh) * 2020-06-11 2020-10-16 长江存储科技有限责任公司 一种三维存储器的制作方法

Also Published As

Publication number Publication date
CN109087916B (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
CN109087916A (zh) 形成三维存储器的方法
CN110112134A (zh) 3d nand存储器及其形成方法
CN108565266A (zh) 形成三维存储器的方法以及三维存储器
JP7427685B2 (ja) スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
JP5670681B2 (ja) ３次元半導体メモリ装置及びその製造方法
CN109727995A (zh) 形成三维存储器的方法以及三维存储器
KR101907069B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN110176461A (zh) 3d nand存储器及其形成方法
CN110364536A (zh) 三维存储器的制造方法以及三维存储器
CN109524417A (zh) 3d nand存储器及其形成方法
CN108831887A (zh) 三维存储器的制备方法及半导体结构的制备方法
CN110140214A (zh) 用于形成三维存储器件的方法
JP7194813B2 (ja) 三次元メモリデバイス、三次元メモリデバイスを作製するための方法及びメモリセルストリング
CN108183106A (zh) 半导体器件及制造其的方法
CN108922891A (zh) 三维存储器及其制作方法
CN110211965A (zh) 3d nand存储器及其形成方法
KR102611810B1 (ko) 반도체 디바이스 제조의 방법들
CN109904165B (zh) 三维存储器的制造方法及三维存储器
US9064969B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
CN109887920A (zh) 三维存储器
CN108364954A (zh) 三维存储器件及在其沟道孔中形成外延结构的方法
CN110233152A (zh) 一种形成三维存储器的方法及三维存储器
CN109817636A (zh) 三维存储器的形成方法
CN108962912A (zh) 一种三维半导体存储器及其制备方法
CN109686738A (zh) 形成三维存储器的方法以及三维存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant