CN111785729A - 一种三维存储器的制作方法 - Google Patents

一种三维存储器的制作方法 Download PDF

Info

Publication number
CN111785729A
CN111785729A CN202010529351.7A CN202010529351A CN111785729A CN 111785729 A CN111785729 A CN 111785729A CN 202010529351 A CN202010529351 A CN 202010529351A CN 111785729 A CN111785729 A CN 111785729A
Authority
CN
China
Prior art keywords
substrate
channel hole
stack structure
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010529351.7A
Other languages
English (en)
Other versions
CN111785729B (zh
Inventor
艾义明
颜元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010529351.7A priority Critical patent/CN111785729B/zh
Publication of CN111785729A publication Critical patent/CN111785729A/zh
Application granted granted Critical
Publication of CN111785729B publication Critical patent/CN111785729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种三维存储器的制作方法,包括:在衬底上形成堆栈结构,堆栈结构包括在垂直于衬底的方向上多层交替层叠设置的栅极牺牲层和绝缘层;形成至少穿过堆栈结构的沟道孔,以露出部分衬底;将氢离子经由沟道孔注入到位于沟道孔下的衬底上表面,以去除衬底上表面的杂质元素污染;以及,形成位于沟道孔底部的外延层,从而,通过预先去除衬底上表面的杂质元素污染,能够避免衬底上表面的杂质元素污染对外延层生长品质的影响,进而提高三维存储器的良率及可靠性。

Description

一种三维存储器的制作方法
【技术领域】
本发明涉及存储器技术领域,具体涉及一种三维存储器的制作方法。
【背景技术】
随着技术的发展,半导体工业不断寻找新的生产方式,以使得存储器装置中的每一存储器裸片具有更多数量的存储器单元。其中,3D NAND(三维与非门)存储器由于其存储密度高、成本低等优点,已成为目前较为前沿、且极具发展潜力的三维存储器技术。
现有的3D NAND存储器包括衬底、设置于衬底上的叠层结构、由上至下穿过叠层结构直达衬底的沟道孔、以及设置于沟道孔底部的外延层。但是,在3D NAND存储器的制备工艺中,当通过刻蚀工艺形成沟道孔时,会导致杂质元素(比如,O、F、C、N等)对位于沟道孔下的硅衬底表面的污染,进而影响后续位于沟道孔底部的外延层的生长品质,不利于提高3DNAND存储器的良率和可靠性。
【发明内容】
本发明的目的在于提供一种三维存储器的制作方法,以避免位于沟道孔下的衬底上表面的杂质元素污染对外延层生长品质的影响,进而提高三维存储器的良率及可靠性。
为了解决上述问题,本发明提供了一种三维存储器的制作方法,该三维存储器的制作方法包括:在衬底上形成堆栈结构,堆栈结构包括在垂直于衬底的方向上多层交替层叠设置的栅极牺牲层和绝缘层;形成至少穿过堆栈结构的沟道孔,以露出部分衬底;将氢离子经由沟道孔注入到位于沟道孔下的衬底上表面,以去除衬底上表面的杂质元素污染;以及,形成位于沟道孔底部的外延层。
其中,氢离子的注入方向垂直于衬底。
其中,去除衬底上表面的杂质元素污染,具体包括:利用氢离子与衬底上表面的杂质元素之间的化学反应,生成对应的氢化物气体。
其中,在将氢离子经由沟道孔注入到位于沟道孔下的衬底上表面之前,还包括:将堆栈结构置于预设环境中,且预设环境的环境温度范围为50~300℃。
其中,在将氢离子经由沟道孔注入到位于沟道孔下的衬底上表面之前,还包括:利用第一清洗液对沟道孔内壁进行清洗。
其中,在去除衬底上表面的杂质元素污染之后,还包括:利用第二清洗液对沟道孔内壁、以及位于沟道孔下的衬底上表面进行清洗。
其中,形成至少穿过堆栈结构的沟道孔,以露出部分衬底,具体包括:利用刻蚀气体对堆栈结构进行刻蚀,得到沟道孔,沟道孔至少穿过堆栈结构,以露出部分衬底,杂质元素至少部分来源于刻蚀气体。
其中,形成至少穿过堆栈结构的沟道孔,以露出部分衬底,具体包括:形成沟道孔,沟道孔贯穿堆栈结构,并延伸至衬底内部,以在衬底上形成凹槽。
其中,在形成位于沟道孔底部的外延层之后,还包括:在沟道孔的侧壁上依次沉积作为存储功能层的第一氧化物层、氮化物层和第二氧化物层,以及作为沟道的半导体层。
其中,位于堆栈结构底部的栅极牺牲层为底部选择栅极牺牲层,外延层从衬底延伸至底部选择栅极牺牲层上表面的绝缘层的相应位置。
其中,三维存储器的制作方法还包括:形成由上至下贯穿堆栈结构的栅线狭缝;通过栅线缝隙将堆栈结构中的栅极牺牲层置换成栅极层。
本发明的有益效果是:区别于现有技术,本发明提供的三维存储器的制作方法,通过在衬底上形成堆栈结构,堆栈结构包括在垂直于衬底的方向上多层交替层叠设置的栅极牺牲层和绝缘层,并形成至少穿过堆栈结构的沟道孔,以露出部分衬底,然后将氢离子经由沟道孔注入到位于沟道孔下的衬底上表面,以去除衬底上表面的杂质元素污染,并形成位于沟道孔底部的外延层,从而,能够预先去除衬底上表面的杂质元素污染,以避免衬底上表面的杂质元素污染对外延层生长品质的影响,进而提高三维存储器的良率及可靠性。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的三维存储器的制作方法的流程示意图;
图2是本发明实施例提供的步骤S11完成后的结构示意图;
图3是本发明实施例提供的步骤S12完成后的结构示意图;
图4是本发明实施例提供的步骤S13完成后的结构示意图;
图5是本发明实施例提供的三维存储器的制作方法的另一流程示意图;
图6是本发明实施例提供的步骤S15完成后的结构示意图;
图7是本发明实施例提供的通过氢离子注入工艺去除衬底上表面的杂质元素污染的过程示意图;
图8本发明实施例提供的步骤S14完成后的结构示意图。
【具体实施方式】
下面结合附图和实施例,对本发明作进一步的详细描述。特别指出的是,以下实施例仅用于说明本发明,但不对本发明的范围进行限定。同样的,以下实施例仅为本发明的部分实施例而非全部实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
另外,本发明所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。在图中,结构相似的单元是用以相同标号表示。
请参阅图1,图1是本发明实施例提供的三维存储器的制作方法的流程示意图,该三维存储器的制作方法具体流程可以如下:
步骤S11:在衬底上形成堆栈结构,堆栈结构包括在垂直于衬底的方向上多层交替层叠设置的栅极牺牲层和绝缘层。
其中,步骤S11完成后的结构示意图如图2所示。
衬底21的材质可以为硅、锗或绝缘体上硅(Silicon-On-Insulator,SOI)等半导体材料。
在堆栈结构22中,栅极牺牲层221可以形成于相邻的绝缘层222之间,栅极牺牲层221的材质可以为氮化硅,绝缘层222的材质可以为氧化硅,从而形成氧化硅/氮化硅堆栈结构22,并且,在后续步骤中还会通过置换工艺换掉上述栅极牺牲层221并在相同位置填充导电材料(比如,钨),以形成栅极层。
在三维NAND存储器中,堆栈结构22的层数决定了垂直方向(垂直于衬底21的方向)上存储单元的个数,例如,堆栈结构22的层数可以为32层、64层、96层、128层等,且堆栈结构22的层数越多,对应该三维NAND存储器的集成度越高。
步骤S12:形成至少穿过堆栈结构的沟道孔,以露出部分衬底。
其中,步骤S12完成后的结构示意图如图3所示。
具体地,上述步骤S12可以具体包括:
步骤S121:利用刻蚀气体对堆栈结构22进行刻蚀,得到沟道孔23,沟道孔23至少穿过堆栈结构22,以露出部分衬底21。
在本实施例中,可以采用各向异性刻蚀,例如采用干法刻蚀,如,等离子刻蚀、反应离子刻蚀等,由上至下刻蚀上述堆栈结构22,形成穿过堆栈结构22直达衬底21的沟道孔23,以露出部分衬底21。在一个具体实施例中,请继续参阅图3,上述沟道孔23还可以贯穿堆栈结构22,并延伸至衬底21内部,以在衬底21上形成凹槽231,从而实现充分刻蚀,以确保衬底21能够经由沟道孔23露出,且还有利于增加后续工艺中在该沟道孔23内形成的沟道结构对堆栈结构22的支撑效果。
其中,刻蚀气体可以指的是通过干法刻蚀工艺形成沟道孔23时所采用的气体,比如四氟化碳、八氟丙烷、三氟甲烷、六氟化硫、氧气、氯气、氨基气体等。并且,具体实施时,可以根据堆栈结构22中膜层的材质、衬底21的材质、以及待形成的沟道孔23的深度和宽度,选择使用合适的刻蚀气体对堆栈结构22和/或衬底21进行干法刻蚀。
进一步地,本发明的发明人在长期研发中发现,当通过干法刻蚀工艺形成上述沟道孔23时,刻蚀产生的残留物会对沟道孔23内侧壁处的堆栈结构22、以及经由该沟道孔23暴露的衬底21上表面造成杂质元素污染,从而刻蚀结束后会在对应位置形成杂质元素污染膜层24,其中,杂质元素污染膜层24中的杂质元素至少部分来自于刻蚀过程中所采用的刻蚀气体,比如,杂质元素可以包括氧、氟或碳等。另外,由于刻蚀方向是由上至下的,故上述杂质元素污染膜层24在与堆栈结构22交接处的杂质元素组成和该杂质元素污染膜层24在与衬底21交接处的杂质元素组成可以不同。
具体地,当刻蚀过程中刻蚀气体与上述堆栈结构22反应生成的反应物沉积在衬底21上表面时,会导致堆栈结构22中膜层材料的化学元素对衬底21上表面的污染,也即,位于衬底21上表面的杂质元素污染区24中的杂质元素还可以部分来自于堆栈结构22中膜层材料的化学元素,接上一例子,杂质元素还可以包括氮,其中,氮可以来自于堆栈结构22的刻蚀残留物。
具体举例,上述堆栈结构22中栅极牺牲层221的材质为氮化硅,绝缘层222的材质为氧化硅,衬底21的材质为硅,也即形成沟道孔所需要刻蚀的膜层材料有氮化硅、氧化硅和硅,且当采用反应离子刻蚀工艺形成沟道孔23时,可以选择四氟化碳、三氟甲烷、六氟化硫、氩气和氧气作为刻蚀气体,对应上述杂质元素污染区24中的杂质元素可以包括氧、氟、碳和氮中的至少一种。
步骤S13:将氢离子经由沟道孔注入到位于沟道孔下的衬底上表面,以去除衬底上表面的杂质元素污染。
其中,步骤S13完成后的结构示意图如图4所示。
在本实施例中,为了确保后续位于沟道孔23底部的外延层的生长品质,减少外延缺陷,会对前序步骤中形成的位于沟道孔23内的杂质元素污染膜层24进行去除处理,以提供清洁无污染的外延生长环境。
在一个实施例中,鉴于上述杂质元素污染区24中的杂质元素与堆栈结构22中膜层材料的化学元素之间形成的化学键键能较小,可通过湿法清洗去掉位于沟道孔23与堆栈结构22交接处的杂质元素污染区24。具体地,在上述步骤S13之前,如图5所示,还可以包括:
步骤S15:利用第一清洗液对沟道孔内壁进行清洗。
其中,第一清洗液可以为磷酸溶液、冰乙酸溶液、稀氢氟酸溶液和稀硝酸溶液中的一种,或多种按一定比例混合得到的混合液体。并且,在利用第一清洗液对位于沟道孔23内的杂质元素污染区24进行湿法清洗之后,如图6所示,在沟道孔23与堆栈结构22交接处的杂质元素污染区24将会被清洗去掉,而在沟道孔23与衬底21交接处的杂质元素污染区24由于杂质元素与衬底21上表面中的化学元素(比如,硅)形成了化学性质非常稳定的聚合物,故无法通过湿法清洗去除。
进一步地,为了去除衬底21上表面的杂质元素污染,也即去除位于沟道孔23与衬底21交接处的杂质元素污染区24,如图7所示,上述步骤S13可以具体包括:将氢气(H2)在真空高压环境下解离成氢离子(H+),然后通过电场赋予H+动能,并通过磁场指定H+的注入方向(比如,垂直于衬底21的方向Z),得到具有一定运动速度和运行方向的氢离子束(H+Beam),以从而能够在较低温度(比如,常温25℃)环境下将H+经由沟道孔23注入到位于沟道孔23下的衬底21上表面,以去除衬底21上表面的杂质元素污染24。
具体地,去除衬底21上表面的杂质元素污染24,请继续参阅图7,可以包括:利用氢离子H+与衬底21上表面的杂质元素(比如,氧O、碳C、氮N和硅Si等)之间的化学反应,生成对应的氢化物气体(比如,水H2O、甲烷CH4、氨气NH3和硅甲烷SiH4等)。并且,为了确保生成的氢化物气体能够及时排出至沟道孔23之外,以避免氢化物气体对衬底21上表面造成二次污染,可以在不影响存储器晶圆弯曲度(Wafer Bow)的前提下,将上述步骤S13中的堆栈结构22置于具有较高环境温度(比如,50~300℃)的预设环境中,以避免氢离子注入过程中生成的氢化物气体在沟道孔23中发生液化而附着于沟道孔23内壁上。
更进一步地,在上述步骤S13之后,如图5所示,还可以包括:
步骤S16:利用第二清洗液对沟道孔内壁、以及位于沟道孔下的衬底上表面进行清洗。
其中,第二清洗液可以为磷酸溶液、冰乙酸溶液、稀氢氟酸溶液和稀硝酸溶液中的一种,或多种按一定比例混合得到的混合液体。并且,第二清洗液与第一清洗液可以相同,也可以不同。如此,在通过氢离子注入工艺去除衬底21上表面的杂质元素污染24之后,接着对沟道孔23内壁和位于沟道孔23下的衬底21上表面进行清洗,能够去除氢离子注入工序中所产生的污染残留。
步骤S14:形成位于沟道孔底部的外延层。
其中,步骤S14完成后的结构示意图如图8所示。
其中,外延层25和衬底21的材质可以相同,例如,衬底21的材质为单晶硅,则外延层25的材质也可以为单晶硅。在另一些实施例中,外延层25和衬底21的材质也可以不同,本发明实施例对此不做具体限定。具体实施时,可以利用硅的气态化合物,经过化学反应在硅衬底21的表面生长一层单晶硅外延层25。
在一些具体实施例中,还可以将位于堆栈结构22底部的栅极牺牲层221作为底部选择栅极牺牲层,并控制形成于沟道孔23底部的外延层25能够从衬底21延伸至底部选择栅极牺牲层上表面的绝缘层222的相应位置,以确保后续形成的底部选择晶体管的良率及稳定性。
在一个实施例中,在上述步骤S14之后,如图5所示,还可以包括:
步骤S17:在沟道孔的侧壁上依次沉积作为存储功能层的第一氧化物层、氮化物层和第二氧化物层,以及作为沟道的半导体层。
其中,步骤S17完成后的结构示意图如图8所示。
具体地,上述步骤S17可以具体包括:
步骤S171:在沟道孔23的侧壁以及外延层25的表面上依次沉积作为存储功能层26的第一氧化物层、氮化物层和第二氧化物层。
其中,第一氧化物层和第二氧化物层的材质可以均为氧化硅,氮化物层的材质可以为氮化硅。
步骤S172:去除外延层25表面上的部分存储功能层26,露出外延层25。
其中,上述步骤S172可以具体包括:在沟道孔23底部,去除外延层25表面上的部分第一氧化物层、去除第一氧化物层表面上的部分氮化物层、以及去除氮化物层表面上的部分第二氧化物层,露出外延层25。
步骤S173:在存储功能层26表面至沟道孔23底部形成作为沟道27的半导体层。
具体地,可以在第二氧化物层的表面至外延层25表面形成作为沟道27的半导体层,其中,半导体层27的材质可以为多晶硅。
接着,在上述步骤S173之后,还可以包括:
步骤S174:在半导体层27内侧沉积一层氧化物层28,以填充沟道孔23中的剩余空间,进而得到沟道结构。
可以理解的是,在此所例举的存储功能层26虽以第一氧化物层、氮化物层和第二氧化物层所组成的ONO为示例结构,但也可以是其他可能的结构,例如NONO、SONO等。
在一些具体实施例中,在上述步骤S17之后,如图5所示,还可以包括:
步骤S18:形成由上至下贯穿堆栈结构的栅线狭缝。
具体地,如图8所示,可以通过由上至下刻蚀上述堆栈结构22,以形成贯穿该堆栈结构22的栅线缝隙29。
步骤S19:通过栅线缝隙将堆栈结构的栅极牺牲层置换成栅极层。
具体地,可以通过置换工艺换掉上述栅极牺牲层221并在相同位置填充导电材料(比如,钨),以形成栅极层。
在一些实施例中,在上述S19之后,还可以通过上述栅线缝隙29对置换得到的栅极层221进行刻蚀,以在栅极层221和栅线缝隙29之间形成空隙,并且在后续工艺中,当在栅线缝隙29中填充半导体材料和/或金属材料时,上述位于栅极层221和栅线缝隙29之间的空隙也会被绝缘层以及半导体材料和/或金属材料所填充。
更进一步地,在上述步骤S19之后,还可以包括:
步骤S20:在栅线缝隙中填充半导体材料和/或金属材料。
其中,步骤S20完成后的结构示意图如图8所示。
具体地,可以在上述栅线缝隙29内填充间隔层291,所述间隔层291为绝缘层,例如氧化物层,与作为共源极292的导电材料(比如,钛或氮化钛、多晶硅及/或金属钨),以得到共源极结构。间隔层291在本技术方案中仅为示例性给出,在实际应用中,间隔层291可以为多层绝缘层,其结构也可以部分延伸进入栅极层221,以填充栅极层221和栅线缝隙29之间形成的空隙。
区别于现有技术,本实施例中的三维存储器的制作方法,通过在衬底上形成堆栈结构,堆栈结构包括在垂直于衬底的方向上多层交替层叠设置的栅极牺牲层和绝缘层,并形成至少穿过堆栈结构的沟道孔,以露出部分衬底,然后将氢离子经由沟道孔注入到位于沟道孔下的衬底上表面,以去除衬底上表面的杂质元素污染,并形成位于沟道孔底部的外延层,从而,能够预先去除衬底上表面的杂质元素污染,以避免衬底上表面的杂质元素污染对外延层生长品质的影响,进而提高三维存储器的良率及可靠性。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (11)

1.一种三维存储器的制作方法,其特征在于,包括:
在衬底上形成堆栈结构,所述堆栈结构包括在垂直于所述衬底的方向上多层交替层叠设置的栅极牺牲层和绝缘层;
形成至少穿过所述堆栈结构的沟道孔,以露出部分所述衬底;
将氢离子经由所述沟道孔注入到位于所述沟道孔下的所述衬底上表面,以去除所述衬底上表面的杂质元素污染;以及,
形成位于所述沟道孔底部的外延层。
2.根据权利要求1所述的制作方法,其特征在于,所述氢离子的注入方向垂直于所述衬底。
3.根据权利要求1所述的制作方法,其特征在于,所述去除所述衬底上表面的杂质元素污染,具体包括:
利用所述氢离子与所述衬底上表面的所述杂质元素之间的化学反应,生成对应的氢化物气体。
4.根据权利要求1所述的制作方法,其特征在于,在所述将氢离子经由所述沟道孔注入到位于所述沟道孔下的所述衬底上表面之前,还包括:
将所述堆栈结构置于预设环境中,且所述预设环境的环境温度范围为50~300℃。
5.根据权利要求1所述的制作方法,其特征在于,在所述将氢离子经由所述沟道孔注入到位于所述沟道孔下的所述衬底上表面之前,还包括:
利用第一清洗液对所述沟道孔内壁进行清洗。
6.根据权利要求1所述的制作方法,其特征在于,在所述去除所述衬底上表面的杂质元素污染之后,还包括:
利用第二清洗液对所述沟道孔内壁、以及位于所述沟道孔下的所述衬底上表面进行清洗。
7.根据权利要求1所述的制作方法,其特征在于,所述形成至少穿过所述堆栈结构的沟道孔,以露出部分所述衬底,具体包括:
利用刻蚀气体对所述堆栈结构进行刻蚀,得到沟道孔,所述沟道孔至少穿过所述堆栈结构,以露出部分所述衬底,所述杂质元素至少部分来源于所述刻蚀气体。
8.根据权利要求1所述的制作方法,其特征在于,所述形成至少穿过所述堆栈结构的沟道孔,以露出部分所述衬底,具体包括:
形成沟道孔,所述沟道孔贯穿所述堆栈结构,并延伸至所述衬底内部,以在所述衬底上形成凹槽。
9.根据权利要求1所述的制作方法,其特征在于,在所述形成位于所述沟道孔底部的外延层之后,还包括:
在所述沟道孔的侧壁上依次沉积作为存储功能层的第一氧化物层、氮化物层和第二氧化物层,以及作为沟道的半导体层。
10.根据权利要求1所述的制作方法,其特征在于,位于所述堆栈结构底部的所述栅极牺牲层为底部选择栅极牺牲层,所述外延层从所述衬底延伸至所述底部选择栅极牺牲层上表面的所述绝缘层的相应位置。
11.根据权利要求1所述的制作方法,其特征在于,还包括:
形成由上至下贯穿所述堆栈结构的栅线狭缝;
通过所述栅线缝隙将所述堆栈结构中的所述栅极牺牲层置换成栅极层。
CN202010529351.7A 2020-06-11 2020-06-11 一种三维存储器的制作方法 Active CN111785729B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010529351.7A CN111785729B (zh) 2020-06-11 2020-06-11 一种三维存储器的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010529351.7A CN111785729B (zh) 2020-06-11 2020-06-11 一种三维存储器的制作方法

Publications (2)

Publication Number Publication Date
CN111785729A true CN111785729A (zh) 2020-10-16
CN111785729B CN111785729B (zh) 2021-10-26

Family

ID=72756030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010529351.7A Active CN111785729B (zh) 2020-06-11 2020-06-11 一种三维存储器的制作方法

Country Status (1)

Country Link
CN (1) CN111785729B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013172A (zh) * 2021-03-05 2021-06-22 长江存储科技有限责任公司 一种三维存储器及其制作方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030073314A1 (en) * 2001-10-11 2003-04-17 Epion Corporation GCIB processing to improve interconnection vias and improved interconnection via
US20090260112A1 (en) * 2008-04-15 2009-10-15 Dieter Winkler Stable Emission Gas Ion Source and Method for Operation Thereof
US20130237025A1 (en) * 2012-03-08 2013-09-12 Ki-Hong Yang Method for fabricating non-volatile memory device
US20150099338A1 (en) * 2011-07-06 2015-04-09 SK Hynix Inc. Non-volatile memory device and method of manufacturing the same
CN105659367A (zh) * 2013-09-04 2016-06-08 胜高股份有限公司 硅晶片及其制造方法
CN106653676A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(北京)有限公司 衬底结构、半导体器件以及制造方法
CN106929814A (zh) * 2017-02-24 2017-07-07 信利(惠州)智能显示有限公司 一种离子注入设备的清洗方法
CN107611130A (zh) * 2017-08-23 2018-01-19 长江存储科技有限责任公司 一种3d nand闪存结构中硅外延生长的工艺
CN107611010A (zh) * 2017-08-31 2018-01-19 长江存储科技有限责任公司 一种晶圆清洗方法
CN107665807A (zh) * 2016-07-28 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN109087916A (zh) * 2018-09-21 2018-12-25 长江存储科技有限责任公司 形成三维存储器的方法
CN109712977A (zh) * 2019-01-15 2019-05-03 长江存储科技有限责任公司 三维存储器件及其制备方法
US20190326112A1 (en) * 2018-04-19 2019-10-24 Globalfoundries Inc. DEFECT FREE SILICON GERMANIUM (SiGe) EPITAXY GROWTH IN A LOW-K SPACER CAVITY AND METHOD FOR PRODUCING THE SAME
CN111005067A (zh) * 2019-12-25 2020-04-14 韩山师范学院 一种外延生长低位错密度的硅基锗的方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030073314A1 (en) * 2001-10-11 2003-04-17 Epion Corporation GCIB processing to improve interconnection vias and improved interconnection via
US20090260112A1 (en) * 2008-04-15 2009-10-15 Dieter Winkler Stable Emission Gas Ion Source and Method for Operation Thereof
US20150099338A1 (en) * 2011-07-06 2015-04-09 SK Hynix Inc. Non-volatile memory device and method of manufacturing the same
US20130237025A1 (en) * 2012-03-08 2013-09-12 Ki-Hong Yang Method for fabricating non-volatile memory device
CN105659367A (zh) * 2013-09-04 2016-06-08 胜高股份有限公司 硅晶片及其制造方法
CN106653676A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(北京)有限公司 衬底结构、半导体器件以及制造方法
CN107665807A (zh) * 2016-07-28 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN106929814A (zh) * 2017-02-24 2017-07-07 信利(惠州)智能显示有限公司 一种离子注入设备的清洗方法
CN107611130A (zh) * 2017-08-23 2018-01-19 长江存储科技有限责任公司 一种3d nand闪存结构中硅外延生长的工艺
CN107611010A (zh) * 2017-08-31 2018-01-19 长江存储科技有限责任公司 一种晶圆清洗方法
US20190326112A1 (en) * 2018-04-19 2019-10-24 Globalfoundries Inc. DEFECT FREE SILICON GERMANIUM (SiGe) EPITAXY GROWTH IN A LOW-K SPACER CAVITY AND METHOD FOR PRODUCING THE SAME
CN109087916A (zh) * 2018-09-21 2018-12-25 长江存储科技有限责任公司 形成三维存储器的方法
CN109712977A (zh) * 2019-01-15 2019-05-03 长江存储科技有限责任公司 三维存储器件及其制备方法
CN111005067A (zh) * 2019-12-25 2020-04-14 韩山师范学院 一种外延生长低位错密度的硅基锗的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013172A (zh) * 2021-03-05 2021-06-22 长江存储科技有限责任公司 一种三维存储器及其制作方法

Also Published As

Publication number Publication date
CN111785729B (zh) 2021-10-26

Similar Documents

Publication Publication Date Title
TWI653746B (zh) 三維記憶體元件的複合基底
US9876019B1 (en) Integrated circuits with programmable memory and methods for producing the same
TWI255012B (en) Method of manufacturing a flash memory cell
CN109411475B (zh) 存储器及其形成方法
KR910007017B1 (ko) 반도체장치의 제조방법
CN105336622B (zh) 半浮栅器件及其形成方法
CN107591409A (zh) 一种3d nand闪存中沟道结构的制作方法
CN111785729B (zh) 一种三维存储器的制作方法
US8643123B2 (en) Method of making a semiconductor structure useful in making a split gate non-volatile memory cell
CN111048517A (zh) 一种nand存储器及其制作方法
CN103137449B (zh) 栅极的制作方法、晶体管的制作方法
CN103855098A (zh) 闪存的存储单元的形成方法
CN117596885A (zh) 两步l形选择性外延生长
US11205697B2 (en) Shallow trench isolating structure and semiconductor device
US11557606B2 (en) Epitaxial monocrystalline channel for storage transistors in 3-dimensional memory structures and methods for formation thereof
CN111627810B (zh) 一种半导体结构及其制造方法
CN102110658B (zh) 双位快闪存储器的制作方法
CN112466890B (zh) 一种3d nand存储器件及其制造方法
CN111613584A (zh) 一种半导体器件及其制造方法
JP2013105812A (ja) シリコン膜の形成方法及び半導体装置の製造方法
WO2022001029A1 (zh) 电容压力传感器及其制造方法
WO2024146046A1 (zh) 半导体结构制备方法、半导体结构及存储器
CN103545192B (zh) 制造非挥发半导体结构的方法及半导体结构
KR100466188B1 (ko) 플래시 메모리 셀의 플로팅 게이트 제조방법
US11088147B2 (en) Apparatus with doped surfaces, and related methods with in situ doping

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant