KR20160143261A - 비휘발성 메모리 소자 및 그의 제조 방법 - Google Patents

비휘발성 메모리 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20160143261A
KR20160143261A KR1020150079727A KR20150079727A KR20160143261A KR 20160143261 A KR20160143261 A KR 20160143261A KR 1020150079727 A KR1020150079727 A KR 1020150079727A KR 20150079727 A KR20150079727 A KR 20150079727A KR 20160143261 A KR20160143261 A KR 20160143261A
Authority
KR
South Korea
Prior art keywords
layer
interlayer insulating
etch stop
memory cell
stop layer
Prior art date
Application number
KR1020150079727A
Other languages
English (en)
Inventor
오광석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150079727A priority Critical patent/KR20160143261A/ko
Priority to US14/989,144 priority patent/US9570393B2/en
Publication of KR20160143261A publication Critical patent/KR20160143261A/ko
Priority to US15/391,489 priority patent/US9698049B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H01L27/11556—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H01L27/11521—
    • H01L27/11551—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 실시예들이 해결하려는 과제는, 계단형 단차를 갖는 메모리 셀에 콘택 형성시 하부 메모리 셀과의 단락을 방지할 수 있는 비휘발성 메모리 소자 및제조 방법을 제공한다. 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 소자는 제1층간절연층과 메모리 셀이 반복 적층된 계단구조의 박막구조체; 상기 박막구조체 상에 형성된 식각정지층 및 제2층간절연층; 상기 박막구조체, 식각정지층 및 제2층간절연층을 관통하는 분리층; 상기 분리층과 식각정지층 및 제2층간절연층 사이에 개재된 보호층; 및 상기 제2층간절연층 및 식각정지층을 관통하여 계단구조의 상기 각 메모리 셀에 연결된 콘택플러그를 포함할 수 있다. 상술한 실시예들에 의한 비휘발성 메모리 소자 및 제조 방법에 의하면, 계단형 메모리 셀 상부에 식각정지층을 적용하여 메모리 셀의 과도식각을 방지함으로써 하부 메모리 셀과의 단락을 방지할 수 있는 효과가 있다.

Description

비휘발성 메모리 소자 및 그의 제조 방법{NONVOLATILE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 실시예는 반도체 제조 기술에 관한 것으로, 보다 구체적으로는 수직채널형 비휘발성 메모리 소자 및 그의 제조 방법에 관한 것이다.
메모리 소자는 전원공급 차단시 데이터의 유지 여부에 따라 휘발성 메모리 소자와 비휘발성 메모리 소자로 나누어진다. 휘발성 메모리 소자는 전원공급 차단시 데이터가 소멸되는 메모리 소자로서, 디램 및 에스램 등이 이에 속한다. 비휘발성 메모리 소자는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 소자로서, 플래시 메모리 소자 등이 이에 속한다.
최근, 평판형 비휘발성 메모리 소자의 집적도 부족 문제를 개선하기 위해 기판으로부터 수직으로 스트링을 배열하는 수직채널형 비휘발성 메모리 소자가 제안되고 있다. 여기서, 수직채널형 비휘발성 메모리 소자는 기판 상에 하부 선택 트랜지스터, 복수의 도전막 및 상부 선택트랜지스터 등이 차례로 적층된 구조로, 기판으로부터 수직으로 배열되는 스트링을 통해 메모리 소자의 집적도를 향상시킬 수 있다.
본 발명의 실시예들이 해결하려는 과제는, 계단형 단차를 갖는 메모리 셀에 콘택 형성시 하부 메모리 셀과의 단락을 방지할 수 있는 비휘발성 메모리 소자 및제조 방법을 제공한다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 소자는 제1층간절연층과 메모리 셀이 반복 적층된 계단구조의 박막구조체; 상기 박막구조체 상에 형성된 식각정지층 및 제2층간절연층; 상기 박막구조체, 식각정지층 및 제2층간절연층을 관통하는 분리층; 상기 분리층과 식각정지층 및 제2층간절연층 사이에 개재된 보호층; 및 상기 제2층간절연층 및 식각정지층을 관통하여 계단구조의 상기 각 메모리 셀에 연결된 콘택플러그를 포함할 수 있다.
특히, 상기 보호층은 상기 식각정지층에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 또한, 상기 식각정지층은 상기 제1 및 제2층간절연층에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 또한, 상기 제2층간절연층 상에 형성되고 상기 콘택플러그에 접하는 금속배선을 더 포함할 수 있다. 또한, 상기 메모리 셀은 금속물질을 포함할 수 있다. 또한, 상기 메모리 셀은 텅스텐층을 포함할 수 있다. 또한, 상기 제1 및 제2층간절연층은 산화물질을 포함할 수 있다. 또한, 상기 제1 및 제2층간절연층은 식각선택비를 갖는 물질을 포함할 수 있다. 또한, 상기 식각정지층은 질화물질을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 소자 제조 방법은 기판 상에 제1층간절연층 및 희생층이 반복 적층된 계단구조의 박막 구조체를 형성하는 단계; 상기 박막 구조체 상에 식각정지층 및 제2층간절연층을 형성하는 단계; 상기 제2층간절연층 및 식각정지층을 식각하여 홈을 형성하는 단계; 상기 홈의 측벽에 보호층을 형성하는 단계; 상기 홈 바닥부의 상기 박막 구조체를 식각하여 상기 기판을 노출시키는 제1콘택홀을 형성하는 단계; 상기 박막 구조체의 각 희생층을 메모리 셀로 대체하는 단계; 상기 제1콘택홀을 매립하는 분리층을 형성하는 단계; 상기 제2층간절연층을 식각하여 상기 복수의 각 메모리 셀에 연결하기 위한 제2콘택홀을 형성하는 단계; 상기 제2콘택홀 하부의 식각정지층을 식각하여 상기 복수의 메모리 셀을 오픈시키는 단계; 및 상기 제2콘택홀에 도전물질을 매립하여 콘택플러그를 형성하는 단계를 포함할 수 있다.
특히, 상기 희생층을 메모리 셀로 대체하는 단계는, 상기 희생층을 제거하는 단계; 및 상기 희생층이 제거된 영역에 도전물질을 매립하는 단계를 포함할 수 있다. 또한, 상기 희생층을 제거하는 단계는, 습식공정으로 진행할 수 있다. 또한, 상기 희생층을 제거하는 단계는, 상기 제1층간절연층 및 보호층에 대해 식각선택비를 갖는 조건으로 진행할 수 있다. 또한, 상기 보호층을 형성하는 단계는, 상기 홈을 포함하는 전체구조를 따라 절연물질을 형성하는 단계; 및 상기 절연물질을 식각하여 상기 홈의 측벽에 잔류시키는 단계를 포함할 수 있다. 또한, 상기 보호층은 상기 식각정지층 및 희생층에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 또한, 상기 식각정지층은 상기 제2층간절연층 및 메모리 셀에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 또한, 상기 콘택 플러그를 형성하는 단계 후, 상기 제2층간절연층 상에 상기 콘택 플러그에 접하는 금속 배선을 형성하는 단계를 더 포함할 수 있다.
상술한 실시예들에 의한 비휘발성 메모리 소자 및 제조 방법에 의하면, 계단형 메모리 셀 상부에 식각정지층을 적용하여 메모리 셀의 과도식각을 방지함으로써 하부 메모리 셀과의 단락을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 소자를 설명하기 위한 단면도이다.
도 2a 내지 도 2k는 본 발명의 실시예에 따른 비휘발성 메모리 소자 제조 방법을 설명하기 위한 단면도이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다..
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1층이 제2층 상에 있거나 또는 기판 상에 있는 경우, 제1층이 제2층 상에 직접 형성되거나 또는 기판 상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1층과 제2층 사이 또는 제1층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 소자를 설명하기 위한 단면도이다.
도 1에 도시된 바와 같이, 비휘발성 메모리 소자는 기판(11) 상에 계단형 구조를 갖고, 제1층간절연층(12)과 메모리 셀(20)이 반복 적층된 계단형 구조의 박막 구조체가 형성될 수 있다. 그리고, 박막 구조체 상에는 단차를 따라 형성된 캡핑막(14) 및 식각정지층(15)이 형성될 수 있다. 식각정지층(15)은 콘택 플러그(23) 형성시 상부 메모리 셀(20)의 과도식각을 방지하여 하부 메모리 셀과의 단락을 방지하는 역할을 할 수 있다.
그리고, 식각정지층(15) 상에 박막 구조체를 모두 매립하는 제2층간절연층(16)이 형성될 수 있다. 그리고, 제2층간절연층(16) 및 식각정지층(15)을 관통하여 각 메모리 셀(20)에 연결되는 콘택 플러그(23) 및 콘택 플러그(23)에 접하는 금속배선(24)이 형성될 수 있다.
또한, 박막 구조체를 관통하여 기판(11)에 연결되는 활성패턴(미도시)과 수평방향으로 이웃하는 메모리 셀(20)들을 분리하기 위한 분리층(21)이 형성될 수 있다. 특히, 분리층(21) 상부에서 제1층간절연층(16) 및 식각정지층(15)의 측벽에 보호층(19A)이 형성될 수 있다. 보호층(19A)은 메모리 셀(20) 형성을 위한 희생층 제거 공정에서 식각정지층(15)의 손상을 방지하기 위한 역할을 할 수 있다.
도 2a 내지 도 2k는 본 발명의 실시예에 따른 비휘발성 메모리 소자 제조 방법을 설명하기 위한 단면도이다.
도 2a에 도시된 바와 같이, 기판(11) 상에 제1층간절연층(12) 및 희생층(13)이 계단형 구조를 갖고 반복 적층된 박막 구조체를 형성할 수 있다.
기판(11)은 소스라인, 하부 선택트랜지스터 등 요구되는 하부 구조물이 형성된 반도체 기판을 포함할 수 있다.
제1층간절연층(12)은 후속 공정을 통해 형성되는 메모리 셀들 간의 절연 역할을 할 수 있다. 제1층간절연층(12)은 예컨대, 산화물질을 포함할 수 있다.
희생층(13)은 제1층간절연층(12)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 더욱 자세히는, 제1층간절연층(12)에 대해 습식식각선택비를 갖는 물질을 포함할 수 있다. 희생층(13)은 습식 식각으로 용이하게 제거가 가능한 물질을 포함할 수 있다. 희생층(13)은 예컨대, 질화물질을 포함할 수 있다.
도 2b에 도시된 바와 같이, 박막 구조체의 단차를 따라 캡핑층(14) 및 식각정지층(15)을 형성할 수 있다. 캡핑층(14)은 후속 메모리 셀이 형성될 영역을 정의하기 위한 것으로, 희생층(13)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 캡핑층(14)은 예컨대, 산화물질을 포함할 수 있다.
식각정지층(15)은 후속 공정을 통해 형성될 제2층간절연층 및 메모리 셀에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 식각정지층(15)은 후속 콘택홀 형성시 단차에 의해 상부 메모리 셀이 과도 식각되는 것을 방지하기 위한 역할을 할 수 있다. 식각정지층(15)은 절연물질을 포함할 수 있다. 예컨대, 식각정지층(15)은 질화물질을 포함할 수 있다. 식각정지층(15)은 계단형의 단차를 따라 균일한 두께로 형성하기 위해 단차 피복성이 우수한 증착 방법을 통해 형성될 수 있다. 식각정지층(15)은 예컨대 원자층증착법(Atomic Layer Deposition, ALD) 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
이어서, 도시되지 않았으나 박막 구조체 사이를 관통하여 기판에 연결되는 활성패턴(미도시)을 형성하는 공정을 진행할 수 있다.
도 2c에 도시된 바와 같이, 박막 구조체의 최상층까지 모두 매립되는 두께로 제2층간절연층(16)을 형성할 수 있다. 제2층간절연층(16)은 후속 공정을 통해 형성될 메모리 셀 및 상부 금속배선 간의 층간절연 역할을 할 수 있다. 제2층간절연층(16)은 식각정지층(15) 및 제1층간절연층(12)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 특히, 제2층간절연층(16)은 제1층간절연층(12)에 대해 건식식각선택비를 갖는 물질을 포함할 수 있다. 제2층간절연층(16)은 예컨대, 산화물질을 포함할 수 있다.
도 2d에 도시된 바와 같이, 제2층간절연층(16) 상에 마스크 패턴(17)을 형성할 수 있다. 마스크 패턴(17)은 제2층간절연층(16) 상에 감광막을 코팅하고, 노광 및 현상을 통해 콘택홀 예정영역이 오픈되도록 패터닝할 수 있다.
도 2e에 도시된 바와 같이, 마스크 패턴(17)을 식각배리어로 제2층간절연층(16) 및 식각정지층(15)을 식각하여 홈(18A)을 형성할 수 있다. 홈(18A)을 형성하기 위한 식각공정은 제2층간절연층(16)을 식각하는 1차 식각공정 및 식각정지층(15)을 식각하는 2차 식각공정으로 나누어 진행할 수 있다. 더욱 자세히는, 산화 물질을 식각하기 위한 1차 식각공정과 질화물질을 식각하기 위한 2차 식각공정으로 나누어 진행할 수 있다.
도 2f에 도시된 바와 같이, 마스크 패턴(17)을 제거할 수 있다. 마스크 패턴(17)이 감광막을 포함하는 경우, 마스크 패턴(17)은 산소 스트립 공정 등의 건식식각을 통해 제거할 수 있다.
이어서, 홈(18A)을 포함하는 전체구조를 따라 절연물질(19)을 형성할 수 있다. 절연물질(19)은 후속 공정에서 희생층(13) 제거시 식각정지층(15)이 손상되는 것을 방지하는 보호층 역할을 할 수 있다. 절연물질(19)은 희생층(13) 및 식각정지층(15)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 더욱 자세히는, 절연물질(19)은 희생층(13) 및 식각정지층(15)에 대해 습식식각선택비를 갖는 물질을 포함할 수 있다. 예컨대, 절연물질(19)은 산화물질을 포함할 수 있다.
도 2g에 도시된 바와 같이, 절연물질(19, 도 2f 참조)을 식각하여 홈(18A)의 측벽에 잔류시킬 수 있다. 절연물질(19)은 스페이서 식각공정을 통해 식각을 진행할 수 있다.
위와 같이, 홈(18A)의 측벽, 자세히는 제2층간절연층(16) 및 식각정지층(15)의 측벽에 잔류하는 절연물질을 이하, 보호층(19A)라고 하기로 한다.
도 2h에 도시된 바와 같이, 보호층(19A)의 식각을 통해 노출된 홈(18A, 도 2g 참조)의 바닥부 즉, 박막구조체를 식각하여 기판(11)을 노출시키는 제1콘택홀(18)을 형성할 수 있다. 이때, 제2층간절연층(16) 상에 제1콘택홀(18)을 형성하기 위한 마스크 패턴(미도시)을 형성할 수 있다.
도 2i에 도시된 바와 같이, 희생층(13, 도 2h 참조)을 제거할 수 있다. 희생층은 습식식각에 의해 제거될 수 있으며, 이때 식각정지층(15)은 측벽에 형성된 보호층(19A)에 의해 손상없이 그대로 유지될 수 있다.
이어서, 희생층이 제거된 영역에 도전물질을 매립하여 메모리 셀(20)을 형성할 수 있다. 메모리 셀(20)은 예컨대, 금속물질을 포함할 수 있다. 메모리 셀(20)은 예컨대, 텅스텐층을 포함할 수 있다. 따라서, 제1층간절연층(12)과 메모리 셀(20)이 계단형 구조를 갖고 적층된 박막 구조체가 형성될 수 있다.
이어서, 제1콘택홀(18)을 매립하는 분리층(21)을 형성할 수 있다. 분리층(21)은 수평방향으로 이웃하는 메모리 셀들을 분리하는 역할을 할 수 있다. 분리층(21)은 예컨대, 절연물질을 포함할 수 있다. 분리층(21)은 예컨대, 산화물질을 포함할 수 있다.
도 2j에 도시된 바와 같이, 제2층간절연층(16)을 선택적으로 식각하여 제2콘택홀(22)을 형성할 수 있다. 제2콘택홀(22)은 후속 공정을 통해 형성될 금속배선과 메모리 셀을 연결시키기 위한 것으로, 한번의 식각공정으로 복수의 제2콘택홀(22)을 형성할 수 있다. 또한, 도시되지 않았으나, 제2콘택홀(22)을 형성하기 위해 제2층간절연층(16) 상에 콘택홀 예정영역이 정의된 마스크 패턴(미도시)을 형성할 수 있다. 식각이 진행됨에 따라, 단차에 의해 먼저 오픈된 상부의 메모리 셀(20)은 제2층간절연층(16) 및 메모리 셀(20)보다 식각선택비가 낮은 식각정지층(15)에 의해 식각이 정지되므로 과도식각 또는 손실되지 않는다.
따라서, 복수의 제2콘택홀(22) 형성이 완료되는 시점에서 복수의 메모리 셀(20) 상부의 식각정지층(15)이 오픈되며, 메모리 셀(20)은 식각정지층(15)에 의해 오픈되거나, 과도식각되지 않는다.
도 2k에 도시된 바와 같이, 콘택홀(22, 도 2j 참조) 하부의 식각정지층(15) 및 캡핑층(14)을 제거하여 메모리 셀(20)을 오픈시킨다. 식각정지층(15) 및 캡핑층(14)은 단차를 따라 동일한 두께로 형성되어, 메모리 셀(20)의 과도식각없이 식각이 가능하다.
이어서, 제2콘택홀(22)에 도전물질을 매립하여 메모리 셀(20)에 연결되는 콘택 플러그(23)를 형성할 수 있다.
이어서, 제2층간절연층(16) 상에 각 콘택 플러그(23)에 접하는 금속배선(24)을 형성할 수 있다.
위와 같이, 본 실시예는 도 2g에서 식각정지층(15)을 보호하기 위한 보호층(19A)을 식각정지층(15)의 측벽에 형성한 후 희생층 제거공정을 진행함으로써 식각정지층(15)의 손상을 방지할 수 있다. 더욱이, 도 2j에서 제2콘택홀(22) 형성시 식각정지층(15)에 의해 메모리 셀(20)의 과도식각을 방지함으로써 콘택 플러그(23) 형성시 메모리 셀(20) 간의 전기적인 단락(short) 역시 방지할 수 있다.
본 실시예의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 실시예의 기술 분야의 통상의 전문가라면 본 실시예의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
11 : 기판 12 : 제1층간절연층
14 : 캡핑층 15 : 식각정지층
16 : 제2층간절연층 19A : 보호층
21 : 분리층 23 : 콘택 플러그
24 : 금속배선

Claims (17)

  1. 제1층간절연층과 메모리 셀이 반복 적층된 계단구조의 박막구조체;
    상기 박막구조체 상에 형성된 식각정지층 및 제2층간절연층;
    상기 박막구조체, 식각정지층 및 제2층간절연층을 관통하는 분리층;
    상기 분리층과 식각정지층 및 제2층간절연층 사이에 개재된 보호층;
    상기 제2층간절연층 및 식각정지층을 관통하여 계단구조의 상기 각 메모리 셀에 연결된 콘택플러그
    를 포함하는 비휘발성 메모리 소자.
  2. 제1항에 있어서,
    상기 보호층은 상기 식각정지층에 대해 식각선택비를 갖는 물질을 포함하는 비휘발성 메모리 소자.
  3. 제1항에 있어서,
    상기 식각정지층은 상기 제1 및 제2층간절연층에 대해 식각선택비를 갖는 물질을 포함하는 비휘발성 메모리 소자.
  4. 제1항에 있어서,
    상기 제2층간절연층 상에 형성되고 상기 콘택플러그에 접하는 금속배선을 더 포함하는 비휘발성 메모리 소자.
  5. 제1항에 있어서,
    상기 메모리 셀은 금속물질을 포함하는 비휘발성 메모리 소자.
  6. 제1항에 있어서,
    상기 메모리 셀은 텅스텐층을 포함하는 비휘발성 메모리 소자.
  7. 제1항에 있어서,
    상기 제1 및 제2층간절연층은 산화물질을 포함하는 비휘발성 메모리 소자.
  8. 제1항에 있어서,
    상기 제1 및 제2층간절연층은 식각선택비를 갖는 물질을 포함하는 비휘발성 메모리 소자.
  9. 제1항에 있어서,
    상기 식각정지층은 질화물질을 포함하는 비휘발성 메모리 소자.
  10. 기판 상에 제1층간절연층 및 희생층이 반복 적층된 계단구조의 박막 구조체를 형성하는 단계;
    상기 박막 구조체 상에 식각정지층 및 제2층간절연층을 형성하는 단계;
    상기 제2층간절연층 및 식각정지층을 식각하여 홈을 형성하는 단계;
    상기 홈의 측벽에 보호층을 형성하는 단계;
    상기 홈 바닥부의 상기 박막 구조체를 식각하여 상기 기판을 노출시키는 제1콘택홀을 형성하는 단계;
    상기 박막 구조체의 각 희생층을 메모리 셀로 대체하는 단계;
    상기 제1콘택홀을 매립하는 분리층을 형성하는 단계;
    상기 제2층간절연층을 식각하여 상기 복수의 각 메모리 셀에 연결하기 위한 제2콘택홀을 형성하는 단계;
    상기 제2콘택홀 하부의 식각정지층을 식각하여 상기 복수의 메모리 셀을 오픈시키는 단계; 및
    상기 제2콘택홀에 도전물질을 매립하여 콘택플러그를 형성하는 단계
    를 포함하는 비휘발성 메모리 소자 제조 방법.
  11. 제10항에 있어서,
    상기 희생층을 메모리 셀로 대체하는 단계는,
    상기 희생층을 제거하는 단계; 및
    상기 희생층이 제거된 영역에 도전물질을 매립하는 단계
    를 포함하는 비휘발성 메모리 소자 제조 방법.
  12. 제10항에 있어서,
    상기 희생층을 제거하는 단계는,
    습식공정으로 진행하는 비휘발성 메모리 소자 제조 방법.
  13. 제10항에 있어서,
    상기 희생층을 제거하는 단계는,
    상기 제1층간절연층 및 보호층에 대해 식각선택비를 갖는 조건으로 진행하는 비휘발성 메모리 소자 제조 방법.
  14. 제10항에 있어서,
    상기 보호층을 형성하는 단계는,
    상기 홈을 포함하는 전체구조를 따라 절연물질을 형성하는 단계; 및
    상기 절연물질을 식각하여 상기 홈의 측벽에 잔류시키는 단계
    를 포함하는 비휘발성 메모리 소자 제조 방법.
  15. 제10항에 있어서,
    상기 보호층은 상기 식각정지층 및 희생층에 대해 식각선택비를 갖는 물질을 포함하는 비휘발성 메모리 소자 제조 방법.
  16. 제10항에 있어서,
    상기 식각정지층은 상기 제2층간절연층 및 메모리 셀에 대해 식각선택비를 갖는 물질을 포함하는 비휘발성 메모리 소자 제조 방법.
  17. 제10항에 있어서,
    상기 콘택 플러그를 형성하는 단계 후,
    상기 제2층간절연층 상에 상기 콘택 플러그에 접하는 금속 배선을 형성하는 단계를 더 포함하는 비휘발성 메모리 소자 제조 방법.
KR1020150079727A 2015-06-05 2015-06-05 비휘발성 메모리 소자 및 그의 제조 방법 KR20160143261A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150079727A KR20160143261A (ko) 2015-06-05 2015-06-05 비휘발성 메모리 소자 및 그의 제조 방법
US14/989,144 US9570393B2 (en) 2015-06-05 2016-01-06 Nonvolatile memory device and method for fabricating the same
US15/391,489 US9698049B2 (en) 2015-06-05 2016-12-27 Nonvolatile memory device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150079727A KR20160143261A (ko) 2015-06-05 2015-06-05 비휘발성 메모리 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160143261A true KR20160143261A (ko) 2016-12-14

Family

ID=57452035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150079727A KR20160143261A (ko) 2015-06-05 2015-06-05 비휘발성 메모리 소자 및 그의 제조 방법

Country Status (2)

Country Link
US (2) US9570393B2 (ko)
KR (1) KR20160143261A (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192877B2 (en) * 2017-03-07 2019-01-29 Sandisk Technologies Llc Three-dimensional memory device with level-shifted staircase structures and method of making thereof
CN108878644A (zh) * 2017-05-11 2018-11-23 上海格易电子有限公司 一种nor型阻变存储器及制备方法
US10762939B2 (en) * 2017-07-01 2020-09-01 Intel Corporation Computer memory
CN107644876B (zh) * 2017-08-28 2019-01-01 长江存储科技有限责任公司 台阶结构及其形成方法
CN107658309B (zh) * 2017-08-31 2019-01-01 长江存储科技有限责任公司 一种三维存储器阵列的多级接触及其制造方法
US10629606B2 (en) * 2017-11-07 2020-04-21 Sandisk Technologies Llc Three-dimensional memory device having level-shifted staircases and method of making thereof
US10211215B1 (en) 2017-11-30 2019-02-19 Sandisk Technologies Llc Three-dimensional memory device containing word lines having vertical protrusion regions and methods of making the same
US10217746B1 (en) 2017-11-30 2019-02-26 Sandisk Technologies Llc Three-dimensional memory device having L-shaped word lines and a support structure and methods of making the same
US10181442B1 (en) 2017-11-30 2019-01-15 Sandisk Technologies Llc Three-dimensional memory device having L-shaped word lines and methods of making the same
WO2020000289A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing
CN109314112B (zh) 2018-06-28 2019-11-05 长江存储科技有限责任公司 形成用于三维存储器件双侧布线的阶梯结构的方法
KR102612408B1 (ko) * 2018-11-02 2023-12-13 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR20200055186A (ko) 2018-11-12 2020-05-21 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
CN111564445B (zh) * 2020-03-31 2021-11-16 长江存储科技有限责任公司 3d存储器件及其制造方法
US11398427B2 (en) 2020-05-12 2022-07-26 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11264275B2 (en) * 2020-05-12 2022-03-01 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
CN111916460A (zh) * 2020-08-18 2020-11-10 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN112018129A (zh) * 2020-09-04 2020-12-01 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN112420717A (zh) * 2020-11-18 2021-02-26 长江存储科技有限责任公司 三维存储器及其制造方法
US20230157013A1 (en) * 2021-11-12 2023-05-18 Sandisk Technologies Llc Three-dimensional memory device with word-line etch stop liners and method of making thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110001527A (ko) 2009-06-30 2011-01-06 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자의 제조 방법
KR20120030193A (ko) 2010-09-17 2012-03-28 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR102307487B1 (ko) * 2014-06-23 2021-10-05 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US9640544B2 (en) * 2015-04-24 2017-05-02 Sandisk Technologies Llc Integrated circuit with hydrogen absorption structure
US9666281B2 (en) * 2015-05-08 2017-05-30 Sandisk Technologies Llc Three-dimensional P-I-N memory device and method reading thereof using hole current detection

Also Published As

Publication number Publication date
US20170110365A1 (en) 2017-04-20
US9570393B2 (en) 2017-02-14
US20160358855A1 (en) 2016-12-08
US9698049B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
KR20160143261A (ko) 비휘발성 메모리 소자 및 그의 제조 방법
KR101986245B1 (ko) 수직형 반도체 소자의 제조 방법
US9082784B2 (en) Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region
KR20150110966A (ko) 반도체 장치 및 그 제조방법
JP2012142556A (ja) 半導体メモリ装置及びその動作方法
KR20110001527A (ko) 수직채널형 비휘발성 메모리 소자의 제조 방법
KR20120131682A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20120094208A (ko) 반도체 소자 및 그 제조 방법
US20150371895A1 (en) Method for manufacturing smeiconductor device
KR20160024592A (ko) 비휘발성 메모리 소자 및 그의 제조 방법
KR101078732B1 (ko) 반도체 소자의 제조방법
KR20100008942A (ko) 반도체 소자 및 그 제조 방법
KR100824630B1 (ko) 게이트 패턴 측벽에 스페이서 패턴을 갖는 반도체 장치 및그 제조 방법
KR20110013701A (ko) 반도체 소자 및 그 제조 방법
KR100733460B1 (ko) 반도체 소자의 메탈 콘택 형성 방법
KR20210005441A (ko) 게이트 층 및 수직 구조물을 갖는 반도체 소자 및 그 형성 방법
KR20120127026A (ko) 반도체 장치 제조 방법
US20220270921A1 (en) Method for forming semiconductor structure and semiconductor structure
KR20120071049A (ko) 매몰게이트를 갖는 반도체 메모리소자의 제조방법
KR20100095724A (ko) 불휘발성 메모리 소자 및 그 제조방법
KR100361515B1 (ko) 반도체장치의 콘택부 제조방법
TWI638430B (zh) 半導體結構的形成方法和藉此形成的半導體結構
CN108630696B (zh) 半导体结构的形成方法和藉此形成的半导体结构
KR20210127432A (ko) 수직형 메모리 소자의 제조 방법
KR20080001742A (ko) 반도체 메모리 소자의 스토리지 노드 콘택 플러그 형성방법