CN108878644A - 一种nor型阻变存储器及制备方法 - Google Patents
一种nor型阻变存储器及制备方法 Download PDFInfo
- Publication number
- CN108878644A CN108878644A CN201710329223.6A CN201710329223A CN108878644A CN 108878644 A CN108878644 A CN 108878644A CN 201710329223 A CN201710329223 A CN 201710329223A CN 108878644 A CN108878644 A CN 108878644A
- Authority
- CN
- China
- Prior art keywords
- electrode
- hole
- dielectric layer
- storing device
- type resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 114
- 239000000463 material Substances 0.000 claims abstract description 78
- 239000011229 interlayer Substances 0.000 claims abstract description 42
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 21
- 229910052721 tungsten Inorganic materials 0.000 claims description 21
- 239000010937 tungsten Substances 0.000 claims description 21
- 229910052723 transition metal Inorganic materials 0.000 claims description 14
- 150000003624 transition metals Chemical class 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 14
- 229910003070 TaOx Inorganic materials 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 238000012856 packing Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明实施例提供了一种NOR型阻变存储器及制备方法，包括：自下而上多个层叠设置的第一电极，第一电极之间设置有层间介质层，层间介质层延伸至第一电极的外侧，并包裹多个第一电极；贯穿多个层叠设置，以及层间介质层的至少一个第一通孔；第一通孔的孔壁上设置有阻变材料；设置在第一通孔内，且由阻变材料包裹的第二电极，第二电极与对应的字线电连接；本发明实施例提供了一种NOR型阻变存储器及制备方法，通过设置下电极包裹阻变材料，阻变材料与上电极包裹的结构，来实现数据的存储，可以制造出集成度更高的存储器，且制备工艺简单，成本降低。
Description
技术领域
本发明涉及半导体制造技术领域，尤其设计一种NOR型阻变存储器及制备方法。
背景技术
Flash不挥发存储器技术主要利用浮栅存储电荷技术来改变MOS管的阈值特性来实现数据的存储，但是随着特征尺寸的减少，Flash不挥发存储器面临诸多问题，例如电荷保持机制不确定，导致对浮栅存储器的读、写和擦除操作结果与实际浮栅存储器的状态不符合等等。
因此寻找一种新的存储机制的不挥发存储器来替代现有的存储器，是今后存储器发展的必然趋势。
但是现有技术中的阻变存储器的阻变材料、上电极和下电极等组成阻变存储器的材料是竖直方向上一层一层堆叠设置的，尺寸较大，且制备工艺繁琐，成本较大。
发明内容
有鉴于此，本发明实施例提供了一种NOR型阻变存储器及制备方法，通过设置下电极包裹阻变材料，阻变材料与上电极包裹的结构，来实现数据的存储，可以制造出集成度更高的存储器，且制备工艺简单，成本降低。
第一方面，本发明实施例提供了一种NOR型阻变存储器，包括：
自下而上多个层叠设置的第一电极，所述第一电极之间设置有层间介质层，所述层间介质层延伸至所述第一电极的外侧，并包裹多个所述第一电极；
贯穿所述多个层叠设置，以及所述层间介质层的至少一个第一通孔，所述第一通孔的孔壁上设置有阻变材料；
设置在所述第一通孔内，且由所述阻变材料包裹的第二电极，所述第二电极与对应的字线电连接；
与所述第一电极一一对应，且设置在所述层间介质层内的第二通孔，所述第二通孔内形成有位线，所述位线与对应的第一电极电连接。
可选地，还包括与所述第二电极对应设置的选通管；所述选通管包括源极、漏极和栅极，所述选通管的上表面设置绝缘层，所述绝缘层覆盖所述源极、漏极和栅极；
所述绝缘层中设置导电过孔，所述第二电极通过所述导电过孔与对应的所述选通管的漏极电连接
所述栅极与所述字线相连。
可选地，还包括设置在所述第二电极和所述导电过孔之间的过渡金属层。
可选地，所述过渡金属层的材料为铜，所述导电过孔的填充材料为钨。
可选地，所述阻变材料为WOx，TaOx以及HfOx中的任意一种，所述第一电极的材料为钨，所述第二电极的材料为钨。
第二方面，本发明实施例提供了一种NOR型阻变存储器的制备方法，包括：
形成自下而上多个层叠设置的第一电极，所述第一电极之间设置有层间介质层，所述层间介质层延伸至所述第一电极的外侧，并包裹多个所述第一电极，以及形成贯穿所述多个层叠设置，以及所述层间介质层的至少一个第一通孔，
在所述第一通孔的孔壁上形成阻变材料，以及在所述第一通孔内设置由所述阻变材料包裹的第二电极，所述第二电极与对应的字线电连接；
形成与所述第一电极一一对应，且设置在所述层间介质层内的第二通孔，所述第二通孔内形成有位线，所述位线与对应的第一电极电连接。
可选地，所述形成自下而上多个层叠设置的第一电极具体包括：
依次形成所述层间介质层，所述层间介质层包括自下而上的第一介质层和第二介质层的叠层；
在所述层间电介质的上方，刻蚀多个第一通孔；所述第一通孔贯穿所述层间介质层；
通过湿法刻蚀去除所述第二介质层，所述第一介质层延伸至所述通过湿法刻蚀去除所述第二介质层的区域，并包裹所述通过湿法刻蚀去除所述第二介质层的区域；
将所述第一通孔和所述通过湿法刻蚀去除所述第二介质层的区域填充第一电极；
去掉所述第一通孔内的所述第一电极。
可选地，还包括：依次形成与所述第二电极对应设置的选通管的源极、漏极和栅极，以及所述选通管的上表面的绝缘层，所述绝缘层覆盖所述源极、漏极和栅极；
在所述绝缘层中设置导电过孔，所述第二电极通过所述导电过孔与对应的所述选通管的漏极电连接。
可选地，在所述第二电极和所述导电过孔之间设置过渡金属层。
可选地，所述过渡金属层的材料为铜，所述导电过孔的填充材料为钨。
可选地，所述阻变材料为WOx，TaOx以及HfOx中的任意一种，所述第一电极的材料为钨，所述第二电极的材料为钨。
可选地，所述湿法刻蚀的溶液为浓磷酸；
所述第一介质层为氧化硅；
所述第二介质层为氮化硅。
本实施例中提供的一种NOR型阻变存储器及制备方法相比现有技术的方案，同时采用层间介质层包裹第一电极采用第一电极包裹阻变材料，阻变材料包裹第二电极的结构，同行的阻变存储单元共用一个第一电极，同列的阻变存储单元公用一个阻变材料和第二电极，巧妙采用层间介质层包裹第一电极的结构将自下而上多个层叠设置成NOR型阻变存储器。这样的结构集成度更高，图形化膜层的工艺减少，降低了成本，增加产品良率，整个NOR型阻变存储器在正常工作的过程中接触电阻小。
附图说明
通过阅读参照以下附图说明所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将变得更明显。
图1为本图1为本发明实施例一提供的一种NOR型阻变存储器的俯视图；
图2为本发明实施例一提供的一种NOR型阻变存储器A-A方向的剖面图；
图3为本发明实施例一提供的又一种NOR型阻变存储器A-A方向的剖面图；
图4为本发明实施例一提供的又一种NOR型阻变存储器A-A方向的剖面图；
图5为本发明实施例二提供的一种NOR型阻变存储器的制备方法流程示意图；
图6a-图6g为本发明实施例二提供的一种NOR型阻变存储器的制备方法的各步骤对应的剖面图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本图1为本发明实施例一提供的一种NOR型阻变存储器的俯视图；图2为本发明实施例一提供的一种NOR型阻变存储器A-A方向的剖面图；图3为本发明实施例一提供的又一种NOR型阻变存储器A-A方向的剖面图；图4为本发明实施例一提供的又一种NOR型阻变存储器A-A方向的剖面图。
参见图1和图2，本发明实施例提供了一种NOR型阻变存储器，该存储器包括：自下而上多个层叠设置的第一电极10，图中示例性地仅示出3个层叠设置的第一电极10，相邻第一电极10之间设置有层间介质层11，层间介质层11延伸至第一电极10的外侧，并包裹多个第一电极10；贯穿多个层叠设置，以及层间介质层11的至少一个第一通孔12，第一通孔12的孔壁上设置有阻变材料13；设置在第一通孔12内，且由阻变材料13包裹的第二电极14，第二电极14与对应的字线(word line，WL)电连接；与第一电极10一一对应，且设置在层间介质层内的第二通孔15，第二通孔15内形成有位线(bite line，BL)，位线BL与对应的第一电极10电连接。
需要说明的是，第一电极10和第二电极14垂直定位一个存储单元，图2中示例性地示出6个存储单元，构成3行2列的NOR型阻变存储单元阵列，通过对第二电极14对应的字线施加电信号，以及第一电极10连接的位线施加电信号，可以唯一选中一个阻变存储单元。通过改变字线和位线施加的电信号，使得阻变材料在高阻和低阻之间进行可逆转换，NOR型阻变存储器中选中阻变存储单元完成小电流和大电流的转变，在此过程中，NOR型阻变存储器完成了存储功能。
现有技术中NOR型阻变存储器的结构是通过对阻变材料以及上电极、下电极材料层层堆叠的结构，那么在每一个膜层制作的过程中，必然会多次用到光刻、刻蚀工艺完成该膜层的图形化，相应的，会用到大量的掩膜版。而完成这些工艺过程的需要花费的成本不容小觑。并且，现有技术中层层堆叠的结构会产生寄生电阻、膜层对准型差以及良率不高的问题。本实施例中提供的NOR型阻变存储器相比现有技术的方案，采用层间介质层包裹第一电极采用第一电极10包裹阻变材料13，阻变材料13包裹第二电极14的结构，同行的阻变存储单元共用一个第一电极10，同列的阻变存储单元共用一个阻变材料13和第二电极14，巧妙采用采用层间介质层包裹第一电极的结构将自下而上多个层叠设置成NOR型阻变存储器。这样的结构集成度更高，图形化膜层的工艺减少，降低了成本，增加产品良率，整个NOR型阻变存储器在正常工作的过程中接触电阻小。
可选地，参见图3，还包括与第二电极14对应设置的选通管20；选通管包括源极21、漏极22和栅极23，选通管的上表面设置绝缘层24，绝缘层24覆盖源极21、漏极22和栅极23；绝缘层24中设置导电过孔25，第二电极14通过导电过孔25与对应的选通管20的漏极22电连接。
在上述技术方案的基础上，NOR型阻变存储器的第二电极14通过选通管20的漏极22电连接，选通管20的栅极23与字线电连接。选通管20示例性地可以为PMOS也可以为NMOS，在此实施例中作为开关器件，选通管20导通，则将字线的电压信号施加给与导通管20漏极22电连接的第二电极14。
可选地，还包括设置在第二电极14和导电过孔25之间的过渡金属层26。
参见图4，在上述技术方案的技术上，在第二电极和14和导电过孔25之间设置了过渡金属层26。由于导电过孔25和第二电极14直接接触而实现电连接，不太容易实现精准对位，以至影响NOR型阻变存储器正常工作时的电学性能。过渡金属层26设置在第二电极14和导电过孔25之间，过渡金属层26与第二电极14接触面积较大，同时，过渡金属层26与导电过孔25接触面积较大，避免了导电过孔25和第二电极14直接接触而实现电连接，不太容易实现精准对位的问题，增强了NOR型阻变存储器的电学性能。
可选地，过渡金属层的材料为铜，导电过孔的填充材料为钨。可选地，阻变材料为WOx，TaOx以及HfOx中的任意一种，第一电极的材料为钨，第二电极的材料为钨。需要说明的是，本发明实施例中的阻变材料并不仅限于WOx，TaOx以及HfOx，对于其他可以在不同电压信号下实现高阻和低阻之间的可逆转换的材料均可以，具体的材料选择相关从业人员可以根据实际情况自行选择。
需要说明的是，当阻变材料为WOx，第一电极的材料为钨，第二电极的材料为钨，阻变材料在制备的过程中不需要增加额外的工艺，即不需要在半导体工艺中引入额外材料就可以制造出WOx存储单元，从而大大降低了阻变存储器的生产成本。
实施例二
图5为本发明实施例二提供的一种NOR型阻变存储器的制备方法流程示意图；图6a-图6g为本发明实施例二提供的一种NOR型阻变存储器的制备方法的各步骤对应的剖面图。
基于同一构思发明，本实施例提供了一种NOR型阻变存储器的制备方法，以图4示出的NOR型阻变存储器为例，参见图5，该方法包括如下步骤：
步骤110、形成自下而上多个层叠设置的第一电极，第一电极之间设置有层间介质层，层间介质层延伸至第一电极的外侧，并包裹多个第一电极，以及形成贯穿多个层叠设置，以及层间介质层的至少一个第一通孔。
可选地，步骤110具体包括：
参见图6a，形成层间介质层11，层间介质层包括自下而上的第一介质层110和第二介质层111的叠层。可选地，第一介质层110的材料为氧化硅，第二介质层111的材料为氮化硅。
参见图6b，在层间电介质11的上方，刻蚀多个第一通孔12；第一通孔贯穿层间介质层11。
参见图6c，通过湿法刻蚀去除第二介质层111。第一介质层110延伸至通过湿法刻蚀去除第二介质层111的区域，并包裹通过湿法刻蚀去除第二介质层111的区域。
可选地，湿法蚀刻的溶液可以为浓磷酸，浓磷酸对于第一介质层110氧化硅，和第二介质层111氮化硅的选择比较高，可以在刻蚀掉氮化硅的同时并不刻蚀氧化硅。
参见图6d，将第一通孔12和通过湿法刻蚀去除第二介质层111的区域填充第一电极10。
参见图6e，去掉第一通孔12内的第一电极10。
步骤120、在第一通孔的孔壁上形成阻变材料，以及在第一通孔内设置由阻变材料包裹的第二电极，第二电极与对应的字线电连接；
参见图6f，在第一通孔的孔壁上形成阻变材料13，以及在第一通孔内设置由阻变材料13包裹的第二电极14，第二电极14与对应的字线电连接；
可选地，阻变材料为WOx，TaOx以及HfOx中的任意一种，第二电极的材料为钨。需要说明的是，当阻变材料为WOx，第一电极的材料为钨，第二电极的材料为钨，阻变材料在制备的过程中不需要增加额外的工艺，通过氧化第一通孔侧壁上剩余的第二电极的材料钨，即可以得到阻变材料为WOx。当阻变材料为TaOx以及HfOx中的任意一种，示例性地，可以通过淀积等工艺在第一通孔侧壁上形成阻变材料TaOx以及HfOx。
步骤130、形成与第一电极一一对应，且设置在层间介质层内的第二通孔，第二通孔内形成有位线，位线与对应的第一电极电连接。
参见图6g，形成与第一电极10一一对应，且设置在层间介质层11内的第二通孔15，第二通孔内形成有位线，位线与对应的第一电极10电连接。
可选地，以图4为例，该方法还包括：依次形成与第二电极对应设置的选通管20的源极21、漏极22和栅极23，以及选通管20的上表面的绝缘层24，绝缘层24覆盖源极21、漏极22和栅极23；在绝缘层24中设置导电过孔，第二电极14通过导电过孔25与对应的选通管的漏极22电连接。
可选地，在第二电极14和导电过孔25之间设置过渡金属层26。
本实施例中提供的NOR型阻变存储器的制备方法，相比现有技术的方案，同时采用层间介质层包裹第一电极采用第一电极10包裹阻变材料13，阻变材料包裹第二电极14的结构，同行的阻变存储单元共用一个第一电极10，同列的阻变存储单元公用一个阻变材料13和第二电极14，巧妙采用采用层间介质层包裹第一电极的结构将自下而上多个层叠设置成NOR型阻变存储器。集成度更高，图形化膜层的工艺减少，降低了成本，增加产品良率，整个NOR型阻变存储器在正常工作的过程中接触电阻小。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (12)
1.一种NOR型阻变存储器，其特征在于，包括：
自下而上多个层叠设置的第一电极，所述第一电极之间设置有层间介质层，所述层间介质层延伸至所述第一电极的外侧，并包裹多个所述第一电极；
贯穿所述多个层叠设置，以及所述层间介质层的至少一个第一通孔，所述第一通孔的孔壁上设置有阻变材料；
设置在所述第一通孔内，且由所述阻变材料包裹的第二电极，所述第二电极与对应的字线电连接；
与所述第一电极一一对应，且设置在所述层间介质层内的第二通孔，所述第二通孔内形成有位线，所述位线与对应的第一电极电连接。
2.根据权利要求1所述的NOR型阻变存储器，其特征在于，
还包括与所述第二电极对应设置的选通管；所述选通管包括源极、漏极和栅极，所述选通管的上表面设置绝缘层，所述绝缘层覆盖所述源极、漏极和栅极；
所述绝缘层中设置导电过孔，所述第二电极通过所述导电过孔与对应的所述选通管的漏极电连接。
3.根据权利要求2所述的NOR型阻变存储器，其特征在于，还包括设置在所述第二电极和所述导电过孔之间的过渡金属层。
4.根据权利要求3所述的NOR型阻变存储器，其特征在于，
所述过渡金属层的材料为铜，所述导电过孔的填充材料为钨。
5.根据权利要求1所述的NOR型阻变存储器，其特征在于，
所述阻变材料为WOx，TaOx以及HfOx中的任意一种，所述第一电极的材料为钨，所述第二电极的材料为钨。
6.一种NOR型阻变存储器的制备方法，其特征在于，包括：
形成自下而上多个层叠设置的第一电极，所述第一电极之间设置有层间介质层，所述层间介质层延伸至所述第一电极的外侧，并包裹多个所述第一电极，以及形成贯穿所述多个层叠设置，以及所述层间介质层的至少一个第一通孔，
在所述第一通孔的孔壁上形成阻变材料，以及在所述第一通孔内设置由所述阻变材料包裹的第二电极，所述第二电极与对应的字线电连接；
形成与所述第一电极一一对应，且设置在所述层间介质层内的第二通孔，所述第二通孔内形成有位线，所述位线与对应的第一电极电连接。
7.根据权利要求6所述的NOR型阻变存储器的制备方法，其特征在于，
所述形成自下而上多个层叠设置的第一电极具体包括：
形成层间介质层，所述层间介质层包括自下而上的第一介质层和第二介质层的叠层；
在所述层间电介质的上方，刻蚀多个第一通孔，所述第一通孔贯穿所述层间介质层；
通过湿法刻蚀去除所述第二介质层，所述第一介质层延伸至所述通过湿法刻蚀去除第二介质层的区域，并包裹所述通过湿法刻蚀去除第二介质层的区域；
将所述第一通孔和所述通过湿法刻蚀去除第二介质层的区域填充第一电极；
去掉所述第一通孔内的所述第一电极。
8.根据权利要求6所述的NOR型阻变存储器的制备方法，其特征在于，还包括：
依次形成与所述第二电极对应设置的选通管的源极、漏极和栅极，以及所述选通管的上表面的绝缘层，所述绝缘层覆盖所述源极、所述漏极和所述栅极；
在所述绝缘层中形成导电过孔，所述第二电极通过所述导电过孔与对应的所述选通管的漏极电连接。
9.根据权利要求8所述的所述的NOR型阻变存储器的制备方法，其特征在于，
在所述第二电极和所述导电过孔之间形成过渡金属层。
10.根据权利要求9所述的所述的NOR型阻变存储器的制备方法，其特征在于，
所述过渡金属层的材料为铜，所述导电过孔的填充材料为钨。
11.根据权利要求6所述的NOR型阻变存储器的制备方法，其特征在于，
所述阻变材料为WOx，TaOx以及HfOx中的任意一种，所述第一电极的材料为钨，所述第二电极的材料为钨。
12.根据权利要求7所述的NOR型阻变存储器的制备方法，其特征在于，
所述第一介质层的材料为氧化硅；
所述第二介质层的材料为氮化硅；
所述湿法刻蚀的溶液为浓磷酸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710329223.6A CN108878644B (zh) | 2017-05-11 | 2017-05-11 | 一种nor型阻变存储器及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710329223.6A CN108878644B (zh) | 2017-05-11 | 2017-05-11 | 一种nor型阻变存储器及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108878644A true CN108878644A (zh) | 2018-11-23 |
| CN108878644B CN108878644B (zh) | 2024-08-16 |
Family
ID=64319470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710329223.6A Active CN108878644B (zh) | 2017-05-11 | 2017-05-11 | 一种nor型阻变存储器及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108878644B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3806155A1 (en) * | 2019-10-09 | 2021-04-14 | United Microelectronics Corp. | Multi-bit resistive random access memory cell and forming method thereof |
| CN112687717A (zh) * | 2019-10-18 | 2021-04-20 | 华邦电子股份有限公司 | 可变电阻式存储器及其制造方法 |
| CN114220916A (zh) * | 2021-12-10 | 2022-03-22 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102522418A (zh) * | 2011-12-29 | 2012-06-27 | 北京大学 | 具有交叉阵列结构的自整流阻变存储器及制备方法 |
| CN102522501A (zh) * | 2011-12-29 | 2012-06-27 | 北京大学 | 具有交叉阵列结构的阻变存储器及制备方法 |
| US20130210211A1 (en) * | 2011-08-15 | 2013-08-15 | Lidia Vereen | Vertical Cross-Point Memory Arrays |
| CN103681727A (zh) * | 2012-09-17 | 2014-03-26 | 复旦大学 | 双层结构电阻型存储器及其制备方法 |
| CN104465989A (zh) * | 2014-12-26 | 2015-03-25 | 中国科学院微电子研究所 | 三端原子开关器件及其制备方法 |
| CN104465694A (zh) * | 2013-09-25 | 2015-03-25 | 爱思开海力士有限公司 | 电子设备 |
| CN104485418A (zh) * | 2014-12-26 | 2015-04-01 | 中国科学院微电子研究所 | 一种自选通阻变存储器单元及其制备方法 |
| CN105826468A (zh) * | 2016-04-29 | 2016-08-03 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
| US20160358855A1 (en) * | 2015-06-05 | 2016-12-08 | SK Hynix Inc. | Nonvolatile memory device and method for fabricating the same |
| CN207021297U (zh) * | 2017-05-11 | 2018-02-16 | 上海格易电子有限公司 | 一种nor型阻变存储器 |
-
2017
- 2017-05-11 CN CN201710329223.6A patent/CN108878644B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130210211A1 (en) * | 2011-08-15 | 2013-08-15 | Lidia Vereen | Vertical Cross-Point Memory Arrays |
| CN102522418A (zh) * | 2011-12-29 | 2012-06-27 | 北京大学 | 具有交叉阵列结构的自整流阻变存储器及制备方法 |
| CN102522501A (zh) * | 2011-12-29 | 2012-06-27 | 北京大学 | 具有交叉阵列结构的阻变存储器及制备方法 |
| CN103681727A (zh) * | 2012-09-17 | 2014-03-26 | 复旦大学 | 双层结构电阻型存储器及其制备方法 |
| CN104465694A (zh) * | 2013-09-25 | 2015-03-25 | 爱思开海力士有限公司 | 电子设备 |
| CN104465989A (zh) * | 2014-12-26 | 2015-03-25 | 中国科学院微电子研究所 | 三端原子开关器件及其制备方法 |
| CN104485418A (zh) * | 2014-12-26 | 2015-04-01 | 中国科学院微电子研究所 | 一种自选通阻变存储器单元及其制备方法 |
| US20160358855A1 (en) * | 2015-06-05 | 2016-12-08 | SK Hynix Inc. | Nonvolatile memory device and method for fabricating the same |
| CN105826468A (zh) * | 2016-04-29 | 2016-08-03 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
| CN207021297U (zh) * | 2017-05-11 | 2018-02-16 | 上海格易电子有限公司 | 一种nor型阻变存储器 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3806155A1 (en) * | 2019-10-09 | 2021-04-14 | United Microelectronics Corp. | Multi-bit resistive random access memory cell and forming method thereof |
| US11165020B2 (en) | 2019-10-09 | 2021-11-02 | United Microelectronics Corp. | Multi-bit resistive random access memory cell and forming method thereof |
| US11716912B2 (en) | 2019-10-09 | 2023-08-01 | United Microelectronics Corp. | Method of forming multi-bit resistive random access memory cell |
| CN112687717A (zh) * | 2019-10-18 | 2021-04-20 | 华邦电子股份有限公司 | 可变电阻式存储器及其制造方法 |
| CN112687717B (zh) * | 2019-10-18 | 2024-03-08 | 华邦电子股份有限公司 | 可变电阻式存储器及其制造方法 |
| CN114220916A (zh) * | 2021-12-10 | 2022-03-22 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108878644B (zh) | 2024-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101726460B1 (ko) | 수직의 비트 라인들을 가지는 재프로그래밍 가능한 비휘발성 메모리 요소의 3차원 어레이 | |
| US9450023B1 (en) | Vertical bit line non-volatile memory with recessed word lines | |
| US9711650B2 (en) | Vertical thin film transistor selection devices and methods of fabrication | |
| CN104520994B (zh) | 在具有垂直位线的三维非易失性存储器中形成阶梯字线的方法 | |
| JP5722874B2 (ja) | 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ | |
| US9202694B2 (en) | Vertical bit line non-volatile memory systems and methods of fabrication | |
| KR101663354B1 (ko) | 수직 비트 라인들 및 워드 라인들의 효율적인 디코딩으로 엘리먼트들을 판독/기입하는 3d 어레이를 갖는 비휘발성 메모리 | |
| JP5661992B2 (ja) | 積層されたｎａｎｄ型抵抗性メモリセルストリングを含む不揮発性メモリ素子及びその製造方法 | |
| CN108573972A (zh) | 三维半导体器件及其形成方法 | |
| TW201106360A (en) | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture | |
| US8218359B2 (en) | Phase change random access memory and methods of manufacturing and operating same | |
| US20110114912A1 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| CN104821319B (zh) | 半导体器件及其操作方法 | |
| CN108878644A (zh) | 一种nor型阻变存储器及制备方法 | |
| CN104952876B (zh) | 具电阻性元件的非易失性存储器与存储单元结构及其制法 | |
| KR20140120993A (ko) | 다층 상변화 물질을 이용하는 3차원 메모리 | |
| CN207021297U (zh) | 一种nor型阻变存储器 | |
| JP2012064271A (ja) | 多値抵抗変化メモリ | |
| CN104952874B (zh) | 3维结构的非易失性存储器与存储单元结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Applicant after: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Applicant before: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |