CN104485418A - 一种自选通阻变存储器单元及其制备方法 - Google Patents
一种自选通阻变存储器单元及其制备方法 Download PDFInfo
- Publication number
- CN104485418A CN104485418A CN201410830010.8A CN201410830010A CN104485418A CN 104485418 A CN104485418 A CN 104485418A CN 201410830010 A CN201410830010 A CN 201410830010A CN 104485418 A CN104485418 A CN 104485418A
- Authority
- CN
- China
- Prior art keywords
- layer
- bottom electrode
- gating
- conduction
- insulating medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000005229 chemical vapour deposition Methods 0.000 claims description 64
- 238000005566 electron beam evaporation Methods 0.000 claims description 24
- 238000004549 pulsed laser deposition Methods 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 19
- 229910052718 tin Inorganic materials 0.000 claims description 19
- 229910052759 nickel Inorganic materials 0.000 claims description 18
- 229910052709 silver Inorganic materials 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 13
- 229910002531 CuTe Inorganic materials 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 229910000765 intermetallic Inorganic materials 0.000 claims description 12
- 229910052741 iridium Inorganic materials 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- 229910052697 platinum Inorganic materials 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 229910052725 zinc Inorganic materials 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 229910010272 inorganic material Inorganic materials 0.000 claims description 6
- 239000011147 inorganic material Substances 0.000 claims description 6
- 229910052744 lithium Inorganic materials 0.000 claims description 6
- 239000011368 organic material Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910052711 selenium Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 229910052717 sulfur Inorganic materials 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- NLZUEZXRPGMBCV-UHFFFAOYSA-N Butylhydroxytoluene Chemical compound CC1=CC(C(C)(C)C)=C(O)C(C(C)(C)C)=C1 NLZUEZXRPGMBCV-UHFFFAOYSA-N 0.000 claims description 3
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- -1 WO x Inorganic materials 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052714 tellurium Inorganic materials 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- 230000015654 memory Effects 0.000 abstract description 8
- 230000006870 function Effects 0.000 abstract description 7
- 238000003860 storage Methods 0.000 abstract description 6
- 230000008859 change Effects 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 238000003475 lamination Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种自选通阻变存储器单元及其制备方法，属于存储器技术领域。该自选通阻变存储器单元包括：包含有多层导电下电极的堆叠结构；刻蚀该堆叠结构而形成的垂直沟槽；在该垂直沟槽内壁及底部形成的M8XY6选通层；在该M8XY6选通层表面形成的电阻转变层；以及在该电阻转变层表面形成的导电上电极，且该导电上电极充满该垂直沟槽。本发明基于自选通功能阻变存储器作为存储单元，可以不依赖选通晶体管以及二极管，依靠其自身电阻随电压的非线性变化特征实现自我选择功能，结构简单、易集成、密度高、成本低，能够抑制交叉阵列结构中的读串扰现象；同时适用于平面堆叠交叉阵列结构以及垂直交叉阵列结构，可以实现高密度的三维存储。
Description
技术领域
本发明涉及一种适用于垂直交叉阵列结构的自选通非易失性阻变存储器单元及其制备方法，属于微电子技术领域。
背景技术
阻变存储器为一金属/氧化物/金属(MIM)电容结构，通过电信号的作用，使器件在高电阻状态(High Resistance State，HRS)和低电阻(LowResistance State，LRS)状态之间可逆转换，从而实现数据存储功能。由于其在单元面积、三维集成、低功耗、高擦写速度、和多值存储等方面的优异特性，受到了国内外的高度关注。
阻变存储器的阵列架构可以分为无源交叉阵列和有源阵列。在无源交叉阵列中，每个存储器单元由相互交叉的字线和位线构成的上下电极所确定，在平面结构中可以实现最小的存储单元面积——4F2，其中F为特征尺寸。无源交叉阵列由于不依赖于半导体工艺的前段工艺，可以进行多层堆叠，实现三维存储结构，每个存储器单元的有效单元面积仅为4F2/N，其中N为堆叠的层数。但无源交叉阵列架构阻变存储器的低阻态呈欧姆导电特性，在读取相邻交叉点的阻值时容易产生串扰效应，以图1所示的2×2交叉阵列为例，如果三个相邻的交叉节点(1，2)、(2，2)和(2，1)处于低阻状态，那么(1，1)点的实际电阻不论处于高阻态还是低阻态，其读出的电阻都为低阻。当存储阵列变大或多层阵列堆叠时，漏电现象将更加严重。为解决串扰问题引起的误读现象，通常的解决方法为与阻变器件串联一个具有整流特性的二极管或非线性电阻。
阻变存储器的的三维集成方法主要有两种：一种是交叉阵列多层堆叠结构，即将二维交叉阵列结构重复制备，堆积多层形成；另一种方法是垂直交叉阵列结构，把传统的水平交叉阵列结构转90度，并在水平方向重复延伸形成垂直结构三维阵列。
多层堆叠结构需要对每层交叉阵列结构分别制备，在提高单位面积存储密度的同时，其生产成本也将显著提升，以堆叠N层交叉阵列为例，通常需要经过2N+1次光刻完成，光刻步骤约占整个半导体生产成本的30％，而垂直结构三维阵列，只需经过N+1次光刻，相比于多层堆叠结构，其工艺成本大大降低。
对于多层堆叠结构而言，选通管与阻变单元的集成可以通过平面工艺比较方便的实现；而对于垂直交叉阵列结构，选通管的集成就非常困难，因为在垂直阵列中，每一列阻变单元的上电极是通过沟槽填充工艺形成，由于缺少单个器件的图形化工艺，要在每个阻变单元上集成一个选通管难度很大，目前国际上已有的关于垂直交叉阵列三维结构的报道几乎全是基于单R结构，如图2所示，在缺乏选通管的情况下，这种结构的集成规模和读写操作将会受到很大的限制。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种适用于垂直交叉阵列集成的自选通非易失性阻变存储器单元及其制备方法，以消除阻变存储器垂直交叉阵列中的误读与串扰现象。
(二)技术方案
为达到上述目的，本发明提供了一种自选通阻变存储器单元，包括：包含有多层导电下电极的堆叠结构；刻蚀该堆叠结构而形成的垂直沟槽；在该垂直沟槽内壁及底部形成的M8XY6选通层；在该M8XY6选通层表面形成的电阻转变层；以及在该电阻转变层表面形成的导电上电极，且该导电上电极充满该垂直沟槽。
上述方案中，所述包含有多层导电下电极的堆叠结构中，导电下电极作为垂直交叉阵列结构中的字线，在任意两层导电下电极之间由绝缘介质层隔离，在顶层导电下电极之上覆盖有绝缘介质层，且底层导电下电极通过绝缘介质层与衬底隔离。
上述方案中，所述导电下电极，是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料，或者是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金；所述导电下电极采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，厚度为1nm～500nm。
上述方案中，所述绝缘介质层采用的材料，是SiN、SiO、SiON、掺C的SiO2、掺P的SiO2或掺F的SiO2；所述绝缘介质层采用化学气相沉积或溅射形成，厚度为10nm～100nm。
上述方案中，所述堆叠结构采用两层导电下电极构成，该两层导电下电极是第一导电下电极301和第二导电下电极302，第二导电下电极302形成于第一导电下电极301之上，且第一导电下电极301与第二导电下电极302之间由第二绝缘介质层202进行隔离，第二导电下电极302之上还覆盖有第三绝缘介质层203，第一导电下电极301通过第一绝缘介质层201与衬底隔离。
上述方案中，所述垂直沟槽依次贯穿该堆叠结构中该多层导电下电极之上覆盖的绝缘介质层、多层导电下电极及多层导电下电极之间的绝缘介质层，该垂直沟槽的底部形成于该底层导电下电极之下的绝缘介质层中。
上述方案中，所述在该垂直沟槽内壁及底部形成的M8XY6选通层，其中M为Cu、Ag、Li、Ni或Zn中的任一种，X为Ge、Si、Sn、C或N中的任一种，Y为Se、S、O或Te中的任一种。所述在该垂直沟槽内壁及底部形成的M8XY6选通层，还采用掺杂的M8XY6材料，掺杂元素为N、P、Zn、Cu、Ag、Li、Ni、Zn、Ge、Si、Sn、C、N、Se、S、O、Te，Br、Cl，F或I中的一种或几种。
上述方案中，所述在该垂直沟槽内壁及底部形成的M8XY6选通层，采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，厚度为1nm～500nm。
上述方案中，所述在该M8XY6选通层表面形成的电阻转变层，采用无机材料CuS、AgS、AgGeSe、CuIxSy，ZrO2、HfO2、TiO2、SiO2、WOx、NiO、CuOx、ZnO、TaOx、CoO、Y2O3、Si、PCMO、SZO或STO中的任一种，或者采用有机材料TCNQ、PEDOT、P3HT或PCTBT中的任一种，或由该无机材料或有机材料经掺杂改性后形成的材料构成；所述电阻转变层采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法中的一种方法形成，厚度为1nm～500nm。
上述方案中，所述导电上电极形成于内壁覆盖有M8XY6选通层及电阻转变层的该垂直沟槽内，所述导电上电极的上表面与顶层导电下电极之上覆盖的绝缘介质层的上表面齐平。
上述方案中，所述导电上电极，是由金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料构成，或者是由金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金构成；所述导电上电极采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法中的一种方法而形成，厚度为1nm～500nm。
为达到上述目的，本发明还提供了一种自选通阻变存储器单元的制备方法，包括：形成包含有多层导电下电极的堆叠结构；刻蚀该堆叠结构形成垂直沟槽；在该垂直沟槽内壁及底部形成M8XY6选通层；在该M8XY6选通层表面形成电阻转变层；以及在该电阻转变层表面形成导电上电极，且该导电上电极充满该垂直沟槽。
上述方案中，所述形成包含有多层导电下电极的堆叠结构的步骤，是在衬底上先形成绝缘介质层，然后在绝缘介质层上形成导电下电极，接着在导电下电极上形成绝缘介质层，然后再在绝缘介质层上形成导电下电极，以此类推，绝缘介质层和导电下电极依次间隔形成，并最终在顶层导电下电极上形成绝缘介质层后，形成包含有多层导电下电极的堆叠结构。
上述方案中，所述导电下电极采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，所述绝缘介质层采用化学气相沉积或溅射形成。
上述方案中，所述刻蚀该堆叠结构形成垂直沟槽的步骤，是采用光刻及刻蚀的方法对该堆叠结构中该多层导电下电极之上覆盖的绝缘介质层、多层导电下电极及多层导电下电极之间的绝缘介质层进行贯穿刻蚀，刻蚀停止于该底层导电下电极之下的绝缘介质层中。
上述方案中，所述光刻是常规光刻、电子束曝光或纳米压印；所述刻蚀是干法刻蚀或者湿法刻蚀，采用单步刻蚀工艺，一次形成沟槽，或者采用多步刻蚀工艺，将绝缘介质层与导电下电极分开刻蚀。
上述方案中，所述在该垂直沟槽内壁及底部形成M8XY6选通层的步骤，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成。
上述方案中，所述在该M8XY6选通层表面形成电阻转变层的步骤，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法中的一种方法形成。
上述方案中，所述在该电阻转变层表面形成导电上电极的步骤，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法中的一种方法，在内壁覆盖有M8XY6选通层及电阻转变层的该垂直沟槽内形成导电上电极。
上述方案中，所述在该电阻转变层表面形成导电上电极的步骤，还包括：平坦化导电上电极、电阻转变层及M8XY6选通层，形成垂直交叉阵列结构的位线，进而形成自选通阻变存储器单元。
上述方案中，所述平坦化是采用化学机械抛光的方法对导电上电极、电阻转变层及M8XY6选通层进行平坦化处理，将水平部分的导电上电极、电阻转变层及M8XY6选通层材料完全去除，完成位线的图形化。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明利用M8XY6选通层的阈值转变特性，其阻值随电压呈现高度非线性，与电阻转变层串联后，使电阻转变器件的低阻态呈非线性特征，从而实现其在交叉阵列结构中的自选通功能。
2、本发明通过M8XY6选通层与电阻转变层直接相邻，中间不包含导电层，避免了相邻单元的选通器的连接，消除了阻变存储器垂直交叉阵列中的误读与串扰现象，从而可以应用于垂直交叉阵列结构中。
3、本发明提供的自选通阻变存储器单元包括上电极、下电极、阻变材料层以及选通层，其低阻态呈现出高度非线性特性。本发明基于自选通功能阻变存储器作为存储单元，可以不依赖选通晶体管以及二极管，依靠其自身电阻随电压的非线性变化特征实现自我选择功能，结构简单、易集成、密度高、成本低，能够抑制交叉阵列结构中的读串扰现象；本发明的提出的非线性阻变单元同时适用于平面堆叠交叉阵列结构以及垂直交叉阵列结构，可以实现高密度的三维存储。
综上所述，本发明提供了一种适用于垂直交叉阵列集成的自选通非易失性阻变存储器单元及其制备方法。
附图说明
图1为单R结构交叉阵列读串扰现象的示意图；
图2为传统阻变存储器垂直交叉阵列集成示意图；
图3是依照本发明实施例的自选通阻变存储器单元的结构示意图；
图4是依照本发明实施例的制备自选通阻变存储器单元的方法流程图；
图5至图9是依照本发明实施例的自选通阻变存储器单元的制备过程示意图。
具体实施方式
在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状，而是包括所得到的形状，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。
本发明提供的自选通阻变存储器单元，包括：包含有多层导电下电极的堆叠结构；刻蚀该堆叠结构而形成的垂直沟槽；在该垂直沟槽内壁及底部形成的M8XY6选通层；在该M8XY6选通层表面形成的电阻转变层；以及在该电阻转变层表面形成的导电上电极，且该导电上电极充满该垂直沟槽。
其中，所述包含有多层导电下电极的堆叠结构中，导电下电极作为垂直交叉阵列结构中的字线，在任意两层导电下电极之间由绝缘介质层隔离，在顶层导电下电极之上覆盖有绝缘介质层，且底层导电下电极通过绝缘介质层与衬底隔离。
作为优选方案，图3所示为依照本发明实施例的自选通阻变存储器单元的结构示意图，本实施例中采用了两层导电下电极的堆叠结构，即第一导电下电极301与第二导电下电极302构成的堆叠结构，叠层的数量不受本实施例限制。
如图3所示，该阻变存储器单元包括第一导电下电极301、第二导电下电极302、M8XY6选通层501、电阻转变层601及导电上电极701，其中第二导电下电极302形成于第一导电下电极301之上，且第一导电下电极301与第二导电下电极302之间由第二绝缘介质层202进行隔离，第二导电下电极302之上还覆盖有第三绝缘介质层203；M8XY6选通层501形成于刻蚀第一导电下电极301及第二导电下电极302而形成的垂直沟槽的内壁，该垂直沟槽依次贯穿第二导电下电极302之上覆盖的第三绝缘介质层203、第二导电下电极302、第一导电下电极301与第二导电下电极302之间的第二绝缘介质层202，以及第一导电下电极301，该垂直沟槽的底部形成于第一导电下电极301之下的第一绝缘介质层201中。电阻转变层601形成于该垂直沟槽内壁覆盖的M8XY6选通层501之上；导电上电极701形成于内壁覆盖有M8XY6选通层501及电阻转变层601的该垂直沟槽内，导电上电极701的上表面与第二导电下电极302之上覆盖的第三绝缘介质层203的上表面齐平。
所述导电下电极，例如图3中的第一导电下电极301和第二导电下电极302，采用的材料可以由金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料构成，也可以由金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金构成。导电下电极可以采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，厚度为1nm～500nm。
所述绝缘介质层，例如图3中的第一至第三绝缘介质层201、202和203，采用的材料是SiN、SiO、SiON、掺C的SiO2、掺P的SiO2或掺F的SiO2，绝缘介质层可以采用化学气相沉积或溅射形成，厚度为10nm～100nm。
在M8XY6选通层501中，M为Cu、Ag、Li、Ni或Zn中的任一种，X为Ge、Si、Sn、C或N中的任一种，Y为Se、S、O或Te中的任一种。M8XY6选通层501还可以采用掺杂的M8XY6材料，掺杂元素为N、P、Zn、Cu、Ag、Li、Ni、Zn、Ge、Si、Sn、C、N、Se、S、O、Te，Br、Cl，F或I中的一种或几种。M8XY6选通层501可以采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，厚度为1nm～500nm。
电阻转变层601可以采用无机材料CuS、AgS、AgGeSe、CuIxSy，ZrO2、HfO2、TiO2、SiO2、WOx、NiO、CuOx、ZnO、TaOx、CoO、Y2O3、Si、PCMO、SZO或STO中的任一种，也可以采用有机材料TCNQ、PEDOT，P3HT，PCTBT等中的任一种，或由该无机材料或有机材料经掺杂改性后形成的材料构成，电阻转变层601可以采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法中的一种方法形成，厚度为1nm～500nm。
导电上电极701形成于内壁覆盖有M8XY6选通层501及电阻转变层601的该垂直沟槽内，其上表面与顶层导电下电极之上覆盖的绝缘介质层(例如图3中的第三绝缘介质层203)的上表面齐平。导电上电极701可以由金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料构成，也可以由金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金构成，导电上电极701可以采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法中的一种方法而形成；导电上电极701的厚度为1nm～500nm。
基于上述本发明实施例的自选通阻变存储器单元，本发明实施例还提供了一种自选通阻变存储器单元的制备方法，如图4所示，该方法包括以下步骤：
步骤10：形成包含有多层导电下电极的堆叠结构；
在本步骤中，是在衬底上先形成绝缘介质层，然后在绝缘介质层上形成导电下电极，接着在导电下电极上形成绝缘介质层，然后再在绝缘介质层上形成导电下电极，以此类推，绝缘介质层和导电下电极依次间隔形成，并最终在顶层导电下电极上形成绝缘介质层后，形成包含有多层导电下电极的堆叠结构。
其中，导电下电极采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，所述绝缘介质层采用化学气相沉积或溅射形成。
步骤20：刻蚀该堆叠结构形成垂直沟槽；
在本步骤中，是采用光刻及刻蚀的方法对该堆叠结构中该多层导电下电极之上覆盖的绝缘介质层、多层导电下电极及多层导电下电极之间的绝缘介质层进行贯穿刻蚀，刻蚀停止于该底层导电下电极之下的绝缘介质层中。光刻是常规光刻、电子束曝光或纳米压印；所述刻蚀是干法刻蚀或者湿法刻蚀，采用单步刻蚀工艺，一次形成沟槽，或者采用多步刻蚀工艺，将绝缘介质层与导电下电极分开刻蚀。
步骤30：在该垂直沟槽内壁及底部形成M8XY6选通层；
在本步骤中，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成。
步骤40：在该M8XY6选通层表面形成电阻转变层；
在本步骤中，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法中的一种方法形成。
步骤50：在该电阻转变层表面形成导电上电极，且该导电上电极充满该垂直沟槽；
在本步骤中，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法中的一种方法，在内壁覆盖有M8XY6选通层及电阻转变层的该垂直沟槽内形成导电上电极。
在该电阻转变层表面形成导电上电极的步骤中，还包括：平坦化导电上电极、电阻转变层及M8XY6选通层，形成垂直交叉阵列结构的位线，进而形成自选通阻变存储器单元。所述平坦化是采用化学机械抛光的方法对导电上电极、电阻转变层及M8XY6选通层进行平坦化处理，将水平部分的导电上电极、电阻转变层及M8XY6选通层材料完全去除，完成位线的图形化。
作为较佳实施例，以下结合图5至图9，详细说明本发明中自选通阻变存储器单元的制备工艺，该工艺具体包括如下步骤：
步骤1：沉积多层图形化的导电下电极层。
如图5所示，在Si衬底100上形成多层导电下电极的堆叠结构，导电下电极作为垂直交叉阵列结构中的字线，其中间由绝缘介质隔离，作为优选方案，本实施例中采用了两层导电下电极的堆叠结构，即第一导电下电极301与第二导电下电极302构成的堆叠结构，叠层的数量不受本实施例限制。
如图5所示，第一导电下电极301与衬底100间通过第一绝缘介质层201隔离，第一导电下电极301与第二导电下电极302之间通过第二绝缘介质层202隔离，第二导电下电极302上方覆盖第三绝缘介质层203。其中第一导电下电极301与第二导电下电极302可以采用化学电镀或者溅射的方法形成，作为优选方案，本实施例中第一导电下电极301和第二导电下电极302采用的材料是金属W，采用溅射的方法形成，厚度为5nm～100nm。
第一至第三绝缘介质层201、202、203可以采用化学气相沉积或溅射形成，采用的材料可以为SiN、SiO、SiON、掺C的SiO2、掺P的SiO2或掺F的SiO2等，作为优选方案，本实施例中第一至第三绝缘介质层201、202、203采用SiO2，由化学气相沉积形成，厚度为10nm～100nm。
步骤2：刻蚀形成垂直沟槽。
如图6所示，通过光刻以及刻蚀的方法对第三绝缘介质层203、第二导电下电极302、第二绝缘介质层202、第一导电下电极301和第一绝缘介质层201进行刻蚀，刻透第一导电下电极301且不刻透第一绝缘介质层201，形成垂直沟槽401。该步骤中，光刻可以是常规光刻、电子束曝光、纳米压印等图形转移技术；刻蚀可以是干法刻蚀或者湿法刻蚀；由于涉及多层薄膜的刻蚀，可以采用单步刻蚀工艺，一次形成沟槽，也可以采用多步刻蚀工艺，将绝缘介质与金属导电电极分开刻蚀。
步骤3：在垂直沟槽401中沉积M8XY6选通层501。
如图7所示，作为较优实施例，M8XY6选通层501采用的材料可以为Cu8GeS6或Ag8GeS6，可以采用单靶溅射或多靶共溅的方法沉积，厚度为5nm～200nm。
步骤4：在垂直沟槽401中沉积电阻转变层601于M8XY6选通层501之上。
如图8所示，作为较优实施例，电阻转变层601采用的材料可以为GeS或HfO2，通过采用溅射或原子化学气相沉积制备，厚度为1nm～30nm。
步骤5：在垂直沟槽401的电阻转变层601之上形成导电上电极701。
如图9所示，作为较优实施例，导电上电极701采用的材料可以为Ti，TiN，Ta，TaN，Ru或Cu中的一种或几种的多层复合电极，可以采用溅射、原子化学气相沉积或电镀的方法制备，厚度为10nm～1000nm。
步骤6：平坦化导电上电极701、电阻转变层601及M8XY6选通层501，形成垂直交叉阵列结构的位线，即形成自选通阻变存储器单元。
采用化学机械抛光对导电上电极701、电阻转变层601及M8XY6选通层501进行平坦化处理，将水平部分的导电上电极701、电阻转变层601及M8XY6选通层501材料完全去除，完成位线的图形化，具体如图3所示。
至此，图3所示具有自选通功能的自选通阻变存储器单元制备完成。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (22)
1.一种自选通阻变存储器单元，其特征在于，包括：
包含有多层导电下电极的堆叠结构；
刻蚀该堆叠结构而形成的垂直沟槽；
在该垂直沟槽内壁及底部形成的M8XY6选通层；
在该M8XY6选通层表面形成的电阻转变层；以及
在该电阻转变层表面形成的导电上电极，且该导电上电极充满该垂直沟槽。
2.根据权利要求1所述的自选通阻变存储器单元，其特征在于，所述包含有多层导电下电极的堆叠结构中，导电下电极作为垂直交叉阵列结构中的字线，在任意两层导电下电极之间由绝缘介质层隔离，在顶层导电下电极之上覆盖有绝缘介质层，且底层导电下电极通过绝缘介质层与衬底隔离。
3.根据权利要求2所述的自选通阻变存储器单元，其特征在于，
所述导电下电极，是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料，或者是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金；
所述导电下电极采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，厚度为1nm～500nm。
4.根据权利要求2所述的自选通阻变存储器单元，其特征在于，
所述绝缘介质层，是采用SiN、SiO、SiON、掺C的SiO2、掺P的SiO2或掺F的SiO2；
所述绝缘介质层采用化学气相沉积或溅射形成，厚度为10nm～100nm。
5.根据权利要求2所述的自选通阻变存储器单元，其特征在于，所述堆叠结构采用两层导电下电极构成，该两层导电下电极是第一导电下电极(301)和第二导电下电极(302)，第二导电下电极(302)形成于第一导电下电极(301)之上，且第一导电下电极(301)与第二导电下电极(302)之间由第二绝缘介质层(202)进行隔离，第二导电下电极(302)之上还覆盖有第三绝缘介质层(203)，第一导电下电极(301)通过第一绝缘介质层(201)与衬底隔离。
6.根据权利要求2所述的自选通阻变存储器单元，其特征在于，所述垂直沟槽依次贯穿该堆叠结构中该多层导电下电极之上覆盖的绝缘介质层、多层导电下电极及多层导电下电极之间的绝缘介质层，该垂直沟槽的底部形成于该底层导电下电极之下的绝缘介质层中。
7.根据权利要求1所述的自选通阻变存储器单元，其特征在于，所述在该垂直沟槽内壁及底部形成的M8XY6选通层，其中M为Cu、Ag、Li、Ni或Zn中的任一种，X为Ge、Si、Sn、C或N中的任一种，Y为Se、S、O或Te中的任一种。
8.根据权利要求7所述的自选通阻变存储器单元，其特征在于，所述在该垂直沟槽内壁及底部形成的M8XY6选通层，还采用掺杂的M8XY6材料，掺杂元素为N、P、Zn、Cu、Ag、Li、Ni、Zn、Ge、Si、Sn、C、N、Se、S、O、Te，Br、Cl，F或I中的一种或几种。
9.根据权利要求1所述的自选通阻变存储器单元，其特征在于，所述在该垂直沟槽内壁及底部形成的M8XY6选通层，采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，厚度为1nm～500nm。
10.根据权利要求1所述的自选通阻变存储器单元，其特征在于，
所述在该M8XY6选通层表面形成的电阻转变层，采用无机材料CuS、AgS、AgGeSe、CuIxSy，ZrO2、HfO2、TiO2、SiO2、WOx、NiO、CuOx、ZnO、TaOx、CoO、Y2O3、Si、PCMO、SZO或STO中的任一种，或者采用有机材料TCNQ、PEDOT、P3HT或PCTBT中的任一种，或由该无机材料或有机材料经掺杂改性后形成的材料构成；
所述电阻转变层采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法中的一种方法形成，厚度为1nm～500nm。
11.根据权利要求1所述的自选通阻变存储器单元，其特征在于，所述导电上电极形成于内壁覆盖有M8XY6选通层及电阻转变层的该垂直沟槽内，所述导电上电极的上表面与顶层导电下电极之上覆盖的绝缘介质层的上表面齐平。
12.根据权利要求11所述的自选通阻变存储器单元，其特征在于，
所述导电上电极，是由金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料构成，或者是由金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金构成；
所述导电上电极采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法中的一种方法而形成，厚度为1nm～500nm。
13.一种自选通阻变存储器单元的制备方法，其特征在于，包括：
形成包含有多层导电下电极的堆叠结构；
刻蚀该堆叠结构形成垂直沟槽；
在该垂直沟槽内壁及底部形成M8XY6选通层；
在该M8XY6选通层表面形成电阻转变层；以及
在该电阻转变层表面形成导电上电极，且该导电上电极充满该垂直沟槽。
14.根据权利要求13所述的制备方法，其特征在于，所述形成包含有多层导电下电极的堆叠结构的步骤，是在衬底上先形成绝缘介质层，然后在绝缘介质层上形成导电下电极，接着在导电下电极上形成绝缘介质层，然后再在绝缘介质层上形成导电下电极，以此类推，绝缘介质层和导电下电极依次间隔形成，并最终在顶层导电下电极上形成绝缘介质层后，形成包含有多层导电下电极的堆叠结构。
15.根据权利要求14所述的制备方法，其特征在于，所述导电下电极采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，所述绝缘介质层采用化学气相沉积或溅射形成。
16.根据权利要求14所述的制备方法，其特征在于，所述刻蚀该堆叠结构形成垂直沟槽的步骤，是采用光刻及刻蚀的方法对该堆叠结构中该多层导电下电极之上覆盖的绝缘介质层、多层导电下电极及多层导电下电极之间的绝缘介质层进行贯穿刻蚀，刻蚀停止于该底层导电下电极之下的绝缘介质层中。
17.根据权利要求16所述的制备方法，其特征在于，所述光刻是常规光刻、电子束曝光或纳米压印；所述刻蚀是干法刻蚀或者湿法刻蚀，采用单步刻蚀工艺，一次形成沟槽，或者采用多步刻蚀工艺，将绝缘介质层与导电下电极分开刻蚀。
18.根据权利要求13所述的制备方法，其特征在于，所述在该垂直沟槽内壁及底部形成M8XY6选通层的步骤，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成。
19.根据权利要求13所述的制备方法，其特征在于，所述在该M8XY6选通层表面形成电阻转变层的步骤，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法中的一种方法形成。
20.根据权利要求13所述的制备方法，其特征在于，所述在该电阻转变层表面形成导电上电极的步骤，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法中的一种方法，在内壁覆盖有M8XY6选通层及电阻转变层的该垂直沟槽内形成导电上电极。
21.根据权利要求20所述的制备方法，其特征在于，所述在该电阻转变层表面形成导电上电极的步骤，还包括：
平坦化导电上电极、电阻转变层及M8XY6选通层，形成垂直交叉阵列结构的位线，进而形成自选通阻变存储器单元。
22.根据权利要求21所述的制备方法，其特征在于，所述平坦化是采用化学机械抛光的方法对导电上电极、电阻转变层及M8XY6选通层进行平坦化处理，将水平部分的导电上电极、电阻转变层及M8XY6选通层材料完全去除，完成位线的图形化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410830010.8A CN104485418A (zh) | 2014-12-26 | 2014-12-26 | 一种自选通阻变存储器单元及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410830010.8A CN104485418A (zh) | 2014-12-26 | 2014-12-26 | 一种自选通阻变存储器单元及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104485418A true CN104485418A (zh) | 2015-04-01 |
Family
ID=52759942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410830010.8A Pending CN104485418A (zh) | 2014-12-26 | 2014-12-26 | 一种自选通阻变存储器单元及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104485418A (zh) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826468A (zh) * | 2016-04-29 | 2016-08-03 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
| WO2017185326A1 (zh) * | 2016-04-29 | 2017-11-02 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
| CN107579154A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 一种阻变存储器及其制作方法 |
| CN108630810A (zh) * | 2018-05-14 | 2018-10-09 | 中国科学院微电子研究所 | 1s1r存储器集成结构及其制备方法 |
| CN108878644A (zh) * | 2017-05-11 | 2018-11-23 | 上海格易电子有限公司 | 一种nor型阻变存储器及制备方法 |
| CN109962161A (zh) * | 2018-12-03 | 2019-07-02 | 复旦大学 | 基于内置非线性rram的3d垂直交叉阵列及其制备方法 |
| CN110707209A (zh) * | 2019-09-03 | 2020-01-17 | 华中科技大学 | 一种三维堆叠相变存储器及其制备方法 |
| CN112216793A (zh) * | 2020-07-22 | 2021-01-12 | 中国科学院微电子研究所 | 一种选通管及其制备方法 |
| CN113053944A (zh) * | 2019-12-26 | 2021-06-29 | 爱思开海力士有限公司 | 具有阻变结构的非易失性存储器件 |
| CN113054101A (zh) * | 2021-02-24 | 2021-06-29 | 中国科学院微电子研究所 | Rram的3d垂直堆积集成结构及其集成方法 |
| CN113066927A (zh) * | 2021-02-03 | 2021-07-02 | 湖北大学 | 一种基于掺钛氧化铌的1s1r器件及其制备方法 |
| CN113241404A (zh) * | 2021-03-29 | 2021-08-10 | 天津理工大学 | 基于二维氧化钼/硫化钼叠层结构的自选通器件及其制造方法 |
| WO2021232780A1 (zh) * | 2020-05-19 | 2021-11-25 | 上海集成电路研发中心有限公司 | 一种三维阻变存储器及制造方法 |
| CN114220916A (zh) * | 2021-12-10 | 2022-03-22 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840995A (zh) * | 2009-01-13 | 2010-09-22 | 三星电子株式会社 | 电阻型随机存取存储器及其制造方法 |
| US20110227023A1 (en) * | 2010-03-19 | 2011-09-22 | International Business Machines Corporation | Backend of line (beol) compatible high current density access device for high density arrays of electronic components |
| CN102522501A (zh) * | 2011-12-29 | 2012-06-27 | 北京大学 | 具有交叉阵列结构的阻变存储器及制备方法 |
| CN103390629A (zh) * | 2013-07-15 | 2013-11-13 | 北京大学 | 阻变存储器及其操作方法和制造方法 |
| CN103633242A (zh) * | 2012-08-28 | 2014-03-12 | 中国科学院微电子研究所 | 一种具有自整流特性的阻变存储器及其制备方法 |
| CN103733337A (zh) * | 2011-08-15 | 2014-04-16 | 国际商业机器公司 | 微电子器件 |
| CN103892245A (zh) * | 2012-12-26 | 2014-07-02 | 谭小毛 | 一种芝麻黄芥末辣椒酱 |
-
2014
- 2014-12-26 CN CN201410830010.8A patent/CN104485418A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840995A (zh) * | 2009-01-13 | 2010-09-22 | 三星电子株式会社 | 电阻型随机存取存储器及其制造方法 |
| US20110227023A1 (en) * | 2010-03-19 | 2011-09-22 | International Business Machines Corporation | Backend of line (beol) compatible high current density access device for high density arrays of electronic components |
| CN103733337A (zh) * | 2011-08-15 | 2014-04-16 | 国际商业机器公司 | 微电子器件 |
| CN102522501A (zh) * | 2011-12-29 | 2012-06-27 | 北京大学 | 具有交叉阵列结构的阻变存储器及制备方法 |
| CN103633242A (zh) * | 2012-08-28 | 2014-03-12 | 中国科学院微电子研究所 | 一种具有自整流特性的阻变存储器及其制备方法 |
| CN103892245A (zh) * | 2012-12-26 | 2014-07-02 | 谭小毛 | 一种芝麻黄芥末辣椒酱 |
| CN103390629A (zh) * | 2013-07-15 | 2013-11-13 | 北京大学 | 阻变存储器及其操作方法和制造方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826468A (zh) * | 2016-04-29 | 2016-08-03 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
| WO2017185326A1 (zh) * | 2016-04-29 | 2017-11-02 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
| CN105826468B (zh) * | 2016-04-29 | 2018-08-10 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
| CN108878644A (zh) * | 2017-05-11 | 2018-11-23 | 上海格易电子有限公司 | 一种nor型阻变存储器及制备方法 |
| CN107579154A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 一种阻变存储器及其制作方法 |
| CN107579154B (zh) * | 2017-08-31 | 2018-10-30 | 长江存储科技有限责任公司 | 一种阻变存储器及其制作方法 |
| CN108630810A (zh) * | 2018-05-14 | 2018-10-09 | 中国科学院微电子研究所 | 1s1r存储器集成结构及其制备方法 |
| CN109962161A (zh) * | 2018-12-03 | 2019-07-02 | 复旦大学 | 基于内置非线性rram的3d垂直交叉阵列及其制备方法 |
| CN110707209A (zh) * | 2019-09-03 | 2020-01-17 | 华中科技大学 | 一种三维堆叠相变存储器及其制备方法 |
| CN110707209B (zh) * | 2019-09-03 | 2022-03-18 | 华中科技大学 | 一种三维堆叠相变存储器及其制备方法 |
| CN113053944A (zh) * | 2019-12-26 | 2021-06-29 | 爱思开海力士有限公司 | 具有阻变结构的非易失性存储器件 |
| WO2021232780A1 (zh) * | 2020-05-19 | 2021-11-25 | 上海集成电路研发中心有限公司 | 一种三维阻变存储器及制造方法 |
| CN112216793A (zh) * | 2020-07-22 | 2021-01-12 | 中国科学院微电子研究所 | 一种选通管及其制备方法 |
| WO2022016786A1 (zh) * | 2020-07-22 | 2022-01-27 | 中国科学院微电子研究所 | 一种选通管及其制备方法 |
| CN112216793B (zh) * | 2020-07-22 | 2023-01-20 | 中国科学院微电子研究所 | 一种选通管及其制备方法 |
| CN113066927A (zh) * | 2021-02-03 | 2021-07-02 | 湖北大学 | 一种基于掺钛氧化铌的1s1r器件及其制备方法 |
| CN113054101A (zh) * | 2021-02-24 | 2021-06-29 | 中国科学院微电子研究所 | Rram的3d垂直堆积集成结构及其集成方法 |
| CN113241404A (zh) * | 2021-03-29 | 2021-08-10 | 天津理工大学 | 基于二维氧化钼/硫化钼叠层结构的自选通器件及其制造方法 |
| CN114220916A (zh) * | 2021-12-10 | 2022-03-22 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104485418A (zh) | 一种自选通阻变存储器单元及其制备方法 | |
| CN105826468B (zh) | 一种自选通阻变存储器件及其制备方法 | |
| US10608177B2 (en) | Self-gated RRAM cell and method for manufacturing the same | |
| US8665631B2 (en) | Resistive random memory cell and memory | |
| CN101807595B (zh) | 3d半导体结构及其制造方法 | |
| CN104465989A (zh) | 三端原子开关器件及其制备方法 | |
| CN101432878B (zh) | 可变电阻元件及其制造方法 | |
| CN103117359B (zh) | 一种高可靠性非挥发存储器及其制备方法 | |
| CN104978990B (zh) | 紧凑型三维存储器 | |
| CN103855304B (zh) | 可变电阻存储器件 | |
| WO2021042422A1 (zh) | 一种三维堆叠相变存储器及其制备方法 | |
| CN103890943B (zh) | 基于异质结氧化物的忆阻元件 | |
| CN103633242B (zh) | 一种具有自整流特性的阻变存储器及其制备方法 | |
| CN105870321B (zh) | 一种非线性自整流阻变存储器及其制备方法 | |
| CN102832220A (zh) | 具有双交叉点阵列的三维半导体存储器器件及其制造方法 | |
| CN101976676A (zh) | 一种三维结构非易失存储器阵列及其制备方法 | |
| WO2017084237A1 (zh) | 一种三维存储器及其制备方法 | |
| US10720578B2 (en) | Self-gating resistive storage device having resistance transition layer in vertical trench in stacked structure of insulating dielectric layers and electrodes | |
| KR101317755B1 (ko) | 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법 | |
| JP2010251479A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| CN105470275A (zh) | 交叉矩阵列式磁性随机存储器制造工艺 | |
| CN101783388A (zh) | 带有自整流效应的非易失电阻转变型存储器 | |
| CN105336852B (zh) | 带有自整流效应的rram存储单元结构及其制备方法 | |
| CN103730572B (zh) | 一种互补型阻变存储器及其制备方法 | |
| CN103078053A (zh) | 一种多值阻变存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150401 |