CN103730572B

CN103730572B - 一种互补型阻变存储器及其制备方法

Info

Publication number: CN103730572B
Application number: CN201410003695.9A
Authority: CN
Inventors: 陈心满
Original assignee: South China Normal University
Current assignee: South China Normal University
Priority date: 2014-01-03
Filing date: 2014-01-03
Publication date: 2016-04-13
Anticipated expiration: 2034-01-03
Also published as: CN103730572A

Abstract

本发明公开了一种互补型阻变存储器，包括底层导电电极；设于底层导电电极上表面的非晶ZnO薄膜介质层；设于非晶ZnO薄膜介质层上表面的非晶MgZnO薄膜介质层；设于非晶MgZnO薄膜介质层上表面的TiN电极。通过本发明不仅可解决ZnO阻变器件十字交叉阵列的串扰问题，同时ZnO简单的成分和晶体结构、丰富的来源、低廉的价格将降低器件的制作工艺和成本，推进十字交叉阻变存储器阵列的实际应用具有非常重要意义。

Description

一种互补型阻变存储器及其制备方法

技术领域

本发明涉及新型微纳电子材料及功能器件领域，涉及一种具有双层结构的互补型阻变存储器及其制备方法。

背景技术

基于“半导体存储技术”开发出来的存储器，已成为现今存储媒体的主导，在计算机、移动存储设备及数码产品等领域得到广泛应用。随着人们对大容量便携式存储设备的青睐，存储产品将逐渐趋于小型化及高密度集成。传统的磁随机动态存储器和闪存因自身物理尺寸的限制，已不能满足高密度的存储要求，所以开发新型态的存储器元件有其相当重要的意义和价值。当前，基于氧化物材料(如NiO、TiO₂、ZnO、、SrZrO₃等)的电致阻变效应开发的阻变器件，因结构简单、响应速度快速、操作功耗低和非易失性等特点，有望获得小型化的大容量存储器件，已引起了国内外研究机构和IT公司如HP、IBM、Samsung、中芯国际等的广泛关注和研究。

阻变器件小型化和高密度集成的主要途径就是利用器件简单的“三明治”结构，通过十字交叉阵列(CrossbarArray)的方式，实现3D叠层构架。这样，每个存储单元将缩小至4F²/n的尺寸(F为制造工艺的特征尺寸，n为十字交叉阵列的层数)。然而，十字交叉阵列中因字线、位线与存储介质形所成的节点，其寄生漏电路径的存在是不可避免的，这将导致相邻存储单元的串扰问题(CrosstalkProblem)。尤其是读取阻变器件低阻态时，因较大的漏电流，串扰问题尤为严重。这种串扰是阻变器件高密度集成应用的技术瓶颈。如何在实际应用操控中解决器件十字交叉阵列的串扰，对未来阻变存储器的发展和应用至关重要。

对存储器件十字交叉阵列的串扰问题，传统的解决办法是将记忆元件与一个选择性元件如晶体管、二极管等进行串联，但这种集成方式无疑将增加器件制作工艺的复杂性和成本。最近，互补型阻变存储器(ComplementaryResistiveSwitches，CRS)的概念被提出，以解决双极性阻变存储器在十字交叉阵列中的串扰问题。互补型阻变存储器的基本原理是将两个存储元件逆向串联在阵列的交叉点中，设置其中的一个元件为低阻态而另一个为高阻态，通过交替变换实现“0”和“1”的记忆。这样，器件在低偏压时均为高阻态，将在无选择性元件的情况下有效解决十字交叉阵列的串扰问题。

发明内容

本发明的目的在于针对现有阻变存储技术的不足，提供一种基于非晶MgZnO/ZnO异质结薄膜的互补型阻变存储器及其制备方法，解决阻变器件十字交叉阵列的串扰问题。

为了达到上述目的，采用如下技术方案：

一种互补型阻变存储器，包括底层导电电极；设于底层导电电极上表面的非晶ZnO薄膜介质层；设于非晶ZnO薄膜介质层上表面的非晶MgZnO薄膜介质层，所述非晶MgZnO薄膜介质层中的Mg与Zn的原子数量比为N，其中0＜N＜1，设于非晶MgZnO薄膜介质层上表面的TiN电极。

进一步地，所述底层导电电极由Pt、Au、Pd、Al、Ag、Cu、或ITO制成。

进一步地，所述底层导电电极和TiN电极的厚度分别为50～500nm。

进一步地，所述非晶ZnO薄膜介质层厚度为5～200nm。

进一步地，所述非晶MgZnO薄膜介质层的厚度为4～50nm。

一种制备上述互补型阻存储器的方法，包括如下步骤：在基底上制备所述底层导电电极；在底层导电电极上表面制备非晶ZnO薄膜介质层；在非晶ZnO薄膜介质层上表面制备非晶MgZnO薄膜介质层；在非晶MgZnO薄膜介质层上表面镀上TiN电极。

进一步地，采用磁控溅射在底层导电电极Pt、Au、Pd、Al、Ag、Cu、或ITO上制备非晶ZnO薄膜介质层，溅射靶材为ZnO陶瓷，衬底温度为室温，反应气体为氩气与氧气的混合气体，气压为10^-4Pa,溅射功率为100W。

进一步地，采用磁控溅射在非晶ZnO薄膜介质层上表面制备非晶MgZnO薄膜介质层，溅射靶材为Mg_0.1Zn_0.9O陶瓷，衬底温度为室温，反应气体为氩气与氧气的混合气体，气压为10^-4Pa,溅射功率为100W。

进一步地，采用磁控溅射在非晶MgZnO薄膜介质层上表面制备厚度为100nm，电极大小为直径100μm的TiN电极，溅射靶材为TiN靶，衬底温度为室温，反应气体为氩气，气压为0.1Pa，溅射功率为100W。

与现有技术相比，本发明的有益效果在于：

本发明的互补型阻变阻存储元件具有相对简单的器件结构,而传统的互补型阻变阻存储元件通常采用将两个“金属/介质/金属”的存储单元反向串联。

本发明的互补型阻变阻存储元件不需引入场效应管、二极管等外加选择元件就能解决十字交叉阵列存储器件的串扰问题，有利于提高器件的存储密度，也简化了器件制备过程。

器件的制备方法采用传统的磁控溅射，其制备过程容易控制，工艺简单，制备成本较低，与传统CMOS工艺的兼容性较高。

本发明涉及互补型阻变阻存储元件，以纳米非晶MgZnO/ZnO异质结为存储介质，无需高温热处理，节能、环保，在器件小型化和降低制造成本方面具有明显优势。

本发明基于非晶MgZnO/ZnO双层薄膜构筑互补型阻变存储器，不仅可解决阻变器件十字交叉阵列的串扰问题，同时ZnO材料简单的成分和晶体结构、丰富的来源、低廉的价格将降低器件的制作工艺和成本，推进十字交叉阻变存储器阵列的实际应用具有非常重要意义。

附图说明

图1是本发明所述互补型阻变存储器的剖面图；

图2是本发明所述制备互补型阻变存储器的步骤流程图；

图3是本发明所述互补型阻变存储器的互补型阻变特性图。

图示：1—TiN电极；2—非晶MgZnO薄膜介质层；3—非晶ZnO薄膜介质层；4—Pt电极。

具体实施方式

下面将结合附图以及具体实施方法来详细说明本发明，在本发明的示意性实施及说明用来解释本发明，但并不作为对本发明的限定。

如图1所示，本实施例的互补型阻变存储器包括作为底层导电电极的Pt电极4、非晶ZnO薄膜介质层3、非晶MgZnO薄膜介质层2以及TiN电极1。底层导电电极还可以是Au、Pd、Ag、Cu或ITO等制成，优选Pt或Au。Pt电极4的厚度为50～500nm，优选100nm。非晶ZnO薄膜介质层3的厚度5～200nm，优选20nm。非晶MgZnO薄膜介质层2的厚度为4～50nm，优选5nm。非晶MgZnO薄膜介质层中Mg和Zn的原子数量比为N，其中0＜N＜1，N优选0.1。TiN电极的厚度为50～500nm，优选100nm。

如图2所示，本实施例的互补型阻变存储器的制备方法包括以下步骤：

S10：在基底上制备所述底层导电电极。

在基底上制备包括Pt、Au、Pd、Ag、Cu或ITO等底层导电电极。

S20：在底层导电电极上表面制备非晶ZnO薄膜介质层。

采用磁控溅射在底层导电电极Pt上制备非晶ZnO薄膜介质层，溅射靶材为ZnO陶瓷，衬底温度为室温，反应气体为氩气与氧气的混合气体，气压为10^-4Pa,溅射功率为100W。

S30：在非晶ZnO薄膜介质层上表面制备非晶MgZnO薄膜介质层。

采用磁控溅射在非晶ZnO薄膜介质层上表面制备非晶MgZnO薄膜介质层，溅射靶材为Mg_0.1Zn_0.9O陶瓷，衬底温度为室温，反应气体为氩气与氧气的混合气体，气压为10^-4Pa,溅射功率为100W。

S40：在非晶MgZnO薄膜介质层上表面镀上TiN电极。

采用磁控溅射在非晶MgZnO薄膜介质层上表面制备厚度为100nm，电极大小为直径100μm的TiN电极，溅射靶材为TiN靶，衬底温度为室温，反应气体为氩气，气压为0.1Pa，溅射功率为100W。

本发明提供的互补型阻变存储器存储功能如图3所示。该互补型阻变存储器的存储特性在合适的电压范围内(V_th3,V_th1)具有两个极性相反的高阻态，HRS-p和HRS-n分别代表两个极性相反的正向和负向的高阻态。其中，负向高阻态HRS-n在(V_th4，V_th1)的偏压范围内保持。当施加大于V_th1且小于V_th2的正向偏压后，负向高阻态HRS-n变为低阻态LRS。正向高阻态HRS-p在(V_th3，V_th2)偏压范围内保持，当施加大于V_th4且小于V_th3的负向偏压后，正向高阻态HRS-p变为低阻态LRS。因此，可定义在(V_th4，V_th1)稳定的负向高阻态HRS-n为器件的“1”状态，而在(V_th3，V_th2)内稳定的正向高阻态HRS-p为器件的“0”。“0”和“1”状态可以通过施加一个(V_th1,V_th2)之间的偏压来识别。由图3可知，当施加一个在(V_th1,V_th2)之间的偏压时，此时“0”代表的正向高阻态HRS-p仍保持正高阻态，而“1”代表的负向高阻态HRS-n则变为低阻态LRS，即“1”的读取具有破坏性。需要施加一个小于或等于V_th4的负向偏压，使其恢复到“1”的负向高阻态HRS-n。类似的，也可以定义负向高阻态HRS-n为“0”,正向高阻态HRS-p为“1”。相应的，可施加(V_th3,V_th4)的偏压来实现的“0”读取，然后施加一个大于或等于V_th2的正向偏压使其恢复到高阻态。该互补型阻变存储器的“0”和“1”都以高阻态形式存储，无需外加选择元件便可消除十字交叉阵列中的窜扰问题，降低功耗，有利于高密度、低耗能存储器的开发。

以上对本发明实施例所提供的技术方案进行了详细介绍，本文中应用了具体个例对本发明实施例的原理以及实施方式进行了阐述，以上实施例的说明只适用于帮助理解本发明实施例的原理；同时，对于本领域的一般技术人员，依据本发明实施例，在具体实施方式以及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims

1.一种互补型阻变存储器，其特征在于，包括：

底层导电电极；

设于底层导电电极上表面的非晶ZnO薄膜介质层；

设于非晶ZnO薄膜介质层上表面的非晶MgZnO薄膜介质层，所述非晶MgZnO薄膜介质层中的Mg与Zn的原子数量比为N，其中0＜N＜1；

设于非晶MgZnO薄膜介质层上表面的TiN电极。

2.根据权利要求1所述的互补型阻变存储器，其特征在于：所述底层导电电极由Pt、Au、Pd、Al、Ag、Cu、或ITO制成。

3.根据权利要求2所述的互补型阻变存储器，其特征在于：所述底层导电电极和TiN电极的厚度分别为50～500nm。

4.根据权利要求3所述的互补型阻变存储器，其特征在于：所述非晶ZnO薄膜介质层厚度为5～200nm。

5.根据权利要求1所述的互补型阻变存储器，其特征在于：所述非晶MgZnO薄膜介质层的厚度为4～50nm。

6.一种制备权利要求1-5任一权利要求所述的互补型阻变存储器的方法，其特征在于，包括如下步骤：

在基底上制备所述底层导电电极；

在底层导电电极上表面制备非晶ZnO薄膜介质层；

在非晶ZnO薄膜介质层上表面制备非晶MgZnO薄膜介质层；

在非晶MgZnO薄膜介质层上表面镀上TiN电极。

7.根据权利要求6所述的互补型阻变存储器的方法，其特征在于：采用磁控溅射在底层导电电极Pt、Au、Pd、Al、Ag、Cu、或ITO上制备非晶ZnO薄膜介质层，溅射靶材为ZnO陶瓷，衬底温度为室温，反应气体为氩气与氧气的混合气体，气压为10^-4Pa，溅射功率为100W。

8.根据权利要求6所述的互补型阻变存储器的方法，其特征在于：采用磁控溅射在非晶ZnO薄膜介质层上表面制备非晶MgZnO薄膜介质层，溅射靶材为Mg_0.1Zn_0.9O陶瓷，衬底温度为室温，反应气体为氩气与氧气的混合气体，气压为10^-4Pa，溅射功率为100W。

9.根据权利要求6所述的互补型阻变存储器的方法，其特征在于：采用磁控溅射在非晶MgZnO薄膜介质层上表面制备厚度为100nm，电极大小为直径100μm的TiN电极，溅射靶材为TiN靶，衬底温度为室温，反应气体为氩气，气压为0.1Pa，溅射功率为100W。