CN107240642A - 一种互补型阻变存储器及其制备方法 - Google Patents

一种互补型阻变存储器及其制备方法 Download PDF

Info

Publication number
CN107240642A
CN107240642A CN201710484292.4A CN201710484292A CN107240642A CN 107240642 A CN107240642 A CN 107240642A CN 201710484292 A CN201710484292 A CN 201710484292A CN 107240642 A CN107240642 A CN 107240642A
Authority
CN
China
Prior art keywords
storage medium
medium layers
zro
complementary type
type resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710484292.4A
Other languages
English (en)
Inventor
武兴会
崔娜娜
陈朝阳
张秋慧
王克甫
黄全振
黄明明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henan Institute of Engineering
Original Assignee
Henan Institute of Engineering
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henan Institute of Engineering filed Critical Henan Institute of Engineering
Priority to CN201710484292.4A priority Critical patent/CN107240642A/zh
Publication of CN107240642A publication Critical patent/CN107240642A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种互补型阻变存储器及其制备方法,包括:底层导电氧化物电极,设于底层导电氧化物电极上表面的CuO存储介质层,设于CuO存储介质层上表面的ZrO存储介质层,设于ZrO存储介质层上表面的。方法如下:采用直流磁控溅射在Si衬底上制备导电氧化物薄膜,采用磁控溅射在导电氧化物薄膜上表面制备CuO存储介质层,采用磁控溅射在CuO存储介质层上表面制备ZrO存储介质层,采用磁控溅射在ZrO存储介质层的上表面制备W电极,本发明是互补型阻变存储器结构,该结构在不需要额外使用二极管或者三极管的情况下解决十字交叉阵列阻变存储器的串扰问题,具有电路简单的特点。

Description

一种互补型阻变存储器及其制备方法
一种互补型阻变存储器及其制备方法。
技术领域
本发明属于新材料及微电子技术领域,涉及一种互补型阻变存储器及制备方法。
背景技术
随着计算机,数码产品,可移动设备的普及,对半导体存储设备的消费成激增需求。目前最具前景的非易失性半导体存储器由磁阻变存储器、铁电存储器、相变存储器和阻变存储器。阻变存储器作为下一代非易失半导体存储器的有力竞争者,受到HP、Samsung、IBM、中芯国际等研究机构的关注。
其相对比于其他存储器而言具有更低的能耗和更小的单元面积,其单元面积为4F2/n,其中F为制造工艺的最小尺寸,n为交叉阵列的层数。但当阻变存储器以3D方式堆叠时,在其字线与位线之间会出现sneak current现象,也就是俗称的串扰问题。存储器中出现串扰将直接引起数据的读写错误,引起数据丢失。解决十字交叉阵列存储器件的串扰问题,对于实现高密度存储介质至关重要。
解决串扰问题的方法是在存储元件的位置串联一个晶体管或者二极管,但这种方法无疑将会增加电路的复杂程度和元件的面积。针对如上问题,提出一种互补型阻变存储器结构,这种结构是将两个阻变存储进行串联,组成互补型的阻变存储器结构。本发明是在此互补型存储器结构基础之上,提出一种新的互补型阻变存储器结构。
发明内容
本发明所要解决的技术问题是提供一种互补型阻变存储器,以克服阻变存储器十字交叉阵列中的串扰问题。
为解决上述技术问题,本发明采用以下技术方案:
一种互补型阻变存储器,包括:
底层导电氧化物电极(1),
设于底层导电氧化物电极上表面的CuO存储介质层(2),
设于CuO存储介质层上表面的ZrO存储介质层(3),
设于ZrO存储介质层上表面的(4)。
所述底层导电氧化物电极由导电氧化物AZO、ITO、FTO或GZO构成。
所述底层导电氧化物电极的厚度为100nm-500nm。
所述CuO存储介质层的厚度为10nm-200nm.
所述ZrO存储介质层厚度为5nm-200nm。
所述顶电极为W极,顶电极的厚度为50nm-500nm。
所述的互补型阻变存储器的制备方法,步骤如下:
(1)底层导电氧化物电极的制备:采用直流磁控溅射在Si衬底上制备导电氧化物薄膜从而得到导电氧化物电极,所述导电氧化物薄膜为AZO薄膜、ITO薄膜、FTO薄膜或GZO薄膜;
(2)CuO存储介质层的制备:采用磁控溅射在导电氧化物薄膜上表面制备CuO存储介质层,溅射靶材为金属Cu靶材,Si衬底温度为室温,反应气体为氧气和氩气的混合气体,工作气压为2Pa,溅射功率为35W;
(3)ZrO存储介质层的制备:采用磁控溅射在CuO存储介质层上表面制备ZrO存储介质层,溅射靶材为ZrO陶瓷,Si衬底温度为室温,反应气体为氧气和氩气的混合气体,工作气压为3.2Pa,溅射功率为150W;
(4)顶电极的制备:采用磁控溅射在ZrO存储介质层的上表面制备W电极,溅射靶材为金属W靶材,Si衬底温度为室温,反应气体为氩气,工作气压为0.2Pa,溅射功率为120W。
所述步骤(2)和步骤(3)中氧气和氩气的混合气体中氧气和氩气的体积比为1:1-1:5。
与现有技术相比,本发明的有益效果是:本发明是互补型阻变存储器结构,该结构在不需要额外使用二极管或者三极管的情况下解决十字交叉阵列阻变存储器的串扰问题,具有电路简单的特点。本发明中所涉及的存储介质层ZrO和CuO具有化学结构简单,性质稳定,与集成电路制造工艺兼容等特点。
附图说明
图1是本发明提供的互补型阻变存储器的结构示意图。
图2是本发明所述互补型阻变存储器的电流-电压特性曲线图。
具体实施方式
下面结合具体实施例对本发明做进一步阐述,但本发明并不限于以下实施例。所述方法,无特别说明均为常规方法。
如图1所示,本实施例的互补型阻变存储器包括,作为底层AZO导电电极1,多晶CuO存储介质层2,非晶ZrO存储介质层3,W电极4。底层导电电极还可以是ITO、FTO或GZO等材料制成,优选AZO;AZO电极1的厚度为100nm-500nm,优选200nm;多晶CuO存储介质层2的厚度10nm-200nm,优选50nm;非晶ZrO存储介质层3的厚度5nm-200nm,优选20nm。顶层电极W的厚度50nm-500nm,优选100nm。
图1所示互补型阻变存储器的具体制备过程包括以下具体步骤:
步骤1:采用磁控溅射的方法在基底上制备AZO、ITO、FTO或GZO氧化物导电电极;优选AZO,溅射靶材为AZO陶瓷靶材,AZO靶材为掺Al2O3 2% 质量分数的ZnO陶瓷为靶材,溅射功率为60-180W,溅射气压0.5-1.0Pa,沉积速率为0.03-0.08 nm/s;
步骤2:采用磁控溅射在导电氧化物薄膜上表面制备CuO存储介质层,溅射靶材为金属Cu靶材,衬底温度为室温,反应气体为氧气和氩气的混合气体,工作气压为2Pa,溅射功率为35W;
步骤3:进一步地,采用磁控溅射在CuO薄膜介质上表面制备ZrO薄膜介质,溅射靶材为ZrO陶瓷,衬底温度为室温,反应气体为氧气和氩气的混合气体,工作气压为3.2Pa,溅射功率为150W;
步骤4:进一步地,采用磁控溅射在ZrO薄膜介质的上表面制备点状顶电极,顶电极厚度为50nm-500nm,直径为100μm,溅射靶材为金属W靶材,衬底温度为室温,反应气体为氩气,工作气压为0.2Pa,溅射功率为120W。
本发明提供的互补型阻变存储器的存储特征曲线如图2所示。互补型阻变存储器是以两个极性相反的高阻态来存储数据。图中I-V曲线是这样得到的:0→Vth1→Vth2→0→Vth3→Vth4→0。器件有两个极相反的高阻态,Vth4→Vth1和Vth2→Vth3 。定义器件也存在两个极性相反的低阻态,Vth1→Vth2和Vth3→Vth4 。定义Vth4→Vth1为正向高阻态,并定义其为器件的“1”状态,定义Vth2→Vth3为负向高阻态,并定义其为器件的“0”状态。读取过程:若读取器件的“1”状态,设置读取电压在[Vth1, Vth4]之间即可,若读取“0”状态,设置读取电压在[Vth2,Vth3]之间即可。写入过程:写入过程为“0”到“1”,“0”状态为器件的负向高阻态,“1”为器件的正向高阻态,写入电压要在[Vth3, Vth4]之间。擦除过程:擦除过程为“1”到“0”,在此过程,擦除电压要在[Vth1, Vth2]之间。写入过程和擦除过程都需要使器件经历从高阻态→低阻态→高阻态过程。由于该互补型阻变存储器是以高阻态存储数据的,能够克服十字交叉阵列结构的串扰问题,这将有利于提高半导体的存储密度和降低器件功耗。
虽然已经参照特定实施例示出并描述了本发明,但是本领域的技术人员将理解:在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下,可在此进行形式和细节上的各种变化。

Claims (8)

1.一种互补型阻变存储器,其特征在于,包括:
底层导电氧化物电极(1),
设于底层导电氧化物电极上表面的CuO存储介质层(2),
设于CuO存储介质层上表面的ZrO存储介质层(3),
设于ZrO存储介质层上表面的(4)。
2.根据权利要求1所述的互补型阻变存储器,其特征在于:所述底层导电氧化物电极由导电氧化物AZO、ITO、FTO或GZO构成。
3.根据权利要求1所述的互补型阻变存储器,其特征在于:所述底层导电氧化物电极的厚度为100nm-500nm。
4.根据权利要求1所述的互补型阻变存储器,其特征在于:所述CuO存储介质层的厚度为10nm-200nm。
5.根据权利要求1所述的互补型阻变存储器,其特征在于:所述ZrO存储介质层厚度为5nm-200nm。
6.根据权利要求1所述的互补型阻变存储器,其特征在于:所述顶电极为W极,顶电极的厚度为50nm-500nm。
7.一种权利要求1-6任一所述的互补型阻变存储器的制备方法,其特征在于,步骤如下:
(1)底层导电氧化物电极的制备:采用直流磁控溅射在Si衬底上制备导电氧化物薄膜从而得到导电氧化物电极,所述导电氧化物薄膜为AZO薄膜、ITO薄膜、FTO薄膜或GZO薄膜;
(2)CuO存储介质层的制备:采用磁控溅射在导电氧化物薄膜上表面制备CuO存储介质层,溅射靶材为金属Cu靶材,Si衬底温度为室温,反应气体为氧气和氩气的混合气体,工作气压为2Pa,溅射功率为35W;
(3)ZrO存储介质层的制备:采用磁控溅射在CuO存储介质层上表面制备ZrO存储介质层,溅射靶材为ZrO陶瓷,Si衬底温度为室温,反应气体为氧气和氩气的混合气体,工作气压为3.2Pa,溅射功率为150W;
(4)顶电极的制备:采用磁控溅射在ZrO存储介质层的上表面制备W电极,溅射靶材为金属W靶材,Si衬底温度为室温,反应气体为氩气,工作气压为0.2Pa,溅射功率为120W。
8.根据权利要求7所述的互补型阻变存储器的制备方法,其特征在于:所述步骤(2)和步骤(3)中氧气和氩气的混合气体中氧气和氩气的体积比为1:1-1:5。
CN201710484292.4A 2017-06-23 2017-06-23 一种互补型阻变存储器及其制备方法 Pending CN107240642A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710484292.4A CN107240642A (zh) 2017-06-23 2017-06-23 一种互补型阻变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710484292.4A CN107240642A (zh) 2017-06-23 2017-06-23 一种互补型阻变存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN107240642A true CN107240642A (zh) 2017-10-10

Family

ID=59986838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710484292.4A Pending CN107240642A (zh) 2017-06-23 2017-06-23 一种互补型阻变存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN107240642A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400238A (zh) * 2018-05-14 2018-08-14 湖北大学 一种基于GeTe的双功能器件及其制备方法
CN108539014A (zh) * 2018-04-27 2018-09-14 湖北大学 一种基于铌的氧化物的选通器件及其制备方法
CN108666419A (zh) * 2018-05-14 2018-10-16 湖北大学 一种基于GeTe的互补型阻变存储器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315969A (zh) * 2008-06-26 2008-12-03 复旦大学 一种具有掺杂控制层的电阻存储器
CN102044631A (zh) * 2009-10-19 2011-05-04 旺宏电子股份有限公司 存储器及其制造方法
CN102945923A (zh) * 2012-10-26 2013-02-27 清华大学 互补型阻变存储器及制备方法
CN103730572A (zh) * 2014-01-03 2014-04-16 华南师范大学 一种互补型阻变存储器及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315969A (zh) * 2008-06-26 2008-12-03 复旦大学 一种具有掺杂控制层的电阻存储器
CN102044631A (zh) * 2009-10-19 2011-05-04 旺宏电子股份有限公司 存储器及其制造方法
CN102945923A (zh) * 2012-10-26 2013-02-27 清华大学 互补型阻变存储器及制备方法
CN103730572A (zh) * 2014-01-03 2014-04-16 华南师范大学 一种互补型阻变存储器及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108539014A (zh) * 2018-04-27 2018-09-14 湖北大学 一种基于铌的氧化物的选通器件及其制备方法
CN108539014B (zh) * 2018-04-27 2020-05-15 湖北大学 一种基于铌的氧化物的选通器件及其制备方法
CN108400238A (zh) * 2018-05-14 2018-08-14 湖北大学 一种基于GeTe的双功能器件及其制备方法
CN108666419A (zh) * 2018-05-14 2018-10-16 湖北大学 一种基于GeTe的互补型阻变存储器及其制备方法
CN108400238B (zh) * 2018-05-14 2020-04-03 湖北大学 一种基于GeTe的双功能器件及其制备方法

Similar Documents

Publication Publication Date Title
Munjal et al. Advances in resistive switching based memory devices
KR100657897B1 (ko) 전압 제어층을 포함하는 메모리 소자
CN102751437B (zh) 一种免电激活的阻变存储器及其制备方法
CN102903845B (zh) 一种阻变存储器及其制备方法
CN102270739A (zh) 一种含有快速开关器件的阻变型存储器单元及其制备方法
JP2005167064A (ja) 不揮発性半導体記憶装置
JP2005317976A (ja) 段階的な抵抗値を有する多層構造を利用したメモリ素子
CN103165172B (zh) 混合存储器件及其控制方法、制备方法
CN107240642A (zh) 一种互补型阻变存储器及其制备方法
CN102945923A (zh) 互补型阻变存储器及制备方法
CN108258115A (zh) 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件及其制造方法
CN101562229B (zh) 一种阻变存储器
WO2012048521A1 (zh) 一种nio基电阻式随机存储器及其制备方法
CN103730572B (zh) 一种互补型阻变存储器及其制备方法
CN101281953A (zh) 一种具有稳定阻变特性的材料及阻变存储器
CN103682095B (zh) 一种具有选择特性的阻变存储器及其制备方法
CN102306705A (zh) 一种大容量多值阻变存储器
CN101281952A (zh) 一种具有稳定阻变特性的材料及阻变存储器
WO2024187795A1 (zh) 高密度铁电存储器及其制备方法和应用
CN103247758B (zh) 采用柔性纸基的可擦写薄膜阻变存储单元及其制备方法
CN102931347A (zh) 一种阻变存储器及其制备方法
CN108400238A (zh) 一种基于GeTe的双功能器件及其制备方法
CN104518086A (zh) 半导体器件及其制造方法
CN102738391B (zh) 一种可调控介质层磁性的阻变存储器
CN106299111B (zh) 一种免电激活互补阻变存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171010

RJ01 Rejection of invention patent application after publication