CN102044631A - 存储器及其制造方法 - Google Patents

存储器及其制造方法 Download PDF

Info

Publication number
CN102044631A
CN102044631A CN2010102531755A CN201010253175A CN102044631A CN 102044631 A CN102044631 A CN 102044631A CN 2010102531755 A CN2010102531755 A CN 2010102531755A CN 201010253175 A CN201010253175 A CN 201010253175A CN 102044631 A CN102044631 A CN 102044631A
Authority
CN
China
Prior art keywords
metal oxide
oxide layer
metal
storage device
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102531755A
Other languages
English (en)
Other versions
CN102044631B (zh
Inventor
张国彬
赖二琨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN102044631A publication Critical patent/CN102044631A/zh
Application granted granted Critical
Publication of CN102044631B publication Critical patent/CN102044631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了存储器及其制造方法。存储装置包括金属部、第一金属氧化物层以及第二金属氧化物层，第一金属氧化物层位于该金属部上，该第一金属氧化物层包括N个电阻层级，第二金属氧化物层位于该第一金属氧化物层上，该第二金属氧化物层包括M个电阻层级，其中该存储装置具有X个电阻层级，X＜M+N，用以降低编程干扰。

Description

存储器及其制造方法
技术领域
本发明是有关于一种存储器及其制造方法，且特别是有关于一种具有两层金属氧化物的存储器及其制造方法。
背景技术
集成电路用于控制现代电子装置的各项功能，用于储存(写入)以及检索(读取)数据的存储装置即可以集成电路轻易存取内部数据，目前半导体产业已经研发出许多不同数据存取型态的存储装置，存储装置依其存取速度和数据保存特性(data retention characteristic)进行分类。
存储装置主要分为两大类：随机存取存储器RAM(Random AccessMemory)和只读存储器ROM(Read Only Memory)。许多RAM和ROM的各种改良和研发已经使RAM和ROM的性能表现更上层楼。随机存取存储器RAM和只读存储器ROM有其各自的优缺点。一般而言，RAM(即易失性存储器)具有较快的数据传输速度和有效率的写入架构(efficientwriting architectures)，但是需要连续供电才能保存数据。而ROM则是即使电源中断，存储器储存的数据并不会消失，重新供电后就能够读取存储器数据，但是在存取速度、写入次数和写入方式等方面较为受限。ROM主要包括：闪存(Flash memory)、可擦除可编程只读存储器(ErasableProgrammable Read Only Memory，EPROM)、一次编程只读存储器(OneTime Programmable Read Only Memory，OTPROM)、电子式可擦除可编程只读存储器(Electrically Erasable Programmable Read Only Memory，EEPROM)和可编程只读存储器(Programmable Read Only Memory，PROM)。RAM主要包括：静态随机存取存储器(static RAM，SRAM)和动态随机存取存储器(dynamic RAM，DRAM)。
静态随机存取存储器(SRAM)具有非常快速的存取速度，且在持续供电的状况下数据可以一直保存。然而，它的易失性(即电源中断，存储器储存的数据也跟着消失)、大尺寸(增加应用产品的总体积)和必须提供备用电力等种种条件都限制了SRAM的应用。动态随机存取存储器(DRAM)具有较小尺寸，但是需要复杂的重新存储算法(refresh algorithm)，也需要持续供电以避免数据消失(易失性)。与易失性的RAM相比，非易失性的闪存具有较慢的编程速度，且在某些状况下必需先擦除大量的存储器区块才能重新进行编程。
电阻式非易失性存储器(resistive random-access memory，RRAM)是近年来许多相关业者致力研究的一种新型态非易失性存储器。根据不同介电材料的应用，从钙钛矿(perovskites)到过渡金属氧化物(transition metaloxides)到硫属化合物(chalcogenides)，目前已有不同形式的RRAM被揭露。RRAM拥有非常优异的元件特性，许多文献相关数据和数据均指出：RRAM已经接近成为一个通用存储器(a universal memory)。例如：RRAM操作时间极为快速(转换时间可达10奈秒以下)，以及具有更简单和更小的存储单元尺寸(如4-8F2金属-绝缘体-金属叠层)。与闪存相比，RRAM具有更低的操作电压。与DRAM相比，RRAM可保存更久的数据(10年)。
存储装置中的存储单元排列(cell array)方式可区分为平面(two-dimensional，2D)存储单元排列和立体(three-dimensional，3D)存储单元排列，2D存储装置是指存储装置中的该些存储单元在一X-Y平面上排列，而3D存储装置是指多个存储单元叠层形成一个具有立体存储单元的存储装置，于适当设计后可以应用于多层级操作(multi-level operation)。图1是绘示一种应用于多阶段操作的3D存储装置。请参照图1，传统的3D存储装置10包括三组垂直叠层的结构21、22和23，每一个叠层结构包括电极11、插塞12以及金属氧化物层13，并依序以COA/VIA1/VIA2流程制得，制造3D存储装置需要较为繁复的步骤，不仅制造成本提高，且亦可能因步骤复杂而使得工艺产生诸多问题。
发明内容
本发明是有关于一种存储装置及其制造方法，存储装置具有至少两金属氧化物层，以此存储装置的阻值等于两层金属氧化物层的电阻值的总和，且启始化电阻值与最大化电阻值的差值也可以扩大，如此一来本发明的存储装置可以应用至多层级操作(multi-level operation)或多位操作(multi-bits operation)。此外，只需将传统存储装置的制造方法增加一至两个步骤，可以达到降低成本以及简化工艺的效果。
本发明提出一种存储装置，包括金属部、第一金属氧化物层以及第二金属氧化物层，第一金属氧化物层设置于金属部上，第一金属氧化物层包括N个阻值层级，第二金属氧化物层设置于第一金属氧化物层上，第二金属氧化物层包括M个阻值层级，存储装置具有X个阻值层级，X小于M及N的总和，可以减少编程干扰。
本发明提出一种存储装置的制造方法，包括下列步骤：a)提供金属部；b)形成第一金属层于金属部上，该第一金属氧化物层包括N个电阻层级；c)于该第一金属氧化物层上形成一第二金属氧化物层，该第二金属氧化物层包括M个电阻层级，其中该存储装置包括X个电阻层级，且X＜M+N，用以降低编程干扰。
根据本发明的再一方面，提出一种存储装置包括金属部、第一金属氧化物层以及第二金属氧化物层。第一金属氧化物层位于金属部上，第一金属氧化物层的金属氧化物的氧原子比例于顶面最高，当由顶面向下移动至底面时，其氧原子比例亦随之递减，第二金属氧化物层位于第一金属氧化物层上，第二金属氧化物层的金属氧化物的氧原子比例于顶面最高，当由顶面向下移动至底面时，其氧原子比例亦随之递减。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1是绘示一种应用于多阶段操作的3D存储装置。
图2绘示依照第一实施例的存储装置的剖面图。
图3A绘示依照电阻与施加于金属氧化物层的电压的关系图。
图3B绘示依照本较佳实施例的存储装置的电路图。
图4A～图4F绘示依照本较佳实施例的存储装置的制造方法的流程图。
图5绘示依照本较佳实施例的存储装置的电阻-电压特性关系图。
【主要元件符号说明】
10：3D存储装置
11：电极
12：插塞
13：金属氧化物层
21、22、23：结构
100：存储单元、存储装置
110：底电极
114：贯孔
115：介电层
118：金属层
120：金属部
130：第一金属氧化物层
140：第二金属氧化物层
142：金属层
234：存储元件
34：存储部
150：顶电极
具体实施方式
本实施例揭露一种存储装置及其制造方法，存储装置具有两层或两层以上的金属氧化物层(如：第一及第二金属氧化物层)叠层在一起，第一金属氧化物层以及第二金属氧化物层具有渐变的电子特性，特征在于可以划分出多个电阻层级，本实施例的存储装置的结构可应用于多层级操作或多位操作，且工艺简便成本低廉。本实施例的揭露的图标与文字仅用于说明发明内容，并不会对本发明的欲保护范围造成限缩。
本实施例的存储装置包括金属部、第一金属氧化物层以及第二金属氧化物层，第一金属氧化物层形成于金属部上，且第一金属氧化物层包括N个电阻层级，第二金属氧化物层形成于第一金属氧化物上，第二金属氧化物层包括M个电阻层级，其中存储装置具有X个电阻层级，X＜M+N，用以降低编程干扰。另外，形成底电极、顶电极、刻蚀、沉积氧化物、氧化金属等基本技术，已为业界所熟知而不再于本说明书中详细说明。再者，本领域技术人员当可于本发明的发明精神下对本说明书揭露的实施例及图示略做润饰，说明书与图示仅为示例的用而不会造成限缩，为避免图面复杂，用以说明实施例与范例的图标只绘示出主要特征。
图2绘示依照第一实施例的存储装置的剖面图。请参照图2，存储单元100包括底电极110、存储元件234以及顶电极150，存储元件234与底电极110接触穿过介电层115并延伸至顶电极150，存储元件234包括金属部120以及存储部34，存储部34包括位于金属部120上的第一金属氧化物层130以及位于第一金属氧化物层130上的第二金属氧化物层140，顶电极150形成在存储元件234上，底电极110以及顶电极150分别耦接至其它元件(未显示)，如通路装置或位线。
第一金属氧化物元件与第二金属氧化物元件具有渐变的电子特性，特征在于可以划分出多个电阻层级，第一金属氧化物元件包括多个电阻层级，电阻层级数目为1～N，N至少为2，第二金属氧化物元件包括多个电阻层级，其数目为1～M，M至少为2。
第一金属氧化物层130以及第二金属氧化物层140独立地包括氧化钨(WOX)、氧化镍(NiOX)、氧化铌(NbOX)、氧化铜(CuOX)、氧化钽(TaOX)、氧化铝(AlOX)、氧化钴(CoOX)、氧化铁(FeOX)、氧化铪(HfOX)、氧化钛(TiOX)、氧化锶(SrOX)、氧化锆(ZrOX)、氧化钡(BaOX)、氧化锗(GeOX)、氧化锡(SnOX)、氧化锰(MnOX)、氧化锑(TeOX)、氧化锑(SbOX)、氧化镨(PrOX)、氧化钙(CaOX)、氧化钼(MoOX)、钨硅氧化物(WSixOy)、氧化硅(SiOx)、其类似物或其组合物。第一金属氧化物层130与第二金属氧化物层140的组成可以相同或不同。
金属氧化物层包括一种或多种金属氧化物，且各种化合物并非均匀分布，位于顶面的金属氧化物的氧原子比例最高，当由顶面向下移动至底面时，金属氧化物的氧原子比例亦随之递减。举例来说，第一金属氧化物层130包括氧化钨(WOX)，表示第一金属氧化物层130可能包括三氧化钨(WO3)、五氧化二钨(W2O5)以及二氧化钨(WO2)，且其比例与分布状态也各不相同。
图3A绘示依照电阻与施加于金属氧化物层的电压的关系图，图3B绘示依照本较佳实施例的存储装置的电路图，当金属氧化物层的氧化程度是随深度而变化时，其电阻值也会随着电压及/或频宽而逐渐变化(请参照图3A)。氧化程度渐变的金属氧化物层的电阻-电压特性包括启始电阻、由启始电阻转换到高电阻状态的启始电压、最大电阻值、随电压变化的电阻的变化速率、以及其击穿电压。各个氧化程度渐变的金属氧化物层可以通过改变材料、接触面积、氧化时间、操作方法等调整其电阻-电压特性，以符合产品设计上的各种需求。
当电压V施加于存储装置100，第一金属氧化物层130以及第二金属氧化物层140的跨压分别为V1与V2，如图3B所示。对应于存储装置100的跨压，第一金属氧化物层130以及第二金属氧化物层140的电阻值分别为R1以及R2，存储装置100的总电阻值RTOTAL等于第一金属氧化物层130以及第二金属氧化物层的电阻值的总和，并维持渐变的特性，因此，存储装置的电阻值可以增加，且各电阻层级的区间亦可扩大。当本实施例的存储装置100应用于多层级操作或多位操作时，这样的特性可以提高应用装置的信赖度。此外，本领域技术人员当可明了，本实施例可以将更多层金属氧化物叠层于顶电极与底电极之间，以此进一步提高电阻以及电阻区间。
实际操作时，电压施加于顶电极150与底电极110后，会引发电流透过存储元件234流经顶电极150与底电极110之间，并引发存储部34(即第一金属氧化物层130以及第二金属氧化物层140)在电阻值上发生可编程的改变，电阻值代表储存于存储单元10内的数据数值。在某些实施例中，存储单元100的存储部34可以储存两个或两个以上位的数据。
本实施例的存储装置可由很多方法制得，以下是举其中一种制法以兹说明。图4A～图4F绘示依照本较佳实施例的存储装置的制造方法的流程图。首先，提供底电极110以及介电层115，介电层115设置于底电极上，如图4A所示，刻蚀部分的介电层115以形成贯孔114，贯孔114暴露出底电极110的表面，如图4B所示。
接着，将金属层118填入贯孔114内，形成如图4C所示的结构。金属层118的形成方式可以是将金属材料沉积在贯孔内，例如是采用化学气相沉积技术，较佳的是接着进行平坦化步骤如化学机械抛光。金属层118包括钨(W)、镍(Ni)、铌(Nb)、铜(Cu)、钽(Ta)、铝(Al)、钴(Co)、铁(Fe)、铪(Hf)、钛(Ti)、锶(Sr)、锆(Zr)、钡(Ba)、锗(Ge)、锡(Sn)、锰(Mn)、锑(Te)、锑(Sb)、镨(Pr)、钙(Ca)、钼(Mo)、硅(Si)、其类似物或其组合物。
之后，氧化一部份的金属层118，形成如图4D所示的结构。金属层118于此步骤之后划分为两个部分，金属层118氧化的部分即为存储元件(图2的234)的第一金属氧化层130，金属层118的其余部分则为存储元件(图2的234)的金属部130。再者，氧化工艺可以由一个等离子体氧化步骤以及一个选择性的热氧化步骤来达成。用于形成第一金属氧化物层130的等离子体氧化可制得氧化程度渐变的金属氧化物，其金属氧化物的比例与分布会随着其与第一金属氧化物层130顶面的距离而变化，当金属层118包括钨时，第一金属氧化物层包括氧化钨(WOX)，其各种钨氧化合物的比例会随着其与第一金属氧化物层130顶面的距离而不同，X光光电子能谱仪(X-Ray Photoelectron Spectroscopy，XPS)可以侦测不同深度的氧化钨组成。表1显示第一金属氧化物层不同深度的氧化物组成的测试结果。三氧化钨(WO3)主要出现在第一金属氧化物层130的顶面及邻近区域，而较深的区域则是由多种钨氧化合物(如：WO3、W2O5、WO2)所组成。在第一金属氧化层的顶面，三氧化钨(WO3)与五氧化二钨(W2O5)的比例分别占金属氧化物的20％以及80％，但第一金属氧化层的顶面缺乏二氧化钨(WO2)以及钨。随着深度越深，氧原子比例高的化合物(e.g.WO3)的比例会逐渐下降，而氧原子比例低的化合物(即：WO2或W2O5)的比例则逐渐增加。在第一金属氧化物层的中部包括三氧化钨(WO3)、五氧化二钨(W2O5)、二氧化钨(WO2)及钨(W)，其比例分别为28％、20％、34％及18％。在第一金属氧化物的底面，二氧化钨(WO2)与钨的比例分别占金属氧化物的74％以及26％，第一金属氧化物的底面缺乏三氧化钨(WO3)以及五氧化二钨(W2O5)。等离子体氧化法用于形成第一金属氧化物层130，产生单一递减的离子价(W+6，W+5，W+4及W0)，并减少深层的氧原子含量。如表一所示，第一金属氧化物层从其表面至120A深仍具有大量的氧原子空缺。
表一、第一金属氧化物层内不同深度之氧化物组成。
Figure BSA00000229684000081
接着，另一金属层142形成在第一金属氧化物层130以及介电层115上，经过图案化与刻蚀形成如图4E所示的构造，金属层142同样地可以包括钨(W)、镍(Ni)、铌(Nb)、铜(Cu)、钽(Ta)、铝(Al)、钴(Co)、铁(Fe)、铪(Hf)、钛(Ti)、锶(Sr)、锆(Zr)、钡(Ba)、锗(Ge)、锡(Sn)、锰(Mn)、锑(Te)、锑(Sb)、镨(Pr)、钙(Ca)、钼(Mo)、硅(Si)、其类似物或其组合物。之后，让金属层142接受氧化反应以形成如图4F所示的结构，氧化反应可以由等离子体氧化步骤以及选择性的热氧化步骤来达成，等离子体氧化用于形成第二金属氧化物层，使其成为一层氧化程度渐变的金属氧化物，其各种金属氧化物的比例会随着其与第二金属氧化物层140顶面的距离而变化，存储元件(图2的234)包括金属部120以及存储部34(即第一金属氧化物层130及第二金属氧化物层140)至此已制造完成。
最后，顶电极150形成在存储元件(图2的234)上，制得如图2绘示的存储单元100。在某些实施例中顶电极150包括一部份的位线，在其它实施例中顶电极150包括多层结构并叠层于存储元件234上。
下文是举出几组较佳实施例其中依组来说明存储装置，然这些揭露内容仅为说明之用，并不会对本发明的欲保护范围造成限缩。
在本实施例中，底电极以TiN/Al/TiN构成，金属塞由氧化钨构成，顶电极由TiN/Al/TiN构成。第一金属氧化物层以等离子体氧化法制成，其中通入气体O2/N2的比例介于3∶1至无限大(即纯氧环境)之间，通入气体O2/N2的比例较佳地为20∶1；氧化时间大约介于100秒至2000秒，氧化时间较佳为400秒。如果将氮气来源的控制阀关闭，则等离子体氧化过程中就只有纯氧气。第二金属氧化层的工艺条件与第一金属氧化层相同。第一金属氧化层的面积大约介于4×10-4μm2至1μm2之间，较佳的面积约为0.08μm2。第二金属氧化物层的面积大约介于4×10-4μm2至1μm2之间，较佳的面积约为0.15μm2。在图5中，第一金属氧化物层的电阻-电压特性以白色圆点及虚线标示，第二金属氧化物层的电阻-电压特性是以白色方块及虚线标示，存储装置100的电阻-电压特性为第一金属氧化物层130及第二金属氧化物层140的总和，以黑色圆点以及实线标示。每一种金属氧化钨都显示出不同的电阻-电压对应关系，而叠层而成的金属氧化物层总和这些性质可以增加各层级间的电阻区间。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求所界定的范围为准。

Claims (22)

1.一种存储装置，其特征在于，包括：
一金属部；
一第一金属氧化物层位于该金属部上，该第一金属氧化物层包括N个电阻层级；
一第二金属氧化物层位于该第一金属氧化物层上，该第二金属氧化物层包括M个电阻层级，其中该存储装置具有X个电阻层级，X＜M+N，用以降低编程干扰。
2.根据权利要求1所述的存储装置，其特征在于，该存储装置更包括：
一底电极形成于该金属部下；
一顶电极形成于该第二金属氧化物层上；以及
一介电层，形成于该底电极上并环绕该金属部以及该第一金属氧化物层。
3.根据权利要求1所述的存储装置，其特征在于，该第一金属氧化物层以及该第二金属氧化物层是独立地包括氧化钨WOX、氧化镍NiOX、氧化铌NbOX、氧化铜CuOX、氧化钽TaOX、氧化铝AlOX、氧化钴CoOX、氧化铁FeOX、氧化铪HfOX、氧化钛TiOX、氧化锶SrOX、氧化锆ZrOX、氧化钡BaOX、氧化锗GeOX、氧化锡SnOX、氧化锰MnOX、氧化锑TeOX、氧化锑SbOX、氧化镨PrOX、氧化钙CaOX、氧化钼MoOX、钨硅氧化物WSixOy、氧化硅SiOx、其类似物或其组合物。
4.根据权利要求1所述的存储装置，其特征在于，N至少为2，M至少为2。
5.一种制造存储装置的方法，其特征在于，包括：
提供一金属部；
于该金属部上形成一第一金属氧化物层，该第一金属氧化物层包括N个电阻层级；以及
于该第一金属氧化物层上形成一第二金属氧化物层，该第二金属氧化物层包括M个电阻层级，其中该存储装置包括X个电阻层级，且X＜M+N，用以降低编程干扰。
6.根据权利要求5所述的方法，其特征在于，该方法更包括：
形成一底电极；
在该基板上形成一介电层；
将该介电层刻蚀出一贯孔，其中一金属层填入该贯孔内而构成该金属部；以及
于该第二金属氧化物层上形成一顶电极。
7.根据权利要求6所述的方法，其特征在于，形成该第一金属氧化物层的步骤包括：
氧化一部份的该金属层。
8.根据权利要求7所述的方法，其特征在于，氧化一部分的金属层的步骤是采用等离子体氧化法。
9.根据权利要求8所述的方法，其特征在于，采用等离子体氧化法时通入气体O2/N2的比例大于3∶1。
10.根据权利要求8所述的方法，其特征在于，采用等离子体氧化法时氧化时间介于100秒至2000秒。
11.根据权利要求5所述的方法，其特征在于，该金属部包括钨W、镍Ni、铌Nb、铜Cu、钽Ta、铝Al、钴Co、铁Fe、铪Hf、钛Ti、锶Sr、锆Zr、钡Ba、锗Ge、锡Sn、锰Mn、锑Te、锑Sb、镨Pr、钙Ca、钼Mo、硅Si、其类似物或其组合物。
12.根据权利要求5所述的方法，其特征在于，该第一金属氧化物层的面积介于4×10-4μm2至1μm2之间。
13.根据权利要求5所述的方法，其特征在于，形成该第二金属氧化物层的步骤包括：
将一金属层形成在该第一金属氧化物层以及该介电层上；以及
将该金属层氧化以形成一第二金属氧化物层。
14.根据权利要求13所述的方法，其特征在于，将该金属层氧化的步骤是采用等离子体氧化法。
15.根据权利要求14所述的方法，其特征在于，通入气体O2/N2的比例大于3∶1。
16.根据权利要求14所述的方法，其特征在于，该氧化时间介于100秒至2000秒。
17.根据权利要求13所述的方法，其特征在于，该金属部包括钨W、镍Ni、铌Nb、铜Cu、钽Ta、铝Al、钴Co、铁Fe、铪Hf、钛Ti、锶Sr、锆Zr、钡Ba、锗Ge、锡Sn、锰Mn、锑Te、锑Sb、镨Pr、钙Ca、钼Mo、硅Si、其类似物或其组合物。
18.根据权利要求13所述的方法，其特征在于，该第一金属氧化物层的面积介于4×10-4μm2至1μm2之间。
19.一种存储装置，其特征在于，包括：
一金属部；
一第一金属氧化物层位于该金属部上，该第一金属氧化物层的该金属氧化物的氧原子比例于顶面最高，当由顶面向下移动至底面时，其氧原子比例亦随之递减；以及
一第二金属氧化物层位于该第一金属氧化物层上，该第二金属氧化物层的该金属氧化物的氧原子比例于顶面最高，当由顶面向下移动至底面时，其氧原子比例亦随之递减。
20.根据权利要求19所述的存储装置，其特征在于，该第一金属氧化物层的顶面的金属氧化物为WO3以及W2O5，其比例分别为20％及80％。
21.根据权利要求19所述的存储装置，其特征在于，该第一金属氧化物层的中部的金属氧化物为WO3、W2O5、WO2及W，其比例分别为28％、20％、34％及18％。
22.根据权利要求19所述的存储装置，其特征在于，该第一金属氧化物层的底面的金属氧化物为WO2及W，其比例分别为74％及26％。
CN2010102531755A 2009-10-19 2010-08-12 存储器及其制造方法 Active CN102044631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/581,219 2009-10-19
US12/581,219 US8274065B2 (en) 2009-10-19 2009-10-19 Memory and method of fabricating the same

Publications (2)

Publication Number Publication Date
CN102044631A true CN102044631A (zh) 2011-05-04
CN102044631B CN102044631B (zh) 2013-11-20

Family

ID=43878603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102531755A Active CN102044631B (zh) 2009-10-19 2010-08-12 存储器及其制造方法

Country Status (3)

Country Link
US (1) US8274065B2 (zh)
CN (1) CN102044631B (zh)
TW (1) TWI406395B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035837A (zh) * 2012-05-11 2013-04-10 上海华虹Nec电子有限公司 半导体器件结构及其制作工艺方法
CN103094301A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 金属氧化物阻变存储器及制造方法
CN103515529A (zh) * 2012-06-15 2014-01-15 台湾积体电路制造股份有限公司 高密度应用的互补式电阻开关随机存取存储器的结构和方法
CN105185903A (zh) * 2015-08-17 2015-12-23 河南科技大学 一种电阻型存储单元的制备方法
CN106025066A (zh) * 2016-06-02 2016-10-12 河北大学 一种基于二氧化硅隧道结的阻变存储器及其制备方法
CN107240642A (zh) * 2017-06-23 2017-10-10 河南工程学院 一种互补型阻变存储器及其制备方法
CN108615812A (zh) * 2018-05-14 2018-10-02 浙江大学 一种基于记忆二极管的三态内容寻址存储器
CN110838542A (zh) * 2018-08-15 2020-02-25 旺宏电子股份有限公司 电阻式存储器元件及其制作方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435830B2 (en) * 2009-03-18 2013-05-07 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
WO2010129779A1 (en) * 2009-05-07 2010-11-11 Biomerieux, Inc. Methods for antimicrobial resistance determination
DE102010024309A1 (de) * 2010-06-18 2011-12-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer photovoltaischen Solarzelle
TWI431762B (zh) 2010-09-16 2014-03-21 Univ Nat Sun Yat Sen 電阻式記憶體元件及其製作方法
JP2012069602A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 抵抗変化素子
US8951829B2 (en) * 2011-04-01 2015-02-10 Micron Technology, Inc. Resistive switching in memory cells
CN102368535B (zh) * 2011-11-10 2013-11-27 复旦大学 一种可擦写式双层薄膜结构阻变存储单元及其制备方法
WO2014025434A2 (en) * 2012-05-15 2014-02-13 The Regents Of The University Of Michigan Complementary resistive switching in single resistive memory devices
US8907314B2 (en) 2012-12-27 2014-12-09 Intermolecular, Inc. MoOx-based resistance switching materials
TWI680535B (zh) 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
WO2018009157A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Resistive random access memory (rram) with multicomponent oxides
US9887351B1 (en) 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
JP2020501344A (ja) 2016-11-08 2020-01-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ パターニング用途のためのボトムアップ柱状体の形状制御
US10580978B2 (en) * 2017-01-08 2020-03-03 Intermolecular, Inc. Current compliance layers and memory arrays comprising thereof
US10770349B2 (en) 2017-02-22 2020-09-08 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
WO2018200212A1 (en) 2017-04-25 2018-11-01 Applied Materials, Inc. Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
WO2019046399A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
US10573555B2 (en) 2017-08-31 2020-02-25 Micromaterials Llc Methods of producing self-aligned grown via
TWI778118B (zh) * 2017-09-05 2022-09-21 美商應用材料股份有限公司 來自次氧化物的自對準結構
WO2019050735A1 (en) 2017-09-06 2019-03-14 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
JP2019106538A (ja) 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
KR20190104902A (ko) 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
TW202002219A (zh) 2018-05-08 2020-01-01 美商微材料有限責任公司 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
US10755781B2 (en) * 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
CN109273597B (zh) * 2018-08-29 2021-02-02 西北工业大学 一种基于SrO阻变存储器及其制备方法
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
US11158793B2 (en) 2019-03-28 2021-10-26 International Business Machines Corporation Multivalent oxide spacers for analog switching resistive memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906939B2 (en) * 2002-08-02 2005-06-14 Unity Semiconductor Corporation Re-writable memory with multiple memory layers
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7297975B2 (en) * 2005-07-28 2007-11-20 Infineon Technologies Ag Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
US7697316B2 (en) * 2006-12-07 2010-04-13 Macronix International Co., Ltd. Multi-level cell resistance random access memory with metal oxides

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094301A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 金属氧化物阻变存储器及制造方法
CN103094301B (zh) * 2011-11-04 2015-10-14 上海华虹宏力半导体制造有限公司 金属氧化物阻变存储器及制造方法
CN103035837A (zh) * 2012-05-11 2013-04-10 上海华虹Nec电子有限公司 半导体器件结构及其制作工艺方法
CN103515529A (zh) * 2012-06-15 2014-01-15 台湾积体电路制造股份有限公司 高密度应用的互补式电阻开关随机存取存储器的结构和方法
CN105185903A (zh) * 2015-08-17 2015-12-23 河南科技大学 一种电阻型存储单元的制备方法
CN106025066A (zh) * 2016-06-02 2016-10-12 河北大学 一种基于二氧化硅隧道结的阻变存储器及其制备方法
CN106025066B (zh) * 2016-06-02 2018-11-20 河北大学 一种基于二氧化硅隧道结的阻变存储器及其制备方法
CN107240642A (zh) * 2017-06-23 2017-10-10 河南工程学院 一种互补型阻变存储器及其制备方法
CN108615812A (zh) * 2018-05-14 2018-10-02 浙江大学 一种基于记忆二极管的三态内容寻址存储器
CN110838542A (zh) * 2018-08-15 2020-02-25 旺宏电子股份有限公司 电阻式存储器元件及其制作方法

Also Published As

Publication number Publication date
TW201115720A (en) 2011-05-01
US8274065B2 (en) 2012-09-25
TWI406395B (zh) 2013-08-21
CN102044631B (zh) 2013-11-20
US20110089393A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
CN102044631B (zh) 存储器及其制造方法
CN101409327B (zh) 具有缓冲层的电阻式存储结构
US9324944B2 (en) Selection device and nonvolatile memory cell including the same and method of fabricating the same
US9373789B2 (en) Resistive random access memory and method for fabricating the same
CN101807595B (zh) 3d半导体结构及其制造方法
CN101034732B (zh) 电阻随机存取存储器装置
JP4843259B2 (ja) 可変抵抗素子の製造方法
US9312479B2 (en) Variable resistance memory device
KR101526926B1 (ko) 저항 메모리 소자 및 그 제조 방법
US10153431B2 (en) Resistive memory having confined filament formation
US20120292587A1 (en) Nonvolatile memory device
CN102610263A (zh) 存储器装置和操作这些存储器装置的方法
JP2017055082A (ja) 不揮発性記憶装置の製造方法
CN113196510A (zh) 选择器件及利用其的存储器件
CN111293219B (zh) 阻变存储器件
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
KR101776858B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
US9391270B1 (en) Memory cells with vertically integrated tunnel access device and programmable impedance element
JP2013207131A (ja) 抵抗変化素子及びその製造方法
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
JP2018157114A (ja) 記憶装置
JP5338236B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性記憶装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant