TWI431762B - 電阻式記憶體元件及其製作方法 - Google Patents

電阻式記憶體元件及其製作方法 Download PDF

Info

Publication number
TWI431762B
TWI431762B TW099131517A TW99131517A TWI431762B TW I431762 B TWI431762 B TW I431762B TW 099131517 A TW099131517 A TW 099131517A TW 99131517 A TW99131517 A TW 99131517A TW I431762 B TWI431762 B TW I431762B
Authority
TW
Taiwan
Prior art keywords
electrode
metal
tip
insulating layer
layer
Prior art date
Application number
TW099131517A
Other languages
English (en)
Other versions
TW201214673A (en
Inventor
Ting Chang Chang
Po Chun Yang
Yu Shih Lin
Shih Ching Chen
Fu Yen Jian
Original Assignee
Univ Nat Sun Yat Sen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Sun Yat Sen filed Critical Univ Nat Sun Yat Sen
Priority to TW099131517A priority Critical patent/TWI431762B/zh
Priority to US13/112,605 priority patent/US8592794B2/en
Publication of TW201214673A publication Critical patent/TW201214673A/zh
Application granted granted Critical
Publication of TWI431762B publication Critical patent/TWI431762B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

電阻式記憶體元件及其製作方法
本發明係關於一種記憶體元件及其製作方法，特別是關於一種電阻式記憶體元件及其製作方法。
記憶體已廣泛使用於各種電子產品中，儼然成為電子產品中不可或缺的元件之一，因此與記憶體相關的研究與開發亦受到業界的重視。其中，電阻式記憶體(Resistance Random Access Memories，RRAM)因為擁有操作速度快、低功率消耗、在微縮製程所受限制較少、具有同一元件儲存多筆資料特性(multi-bit)等優點，因此有機會取代傳統的浮停閘極(Floating Gate，FG)非揮發性記憶體，成為下個世代的非發性記憶體元件。
請參照第1圖所示，習知電阻式記憶體元件通常係如第1圖所示，其係包含一第一電極91、一第二電極92及一絕緣層93，該絕緣層93係結合設置於該第一電極91及第二電極92之間，以透過於該第一電極91及第二電極92施加電壓，使該絕緣層93內形成電流導通路徑94，進而產生電阻切換特性，而可作為記憶體使用。
由於過渡金屬氧化物材料較容易產生電阻切換特性，因此現今研究的電阻式非揮發性記憶體的絕緣層93通常係利用過渡金屬氧化物作為材質製成。然而，過渡金屬氧化物較不易相容於現今已成熟的半導體製程，因此以該材料製作電阻式記憶體則需要使用半導體以外之製程進行生產，造成其製作成本相對較高。
再且，請再參照第1圖所示，由於該絕緣層93通常係為均勻材質且無結構缺陷，因此該電流導通路徑94通常係由該第一電極91隨機向該第二電極92延伸，延伸之長度及路徑並不固定，因此會造成於不斷的切換電壓過程中，以及切換後的電阻值皆會有所不同，進而造成電阻表現穩定性不佳之缺點。
若為了配合現今的半導體製程，而使用半導體氧化物、半導體氮化物或半導體氮氧化物等半導體材料製作該絕緣層93，雖然材料本身可直接相容於現今的半導體製程，有利於整體生產成本之降低。然而，該些與半導體製程相容之半導體材料材料較不易產生電阻轉換特性，必須使該絕緣層93之厚度介於1~100nm，或需額外進行製程將金屬摻雜至半導體材料中，或以高溫方式使金屬擴散至半導體材料中，方可使該半導體材料產生電阻轉換特性，因此將提高製程上之複雜度及困難度。
再且，以該半導體材料製作該絕緣層93仍有前述電流導通路徑94之長度及路徑不穩定之問題存在，因此相同具有切換電阻值不穩定之缺點。
基於上述原因，其有必要進一步改良上述習用電阻式記憶體元件及其製造方法。
本發明目的乃改良上述缺點，以提供一種電阻式記憶體元件，以增加電流導通路徑穩定性為目的。
本發明次一目的係提供一種電阻式記憶體元件，以於絕緣層中形成尖端電極。
本發明再一目的係提供一種電阻式記憶體元件之製作方法，以製作前述之電阻式記憶體元件。
根據本發明的電阻式記憶體元件，係由一第一電極、一絕緣層、一擴散金屬層及一第二電極依序堆疊而成，其中：該擴散金屬層，係以一擴散金屬材質製成，且該擴散金屬材質之金屬離子於該絕緣層內係具有可擴散性；該絕緣層內係形成有數個尖端電極，且該尖端電極之材質係為該擴散金屬材質，其中該數個尖端電極各具有一底部及一尖端部，該底部係與該擴散金屬層相鄰接，且該尖端部係朝向該第一電極，該數個尖端電極之該尖端部與該第一電極之間係形成有一間距，且位於該尖端部及該第一電極之間的間距係不具有金屬物件，該數個尖端電極包含數個離散的金屬離子，其中該金屬離子的數量係由該數個尖端電極之該底部朝該尖端部逐漸減少。藉此，透過該尖端電極穩定該電阻式記憶體元件之切換電阻值。
根據本發明的電阻式記憶體元件之製作方法，係包含：一絕緣層製作步驟，於一第一電極之表面成長形成一絕緣層；一擴散金屬層製作步驟，將一擴散金屬材質成長於該絕緣層之表面作為一擴散金屬層，使該絕緣層位於該第一電極及擴散金屬層之間；一電極製作步驟，將一第二電極設置於該擴散金屬層之表面，使該擴散金屬層位於該絕緣層及該第二電極之間；及一金屬趨入步驟，將一趨入電壓之負極及正極分別連接至該第一電極及第二電極，透過 該趨入電壓使該擴散金屬層中的擴散金屬材質氧化為金屬離子，並使該金屬離子趨入該絕緣層中而還原形成數個尖端電極；其中該數個尖端電極各具有一底部及一尖端部，該底部係與該擴散金屬層相鄰接，且該尖端部係朝向該第一電極，該數個尖端電極之該尖端部與該第一電極之間係形成有一間距，且位於該尖端部及該第一電極之間的間距係不具有金屬物件，該數個尖端電極包含數個離散的金屬離子，其中該金屬離子的數量係由該數個尖端電極之該底部朝該尖端部逐漸減少。藉此，透過該金屬趨入步驟中的趨入電壓便可形成該尖端電極，可簡化製程。
為讓本發明之上述及其他目的、特徵及優點能更明顯易懂，下文特舉本發明之較佳實施例，並配合所附圖式，作詳細說明如下：請參照第2圖所示，本發明之電阻式記憶體元件之製作方法係包含一絕緣層製作步驟S1、一擴散金屬層製作步驟S2、一電極製作步驟S3及一金屬趨入步驟S4。
請參照第3圖所示，本發明之絕緣層製作步驟S1係於一第一電極1之表面成長形成一絕緣層2。更詳言之，該第一電極1較佳係選擇以導電性佳之材質製成，係可選擇以鎢、鋁、鈦、銅、鎳、銀、金或鉑等材質製成，例如，本實施例係選擇以鉑作為該第一電極1。本實施例係可選擇以物理氣相沈積(例如濺鍍)或化學氣相沈積之方式於該第一電極1之表面沈積形成該絕緣層2，其中，係可 選擇以金屬氧化物、金屬氮化物、金屬氮氧化物、半導體氧化物、半導體氮化物及半導體氮氧化物作為材質製作該絕緣層2，例如三氧化二鋁、二氧化鈦、氧化鎳、氧化鋅、氧化銅、二氧化鉿、矽鍺氧化物或矽氮氧化物(SiON)等材料。舉例而言，本實施例係選擇以濺鍍方式將矽氮氧化物沈積於以氮化鈦製成之第一電極1的表面上作為該絕緣層2。其中，該絕緣層2之濺鍍操作條件：靶材為矽氮氧化物(SiON)，通入氬氣20sccm，以80W功率，背景壓力為8mtorr，沈積厚度為35nm。
請參照第4圖所示，該擴散金屬層製作步驟S2係將一擴散金屬材質成長於該絕緣層2之表面作為一擴散金屬層3，使該絕緣層2位於該第一電極1及擴散金屬層3之間。更詳言之，該擴散金屬材質係指其金屬離子於該絕緣層2內係具有可擴散性之金屬，例如銅、銀或其合金等金屬皆可作為該擴散金屬材質，其與前述相同係可選擇以物理氣相沈積或化學氣相沈積等方式製作該擴散金屬層3。例如，此步驟亦係選擇利用濺鍍方式將銅(擴散金屬材質)濺鍍成長於該絕緣層2之表面，以作為該擴散金屬層3。其中，該擴散金屬層3之濺鍍操作條件：靶材為銅，通入氬氣30sccm，以100W功率，背景壓力為8mtorr，沈積厚度為10nm。
請參照第5圖所示，該電極製作步驟S3係將一第二電極4設置於該擴散金屬層3之表面，使該擴散金屬層3位於該絕緣層2及該第二電極4之間。更詳言之，該第二電極4與該第一電極1相同係可選擇以導電性佳之材質製 成，亦可如前述選擇以利用物理氣相沈積或化學氣相沈積等方式製作該第二電極4。舉例而言，本實施例係選擇以濺鍍方式製作該第二電極4，其中，該第二電極4之濺鍍操作條件：靶材為鉑，通入氬氣30sccm，以100W功率，背景壓力為6mtorr，沈積厚度為200nm。
至此，便可製作完成如第5圖所示之電阻式記憶體元件之初步結構，分別由該第一電極1、絕緣層2、擴散金屬層3及第二電極4疊設而成。
請參照第6圖所示，本發明之金屬趨入步驟S4，係將一趨入電壓之負極及正極分別連接至該第一電極1及第二電極4，透過該趨入電壓使該擴散金屬層3中的擴散金屬材質氧化為金屬離子，並趨入該絕緣層2中而形成數個尖端電極。更詳言之，此步驟係為一般電阻式記憶體元件於絕緣層中的電阻切換現象產生前，必須利用偏壓在絕緣層中產生缺陷後，方可作為電阻式記憶體元件使用，而此製程定義為形成製程(forming process)，其為不可逆製程。而本實施例於完成前述電阻式記憶體元件之初步結構後，再進行該形成製程，透過外加該趨入電壓，使該第一電極1及第二電極4分別連接至該趨入電壓之負極及正極，且該趨入電壓係大於該絕緣層2之崩潰電壓值，使得該擴散金屬層3中的擴散金屬材質，將因該趨入電壓而氧化為金屬離子(+)，並因為該趨入電壓形成之電場而向該第一電極1(-)方向移動，進而趨入該絕緣層2中，而該擴散金屬材質之金屬離子再還原為金屬原子，而於該絕緣層2中形成數個向該第一電極1延伸之尖端電極21。使得該尖端電極21 之材質係與該金屬薄膜3之材質相同。舉例而言，本實施例之趨入電壓係選擇為20V。
如此，本實施例之電阻式記憶體元件的製造方法於製作該擴散金屬層3後，僅需要透過一般電阻式記憶體製程中必經的形成製程(forming process)，便可於該絕緣層2內形成數個尖端電極21，因此無須額外進行製程，而具有簡化製程及降低製程成本之功效。
經由前述製程所製得之本發明電阻式記憶體元件如第6圖所示，其係由該第一電極1、絕緣層2、擴散金屬層3及第二電極4依序疊設而成。
請參照第6圖所示，該第一電極1如前述係可選擇以導電性佳之材質製成。
請參照第6圖所示，該絕緣層2設置於該第一電極1之表面，該絕緣層2如前述係可選擇以金屬氧化物、金屬氮化物、金屬氮氧化物、半導體氧化物、半導體氮化物及半導體氮氧化物作為材質製成，以提供電阻切換能力。該絕緣層2中係包含有數個尖端電極21，如前述，由於該尖端電極21係以該擴散金屬層3產生金屬離子趨入該絕緣層2內還原而形成，因此該尖端電極21之材質與該擴散金屬層3之材質相同。該尖端電極21係形成有一底部211及一尖端部212，該底部211係與該擴散金屬層3相鄰，且該尖端部212係朝向該第一電極1。由於該尖端電極21之形成，因此可降低等效的絕緣層厚度，使電阻轉換特性更容易發生。
請參照第6圖所示，該擴散金屬層3係設置於該絕緣 層2之表面，使得該絕緣層2係位於該第一電極1及擴散金屬層3之間。該擴散金屬層3係以該擴散金屬作為材質製成。該擴散金屬材質之金屬離子可於該絕緣層2內進行擴散，而形成該尖端電極21，例如銅、銀或其合金等金屬皆可作為該擴散金屬材質進行該擴散金屬層3之製作。因此，該尖端電極21之材質係與該擴散金屬層3之材質係為相同。
請參照第6圖所示，該第二電極4係設置於該擴散金屬層3之表面，使得該金屬層3係位於該絕緣層2及第二電極4之間。該第二電極4如前述係可選擇以導電性佳之材質製成。
如此，由於該絕緣層2內形成有該尖端電極21，且該尖端部212較靠近該第一電極1，因此，當電壓施加於該第一電極1(-)及第二電極4(+)後，電流將會由該第二電極4及該擴散金屬層3流經該尖端電極21，由於該尖端部212較靠近該第一電極，其等效絕緣層厚度較薄，使得電流將會集中由該尖端部212傳導至該第一電極1。因此，該尖端電極21之設置將可穩定電流導通路徑及長度，以穩定切換之電阻值及操作穩定性。
此外，若該絕緣層2選擇以過渡金屬氧化物之材質製成，則該尖端電極21之設置可進一步提升電阻切換之穩定性。即使該絕緣層2選擇以電阻切換特性較差的金屬氮化物、金屬氮氧化物、半導體氧化物、半導體氮化物或半導體氮氧化物作為材質，該尖端電極21之形成亦可大幅提昇該絕緣層2之電阻切換特性，而無須做到低於10奈米之厚 度方可產生電阻切換特性，進而降低製程之困難度。
為驗證本發明之電阻式記憶體元件確實具有前述之功效，另進行下列電性量測分析：以下分析係針對習用電阻式記憶體元件(以下簡稱對照組)及本發明之電阻式記憶體元件(以下簡稱實驗組)進行比較。該對照組及實驗組之第一電極1皆以氮化鈦製成，第二電極4皆以鉑製成，絕緣層2皆以矽氮氧化物(SiON)製成，該實驗組另設有以銅製成的擴散金屬層3。
請參照第7圖所示，其係於低電壓狀態，且於一電壓區間下，對照組B與本發明之實驗組A的電流穩定性測試結果圖。由結果可明顯得知，相較於對照組B，本發明之實驗組A的電流值分佈較為集中穩定，可推知本發明之切換電阻值亦較為穩定。因此，可驗證本發明之電阻式記憶體及其製作方法確實具有穩定切換電阻值之功效。
請參照第8圖所示，其係於高電壓狀態，且於一電壓區間下，對照組B與本發明之實驗組A的電流穩定性測試結果圖。由結果可明顯得知，相較於對照組B，本發明之實驗組A的電流值明顯分佈較為集中穩定，可推知本發明之切換電阻值亦較為穩定。因此，可驗證本發明之電阻式記憶體及其製作方法確實具有穩定切換電阻值之功效。
因此，本發明之電阻式記憶體元件透過該擴散金屬層3之設置，趨入該絕緣層2形成該尖端電極21，因此可降低等效絕緣層厚度，穩定電流傳導路徑及長度，以穩定切換電壓及電阻值。
雖然本發明已利用上述較佳實施例揭示，然其並非用 以限定本發明，任何熟習此技藝者在不脫離本發明之精神和範圍之內，相對上述實施例進行各種更動與修改仍屬本發明所保護之技術範疇，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
 [本發明]
1‧‧‧第一電極
2‧‧‧絕緣層
21‧‧‧尖端電極
211‧‧‧底部
212‧‧‧尖端部
3‧‧‧擴散金屬層
4‧‧‧第二電極
[習知技術]
91‧‧‧第一電極
92‧‧‧第二電極
93‧‧‧絕緣層
94‧‧‧金屬絲
第1圖：習知電阻式記憶體元件之結構剖面圖。
第2圖：本發明之電阻式記憶體元件之製作方法的流程圖。
第3圖：本發明之絕緣層製作步驟之示意圖。
第4圖：本發明之擴散金屬層製作步驟之示意圖。
第5圖：本發明之電極製作步驟之示意圖。
第6圖：本發明之金屬趨入步驟之示意圖。
第7圖：對照組與實驗組於低電阻狀態下之電流分佈圖。
第8圖：對照組與實驗組於高電阻狀態下之電流分佈圖。
1．．．第一電極
2．．．絕緣層
21．．．尖端電極
211．．．底部
212．．．尖端部
3．．．擴散金屬層
4．．．第二電極

Claims (6)

  1. 一種電阻式記憶體元件，係由一第一電極、一絕緣層、一擴散金屬層及一第二電極依序堆疊而成，其中：該擴散金屬層係以一擴散金屬材質製成；該絕緣層內係形成有數個尖端電極，且該尖端電極之材質係為該擴散金屬材質；其中該數個尖端電極各具有一底部及一尖端部，該底部係與該擴散金屬層相鄰接，且該尖端部係朝向該第一電極，該數個尖端電極之該尖端部與該第一電極之間係形成有一間距，且位於該尖端部及該第一電極之間的間距係不具有金屬物件，該數個尖端電極包含數個離散的金屬離子，其中該金屬離子的數量係由該數個尖端電極之該底部朝該尖端部逐漸減少。
  2. 依申請專利範圍第1項所述之電阻式記憶體元件，其中該擴散金屬材質係為銅、銀或其合金。
  3. 依申請專利範圍第1項所述之電阻式記憶體元件，其中該絕緣層係以金屬氧化物、金屬氮化物、金屬氮氧化物、半導體氧化物、半導體氮化物或半導體氮氧化物之材質製成。
  4. 一種電阻式記憶體元件之製作方法，包含：一絕緣層製作步驟，於一第一電極之表面成長形成一絕緣層；一擴散金屬層製作步驟，將一擴散金屬材質成長於該絕緣層之表面作為一擴散金屬層，使該絕緣層位於該第一 電極及擴散金屬層之間；一電極製作步驟，將一第二電極設置於該擴散金屬層之表面，使該擴散金屬層位於該絕緣層及該第二電極之間；及一金屬趨入步驟，將一趨入電壓之負極及正極分別連接至該第一電極及第二電極，透過該趨入電壓使該擴散金屬層中的擴散金屬材質氧化為金屬離子，並使該金屬離子趨入該絕緣層中而還原形成數個尖端電極；其中該數個尖端電極各具有一底部及一尖端部，該底部係與該擴散金屬層相鄰接，且該尖端部係朝向該第一電極，該數個尖端電極之該尖端部與該第一電極之間係形成有一間距，且位於該尖端部及該第一電極之間的間距係不具有金屬物件，該數個尖端電極包含數個離散的金屬離子，其中該金屬離子的數量係由該數個尖端電極之該底部朝該尖端部逐漸減少。
  5. 依申請專利範圍第4項所述之電阻式記憶體元件之製作方法，其中該擴散金屬層製作步驟中，係將銅、銀或其合金作為該擴散金屬材質而成長於該絕緣層之表面作為該擴散金屬層。
  6. 依申請專利範圍第4項所述之電阻式記憶體元件之製作方法，其中該趨入電壓係大於該絕緣層之崩潰電壓。
TW099131517A 2010-09-16 2010-09-16 電阻式記憶體元件及其製作方法 TWI431762B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099131517A TWI431762B (zh) 2010-09-16 2010-09-16 電阻式記憶體元件及其製作方法
US13/112,605 US8592794B2 (en) 2010-09-16 2011-05-20 Resistance random access memory element and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099131517A TWI431762B (zh) 2010-09-16 2010-09-16 電阻式記憶體元件及其製作方法

Publications (2)

Publication Number Publication Date
TW201214673A TW201214673A (en) 2012-04-01
TWI431762B true TWI431762B (zh) 2014-03-21

Family

ID=45816913

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099131517A TWI431762B (zh) 2010-09-16 2010-09-16 電阻式記憶體元件及其製作方法

Country Status (2)

Country Link
US (1) US8592794B2 (zh)
TW (1) TWI431762B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664235B (zh) * 2012-04-12 2013-12-04 北京大学 一种小电极结构阻变存储器及其制备方法
TWI489461B (zh) * 2012-09-04 2015-06-21 Ind Tech Res Inst 電阻式記憶體結構、其操作方法及製作方法
TWI470785B (zh) * 2012-12-21 2015-01-21 Univ Nat Kaohsiung Applied Sci 記憶體之改善方法及其構造
CN103594622B (zh) * 2013-11-28 2016-10-05 北京大学 高一致性的阻变存储器结构及其制备方法
TWI531100B (zh) * 2014-02-11 2016-04-21 力晶科技股份有限公司 電阻式隨機存取記憶體
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
TWI565046B (zh) 2014-12-02 2017-01-01 國立中山大學 電阻式記憶體及其製作方法
US9653680B2 (en) * 2015-06-27 2017-05-16 Intel Corporation Techniques for filament localization, edge effect reduction, and forming/switching voltage reduction in RRAM devices
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
CN111223987A (zh) * 2020-03-06 2020-06-02 厦门半导体工业技术研发有限公司 阻变式存储器以及阻变式存储器的制造方法
CN113611722A (zh) * 2020-05-12 2021-11-05 联芯集成电路制造(厦门)有限公司 电阻式存储装置以及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69812425T2 (de) * 1997-12-04 2004-01-15 Axon Technologies Corp Programmierbare metallisierungsstruktur mit oberflächennaher verfestigung undherstellungsverfahren dafür
DE102005005938B4 (de) * 2005-02-09 2009-04-30 Qimonda Ag Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
US8134138B2 (en) * 2009-01-30 2012-03-13 Seagate Technology Llc Programmable metallization memory cell with planarized silver electrode
US8487291B2 (en) * 2009-01-30 2013-07-16 Seagate Technology Llc Programmable metallization memory cell with layered solid electrolyte structure
TWI394231B (zh) * 2009-02-03 2013-04-21 Nanya Technology Corp 非揮發性記憶體胞元及其製造方法
US7957207B2 (en) * 2009-03-10 2011-06-07 Ovonyx, Inc. Programmable resistance memory with interface circuitry for providing read information to external circuitry for processing
US8274065B2 (en) 2009-10-19 2012-09-25 Macronix International Co., Ltd. Memory and method of fabricating the same
JP5659480B2 (ja) 2009-10-26 2015-01-28 ソニー株式会社 記憶装置の製造方法

Also Published As

Publication number Publication date
US20120068142A1 (en) 2012-03-22
TW201214673A (en) 2012-04-01
US8592794B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
TWI431762B (zh) 電阻式記憶體元件及其製作方法
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
JP5036909B2 (ja) 抵抗変化型素子及びその製造方法
US9583700B2 (en) RRAM process with roughness tuning technology
US9281476B2 (en) Resistive memory and method for fabricating the same
TWI497693B (zh) 記憶胞及其製程
JP2007067415A (ja) 不揮発性メモリ素子及びその製造方法
US8574957B2 (en) Method for manufacturing nonvolatile semiconductor memory element
TWI488347B (zh) 記憶體元件的形成方法
US11569445B2 (en) Capped contact structure with variable adhesion layer thickness
US11283014B2 (en) RRAM crossbar array circuits with specialized interface layers for low current operation
JPWO2012008160A1 (ja) 不揮発性記憶装置及びその製造方法
US11355704B2 (en) Resistive random access memory and manufacturing method thereof
US8860000B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
TW201539814A (zh) 電阻式隨機存取記憶體及其製造方法
TW201250968A (en) Semiconductor device apply to copper plating process
CN106601911A (zh) Ge‑Se‑Al OTS材料、OTS选通器单元及其制备方法
TWI520394B (zh) 電阻式記憶體裝置及其製作方法
US9142773B2 (en) Variable resistance nonvolatile memory element and method of manufacturing the same
US10141507B2 (en) Biased plasma oxidation method for rounding structure
TWI430434B (zh) 電阻式記憶體及其製作方法
TWI572028B (zh) 用於圓化結構的偏壓電漿氧化製程
JP2013084778A (ja) 不揮発性記憶装置の製造方法
TWI549326B (zh) 電阻式隨機存取記憶體及其製造方法
KR100963828B1 (ko) 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees