JP5036909B2 - 抵抗変化型素子及びその製造方法 - Google Patents

抵抗変化型素子及びその製造方法 Download PDF

Info

Publication number
JP5036909B2
JP5036909B2 JP2011545958A JP2011545958A JP5036909B2 JP 5036909 B2 JP5036909 B2 JP 5036909B2 JP 2011545958 A JP2011545958 A JP 2011545958A JP 2011545958 A JP2011545958 A JP 2011545958A JP 5036909 B2 JP5036909 B2 JP 5036909B2
Authority
JP
Japan
Prior art keywords
upper electrode
layer
resistance
oxide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011545958A
Other languages
English (en)
Other versions
JPWO2011074243A1 (ja
Inventor
健生 二宮
良男 川島
幸夫 早川
巧 三河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011545958A priority Critical patent/JP5036909B2/ja
Application granted granted Critical
Publication of JP5036909B2 publication Critical patent/JP5036909B2/ja
Publication of JPWO2011074243A1 publication Critical patent/JPWO2011074243A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Description

本発明は、電圧パルスを印加することにより抵抗値が変化する抵抗変化型の不揮発性記憶素子（抵抗変化型素子：ＲｅＲＡＭ素子）に関する。
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器がより一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化型素子（電圧パルスを印加することにより抵抗値が変化する抵抗変化型の不揮発性記憶素子：ＲｅＲＡＭ素子）を用いた抵抗変化型不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化型素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を不揮発的に記憶することが可能な素子のことをいう。
特許文献１は、酸素含有率の異なる遷移金属酸化物層を積層して抵抗変化層に用いた抵抗変化型素子を開示する。この抵抗変化型素子では、異なる極性の電圧を交互に印加することにより、酸素含有率の高い抵抗変化層と電極との界面に酸化・還元反応を選択的に発生させ、抵抗変化現象を安定して発生させることができる。
特許文献２は、下部電極と、下部電極上に形成された抵抗記憶層１４と、抵抗記憶層上に形成された上部電極とを有し、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって高抵抗状態と低抵抗状態とを切り換える抵抗記憶素子であって、下部電極又は上部電極は、抵抗記憶層側に形成された貴金属より成る第１の導電膜と、第１の導電膜に接し、第１の導電膜より膜厚が厚い、非貴金属より成る第２の導電膜とを有する抵抗記憶素子を開示する。
国際公開第２００８／１４９４８４号 国際公開第２００８／１１７３７１号
しかしながら、従来の抵抗変化型素子は、製造時の条件を極力揃えても、個々の素子の間で特性が大きくばらつく問題があった。特に、条件がほぼ均一と考えられる同一ウエハ面内に製造された素子の間でも、特性は大きくばらつくため、問題となっていた。
本発明は上記のような課題を解決するためになされたもので、素子間の特性のばらつきを抑制することが可能な抵抗変化型素子を提供することを目的とする。
本発明者は、上記課題を解決すべく鋭意検討した。その結果、以下の点に気づいた。
図１１は、本発明の開発途上で作成された抵抗変化型素子の概略構成を示す模式図であり、本発明に係る抵抗変化型素子に対する比較例（詳細は後述）である。抵抗変化型素子２０では、基板１００上に下部配線１０１が形成され、この下部配線１０１を覆うように、第１層間絶縁層１０２が形成されている。第１層間絶縁層１０２を貫通して下部配線１０１に接続される下部コンタクトプラグ１０３（lower contact plug）が形成されている。下部コンタクトプラグ１０３を被覆して、第１層間絶縁層１０２上に下部電極１０４、第１酸化物層１０５ｘ、第２酸化物層１０５ｙ、上部電極１０６がこの順に積層して形成され、第１酸化物層１０５ｘと第２酸化物層１０５ｙとで構成される酸化物層１０５が上下の電極にはさまれた構造が形成されている。上部電極１０６を覆うように、第２層間絶縁層１０７が形成され、第２層間絶縁層１０７を貫通して上部電極１０６に接続される上部コンタクトプラグ１０８（upper contact plug）が形成されている。第２層間絶縁層１０７の上面に露出する上部コンタクトプラグ１０８を覆うように、上部配線１０９が形成されている。なお、抵抗変化型素子２０は、後述する比較例で作成されたものと同一である。
このような構造とすることで、抵抗変化型素子２０の上部電極１０６と下部電極１０４との間に電圧を印加すると、酸素含有率が高く、より高い抵抗値を示す第２酸化物層１０５ｙにほとんどの電圧が印加される。第２酸化物層１０５ｙと上部電極１０６との界面の近傍には、反応に寄与できる酸素イオンも豊富に存在する。よって、第２酸化物層１０５ｙと上部電極１０６との界面で、選択的に第２酸化物層１０５ｙの酸化・還元の反応が起こり、安定に抵抗変化動作（電極間に電気的パルスを印加することで電極間の抵抗値が変化する現象）を発現させることができる。
しかしながら、上記のように構成された抵抗変化型素子は、製造時の条件を極力揃えても、個々の素子の間で特性の大きなばらつきが見られた（後述する比較例の記載および図１３（ｂ）を参照）。条件がほぼ均一と考えられる同一ウエハ（wafer）面内に製造された素子の間でも、特性は大きくばらついた。
図１２は、上記抵抗変化型素子の要部の断面を示す図であり、図１２（ａ）は透過型電子顕微鏡写真、図１２（ｂ）は図１２（ａ）の透過型電子顕微鏡写真をトレースした図、である。図１２（ｂ）中の符号は、図１１の符号と共通するので、説明を省略する。図１２に示すように、抵抗変化型素子２０では、上部電極１０６から第２酸化物層１０５ｙに向かって、複数の微小突起１０６ｘ（hillock）が発生している。微小突起１０６ｘは、上部電極１０６と第２酸化物層１０５ｙとの界面において、上部電極１０６を構成する白金の結晶粒界（grain boundary：図中の破線で示す境界）から延びているように見える。一方、製造工程から加熱工程（上部電極を形成後に配線工程で発生する加熱工程）を省略すると、かかる微小突起は発生しなかった。このことから、微小突起１０６ｘは加熱工程が行われる際、上部電極が高温になることで形成されると推察される。すなわち、微小突起１０６ｘが形成される主たる原因は、上部電極１０６が熱膨張した結果生じる応力であると考えられる。上部電極１０６が熱膨張するとストレス（応力）が生じるが、上部電極１０６の結晶粒界で微小突起１０６ｘを形成することで、該ストレスは最も容易に緩和される（後述する比較例の記載を参照）。
微小突起１０６ｘは素子の特性にばらつきを生じるという意味では不利であるが、初期ブレイクダウン(initial breakdown)に必要な電圧を低下させるという意味では有利である（第３実験例を参照）。より均一に微小突起１０６ｘを形成することができれば、すなわち微小突起１０６ｘの発生量を適切に制御できれば、初期ブレイクダウンに必要な電圧を低下させつつ、素子の特性のばらつきを抑制できることになる。
仮に微小突起が上述のようなメカニズムにより生じるとすれば、微小突起の材料は上部電極から供給されていることになる。微小突起の発生量は上部電極の単位面積あたりの体積、すなわち厚さによって変動すると考えられる。抵抗変化型素子２０では、上部コンタクトプラグ１０８が上部電極１０６と直接接している。上部コンタクトプラグ１０８を形成するためには、上部電極１０６に達するようにコンタクトホールを形成する必要がある。この際、上部コンタクトプラグ１０８が確実に上部電極１０６と接続されるためには、コンタクトホールを確実に上部電極１０６の上面に到達させる必要がある。この際、過剰なエッチング等により上部電極１０６が侵食されたり、上部コンタクトプラグ１０８の材料と上部電極１０６とが反応したりしてしまい、上部電極１０６の実質的な厚さ（微小突起の発生量を決定するという意味での厚さ）はエッチング（etching）の強度に大きく影響を受けることになる（第２実験例を参照）。上部電極１０６の厚さのばらつきは、微小突起の発生量にばらつきを与え、結果として素子の特性にばらつきを与えると考えられる。
本発明者らは、上部電極とコンタクトプラグとの間に上部電極と異なる組成を有する導電性材料で構成される保護層を介在させれば、かかるばらつきを抑制する上で有効と考えた。実際に保護層を配置して抵抗変化型素子を製造すると、素子間のばらつきが抑制されることが確かめられた（第１実施例および図１３（ａ）を参照）。
すなわち、上記課題を解決すべく、本発明の抵抗変化型素子は、Ｍをある遷移金属元素、Ｏを酸素としたときに、下部電極と、前記下部電極の上に形成され、Ｍに対するＯの組成比をｘとしたときにＭＯｘで構成される第１酸化物層と、前記第１酸化物層の上に形成され、Ｍに対するＯの組成比をｙとしたときにＭＯｙで構成される第２酸化物層と、前記第２酸化物層の上に形成される上部電極と、前記上部電極の上に形成され、前記上部電極と異なる組成を有する導電性材料で構成される保護層と、前記保護層を覆うように形成された層間絶縁層と、前記層間絶縁層を貫通する上部コンタクトホール内に形成された上部コンタクトプラグと、を備え、前記上部電極は、前記第２酸化物層に向かって突出しかつ前記第２酸化物層を貫通しない複数の微小突起を有し、前記上部コンタクトプラグは、前記上部電極とは物理的に接触せず、前記保護層と物理的に接触することにより、前記上部電極と電気的に接続する。
かかる構成では、素子間の特性のばらつきを抑制することが可能となる。
上記の抵抗変化型素子において、前記第２酸化物層が局所的に薄い部分を複数有してもよい。
上記の抵抗変化型素子において、前記第２酸化物層が、前記上部電極との界面において、複数の凹部を有することにより局所的に薄い部分を複数有してもよい。
上記の抵抗変化型素子において、前記凹部が前記上部電極を構成する材料の結晶粒界に沿って形成されていてもよい。
上記の抵抗変化型素子において、前記第１酸化物層と前記第２酸化物層との界面は平坦である一方で、前記第２酸化物層と前記上部電極との界面が凹凸を有することにより、前記第２酸化物層が局所的に薄い部分を複数有してもよい。
上記の抵抗変化型素子において、前記第２酸化物層と前記上部電極との界面において、前記上部電極が微小突起を有することで、前記第２酸化物層が局所的に薄い部分を複数有してもよい。
上記の抵抗変化型素子において、前記遷移金属元素はタンタルであり、２．１≦ｙおよび０．８≦ｘ≦１．９を満たしてもよい。
上記の抵抗変化型素子において、前記上部電極の厚さが１０ｎｍより大きく１００ｎｍより小さくてもよい。
上記の抵抗変化型素子において、前記上部電極の厚さが２０ｎｍより大きく１００ｎｍより小さくてもよい。
上記の抵抗変化型素子において、前記上部電極が、白金、パラジウム、白金を含む合金、パラジウムを含む合金のいずれかで構成されてもよい。
上記の抵抗変化型素子において、前記微小突起は前記第１酸化物層とは物理的に接触していなくてもよい。
上記の抵抗変化型素子において、前記保護層が、チタンとアルミとの合金の窒化物またはチタンの窒化物で構成されてもよい。
また本発明の抵抗変化型素子の製造方法は、Ｍをある遷移金属元素、Ｏを酸素としたときに、下部電極材料層を形成する工程と、前記下部電極材料層の上にＭに対するＯの組成比をｘ（但し、ｘは正の数）としたときにＭＯｘで構成される第１酸化物材料層と、Ｍに対するＯの組成比をｙ（但し、ｙ＞ｘ）としたときにＭＯｙで構成される第２酸化物材料層とをこの順で形成する工程と、前記第２酸化物材料層の上に上部電極材料層を形成する工程と、前記上部電極材料層の上に前記上部電極と異なる組成を有する保護材料層を形成する工程と、前記下部電極材料層と前記第１酸化物材料層と前記第２酸化物材料層と前記上部電極材料層と前記保護材料層とを所定の形状に加工してそれぞれ下部電極と第１酸化物層と第２酸化物層と上部電極と保護層とを形成する工程と、前記保護層を覆うように層間絶縁層を形成する工程と、前記層間絶縁層を貫通して底面に前記保護層が露出し、前記上部電極が露出しないように上部コンタクトホールを形成する工程と、前記上部コンタクトホールの内部に上部コンタクトプラグを形成する工程と、前記上部電極を加熱することで、前記第２酸化物層に向かって突出しかつ前記第２酸化物層を貫通しない複数の微小突起を形成する工程とを有する。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
本発明は、上記のような構成を有し、素子間の特性のばらつきを抑制することが可能となる抵抗変化型素子が提供できるという効果を奏する。
図１は、本発明の第１実施形態に係る抵抗変化型素子の概略構成を示す断面図である。 図２は、本発明の第１実施形態に係る抵抗変化型素子の製造方法の工程を示す断面図であって、図２（ａ）は下部電極材料層を形成する工程を示す図、図２（ｂ）は酸化物材料層を形成する工程を示す図、図２（ｃ）は第２酸化物材料層を形成する工程を示す図、図２（ｄ）は上部電極材料層と保護材料層とを形成する工程を示す図、図２（ｅ）は保護材料層をエッチングする工程を示す図、図２（ｆ）は下部電極材料層と第１酸化物材料層と第２酸化物材料層と上部電極材料層とをエッチングする工程を示す図、である。 図３は、本発明の第１実施形態に係る抵抗変化型素子の製造方法の工程を示す断面図であって、図３（ａ）は第２層間絶縁層を形成する工程を示す図、図３（ｂ）は第２層間絶縁層に上部コンタクトホールを形成する工程を示す図、図３（ｃ）は上部コンタクトホール内部に上部コンタクトプラグを形成する工程を示す図、図３（ｄ）は上部配線を形成する工程を示す図、である。 図４は、第１実施例に係る抵抗変化型素子の要部の断面を示す図であり、図４（ａ）は透過型電子顕微鏡写真、図４（ｂ）は図４（ａ）の透過型電子顕微鏡写真をトレースした図、である。 図５は、第１実施例に係る抵抗変化型素子において上部電極と第２酸化物層との界面を拡大した図であって、図５（ａ）は透過型電子顕微鏡写真、図５（ｂ）は図５（ａ）の透過型電子顕微鏡写真をトレースした図、である。 図６は、第１実施例に係る抵抗変化型素子の抵抗変化動作例を示す図である。 図７は、第２実施例において第２酸化物層をＸ線反射率法により測定した結果（実線）と、フィッティング結果（破線）とを示す図である。 図８は、第３実施例の抵抗変化型素子における上部電極の厚さ、第２酸化物層の厚さ、初期抵抗の関係を示す図である。 図９は、第１実験例に係る抵抗変化型素子における上部電極の厚さと初期抵抗との関係を示す図である。 図１０は、第１実験例において上部電極の厚さを８ｎｍとした抵抗変化型素子の断面を示す図であり、図１０（ａ）は透過型電子顕微鏡写真、図１０（ｂ）は図１０（ａ）の透過型電子顕微鏡写真をトレースした図、である。 図１１は、比較例に係る抵抗変化型素子の概略構成を示す断面図である。 図１２は、比較例に係る抵抗変化型素子の要部の断面を示す図であり、図１２（ａ）は透過型電子顕微鏡写真、図１２（ｂ）は図１２（ａ）の透過型電子顕微鏡写真をトレースした図、である。 図１３は、第１実施例と比較例とで素子間の特性のばらつきを比較する図であり、図１３（ａ）は本発明の第１実施例における第２酸化物層の厚さと初期抵抗との関係における素子間の特性のばらつきを示す図、図１３（ｂ）は比較例における第２酸化物層の厚さと初期抵抗との関係における素子間の特性のばらつきを示す図、である。 図１４は、第１実施例と比較例における抵抗変化型素子の面積と初期抵抗との関係を示す図であり、図１４（ａ）は本発明の第１実施例、図１４（ｂ）は比較例、である。 図１５は、第２実験例に係る抵抗変化型素子の断面を示す図であり、図１５（ａ）は走査型電子顕微鏡写真、図１５（ｂ）は図１５（ａ）の走査型電子顕微鏡写真をトレースした図、である。 図１６は、第３実験例における抵抗変化型素子の上部電極の材料と初期ブレイクダウン電圧との関係を示す図である。 図１７は、第３実験例（上部電極はＩｒ）における抵抗変化型素子の断面を示す図であり、図１７（ａ）は透過型電子顕微鏡写真、図１７（ｂ）は図１７（ａ）の透過型電子顕微鏡写真をトレースした図、である。
以下、本発明の実施の形態を、図面を参照しながら説明する。
（第１実施形態）
［素子の構成］
図１は、本発明の第１実施形態に係る抵抗変化型素子の概略構成を示す断面図である。図１に示す通り、第１実施形態に係る抵抗変化型素子１０は、Ｍをある遷移金属元素、Ｏを酸素としたときに、下部電極１０４と、下部電極１０４の上に形成され、Ｍに対するＯの組成比をｘ（但し、ｘは正の数）としたときにＭＯｘで構成される第１酸化物層１０５ｘと、第１酸化物層１０５ｘの上に形成され、Ｍに対するＯの組成比をｙ（但し、ｙ＞ｘ）としたときにＭＯｙで構成される第２酸化物層１０５ｙと、第２酸化物層１０５ｙの上に形成される上部電極１０６と、上部電極１０６の上に形成され、上部電極１０６と異なる組成を有する導電性材料で構成される保護層１１０と、保護層１１０を覆うように形成された層間絶縁層（第２層間絶縁層１０７）と、第２層間絶縁層１０７を貫通する上部コンタクトホール１０８’内に形成された上部コンタクトプラグ１０８と、を備え、上部電極１０６は、第２酸化物層１０５ｙに向かって突出しかつ第２酸化物層１０５ｙを貫通しない複数の微小突起を有し、上部コンタクトプラグ１０８は、上部電極１０６とは物理的に接触せず、保護層１１０と物理的に接触することにより、上部電極１０６と電気的に接続する。
かかる構成では、上部電極１０６の厚さを一定にすることができ、素子間の特性のばらつきを抑制することができる。
抵抗変化型素子１０は、ユニポーラ型（unipolar：第１の極性を有する第１の電気的パルスを印加することで高抵抗状態から低抵抗状態へと可逆的に変化し、同じく第１の極性を有し第１の電気的パルスと電圧の異なる第２の電気的パルスを印加することで低抵抗状態から高抵抗状態へと可逆的に変化する抵抗変化型素子）であってもよいし、バイポーラ型（bipolar：第１の極性を有する第１の電気的パルスを印加することで高抵抗状態から低抵抗状態へと可逆的に変化し、第１の極性と異なる第２の極性を有する第２の電気的パルスを印加することで、低抵抗状態から高抵抗状態へと可逆的に変化する抵抗変化型素子）であってもよい。ただし、抵抗変化型素子１０はバイポーラ型であることが好ましい。
なお、抵抗変化型素子１０がバイポーラ型の抵抗変化型素子の場合、下部電極１０４を基準にして、上部電極１０６に第１の閾値電圧以上の振幅を有する負の電圧パルスを印加することにより、抵抗変化型素子１０は高抵抗状態から低抵抗状態に変化（低抵抗化）し、上部電極１０６に第２の閾値電圧以上の振幅を有する正の電圧パルスを印加することにより、抵抗変化型素子１０は低抵抗状態から高抵抗状態に変化（高抵抗化）する。低抵抗化は、上部電極１０６に印加された第１の閾値電圧より大きい振幅の負電圧パルスにより、第２酸化物層１０５ｙ中の酸素イオンが第２酸化物層１０５ｙ中から第１酸化物層１０５ｘへと追い出され、第２酸化物層１０５ｙの少なくとも一部の領域の酸素含有率が減少することにより発生するものと考えられる。一方、高抵抗化は、上部電極１０６に印加された第２の閾値電圧より大きい振幅の正電圧パルスにより、第１酸化物層１０５ｘ中の酸素イオンが第２酸化物層１０５ｙ中に取り込まれ、第２酸化物層１０５ｙの酸素含有率が増大することにより発生するものと考えられる。
抵抗変化型素子１０がユニポーラ型の抵抗変化型素子の場合、下部電極１０４を基準にして、上部電極１０６に第１の閾値電圧以上の振幅を有する正また負の電圧パルスを印加することにより、抵抗変化型素子１０は低抵抗状態から高抵抗状態に変化（高抵抗化）し、上部電極１０６に第２の閾値電圧（＞第１の閾値電圧）以上の振幅を有する正または負の電圧パルスを印加することにより、抵抗変化型素子１０は高抵抗状態から低抵抗状態に変化（低抵抗化）する。ここで、高抵抗化時と低抵抗化時に用いる電圧パルスの極性は同じである点がバイポーラ型の抵抗変化型素子と異なる。また、通常、高抵抗化時のパルス幅は低抵抗化時のパルス幅より大きい。ユニポーラ型の抵抗変化型素子では、長パルスにより第２酸化物層１０５ｙに熱アシストの酸化(thermal oxidation)が発生して高抵抗化が起こり、高電圧パルスにより高抵抗状態の第２酸化物層１０５ｙの少なくとも一部の領域で初期ブレイクダウンが発生し、低抵抗化するものと考えられる。抵抗変化型素子１０がユニポーラ型の抵抗変化型素子の場合は、酸化物層は単層であってもよい。
第２酸化物層１０５ｙの酸素含有率を第１酸化物層１０５ｘの酸素含有率よりも高くすることで、第２酸化物層１０５ｙの抵抗率は第１酸化物層１０５ｘの抵抗率よりも高くなる。よって抵抗変化型素子に十分な電圧を印加することが可能となり、より確実に抵抗状態を変化させることができる。
上部電極１０６は、第２酸化物層１０５ｙに向かって突出する複数の微小突起１０６ｘを有するのが好ましい。かかる構成では、素子の初期ブレイクダウン電圧を低減することができる。
第２酸化物層１０５ｙが局所的に薄い部分を複数有するのが好ましい。第２酸化物層１０５ｙのうち該薄い部分は、上部電極１０６の微小突起１０６ｘにそれぞれ対応する。かかる構成では、素子の初期ブレイクダウン電圧を低減することができる。
第２酸化物層１０５ｙが、上部電極１０６との界面において、複数の凹部を有することにより局所的に薄い部分を複数有してもよい。該凹部は、上部電極１０６の微小突起１０６ｘにそれぞれ対応する。かかる構成では、素子の初期ブレイクダウン電圧を低減することができる。
該凹部は、上部電極１０６を構成する材料の結晶粒界に沿って形成されていてもよい。かかる構成では、素子の初期ブレイクダウン電圧を低減することができる。
第１酸化物層１０５ｘと第２酸化物層１０５ｙとの界面は平坦である一方で、第２酸化物層１０５ｙと上部電極１０６との界面が凹凸を有することにより、第２酸化物層１０５ｙが局所的に膜厚の薄い部分を複数有してもよい。かかる構成では、素子の初期ブレイクダウン電圧を低減することができる。
第２酸化物層１０５ｙと上部電極１０６との界面において、上部電極１０６が微小突起１０６ｘを有することで、第２酸化物層１０５ｙが局所的に膜厚の薄い部分を複数有してもよい。かかる構成では、素子の初期ブレイクダウン電圧を低減することができる。
上部電極１０６の厚さａが１０ｎｍより大きく１００ｎｍより小さいのが好ましい。かかる構成では、抵抗変化型素子乃至上部電極が熱処理されれば、上部電極１０６に微小突起１０６ｘを成長させることができる。これにより素子の初期ブレイクダウン電圧を低減することができる。
上部電極１０６の厚さａが２０ｎｍより大きく１００ｎｍより小さいのが好ましい。かかる構成では、抵抗変化型素子乃至上部電極を熱処理した場合の初期ブレイクダウン電圧がほぼ一定となり、素子間の特性のばらつきをより効率的に抑制することができる。
上部電極１０６が、白金（Ｐｔ）、パラジウム（Ｐｄ）、白金を含む合金（Ｐｔ合金）、パラジウムを含む合金（Ｐｄ合金）のいずれかで構成されているのが好ましい。かかる構成では、微小突起がより確実に形成され、初期ブレイクダウンに必要な電圧を２．０Ｖ以下にまで低下させることができる。
微小突起１０６ｘの、基板の主面に略垂直な方向の長さｂが、第２酸化物層１０５ｙの厚さｃよりも小さいのが好ましい。微小突起１０６ｘは第１酸化物層１０５ｘに物理的に接触していないのが好ましい。かかる構成では、上部電極１０６と第１酸化物層１０５ｘとの短絡が防止され、抵抗変化型素子の特性が向上する。すなわち、第２酸化物層１０５ｙは第１酸化物層１０５ｘに比べて酸素含有率が高いため、第１酸化物層１０５ｘよりも高抵抗となる。微小突起１０６ｘと第１酸化物層１０５ｘとの間に第２酸化物層１０５ｙを介在させ、微小突起１０６ｘと第１酸化物層１０５ｘとを物理的に接触させないことで、抵抗変化型素子１０に十分な電圧を印加することが可能となり、より確実に抵抗変化動作を発現させることができる。
上部コンタクトプラグ１０８と上部電極１０６との間に保護層１１０が介在することにより上部コンタクトプラグ１０８と上部電極１０６とが物理的に接触していないのが好ましい。かかる構成では、素子間の特性のばらつきをより確実に抑制することができる。
バイポーラ型の抵抗変化型素子の場合、遷移金属元素Ｍはタンタル（Ｔａ）でありかつ２．１≦ｙおよび０．８≦ｘ≦１．９を満たしているのが好ましい。かかる構成では、動作の高速性と、可逆的で安定した書き換え特性と、良好なリテンション特性（retention characteristic）とを有する抵抗変化型素子が提供できる。
より好ましくは、ｙ≧２．５を満たす。第２酸化物層１０５ｙの酸素含有率を高くすることで、抵抗変化型素子が高抵抗状態にある場合のリーク電流（leak current）が抑制され、読み出しマージン（read margin）が増加する。より大きなメモリアレイを構成でき、高集積化も可能となる。
保護層１１０は、上部コンタクトホール１０８’を形成する際、第２層間絶縁層１０７を構成する絶縁材料のエッチングレート（etching rate）よりもエッチングレートが小さい材料、つまりエッチストップ層(etch stop layer)として機能する材料である。
保護層１１０は、チタンとアルミとの合金の窒化物（ＴｉＡｌＮ）またはチタンの窒化物（ＴｉＮ）で構成されているのが好ましい。かかる構成では、保護層１１０が導電性材料で構成される上、有効なエッチストップ層として機能し、過剰なエッチングによる上部電極１０６の侵食がより効果的に抑制される。上部電極１０６を白金など層間絶縁層と密着性の悪い材料で構成した場合には、保護層１１０が密着層としても機能することで、素子の構造がより安定化する。保護層１１０は、下部電極１０４、第１酸化物層１０５ｘ、第２酸化物層１０５ｙ、上部電極１０６を所望の寸法（素子面積）に加工する際のハードマスク（hard mask）としても使用できる。なお、ハードマスクとしてのチタンとアルミとの合金の窒化物またはチタンの窒化物は、相対的に高抵抗であり、完全に除去されるのが一般的であった。かかるハードマスクをあえて除去せずに残すことで、保護層として機能させることができる。
なお、保護層１１０は上部電極１０６と異なる組成を有する導電性材料で構成されるが、「異なる組成」とは、材料を構成する元素が異なることを意味し、元素の比率（含有率）が異なる場合は含まない。保護層１１０は上部電極１０６の主成分を含まないことが好ましい。かかる構成により、保護層１１０の厚さが微小突起の形成量（amount）に影響を及ぼすことが防止される。
また、上部電極１０６は加熱処理されていてもよい。かかる構成では、加熱処理により微小突起１０６ｘを簡便かつ効率的に形成することができる。
なお、一般的な配線工程（抵抗変化素子の上部電極を形成する工程より後に実行される）によっても、抵抗変化型素子が加熱されることがある。このような場合には、意図的な加熱処理が行われなくても、保護層を配置することで、微小突起が好適に形成されうる。加熱工程は、微小突起を形成するための意図的な加熱ではなく、他の工程で温度が上昇することにより結果的に加熱が行われる場合をも包含する。
なお、微少突起の「突起」は必ずしも先端が尖っている必要はない。「突起」とは、緩やかに盛り上がった形状を含む。「突起」が複数存在する場合には、いずれの「突起」も第２酸化物層１０５ｙを貫通していないことが好ましい。
下部電極１０４は、例えばタンタル窒化物（ＴａＮ）で構成され、厚さは例えば２０ｎｍとしうる。
第１酸化物層１０５ｘは、酸素不足型の遷移金属酸化物（酸素の含有率が化学量論的組成の観点から不足している遷移金属酸化物）により構成されることが好ましい。遷移金属Ｍはタンタルに限定されず、ハフニウム（Ｈｆ）やジルコニウム（Ｚｒ）や鉄（Ｆｅ）、他の遷移金属であってもよい。組成比とは、例えば２元系材料の組成をＡｘＢｙと表現したときのｘ：ｙであり、モル比（原子比）である。第１酸化物層１０５ｘおよび第２酸化物層１０５ｙの厚さは、それぞれ２０ｎｍ〜２００ｎｍ、および１ｎｍ〜１０ｎｍとしうる。
上部電極１０６の厚さとは、微小突起の存在しない部分の厚さをいう。
保護層１１０の厚さは、例えば５０ｎｍとしうる。
第２層間絶縁層１０７は、例えば二酸化シリコン（ＳｉＯ２）で構成される。上部コンタクトプラグ１０８は、例えば密着／バリア層としてのチタン／窒化チタン（Ｔｉ／ＴｉＮ）と充填層としてのタングステン（Ｗ）とで構成される。「密着／バリア層」とは、例えば、チタンで構成される最も外側の「密着層」と、その内側にある窒化チタンで構成される「バリア層」の２層で構成されるような層を言う（以下、同様）。バリア層のさらに内側に、例えば、タングステンで構成される充填層が形成される。
図１に示されている例では、例えば単結晶シリコンからなる基板１００の上に、例えばアルミ（Ａｌ）や銅（Ｃｕ）で構成される下部配線１０１が形成されている。下部配線１０１を覆うように例えば二酸化シリコン（ＳｉＯ２）で構成される第１層間絶縁層１０２が形成されている。第１層間絶縁層１０２には下部コンタクトホールが形成され、その内部に例えばタングステン等で構成される下部コンタクトプラグ１０３が形成されている。第１層間絶縁層１０２と下部コンタクトプラグ１０３とは、その上端面が一つの平面をなすように平坦化されている。下部コンタクトプラグ１０３の上端面を下部電極１０４が覆うように、上述した抵抗変化型素子１０が形成されている。第２層間絶縁層１０７と上部コンタクトプラグ１０８とは、それぞれの上端面が一つの平面をなすように平坦化されている。上部コンタクトプラグ１０８の上端面を覆うように、例えばアルミや銅で構成される上部配線１０９が形成されている。
図１に示されている例では、上部コンタクトプラグ１０８は、保護層１１０と物理的に接触しているが、上部電極１０６とは物理的に接触していない。上部電極１０６および微小突起１０６ｘは、第２酸化物層１０５ｙと物理的に接触しているが、第１酸化物層１０５ｘとは物理的に接触していない。
抵抗変化型素子１０は、下部電極１０４と上部電極１０６との間に電気的パルスを印加することで、下部電極１０４と上部電極１０６との間の抵抗値が変化する。抵抗値の変化をデータ（例えば、「１」と「０」）と関連付けることで、情報の記憶が可能となる。すなわち、下部電極１０４と上部電極１０６とに挟まれた酸化物層１０５が記憶部として機能する。
バイポーラ型の抵抗変化型素子において、遷移金属元素Ｍとしてハフニウムを用いる場合には、第１酸化物層の組成をＨｆＯｘとし、第２酸化物層の組成をＨｆＯｙとすると、０．９≦ｘ≦１．６、１．８＜ｙ＜２．０、第２酸化物層の厚さは３ｎｍ以上４ｎｍ以下とすることが好ましい。
遷移金属元素Ｍとしてジルコニウムを用いる場合は、第１酸化物層の組成をＺｒＯｘとし、第２酸化物層の組成をＺｒＯｙとすると、０．９≦ｘ≦１．４、１．９＜ｙ＜２．０、第２酸化物層の厚さは１ｎｍ以上５ｎｍ以下とすることが好ましい。
ユニポーラ型の抵抗変化型素子の場合は、遷移金属元素ＭとしてＮｉ、Ｎｂ、Ｈｆ、Ｚｒ、Ｃｏ、Ｃｕ、Ｔｉ、Ｗ等を用いることができる。
本実施形態の抵抗変化型素子では、上部電極の上に保護層を配置することで、上部コンタクトホールを形成する際の過剰なエッチングや、上部コンタクトプラグを形成するための材料と上部電極の材料とが反応することによる、上部電極の厚さや体積の変動が防止される。これにより、上部電極に形成される微小突起のばらつき（突起の数や長さなど）が抑制され、初期ブレイクダウンに必要な電圧のばらつきが低減できる。よって、酸化還元反応による抵抗変化動作がより安定して実現されるのみならず、素子間のばらつきも抑制される。
［素子の製造方法］
図２および図３は、本発明の第１実施形態に係る抵抗変化型素子の製造方法の工程を示す断面図である。図２（ａ）は、基板（図示せず）上に形成された層間絶縁層（図示せず）上に形成された下部電極材料層１０４’を形成する工程を示す図、図２（ｂ）は酸化物材料層１０５ｚ’を形成する工程を示す図、図２（ｃ）は第２酸化物材料層１０５ｙ’および第１酸化物材料層１０５ｘ’を形成する工程を示す図、図２（ｄ）は上部電極材料層１０６’と保護材料層１１０’とを形成する工程を示す図、図２（ｅ）は保護材料層１１０’をエッチングする工程を示す図、図２（ｆ）は、図２（ｅ）の保護材料層１１０’をマスクにして、上部電極材料層１０６’、第２酸化物材料層１０５ｙ’、第１酸化物材料層１０５ｘ’、および下部電極材料層１０４’を同時にエッチングし、下部電極１０４、第１酸化物層１０５ｘ、第２酸化物層１０５ｙ、上部電極１０６、および保護層１１０を形成する工程を示す図である。ここで保護材料層１１０’をエッチング時のマスクに用いたため、得られる保護層１１０の厚さは、保護材料層１１０’を形成した当初の厚さに比べて薄くなっている。
図３（ａ）は第２層間絶縁層１０７を形成する工程を示す図、図３（ｂ）は第２層間絶縁層１０７に上部コンタクトホール１０８’を形成する工程を示す図、図３（ｃ）は上部コンタクトホール１０８’内部に上部コンタクトプラグ１０８を形成する工程を示す図、図３（ｄ）は上部配線１０９を形成する工程を示す図、である。なお図２および図３においては、基板１００と下部配線１０１と第１層間絶縁層１０２と下部コンタクトプラグ１０３とを省略している。基板には、抵抗変化型素子や抵抗変化型素子アレイを駆動するためのトランジスタや回路が形成され、抵抗変化型素子や抵抗変化型素子アレイの駆動に必要な電気信号を発生させ、抵抗変化型素子や抵抗変化型素子アレイに供給する。
図２および図３に示すように、第１実施形態に係る抵抗変化型素子の製造方法は、Ｍをある遷移金属元素、Ｏを酸素としたときに、下部電極材料層１０４’を形成する工程（図２（ａ））と、下部電極材料層１０４’の上に、Ｍに対するＯの組成比をｘ（但し、ｘは正の数）としたときにＭＯｘで構成される第１酸化物材料層１０５ｘ’と、Ｍに対するＯの組成比をｙ（但し、ｙ＞ｘ）としたときにＭＯｙで構成される第２酸化物材料層１０５ｙ’とをこの順で形成する工程（図２（ｂ）〜図２（ｃ））と、第２酸化物材料層１０５ｙ’の上に上部電極材料層１０６’を形成する工程と（図２（ｄ））、上部電極材料層１０６’の上に上部電極材料層１０６’と異なる組成を有する保護材料層１１０’を形成する工程（図２（ｄ））と、下部電極材料層１０４’と第１酸化物材料層１０５ｘ’と第２酸化物材料層１０５ｙ’と上部電極材料層１０６’と保護材料層１１０’とを所定の形状に加工してそれぞれ下部電極１０４と第１酸化物層１０５ｘと第２酸化物層１０５ｙと上部電極１０６と保護層１１０とを形成する工程（（図２（ｅ）〜図２（ｆ））と、保護層１１０を覆うように層間絶縁層（第２層間絶縁層１０７）を形成する工程（図３（ａ））と、層間絶縁層（第２層間絶縁層１０７）を貫通して底面に保護層１１０’が露出し、上部電極１０６が露出しないように上部コンタクトホール１０８’を形成する工程（図３（ｂ））と、上部コンタクトホール１０８’の内部に上部コンタクトプラグ１０８を形成する工程（図３（ｃ））と、上部コンタクトプラグ１０８に接するように上部配線１０９を形成する工程（図３（ｄ））とを有する。この時、上部電極１０６は配線工程プロセスにより加熱処理される（加熱工程）。上部電極１０６を加熱することで、第２酸化物層１０５ｙに向かって突出しかつ第２酸化物層１０５ｙを貫通しない複数の微小突起１０６ｘを形成する。
図１に例示した構成を製造するためには、まず基板１００の上に下部配線１０１と、第１層間絶縁層１０２と、下部コンタクトプラグ１０３とを形成する必要がある。かかる方法は周知の技術を用いることができ、当業者において自明であるので説明を省略する。
第１層間絶縁層１０２と、下部コンタクトプラグ１０３とが、それぞれの上端面が一つの平面をなすように平坦化されると、その上に図２（ａ）に示すように、例えばタンタル窒化物で構成される下部電極材料層１０４’が、例えばタンタルターゲット（Ta target）を用い、アルゴン（Ａｒ）と窒素（Ｎ）の混合ガス雰囲気中でスパッタする、反応性スパッタ法（reactive sputtering）により形成される。
次に図２（ｂ）に示すように、下部電極材料層１０４’の上に、例えばタンタル酸化物で構成される酸化物材料層１０５ｚ’が、例えばタンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法により、例えば厚さが５０ｎｍとなるように形成される。
次に図２（ｃ）に示すように、酸化物材料層１０５ｚ’の上部がプラズマ酸化（plasma oxidation）により酸化されて、厚さが例えば５ｎｍ以上８ｎｍ以下である第２酸化物材料層１０５ｙ’が形成される。酸化物材料層１０５’のうち、酸化されない部分が、第１酸化物材料層１０５ｘ’となる。第１酸化物材料層１０５ｘ’の厚さは、４２ｎｍ以上４５ｎｍ以下となる。プラズマ酸化の処理時間や処理条件を適宜に設定することにより、第２酸化物材料層１０５ｙ’の厚さや酸素含有率を調整することができる。
次に図２（ｄ）に示すように、第２酸化物材料層１０５ｙ’の上に、上部電極材料層１０６’および保護材料層１１０’が、例えばスパッタ法により、例えば厚さがそれぞれ１５ｎｍ以上５０ｎｍ以下および１００ｎｍとなるように形成される。各層の厚さは、第２層間絶縁層１０７の材料およびこれにより定まる保護材料層１１０’との選択比（例えば、ＳｉＯ２とＴｉＡｌＮとの選択比）と、各層の厚さおよびそのばらつきとを考慮して、適宜に決定される。
次に図２（ｅ）に示すように、保護材料層１１０’が、例えばフォトレジスト（photo resist）で構成される所定の形状のマスク(図示せず)を用い、例えばＣｌ２（１５０ｓｃｃｍ）とＡｒ（３００ｓｃｃｍ）とＣＨＦ３（５ｓｃｃｍ）との混合ガスを用いたドライエッチング（dry etching）により、所定の形状に整形した後、フォトレジストマスク（photo resist mask）を除去する。
次に図２（ｆ）に示すように、上部電極材料層１０６’と第２酸化物材料層１０５ｙ’と第１酸化物材料層１０５ｘ’と下部電極材料層１０４’とが、該所定の形状となった保護材料層１１０’をハードマスクとして、例えばＣｌ２（６０ｓｃｃｍ）とＡｒ（１７０ｓｃｃｍ）とＯ２（３０ｓｃｃｍ）との混合ガスを用いたエッチングにより、該所定の形状に整形される。この工程により、保護層１１０と上部電極１０６と第２酸化物層１０５ｙと第１酸化物層１０５ｘと下部電極１０４とが形成される。エッチングの影響により、保護層１１０は、図２（ｅ）の保護材料層１１０’よりも薄くなっている。
次に図３（ａ）に示すように、第１層間絶縁層１０２(図示せず)と、保護層１１０と上部電極１０６と第２酸化物層１０５ｙと第１酸化物層１０５ｘと下部電極１０４とを覆うように、例えば二酸化シリコンで構成される層が、例えばプラズマＣＶＤ法（plasma CVD）により、例えば厚さが２００ｎｍとなるように形成される。二酸化シリコンの層は、４００℃で１０分間の加熱処理を行うことで緻密化され、第２層間絶縁層１０７が形成される。かかる加熱処理により、上部電極１０６に成長途中の微小突起１０６ｘ’が形成される。成長途中の微小突起１０６ｘ’は、図１の微小突起１０６ｘの長さｂよりも短い。
次に図３（ｂ）に示すように、第２層間絶縁層１０７において、第２層間絶縁層１０７の上端面から保護層１１０まで貫通するように、所望のマスクとドライエッチングにより、上部コンタクトホール１０８’が形成される。該ドライエッチングの条件や時間は、上部コンタクトホール１０８’が保護材料層１１０’を突き抜けて上部電極１０６に達することがないように調整される。図３（ｂ）の例では、上部コンタクトホール１０８’は、その下端部が保護層１１０の上面よりも下方にまで達しており、保護層１１０の一部はエッチングにより除去されている。
次に図３（ｃ）に示すように、例えば密着／バリア層としての厚さがそれぞれ１０ｎｍ／１２ｎｍのチタン／窒化チタン（Ｔｉ／ＴｉＮ）をスパッタ／ＣＶＤ法で形成し、充填層として厚さが２５０ｎｍのタングステン（Ｗ）を、例えばＣＶＤ法により堆積させ、第２層間絶縁層１０７の上のチタン／窒化チタンとタングステンをＣＭＰ法により除去することで、上部コンタクトホール１０８’の内部に、上部コンタクトプラグ１０８が形成される。なお、ＣＶＤ法やＣＭＰ法でなく、メッキ（plating）等の他の成膜方法や、エッチバック（etch back）などの他の除去方法が用いられてもよい。
最後に図３（ｄ）に示すように、第２層間絶縁層１０７の上端面に露出する上部コンタクトプラグ１０８を覆うように、例えばアルミニウムを、例えばスパッタ法により堆積し、所望のマスクを用いたドライエッチングにより、第２層間絶縁層１０７の上端面に露出する上部コンタクトプラグ１０８を覆うように、上部配線１０９が形成される。その後、焼結を目的として、例えば４００℃窒素雰囲気下において１０分間熱処理する（加熱工程）。この工程で、上部電極１０６に微小突起１０６ｘが完成し、抵抗変化型素子１０が完成する。
なお、第１酸化物材料層１０５ｘ’と第２酸化物材料層１０５ｙ’とは、例えば、それぞれをスパッタリングにより別個に形成してもよい。形成中の酸素ガスの流量を調整することにより、第１酸化物層（ＴａＯｘ）におけるｘの値および第２酸化物層（ＴａＯｙ）におけるｙの値を各別に調整できるし、別途調整された酸素含有率を有する酸化物ターゲットを用いてスパッタ法で第２酸化物層を形成してもよい。スパッタ条件や時間を調整することで、第２酸化物層の厚さを例えば５ｎｍ以上８ｎｍ以下となるように調整することもできる。
遷移金属元素Ｍとしてハフニウムを用いる場合は、Ｈｆターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする反応性スパッタ法により、下部電極材料層の上に酸化物材料層を形成する。遷移金属元素Ｍとしてジルコニウムを用いる場合は、Ｚｒターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする反応性スパッタ法により、下部電極材料層の上に酸化物材料層を形成する。
いずれの場合でも、酸化物材料層を形成後に、アルゴンガスと酸素ガスのプラズマを用いて酸化物材料層の表面をプラズマ酸化することにより第１酸化物材料層と第２酸化物材料層とを形成できる。第１酸化物層の酸素含有率は、反応性スパッタ法におけるアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。基板温度は特に加熱することなく室温とすることができる。第２酸化物層の厚さや酸素含有率は、アルゴンガスと酸素ガスのプラズマを用いたプラズマ酸化の実行時間により容易に調整することができる。
上部電極材料層１０６’は白金などの貴金属で構成されているが、そのエッチングを、フォトレジストをマスクに用いて行うことは、白金などの貴金属のエッチレートが低いため比較的困難である。通常、貴金属のエッチングは、金属酸化物または金属窒化物をハードマスクに用いて行われる。本実施形態の抵抗変化型素子の製造方法では、チタンとアルミとの合金の窒化物またはチタンの窒化物で構成される保護材料層１１０’を、上部電極材料層１０６’のエッチングにおいてハードマスクとしても活用することで、製造工程で形成される層（マスクなどを含む）の数が減り、製造プロセスがより簡素化され、効率化される。
［第１実施例］
（１）製造条件など
第１実施例では、上述の第１実施形態の製造方法を用いて図１に示されている構成の抵抗変化型素子を作成した。
各部分の材料は、基板がシリコン基板、下部配線がアルミニウム、第１層間絶縁層が二酸化珪素（ＳｉＯ２）、下部コンタクトプラグが密着／バリア層としてそれぞれの厚さが１０ｎｍ／１２ｎｍのチタン／窒化チタン（Ｔｉ／ＴｉＮ）と充填層としてのタングステン（Ｗ）、下部電極が厚さ３０ｎｍのタンタル窒化物（ＴａＮ）、第１酸化物層が厚さ４５ｎｍのタンタル酸化物（ＴａＯｘ：ｘ＝１．６）、第２酸化物層が厚さ５ｎｍのタンタル酸化物（ＴａＯｙ：ｙ＝２．４８）、上部電極が厚さ５０ｎｍの白金、保護層が厚さ５０ｎｍの窒化チタンアルミニウム（ＴｉＡｌＮ）、第２層間絶縁層が厚さ５００ｎｍの二酸化珪素（ＳｉＯ２）、上部コンタクトプラグが密着／バリア層としてそれぞれの厚さが１０ｎｍ／１２ｎｍのチタン／窒化チタン（Ｔｉ／ＴｉＮ）と充填層としてのタングステン（Ｗ）、上部配線がアルミニウム、である。
下部配線および上部配線は、スパッタ法とマスクおよびドライエッチングにより形成した。第１層間絶縁層はプラズマＣＶＤ法により形成した。下部コンタクトプラグを形成するための下部コンタクトホールはマスクとドライエッチングにより形成した。下部コンタクトプラグは、密着／バリア層（Ｔｉ／ＴｉＮ）をそれぞれスパッタ／ＣＶＤ法により、充填層（Ｗ）をＣＶＤ法により形成した。下部電極材料層と上部電極材料層と保護材料層とはスパッタ法により形成した。これらの形成方法は、周知の方法を使用できるので詳細な説明を省略する。
酸化物材料層は、単体のタンタルからなるターゲットを、酸素ガスを含む雰囲気中でスパッタリングする反応性スパッタ法で形成した。酸化物材料層の厚さは、分光エリプソメトリ法（spectroscopic ellipsometry）を用いて測定され、５０ｎｍであった。スパッタリング条件は、パワー１０００Ｗ、成膜圧力０．０５Ｐａ、ガス流量Ａｒ／Ｏ２＝２０／２３ｓｃｃｍ、とした。酸化物材料層および第１酸化物層の組成（ＴａＯｘにおけるｘの値）は、同じ条件でタンタル酸化物を１００ｎｍの厚さで形成し、得られたタンタル酸化物層の組成をＲＢＳ（ラザフォード後方散乱分光法：Rutherford Backscattering Spectrometry）法により測定した。測定結果は、ｘ＝１．６であった。
第２酸化物層は、酸化物材料層の表面をプラズマ酸化法により酸化することで得た。プラズマ酸化の条件は、パワー２００Ｗ、圧力０．３Ｐａ、基板温度３００℃、曝露時間は第２酸化物層の厚さが５．５ｎｍに対して１５秒、６ｎｍに対して２０秒、６．５ｎｍに対して２７秒、７ｎｍに対して３７秒、７．５ｎｍに対して４８秒とした。第２酸化物層の組成については第２実施例を参照のこと。第２酸化物層の厚さは、分光エリプソメトリ法により測定した。保護層の厚さは、素子の断面を操作型電子顕微鏡（ＳＥＭ）で撮像して測定した結果、５４ｎｍであった。上部コンタクトプラグの設計寸法は１辺が０．２６μｍの正方形である。
保護材料層のドライエッチングは、Ｃｌ２（１５０ｓｃｃｍ）、Ａｒ（３００ｓｃｃｍ）、ＣＨＦ３（５ｓｃｃｍ）の混合ガスを用いて行った。エッチング条件は、圧力０．５Pa、ＩＣＰ（inductively coupled plasma）発生装置に供給される高周波パワーを７００W、ＲＦバイアスパワーを２００Wとした。
上部電極材料層のドライエッチング条件は、Ｃｌ２（６０ｓｃｃｍ）、Ａｒ（１７０ｓｃｃｍ）、Ｏ２（３０ｓｃｃｍ）の混合ガスを用いて、圧力０．３Pa、ＩＣＰパワーを１５００W、バイアスパワーを６００Wとした。
第２酸化物層と第１酸化物層と下部電極材料層とのドライエッチング条件は、ＳＦ６（７０ｓｃｃｍ）、ＨＢｒ（２０ｓｃｃｍ）の混合ガスを用いて、圧力１．０Pa、ＩＣＰパワーを３００W、バイアスパワーを２００Wとした。
第２層間絶縁層は、プラズマＣＶＤ法により形成した。ＣＶＤの条件は、原料にＳｉ（ＯＣ２Ｈ５）４を用い、O2（１８０００ｓｃｃｍ）を反応ガスとして、圧力３．２Ｔｏｒｒ．、温度３５０℃、高周波ＲＦ出力を５００Ｗ、低周波ＲＦ出力を１２００Ｗとした。その後、４００℃に１０分曝して、二酸化珪素の層を緻密化した。第２層間絶縁層の厚さは、保護層の上では約３００ｎｍであった。
上部コンタクトプラグを形成するための上部コンタクトホールは、マスクとドライエッチングにより形成した。マスク材料はフォトレジストとし、ドライエッチングの条件はＣ５Ｆ８（１７ｓｃｃｍ）、Ａｒ（５００ｓｃｃｍ）、Ｏ２（２３ｓｃｃｍ）の混合ガスを用いて、圧力２．７Pa、ＩＣＰパワー１８００W、バイアスパワーを１８００Wとした。これにより、上部コンタクトホールの底面は保護層に達すると共に、保護層を貫通せずに上部電極が上部コンタクトホールの底面に露出することが防止された。
上部コンタクトプラグは、密着／バリア層をそれぞれスパッタ／ＣＶＤ法により、充填層をＣＶＤ法により形成した。密着／バリア層の形成には、まず、スパッタ条件をパワー３５００Ｗ、引き込みバイアスパワー３０００Ｗ、圧力３５ｍＴｏｒｒ．として密着層としてのＴｉを形成し、その後Ｔｉ［Ｎ（ＣＨ３）２］４を原料とし、Ｎ２（２００ｓｃｃｍ）、Ｈ２（３００ｓｃｃｍ）を反応ガスとして圧力１．３Ｔｏｒｒ．、パワー７５０Ｗ、ヒーター温度４５０℃の条件でバリア層としてのＴｉＮを形成した。充填層の形成には、まず、ＷＦ６（４０ｓｃｃｍ）を原料ガスとし、ＳｉＨ４（２７ｓｃｃｍ）、Ｈ２（１０００ｓｃｃｍ）を反応ガスとして、圧力３０Ｔｏｒｒ．、ヒーター温度が４５０℃の条件で１７秒処理した。その後、ＷＦ６（９５ｓｃｃｍ）を原料ガスとし、Ｈ２（７００ｓｃｃｍ）を反応ガスとして圧力３０Ｔｏｒｒ．、ヒーター温度が４５０℃の条件で２３秒処理した。
素子形成後、焼結を目的として、窒素雰囲気下において４００℃で１０分間だけ熱処理した。すなわち、上部電極材料層が形成された後にこれが加熱されるのは、第２層間絶縁層を形成する際の４００℃、１０分と、焼結する際の４００℃、１０分であった。上部コンタクトホール形成後に上部電極材料層が加熱されるのは、焼結する際の４００℃、１０分であった。保護層がない場合には、後者（上部コンタクトホール形成後の加熱工程）において、上部電極材料層の厚さのばらつきに起因して微小突起の形成にばらつきが生じやすい。その他の工程は温度が低いため、微小突起の形成には寄与しないと考えられた。
同一ウエハ面内での素子間の特性のばらつきを検討するため、素子面積を０．２５μｍ２（０．５μｍ×０．５μｍの正方形）として、第２酸化物層の厚さを５．５ｎｍ、６ｎｍ、６．５ｎｍ、７ｎｍ、７．５ｎｍの５通りとして５枚のウエハを製造した。１枚のウエハあたり４４チップ、１チップあたり１２個、合計５２８個の抵抗変化型素子が製造された。
また、素子面積の影響を検討するため、第２酸化物層の厚さを６ｎｍおよび６．５ｎｍの２通りについて、素子面積が０．２５μｍ２、０．２１μｍ２、０．３６μｍ２、０．４９μｍ２、０．６４μｍ２、０．８１μｍ２、１．００μｍ２、４．００μｍ２、２５．０μｍ２、１００μｍ２、の１０通りの抵抗変化型素子が製造された。
（２）素子の断面写真
図４は、第１実施例に係る抵抗変化型素子の要部の断面を示す図であり、図４（ａ）は透過型電子顕微鏡写真、図４（ｂ）は図４（ａ）の透過型電子顕微鏡写真をトレースした図、である。図４（ｂ）中の符号は、図１の符号と共通するので、説明を省略する。矢印は、上部電極の厚さを示す。なお、図４に示すサンプルは第２酸化物層の厚さが７ｎｍ、素子面積が０．２５μｍ２のものである。
図４（ｂ）において破線の円で示すように、第１実施形態の抵抗変化型素子では、上部電極１０６から第２酸化物層１０５ｙに向かって突出するように、複数の微小突起１０６ｘが形成されている。
第２酸化物層１０５ｙは、破線の円で示す部分において、局所的に薄い部分を複数有する。
第２酸化物層１０５ｙは、破線の円で示す部分において、凹部が形成され、これにより局所的に薄い部分を複数有する。
微小突起１０６ｘの長さは約４ｎｍであり、第２酸化物層１０５ｙの厚さは約７ｎｍである。すなわち微小突起１０６ｘの長さは、第２酸化物層１０５ｙの厚さよりも小さい。
微小突起１０６ｘは第１酸化物層１０５ｘに物理的に接触していない。
第１酸化物層１０５ｘと第２酸化物層１０５ｙとの界面は平坦である一方で、第２酸化物層１０５ｙと上部電極１０６との界面が、破線の円で示す部分において、凹凸を有することにより、第２酸化物層１０５ｙが局所的に薄い部分を複数有する。
第２酸化物層１０５ｙと上部電極１０６との界面において、上部電極１０６が微小突起１０６ｘを有することで、第２酸化物層１０５ｙが局所的に薄い部分を複数有する。
図４において、密着／バリア層１０８ｂと充填層１０８ａとで構成される上部コンタクトプラグ１０８の下端部は、保護層１１０に入り込んでおり、保護層１１０の一部はエッチングにより除去されている。上部コンタクトプラグ１０８と上部電極１０６との間に保護層１１０が介在することにより上部コンタクトプラグ１０８と上部電極１０６とが物理的に接触していない。
図５は、第１実施例に係る抵抗変化型素子において上部電極と第２酸化物層との界面を拡大した図であって、図５（ａ）は透過型電子顕微鏡写真、図５（ｂ）は図５（ａ）の透過型電子顕微鏡写真をトレースした図、である。図５（ｂ）中の符号は、図１の符号と共通するので、説明を省略する。
図に示すように、微小突起１０６ｘあるいは凹部は、上部電極１０６を構成する材料（Ｐｔ）の結晶粒界（図５において破線で示す部分）に沿って形成されていることが分かる。これは、結晶粒界に沿って上部電極１０６の材料が第２酸化物層１０５ｙ側に移動したためと考えられる。これに先立って第２酸化物層１０５ｙを構成する材料が該結晶粒界に沿って上部電極側に入り込んでいる可能性もある。すなわち、上部電極側に入り込む酸化物を補うように上部電極の構成材料が酸化物層側に入り込んでいる可能性もある。
（３）抵抗変化動作
図６は、第１実施例に係る抵抗変化型素子の抵抗変化動作例を示す図である。なお、図６に示すサンプルは第２酸化物層の厚さが８ｎｍ、素子面積が０．２５μｍ２のものである。
抵抗変化動作を確認するにあたっては、抵抗変化型素子の下部電極と上部電極との間に極性の異なる電気的パルスを交互に印加し（以下、下部電極と上部電極との間に電気的パルスを印加することを、「抵抗変化型素子に電気的パルスを印加する」と表現する）、その都度、下部電極と上部電極との間の抵抗値（電気抵抗）を測定した（以下、下部電極と上部電極との間の抵抗値を、「抵抗変化型素子の抵抗値」と表現する）。電気的パルスの極性およびその大きさは、下部電極を基準とした上部電極の電位により特定した。すなわち、下部電極よりも上部電極の電位が高い場合を正の電圧とした。
第１実施例に係る抵抗変化型素子は、負極性の電気的パルス（電圧−１．０Ｖ、パルス幅１００ｎｓ）を印加すると、高抵抗状態（抵抗値約１００ｋΩ）から低抵抗状態（抵抗値約４ｋΩ）へと変化した。正極性の電気的パルス（電圧＋１．５Ｖ、パルス幅１００ｎｓ）を印加した場合、抵抗変化型素子は低抵抗状態から高抵抗状態へと変化した。すなわち、バイポーラ型の抵抗変化動作を示した。
図６で示す例において、高抵抗状態を情報「０」に、低抵抗状態を情報「１」にそれぞれ割り当てることができる。そうすると、正極性の電気的パルスを印加することによって抵抗変化型素子は高抵抗状態となり、情報「０」が書き込まれる。逆に、負極性の電気的パルスを印加することによって抵抗変化型素子は低抵抗状態となり、情報「１」が書き込まれる。
情報の読み出しを行う場合は、抵抗変化型素子の抵抗状態が変化する電圧よりも電圧の絶対値が小さな読み出し用電圧（例えば０．５Ｖ）を印加する。その結果、抵抗変化型素子の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、書き込まれている情報の読み出しが可能となる。
［第２実施例］
第２実施例では、第１実施例において形成された第２酸化物層の組成を特定した。具体的には、第１実施例と同一条件でシリコン基板上に酸化物材料層を形成し、これを第１実施例と同一条件でプラズマ酸化することで第１酸化物材料層と第２酸化物材料層とを形成した。
図７は、第２実施例において厚さが５．５ｎｍである第２酸化物層をＸ線反射率法により測定した結果（実線）と、フィッティング結果（破線）とを示す図である。フィッティングにはＲｉｇａｋｕ社製のＸ線反射率データ処理ソフトウェアを用いた。図７に示すように、フィッティング結果は測定値と良い一致を示している。フィッティング結果から第２酸化物層（ＴａＯｙ）のδ値（Ｘ線に対する物質の屈折率をｎとするとδ＝１−ｎで表される）を求めたところ、第２酸化物層のδの値は２０．９×１０−６であった。一般に、金属Ｔａのδは３９×１０−６、Ｔａ２Ｏ５のδは２２×１０−６であることが知られている。δの値の大小関係から、第２酸化物層は定比組成（化学量論的組成）であるＴａ２Ｏ５に比べてさらに酸素含有量が高いと考えられた。したがって第２酸化物層におけるｙの値は、ｙ＞２．５を充足すると考えられる。ｙの値は、ｙ＞２．１も充足する。
以上の結果から、第１実施例において作成された抵抗変化型素子の第２酸化物層の組成は、ＴａＯｙと表したときにｙ＞２．１を充足することが分かった。
［第３実施例］
第３実施例では、抵抗変化型素子における上部電極の厚さと第２酸化物層の厚さと初期抵抗（製造直後における抵抗変化型素子の抵抗値）との相関関係を検討した。抵抗変化型素子の構成、製造方法、条件などは、第２酸化物層の厚さおよび上部電極の厚さを除けば、加熱工程を含め、第１実施形態と同様とした。
本実施例では、白金で構成される上部電極の厚さを２０ｎｍ、２５ｎｍ、３０ｎｍ、４０ｎｍの４通りとし、そのそれぞれについて、第２酸化物層の厚さを５．５ｎｍから７．５ｎｍまでの間（上部電極の厚さが２０ｎｍと３０ｎｍの場合には、５．５ｎｍから７．０ｎｍまでの間）で０．５ｎｍずつ変化させて、素子の初期抵抗を測定した。その他の材料や製造条件などは第１実施例と同様とした。
図８は、第３実施例の抵抗変化型素子における上部電極の厚さ、第２酸化物層の厚さ、初期抵抗の関係を示す図である。
抵抗変化型素子の初期抵抗は、相対的に抵抗率が高い第２酸化物層に由来するものが支配的と考えられる。初期抵抗の大きさは第１酸化物層と上部電極との間にある第２酸化物層の厚さ（第２酸化物層の厚さｃと微小突起の長さｂとの差（ｃ−ｂ））により決まる。微小突起が長くなるほど、初期抵抗は低下すると考えられる。
図８に示すように、第２酸化物層の厚さが一定であれば、上部電極の厚さが増すことで抵抗変化型素子の初期抵抗は小さくなった。すなわち、上部電極が厚くなるほど、微小突起は長くなっていると推察された。また、上部電極の厚さが一定の場合、第２酸化物層が厚くなるほど、抵抗変化型素子の初期抵抗は大きくなった。以上の関係から、抵抗変化型素子の初期抵抗は、第２酸化物層の厚さと上部電極の厚さとに基づいて制御することが可能であることが分かった。
保護層を上部電極の上に配置することにより、上部電極１０６の厚さのばらつきを抑制することが可能となる。その結果、抵抗変化型素子の初期抵抗を、上部電極の厚さと第２酸化物層の厚さとを調整することにより制御できる。
［第１実験例］
第１実施例で形成された微小突起の突起量（height）は５ｎｍ以下と小さいため、電子顕微鏡写真などを用いて直接観察することにより突起量を測定するのは困難であった。第１酸化物層の抵抗率は６ｍΩｃｍと半金属的である一方、第２酸化物層の抵抗率は１０７ｍΩｃｍ程度（第１酸化物層の１００万倍以上）と高い。このため、抵抗変化型素子の初期抵抗は、主として第２酸化物層のうちで最も薄くなっている部分（第２酸化物層の厚さｃと微小突起の長さｂの差（ｃ−ｂ）に相当する部分）の抵抗により決まる。第１酸化物層の厚さは分光エリプソメトリ法により測定可能であるため、第２酸化物層の厚さが一定であれば、初期抵抗は、第２酸化物層の厚さｃと微小突起の長さｂの差（ｃ−ｂ）に相当する第２酸化物層の厚さによって決まり、初期抵抗と微小突起の長さｂは１対１の関係にあると考えられる。したがって、抵抗変化型素子の初期抵抗から微小突起の長さｂを定性的に理解することが可能である。
第１実験例では、上部電極の厚さを変えた場合に、素子の初期抵抗がどのように変化するかを調べることにより、上部電極の厚さの好適な範囲を検討した。本実験例では、上部電極の厚さをそれぞれ、５ｎｍ、８ｎｍ、１０ｎｍ、１３ｎｍ、２０ｎｍ、２５ｎｍ、３５ｎｍ、４０ｎｍ、８０ｎｍ、とした抵抗変化型素子を作成して、それぞれの初期抵抗を測定した。材料や製造方法は、加熱工程を含め、第１実施例と同様とした。
図９は、第１実験例に係る抵抗変化型素子における上部電極の厚さと初期抵抗との関係を示す図である。
図に示すように、初期抵抗は上部電極の厚さが５ｎｍ、８ｎｍの場合には約１０８Ωとほぼ一定であったが、上部電極の厚さが１０ｎｍから２０ｎｍへと増加していくにつれて、初期抵抗は１０３Ω程度へと低下した。上部電極の厚さが２０ｎｍを超えると初期抵抗はほぼ一定となった。
約１０８Ωという初期抵抗は、上部電極にイリジウムＩｒを用いた場合（第３実験例参照）の初期抵抗（２×１０８Ω）とほぼ同じであった。第３実験例で述べるように、上部電極がイリジウムで構成されていると、微小突起は形成されない。
図１０は、第１実験例において上部電極の厚さを８ｎｍとした抵抗変化型素子の断面を示す図であり、図１０（ａ）は透過型電子顕微鏡写真、図１０（ｂ）は図１０（ａ）の透過型電子顕微鏡写真をトレースした図、である。図１０（ｂ）中の符号は、図１の符号と共通するので、説明を省略する。
図に示すように、上部電極の厚さを８ｎｍとした抵抗変化型素子では、上部電極の表面は平坦かつなめらかであり、微小突起が形成されていないか、仮にあったとしても確認できないほど小さいことが分かる。
上部電極の厚さが５ｎｍや８ｎｍなどのように極めて小さい場合には、微小突起が形成されない結果、上部電極にイリジウムＩｒを用いた場合と同様の初期抵抗を示したと考えられる。一方、上部電極の厚さが１０ｎｍより大きくなると、微小突起の形成が見られるようになり、初期抵抗も低下する。上部電極の厚さが２０ｎｍより大きくなると、微小突起の形成量もほぼ一定となり、初期抵抗もほぼ一定となる。上部電極の厚さが２５ｎｍより大きくなると、微小突起の形成量もより一定となり、初期抵抗もより一定となる。
よって、上部電極の厚さは１０ｎｍより大きいことが好ましく、２０ｎｍより大きいことがより好ましく、２５ｎｍより大きいことがさらに好ましい。微小突起の形成量を一定にするという観点では、上部電極の厚さは３５ｎｍより大きいことがより好ましく、４０ｎｍより大きいことが最も好ましい。なお、上部電極の厚さは、大きすぎるとエッチングによる成形が困難になる（上部電極の典型的な材料である白金やパラジウムなどの貴金属はドライエッチングによる加工が相対的に困難である）ため、１００ｎｍ以下であることが好ましい。
［比較例］
比較例では、第１実施形態の抵抗変化型素子から保護層を除去した構成とした抵抗変化型素子を製造した。
具体的には、図３（ｆ）の工程の後に、保護層１１０をエッチングにより完全に除去し、その後で図４の工程を行った。保護層１１０のエッチングは、第１実施例と同様の方法で行った。すなわち比較例では、保護層１１０はハードマスクとしての機能のみを果たし、上部電極１０６の保護層としては機能しなかった。
その他は、同一ウエハ面内での素子間の特性のばらつきを検討するためのサンプルが、素子面積を０．２５μｍ２（０．５μｍ×０．５μｍの正方形）として、第２酸化物層の厚さを５ｎｍ、５．５ｎｍ、６ｎｍ、６．５ｎｍの４通りとして４枚のウエハが作成された。また、素子面積の影響を検討するためのサンプルが、上記相違点を除いて第１実施例と同様の製造方法、条件で作成された。上部電極の厚さは約５０ｎｍとした。
図１１は、比較例に係る抵抗変化型素子の概略構成を示す断面図である。図１１において、図１と共通する構成要素には同一の符号を付している。よって、詳細な説明は省略する。
図１２は、比較例に係る抵抗変化型素子の要部の断面を示す図であり、図１２（ａ）は透過型電子顕微鏡写真、図１２（ｂ）は図１２（ａ）の透過型電子顕微鏡写真をトレースした図、である。図１２（ｂ）中の符号は、図１１の符号と共通するので、説明を省略する。なお、図１２に示すサンプルは第２酸化物層の厚さが７ｎｍ、素子面積が０．２５μｍ２のものである。
図１２に示す通り、比較例においても、上部電極１０６と第２酸化物層１０５ｙとの界面において、上部電極１０６の結晶粒界に沿って、微小突起１０６ｘが形成されていた。
［第１実施例と比較例との対比：特性のばらつき］
図１３は、第１実施例と比較例とで素子間の特性のばらつきを比較する図であり、図１３（ａ）は本発明の第１実施例における第２酸化物層の厚さと初期抵抗との関係における素子間の特性のばらつきを示す図、図１３（ｂ）は比較例における第２酸化物層の厚さと初期抵抗との関係における素子間の特性のばらつきを示す図、である。
図１３中のプロットおよびエラーバーは、第１実施例および比較例においてそれぞれ同一ウエハ面内に形成された５２８個の素子の初期抵抗分布（平均値および最大値と最小値）を示す。
図１３に示すように、比較例（図１３（ｂ））では初期抵抗が同一ウェハ面内で大きくばらついた。一方、第１実施例（図１３（ａ））での初期抵抗は、比較例に対してばらつきが飛躍的に抑制されていた。
比較例において特性が大きくばらついた原因は、上部コンタクトホール形成時のオーバーエッチングやタングステンをＣＶＤ法を用いて充填する際に上部電極とタングステンＣＶＤの材料ガスとが反応して上部電極のＰｔの一部がＰｔとＷの合金に置き換わり、上部電極のＰｔの厚さ（体積）がばらついてしまったことにあると推測される。上部電極のＰｔの厚さがばらつけば、微小突起の長さも、同一ウェハ面内でばらつくことになる。
第１実施例において特性のばらつきが抑制された原因は、保護層を上部電極の上に配置することで、上部電極の厚さや体積のばらつきが抑制されたことにあると推測される。上部電極の厚さが均一化されれば、微小突起の長さも、同一ウェハ面内で均一化される。
［第１実施例と比較例との対比：素子面積の影響］
図１４は、第１実施例と比較例における抵抗変化型素子の面積と初期抵抗との関係を示す図であり、図１４（ａ）は本発明の第１実施例、図１４（ｂ）は比較例、である。
抵抗変化型素子の初期抵抗と素子面積とは、本来であれば反比例する。よって両対数グラフである図１４において両者は線形の関係となるはずである。しかしながら比較例では、素子面積４μｍ２を境に初期抵抗の寸法依存性が変化している。その原因は、上部コンタクトホール形成時の過剰なエッチングや、上部コンタクトプラグ形成時に上部電極とタングステンガスとが反応したことにより、上部電極の実質的な厚さが変化してしまったことにあると考えられる。途中の工程において上部電極材料層が設計通りに厚さ４０ｎｍで形成されたとしても、保護層がない場合には、上部電極の厚さは後工程により変化しうる。
一方で第１実施例では、比較例に対して初期抵抗の寸法依存性が、より線形に近くなっている。第１実施例では比較例よりも設計値に近い初期抵抗を有する抵抗変化型素子が得られており、上部電極の厚さが後工程により変化するという現象は発生しにくくなっていると推察された。
［第２実験例］
図１５は、第２実験例に係る抵抗変化型素子の断面を示す図であり、図１５（ａ）は走査型電子顕微鏡（ＳＥＭ）写真、図１５（ｂ）は図１５（ａ）の走査型電子顕微鏡写真をトレースした図、である。図１５（ｂ）中の符号は、図１１の符号と共通するので、説明を省略する。第２実験例では、比較例と同様の方法で製造した抵抗変化型素子の断面を操作型電子顕微鏡で撮像し、初期抵抗ばらつきの原因を分析した。
図１５において、１０８ｂは密着／バリア層としてのチタン／窒化チタン（Ｔｉ／ＴｉＮ）であり、１０８ａは充填層としてのタングステン（Ｗ）である。図に示すように、密着／バリア層１０８ｂが上部コンタクトホールの底面と側面との境界部分で破断していることが分かる。層間絶縁層としては通常、本実験例のようにシリコン酸化物が用いられる。白金やパラジウム及びこれらの合金はシリコン酸化物で構成される絶縁層との密着性が悪く、上部電極と層間絶縁層との間に剥れが生じやすい。上部コンタクトホールの底面の近傍でこのような剥れが生じると、該底面の近傍にある密着／バリア層に破断が生じる可能性がある。
１０６ａは上部電極として白金がそのまま残っている部分であり、１０６ｂは上部電極として形成された白金と上部コンタクトプラグを形成する際のタングステンの原料ガス（ＣＶＤ法における原料ガス）とが反応して合金（白金とタングステンの合金）となっている部分である。上記破断部分からタングステンの原料ガスが漏れ出したために、かかる合金部分が生じたと考えられる。合金部分が生じると、純粋な白金からなる部分の体積が変化し、微小突起形成の程度（数や長さなど）も影響を受けることになる。
１１１は、空隙である。タングステンの原料ガスと上部電極との反応により、かかる空隙が生じたものと考えられる。
破線で囲んだ部分は、過剰なエッチングにより上部電極が侵食された部位である。過剰なエッチングによる上部電極の侵食量を制御するのは極めて困難である。仮に上記のような破断や合金化が生じないとしても、上部電極の厚さや体積を制御することは困難となる。
上部コンタクトプラグとしてＣｕを用いたとしても、同様の問題が生じる。すなわち、Ｃｕはめっきにより形成されるが、めっき液と上部電極とが反応し、同様に上部電極の厚さが変動すると推測される。
第２実験例の結果から、以下のような推論が得られる。すなわち、白金やパラジウムおよびこれらの合金で構成される上部電極の上面と層間絶縁層とが物理的に接触し、該層間絶縁層において上部電極に達するように上部コンタクトホールを形成してしまうと、上部電極の厚さや体積が変動し、微小突起形成の程度（数や長さなど）にばらつきが生じてしまう。かかるばらつきは、結果として個々の素子の特性がばらつく原因となりうる。
［第３実験例］
抵抗変化型素子に抵抗変化動作を行わせるためには、製造された抵抗変化型素子に対し、通常の抵抗変化動作に用いる電圧より大きい電圧を持つ電気的パルスを印加することが好ましい。かかる処理により、電気的なパスが酸化物層内に形成され、抵抗変化型素子の特性のばらつきが小さくなる。（以下、製造直後に電気的なパスを酸化物層内に形成する処理を、初期ブレイクダウンと表記する）。初期ブレイクダウンにより、抵抗変化型素子の抵抗値は、１０５〜１０８Ω（１００ｋΩ〜１００ＭΩ）から１０３〜１０４Ω（１ｋΩ〜１０ｋΩ）へと低下する。電気的パルスを印加することによる酸化還元反応が導電性のパス部において生じることが、抵抗変化動作の原因である。初期ブレイクダウンは、そのような導電性のパスを形成して、抵抗変化動作を安定的に発現する上で必要不可欠な処理である。また、初期ブレイクダウンを行わずに抵抗変化型素子を抵抗変化動作させると、素子の特性がばらつきやすい。初期ブレイクダウンは、抵抗変化型素子の特性のばらつきを抑える上でも好ましい。
第３実験例では、この初期ブレイクダウンに必要な電圧が、上部電極の材料は熱処理によってどのように変動するかを検討した。
図１６は、第３実験例における抵抗変化型素子の上部電極の材料と初期ブレイクダウン電圧との関係を示す図である。上部電極の厚さは４０ｎｍ、第２酸化物層の厚さは５．５ｎｍ、素子面積は０．２５μｍ２とした。その他の構成および製造方法、条件は第１実施例と同様とした。遷移金属酸化物Ｍも、第１実施例と同様に、タンタルとした。初期ブレイクダウンのパルス幅は１００ｎｓとした。
図１６に示す通り、白金、パラジウム、白金−タンタル合金（Ｐｔ９２％−Ｔａ８％）では、イリジウム（Ｉｒ）に比べて初期ブレイクダウンに必要な電圧の絶対値が小さかった。白金、パラジウム、白金−タンタル合金の例では微小突起が形成され、微小突起に集中的に電界が生じ、初期ブレイクダウンの電圧が低下したためと考えられる。上部電極として微小突起が形成される材料（白金、パラジウム、白金−タンタル合金）を選択することで、初期ブレイクダウンに必要な電圧を下げることができる。また、上部電極の材料として白金を用いた場合のみならず、パラジウムや、白金−タンタル合金を用いた場合でも、本発明は有効であると推察される。
図１７は、第３実験例（上部電極はＩｒ）における抵抗変化型素子の断面を示す図であり、図１７（ａ）は透過型電子顕微鏡写真、図１７（ｂ）は図１７（ａ）の透過型電子顕微鏡写真をトレースした図、である。図１７（ｂ）中の符号は、図１１の符号と共通するので、説明を省略する。図１７に示すように、Ｉｒを上部電極に用いた場合、上部電極１０６と第２酸化物層１０５ｙとの境界は非常に滑らか（平坦）であり、微少突起は発生していなかった。
また、図１６に示す通り、上部電極を白金で構成した場合でも、焼結による加熱工程を省略した場合（最も左側のプロット）には、初期ブレイクダウンに必要な電圧の絶対値（２．２Ｖ）はイリジウムの場合と同程度に大きかった。よって、微小突起を形成するためには熱処理を行うことが好ましいと推察された。
抵抗変化型素子をメモリとして用いる場合、例えば、スイッチング素子としてトランジスタを用いることが想定される。一例として以下のような構成が考えられる。該トランジスタのソースまたはドレインの一方は、各メモリセルにおいて抵抗変化型素子と直列に接続される。トランジスタのゲートはワード線と接続され、トランジスタをオンまたはオフさせることで特定の抵抗変化型素子が選択され、書き込み動作や読み出し動作が行われる。
トランジスタのソースまたはドレインのうち、抵抗変化型素子に接続されていない側と、抵抗変化型素子のトランジスタに接続されていない側の端子は、それぞれ一方がビット線、他方がソース線に接続され、抵抗変化型素子に、書き込み電圧あるいは読み出し電圧が印加される。トランジスタと抵抗変化型素子とが電気的に直列に接続されていることから、印加された電源電圧は、トランジスタと抵抗変化型素子のそれぞれに分配される。
抵抗変化型素子の初期抵抗は印加電圧に対して非線形的に変化し、印加電圧が大きくなると初期抵抗の値は低下する。初期ブレイクダウンの電圧が２．０Ｖ以上となるとトランジスタの抵抗値と抵抗変化型素子の抵抗値との差が小さくなり、電源電圧のトランジスタへの分圧が大きくなる。このため、抵抗変化型素子に十分な電圧が印加されず、初期ブレイクダウンが困難となる。よって、抵抗変化型素子の初期ブレイクダウン電圧は２．０Ｖ以下であることが望ましい。
微小突起１０６ｘが形成されていることにより、抵抗変化型素子の初期ブレイクダウン電圧を２．０Ｖ以下とすることができる。よって、スイッチング素子としてトランジスタを用いたメモリに抵抗変化型素子を応用することが可能となる。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
本発明に係る抵抗変化型素子及びその製造方法は、素子間の特性のばらつきを抑制することが可能となる抵抗変化型素子及びその製造方法として有用である。
１０ 抵抗変化型素子
２０ 抵抗変化型素子
１００ 基板
１０１ 下部配線
１０２ 第１層間絶縁層
１０３ 下部コンタクトプラグ
１０３ａ 充填層
１０３ｂ 密着／バリア層
１０４ 下部電極
１０４’ 下部電極材料層
１０５ 酸化物層
１０５’ 酸化物材料層
１０５ｘ 第１酸化物層
１０５ｘ’第１酸化物材料層
１０５ｙ 第２酸化物層
１０５ｙ’第２酸化物材料層
１０５ｚ’酸化物材料層
１０６ 上部電極
１０６’ 上部電極材料層
１０６ａ 上部電極（白金）
１０６ｂ 白金とタングステンの合金
１０６ｘ 微小突起
１０７ 第２層間絶縁層
１０８ 上部コンタクトプラグ
１０８’ 上部コンタクトホール
１０８ａ 充填層
１０８ｂ 密着／バリア層
１０９ 上部配線
１１０ 保護層
１１０’ 保護材料層
１１１ 空隙

Claims (9)

  1. Ｍをある遷移金属元素、Ｏを酸素としたときに、
    下部電極材料層を形成する工程と、
    前記下部電極材料層の上に、Ｍに対するＯの組成比をｘ（但し、ｘは正の数）としたときにＭＯｘで構成される第１酸化物材料層と、Ｍに対するＯの組成比をｙ（但し、ｙ＞ｘ）としたときにＭＯｙで構成される第２酸化物材料層とをこの順で形成する工程と、
    前記第２酸化物材料層の上に上部電極材料層を形成する工程と、
    前記上部電極材料層の上に前記上部電極材料層と異なる組成を有する保護材料層を形成する工程と、
    前記下部電極材料層と前記第１酸化物材料層と前記第２酸化物材料層と前記上部電極材料層と前記保護材料層とを所定の形状に加工してそれぞれ下部電極と第１酸化物層と第２酸化物層と上部電極と保護層とを形成する工程と、
    前記保護層を覆うように層間絶縁層を形成する工程と、
    前記層間絶縁層を貫通して底面に前記保護層が露出し、前記上部電極が露出しないように上部コンタクトホールを形成する工程と、
    前記上部コンタクトホールの内部に上部コンタクトプラグを形成する工程と、
    前記上部電極を加熱することで、前記上部電極を構成する材料の結晶粒界で、前記第２酸化物層に向かって突出しかつ前記第２酸化物層を貫通しない複数の微小突起を形成し、かつ、前記第２酸化物層に、前記上部電極との界面において、前記微小突起に対応するように、複数の凹部を形成する工程と、を有する
    抵抗変化型素子の製造方法。
  2. 前記上部電極の厚さが２０ｎｍより大きくなるように前記上部電極が形成される、請求項１に記載の抵抗変化型素子の製造方法。
  3. 前記上部電極の厚さが１００ｎｍより小さくなるように前記上部電極が形成される、請求項２に記載の抵抗変化型素子の製造方法。
  4. 前記上部電極が、白金、パラジウム、白金を含む合金、パラジウムを含む合金のいずれかで構成される、請求項１、２、３のいずれかに記載の抵抗変化型素子の製造方法。
  5. 前記複数の凹部を形成する工程において、前記第１酸化物層と前記第２酸化物層との界面は平坦である一方で、前記第２酸化物層と前記上部電極との界面が凹凸を有することにより、前記第２酸化物層が局所的に薄い部分を複数有するように、前記複数の凹部が形成される、請求項１に記載の抵抗変化型素子の製造方法。
  6. 前記遷移金属元素はタンタルであり、２．１≦ｙおよび０．８≦ｘ≦１．９を満たす、請求項１に記載の抵抗変化型素子の製造方法。
  7. 前記上部電極の厚さが１０ｎｍより大きくなるように前記上部電極が形成される、請求項１に記載の抵抗変化型素子の製造方法。
  8. 前記微小突起は、前記第１酸化物層とは物理的に接触しないように形成される、請求項１に記載の抵抗変化型素子の製造方法。
  9. 前記保護層が、チタンとアルミとの合金の窒化物またはチタンの窒化物で構成される、請求項１に記載の抵抗変化型素子の製造方法。
JP2011545958A 2009-12-18 2010-12-14 抵抗変化型素子及びその製造方法 Expired - Fee Related JP5036909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011545958A JP5036909B2 (ja) 2009-12-18 2010-12-14 抵抗変化型素子及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009287685 2009-12-18
JP2009287685 2009-12-18
JP2011545958A JP5036909B2 (ja) 2009-12-18 2010-12-14 抵抗変化型素子及びその製造方法
PCT/JP2010/007250 WO2011074243A1 (ja) 2009-12-18 2010-12-14 抵抗変化型素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP5036909B2 true JP5036909B2 (ja) 2012-09-26
JPWO2011074243A1 JPWO2011074243A1 (ja) 2013-04-25

Family

ID=44167013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011545958A Expired - Fee Related JP5036909B2 (ja) 2009-12-18 2010-12-14 抵抗変化型素子及びその製造方法

Country Status (4)

Country Link
US (1) US8530321B2 (ja)
JP (1) JP5036909B2 (ja)
CN (1) CN102696107A (ja)
WO (1) WO2011074243A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5436669B2 (ja) * 2010-07-01 2014-03-05 パナソニック株式会社 不揮発性記憶素子及びその製造方法
JP5340508B1 (ja) * 2011-11-17 2013-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
WO2013111545A1 (ja) * 2012-01-25 2013-08-01 パナソニック株式会社 抵抗変化型不揮発性記憶素子とその製造方法
WO2013140768A1 (ja) * 2012-03-21 2013-09-26 パナソニック株式会社 不揮発性記憶装置及びその製造方法
US9680091B2 (en) * 2012-06-15 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a complimentary resistive switching random access memory for high density application
US8598560B1 (en) * 2012-07-12 2013-12-03 Micron Technology, Inc. Resistive memory elements exhibiting increased interfacial adhesion strength, methods of forming the same, and related resistive memory cells and memory devices
US8964448B2 (en) 2012-08-09 2015-02-24 Micron Technology, Inc. Memory cells having a plurality of resistance variable materials
JP2014082279A (ja) * 2012-10-15 2014-05-08 Panasonic Corp 不揮発性記憶装置及びその製造方法
US9172038B2 (en) 2012-11-14 2015-10-27 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and method of manufacturing the same
US9450183B2 (en) * 2014-08-12 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory structure having top electrode with protrusion
US9735357B2 (en) 2015-02-03 2017-08-15 Crossbar, Inc. Resistive memory cell with intrinsic current control
US10840442B2 (en) * 2015-05-22 2020-11-17 Crossbar, Inc. Non-stoichiometric resistive switching memory device and fabrication methods
US10873023B2 (en) * 2016-03-31 2020-12-22 Crossbar, Inc. Using aluminum as etch stop layer
US10276634B2 (en) * 2017-06-20 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10283700B2 (en) 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
KR101992953B1 (ko) * 2018-10-12 2019-06-27 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
CN112599665A (zh) * 2020-11-27 2021-04-02 上海华力微电子有限公司 RRAM Cell stack TaOx制作方法和结构
CN114864814B (zh) * 2022-04-06 2024-04-23 华中科技大学 一种选通管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
JP2006203178A (ja) * 2005-01-19 2006-08-03 Sharp Corp 不揮発性メモリ抵抗体セル及びその製造方法
WO2008047530A1 (en) * 2006-10-16 2008-04-24 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
WO2008117371A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
JP2009124167A (ja) * 2007-06-05 2009-06-04 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001107238A (ja) * 1999-07-28 2001-04-17 Sharp Corp プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
JP2005340418A (ja) * 2004-05-26 2005-12-08 Mitsubishi Materials Corp ヒロック発生のない白金合金膜およびその白金合金膜を形成するためのスパッタリングターゲット
JP4699932B2 (ja) 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
US9236381B2 (en) * 2006-11-17 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory apparatus, nonvolatile semiconductor apparatus, and method of manufacturing nonvolatile memory element
WO2008075412A1 (ja) 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
WO2008111199A1 (ja) * 2007-03-14 2008-09-18 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
JP2009146943A (ja) 2007-12-11 2009-07-02 Fujitsu Ltd 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
JP2006203178A (ja) * 2005-01-19 2006-08-03 Sharp Corp 不揮発性メモリ抵抗体セル及びその製造方法
WO2008047530A1 (en) * 2006-10-16 2008-04-24 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
WO2008117371A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
JP2009124167A (ja) * 2007-06-05 2009-06-04 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Also Published As

Publication number Publication date
WO2011074243A1 (ja) 2011-06-23
US8530321B2 (en) 2013-09-10
CN102696107A (zh) 2012-09-26
JPWO2011074243A1 (ja) 2013-04-25
US20120252184A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
JP5036909B2 (ja) 抵抗変化型素子及びその製造方法
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
KR100672274B1 (ko) Ｒｒａｍ 메모리 셀 전극
TWI518956B (zh) 電阻式記憶體裝置與其製造方法
JP3896576B2 (ja) 不揮発性メモリおよびその製造方法
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
US8450182B2 (en) Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
CN102449763B (zh) 非易失性存储元件以及其制造方法
TWI646709B (zh) 相變化記憶體元件及其應用
WO2011043448A1 (ja) 半導体装置及びその製造方法
JP5110088B2 (ja) 抵抗変化素子とその製造方法、及び抵抗変化素子を用いた半導体記憶装置
JP4913268B2 (ja) 不揮発性記憶装置及びその製造方法
WO2008068800A1 (ja) 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置
JP5572749B2 (ja) 不揮発性記憶素子及びその製造方法
JP2010251352A (ja) 不揮発性記憶素子及びその製造方法
JP5074583B2 (ja) 不揮発性記憶素子の製造方法、および不揮発性記憶装置の製造方法
JP2007288016A (ja) メモリ素子およびメモリ素子の製造方法
US9142773B2 (en) Variable resistance nonvolatile memory element and method of manufacturing the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120703

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5036909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees