KR101992953B1 - 전기장을 이용한 전류 경로 제어 방법 및 전자 소자 - Google Patents

전기장을 이용한 전류 경로 제어 방법 및 전자 소자 Download PDF

Info

Publication number
KR101992953B1
KR101992953B1 KR1020180122047A KR20180122047A KR101992953B1 KR 101992953 B1 KR101992953 B1 KR 101992953B1 KR 1020180122047 A KR1020180122047 A KR 1020180122047A KR 20180122047 A KR20180122047 A KR 20180122047A KR 101992953 B1 KR101992953 B1 KR 101992953B1
Authority
KR
South Korea
Prior art keywords
electrode
region
active layer
polarization
voltage
Prior art date
Application number
KR1020180122047A
Other languages
English (en)
Inventor
손종화
손종역
강명신
Original Assignee
브이메모리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브이메모리 주식회사 filed Critical 브이메모리 주식회사
Priority to KR1020180122047A priority Critical patent/KR101992953B1/ko
Application granted granted Critical
Publication of KR101992953B1 publication Critical patent/KR101992953B1/ko
Priority to CN201980066700.1A priority patent/CN112805819B/zh
Priority to JP2021519127A priority patent/JP7071590B2/ja
Priority to US17/284,106 priority patent/US11527715B2/en
Priority to PCT/KR2019/011361 priority patent/WO2020075972A1/ko
Priority to JP2022076014A priority patent/JP2022105151A/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Abstract

본 발명의 일 실시예는, 제1 전극, 제1 전극과 마주하는 제2 전극, 및 제1 전극과 제2 전극 사이의 활성층을 포함하고, 제1 전극과 제2 전극 중 적어도 어느 하나는, 상기 활성층과 가장 인접한 제1 면과 상기 활성층으로부터 가장 멀리 이격된 제2 면을 포함하고, 상기 제1 면에서의 수평단면적의 크기가 상기 제2 면에서의 수평단면적의 크기보다 작고, 상기 활성층은 상기 제1 면과 수직방향으로 중첩하는 제1 영역과 상기 제1 영역의 외곽인 제2 영역을 포함하며, 상기 제1 영역에서의 상기 활성층의 두께는 상기 제2 영역에서의 두께보다 작은 전자 소자를 개시한다.

Description

전기장을 이용한 전류 경로 제어 방법 및 전자 소자{Controlling method for electric current path using electric field and electric device}
본 발명의 실시예들은 전기장을 이용한 전류 경로 제어 방법 및 전자 소자 에 관한 것이다.
기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.
또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.
이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 전자 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.
예를들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.
한편, 최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.
이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전기 회로를 구현하고 제어하는데 한계가 있다.
본 발명의 실시예들은, 다양한 용도에 용이하게 적용할 수 있는 전류 경로 제어 방법 및 전자 소자를 제공한다.
본 발명의 일 측면에 따른 전자소자는, 제1 전극; 상기 제1 전극과 마주하는 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이의 활성층;을 포함하고, 상기 제1 전극과 상기 제2 전극 중 적어도 어느 하나는, 상기 활성층과 가장 인접한 제1 면과 상기 활성층으로부터 가장 멀리 이격된 제2 면을 포함하고, 상기 제1 면에서의 수평단면적의 크기가 상기 제2 면에서의 수평단면적의 크기보다 작고, 상기 활성층은 상기 제1 면과 수직방향으로 중첩하는 제1 영역과 상기 제1 영역의 외곽인 제2 영역을 포함하며, 상기 제1 영역에서의 상기 활성층의 두께는 상기 제2 영역에서의 두께보다 작을 수 있다.
본 실시예에 있어서, 상기 제1 전극과 상기 제2 전극 중 적어도 어느 하나는, 다른 하나의 전극을 향하는 방향으로 돌출된 적어도 하나의 돌출부를 포함하며, 상기 제1 면에서의 상기 수평단면적의 크기는 상기 적어도 하나의 돌출부의 끝단의 면적과 동일할 수 있다.
본 실시예에 있어서, 상기 제1 전극과 상기 제2 전극 중 적어도 어느 하나는, 테이퍼 형상을 포함할 수 있다.
본 실시예에 있어서, 상기 활성층은, 상기 제2 영역에서 제1 방향의 분극을 가지고, 상기 제1 영역은 상기 제1 전극과 상기 제2 전극으로의 전압 인가에 의해 선택적으로 상기 제1 방향의 분극 또는 상기 제1 방향과 상이한 제2 방향의 분극을 가질 수 있다.
본 실시예에 있어서, 상기 제1 영역이 상기 제2 방향의 분극을 가질 때, 상기 제1 영역과 상기 제2 영역 사이에는 상기 제1 전극과 상기 제2 전극 간에 전자가 이동하는 가변 채널이 생성될 수 있다.
본 실시예에 있어서, 상기 제1 영역이 상기 제1 방향의 분극을 가질 때, 상기 가변 채널은 소멸할 수 있다.
본 발명의 다른 측면에 따른 전기장을 이용한 전류 경로 제어 방법은, 서로 마주보는 제1 전극과 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 위치하고 제1 방향의 분극을 가진 활성층을 포함하는 전자 소자에 있어서, 상기 제1 전극과 상기 제2 전극 사이에 제1 전압을 인가하여 상기 제1 전극과 상기 제2 전극 사이에 제1 전기장을 발생시키는 단계; 상기 제1 전기장에 의해 상기 활성층의 일부의 분극 방향이 변경되어, 상기 활성층이 서로 상이한 분극을 가지는 제1 영역과 제2 영역으로 구획되는 단계; 및 상기 제1 영역과 상기 제2 영역의 경계에 전류가 흐를 수 있는 채널이 형성되는 단계;를 포함하고, 상기 제1 전극과 상기 제2 전극 중 적어도 어느 하나는 상기 활성층과 가장 인접한 제1 면과 상기 활성층으로부터 가장 멀리 이격된 제2 면을 포함하고, 상기 제1 면에서의 수평단면적의 크기가 상기 제2 면에서의 수평단면적의 크기보다 작고, 상기 제1 영역은 상기 제1 면과 수직방향으로 중첩하는 영역으로, 상기 제1 영역에서의 상기 활성층의 두께가 상기 제2 영역에서의 두께보다 작게 형성될 수 있다.
본 실시예에 있어서, 상기 채널은 제1 전극과 제2 전극을 잇는 최단 거리로 형성될 수 있다.
본 실시예에 있어서, 상기 제1 전극과 상기 제2 전극 사이에 상기 제1 전압의 인가시, 상기 제2 영역은 상기 제1 방향의 분극을 유지할 수 있다.
본 실시예에 있어서, 상기 제1 전극과 상기 제2 전극 사이에 상기 제1 영역의 분극을 되돌리기 위한 제2 전압을 인가하여 상기 제1 전극과 상기 제2 전극 사이에 제2 전기장을 발생시키는 단계;를 더 포함하고, 상기 제2 전압의 인가에 의해 상기 채널은 소멸할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명에 관한 전류 경로 제어 방법 및 전자 소자는 다양한 용도에 용이하게 적용할 수 있다.
도 1과 도 2는 본 발명의 일 실시예에 따른 전자 소자의 일 예를 개략적으로 도시한 단면도이다.
도 3은 도 1의 전자 소자의 다른 예를 개략적으로 도시한 단면도이다.
도 4는 도 1의 전자 소자의 또 다른 예를 개략적으로 도시한 단면도이다.
도 5는 도 1의 전자 소자의 또 다른 예를 개략적으로 도시한 단면도이다.
도 6은 도 1의 전자 소자의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 7은 도 1의 전자 소자의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이다.
도 8은 도 1의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 9는 도 1의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 10은 도 1의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 11은 도 1의 전자 소자의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1과 도 2는 본 발명의 일 실시예에 따른 전자 소자의 일 예를 개략적으로 도시한 단면도이다.
도 1과 도 2를 참조하면, 본 발명의 일 실시예에 따른 전자 소자(100)는 제1 전극(110), 제1 전극(110)과 마주하는 제2 전극(120), 제1 전극(110)과 제2 전극(120) 사이에 개재된 활성층(130)을 포함할 수 있다.
제1 전극(110)과 제2 전극(120) 중 적어도 어느 하나는 활성층(130)과 가장 인접한 제1 면(S1)과 활성층(130)으로부터 가장 멀리 이격된 제2 면(S2)을 포함하며, 이때 제1 면(S1)에서의 수평단면적의 크기가 제2 면(S2)에서의 수평단면적의 크기보다 작을 수 있다. 일 예로, 제1 전극(110)과 제2 전극(120) 중 적어도 어느 하나는 다른 하나의 전극을 향하는 방향으로 돌출된 적어도 하나의 돌출부(112)를 포함할 수 있다.
도 1 및 도 2에서는 일 예로, 제1 전극(110)이 하나의 돌출부(112)를 포함하는 것을 예시하고 있으나, 본 발명은 이에 한하지 않으며, 돌출부(112)는 제2 전극(120)에 형성되거나, 제1 전극(110)과 제2 전극(120)에 모두 형성될 수 있다. 또한, 돌출부(112)는 복수 개 형성될 수 있다. 돌출부(112)는 제1 전극(110)과 일체로 형성될 수 있다.
제1 전극(110)과 제2 전극(120)은 플래티넘, 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3-SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.
활성층(130)은 자발 분극성 재료를 포함할 수 있다. 예를 들면 활성층(130)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(130)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
선택적 실시예로서 활성층(130)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
또한 다른 예로서 활성층(130)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(130)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x　(0≤x, y≤1)를 포함할 수 있다.
이와 같은 활성층(130)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(130)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.
한편, 활성층(130)은 제1 면(S1)과 수직방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1)의 외곽인 제2 영역(A2)을 포함할 수 있다. 상술한 바와 같이, 활성층(130)과 가장 인접한 제1 면(S1)의 수평 단면적이 제2 면(S2)의 수평 단면적보다 좁으므로, 활성층(130)은 제1 면(S1)과 수직방향으로 중첩하는 제1 영역(A1) 영역에서의 두께가 제2 영역(A2)에서의 두께보다 작을 수 있다.
활성층(130)은 도 1에 도시된 바와 같이, 제1 방향의 분극을 가진 상태일 수 있다. 예를 들어, 제1 영역(A1)과 제2 영역(A2)은 모두 동일하게 제1 방향의 분극을 가질 수 있다. 이와 같은 상태에서는 활성층(130)에 의해 제1 전극(110)과 제2 전극(120) 사이에는 전류가 흐르지 않을 수 있다.
그러나, 제1 전극(110)과 제2 전극(120)에 활성층(130)의 히스테리시스 루프의 전하가 0이 되는 보자 전압(coercive voltage)보다 큰 제1 전압을 인가하면, 도 2에 도시된 바와 같이, 제1 전극(110)과 제2 전극(120) 사이에 발생하는 제1 전기장에 의해 제1 영역(A1)의 분극 방향이 바뀌고, 활성층(130)은 제1 영역(A1)과 제2 영역(A2)으로 구획될 수 있다.
이때, 활성층(130)의 도메인(Domain)의 분극 방향을 바꾸기 위한 전압의 크기는 활성층(130)의 두께에 비례하여 증가하므로, 제1 영역(A1)보다 두께가 두꺼운 제2 영역(A2)에서는 활성층(130)의 분극 방향이 변경되지 않는다. 즉, 제1 전극(110)과 제2 전극(120)에 활성층(130)의 보자 전압보다 큰 제1 전압을 인가함에 따라, 제1 영역(A1)에서만 제1 방향과 상이한 제2 방향의 분극을 가질 수 있다. 일 예로, 제1 방향과 제2 방향으로 서로 반대 방향일 수 있다.
한편, 제1 영역(A1)과 제2 영역(A2)에서의 분극 방향이 반대인 경우, 제1 영역(A1)과 제2 영역(A2)의 경계에서는 활성층(130)의 단위격자 구조가 국부적으로 변경되면서 제1 영역(A1) 및 제2 영역(A2)과는 상이한 전기적 편극이 발생하며, 이에 의해 자유전자들이 제1 영역(A1)과 제2 영역(A2)의 경계에 축적되어 전류가 흐를 수 있는 가변 채널(C)이 생성될 수 있다.
상기와 같은 가변 채널(C)은 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되고, 제1 영역(A1)은 제1 면(S1)의 면적에 의해 변경되는바, 가변 채널(C)이 생성되는 위치 또한 제1 면(S1)의 면적에 의해 조절될 수 있다.
한편, 제1 전극(110)과 제2 전극(120)에 제1 영역(A1)의 분극 방향을 되돌리기 위한 제2 전압을 인가하면, 제1 전극(110)과 제2 전극(120) 사이에 발생하는 제2 전기장에 의해 제1 영역(A1)은 제1 방향의 분극을 다시 가질 수 있다. 제2 전압은 활성층(130)의 보자 전압(coercive voltage)보다 클 수 있으며, 제1 전압과 반대의 극성을 가질 수 있다. 이에 의해, 제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지게 된다.
제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지면, 제1 영역(A1)과 제2 영역(A2) 사이의 가변 채널(C)은 소멸된다. 이와 같은 상태는 도 1에 도시된 상태와 동일하다. 즉, 활성층(130)에 의해 제1 전극(110)과 제2 전극(120)은 절연상태가 되므로, 제1 전극(110)과 제2 전극(120) 사이에 전압을 인가하더라도, 제1 전극(110)과 제2 전극(120) 사이에는 전류가 흐르지 않게 된다.
따라서, 제1 전극(110)과 제2 전극(120)에 인가되는 전압을 제어하여 전자 소자(100)의 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 소자(100)는 다양한 용도에 이용될 수 있다.
예를 들어, 전자 소자(100)를 비휘발성 메모리로 사용할 수 있다. 보다 구체적으로, 도 2에 도시된 바와 같이, 제1 전극(110)과 제2 전극(120)에 보자 전압(coercive voltage)보다 큰 제1 전압이 인가함으로써 제1 영역(A1)의 분극 방향을 변경한 후에는, 제1 전극(110)과 제2 전극(120)에 전압을 인가하지 않더라도, 제1 영역(A1)의 분극 방향은 변경되지 않고 유지되는데, 이와 같은 상태를 논리 값 '1'이 입력된 것으로 이해할 수 있다.
한편, 제1 영역(A1)의 분극 방향이 변경되면 가변 채널(C)이 형성되기 때문에, 제1 전극(110)과 제2 전극(120) 사이에 읽기 전압을 인가하면, 쉽게 전류가 흐르게 되며, 이에 의해 논리 값 '1'을 읽을 수 있다. 이때, 읽기 전압에 의해 제1 영역(A1)의 분극이 영향을 받는 것을 방지하기 위해, 읽기 전압은 활성층(130)의 보자 전압(coercive voltage) 보다 작을 수 있다.
또한, 제1 영역(A1)의 분극 방향을 되돌리기 위해 제1 전극(110)과 제2 전극(120)에 제2 전압을 인가하면, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일해지고, 이와 같은 상태를 논리 값 '0'이 입력된 것으로 볼 수 있다.
또한, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일한 경우는, 제1 영역(A1)과 제2 영역(A2) 사이에 가변 채널(C)이 소멸되며, 이에 따라 제1 전극(110)과 제2 전극(120) 사이에 전압을 인가하더라도, 제1 전극(110)과 제2 전극(120) 사이에는 전류가 흐르지 않게 되는바, 이에 의해 논리 값 '0'을 읽을 수 있다.
즉, 본 발명에 따른 전자 소자(100)를 메모리로 사용하는 경우, 제1 전극(110)과 제2 전극(120)으로의 전압 인가에 의해 제1 영역(A1)의 분극 상태를 선택적으로 바꾸고, 이에 따라 생성되거나 소멸되는 가변 채널(C)에 흐르는 전류를 측정하여 논리 값 '1'과 '0'을 읽을 수 있는바, 기존 도메인들의 잔류 분극을 측정하는 방법 보다 데이터 기록 및 재생 속도가 향상될 수 있다.
또한, 본 발명에 의하면 전기장의 인가에 따라 발생하는 가변 채널(C)이 일정한 영역에만 형성될 수 있다. 따라서, 전기장의 인가 시간에 비례하여 분극 상태가 바뀌는 도메인 영역이 증가 또는 확대되는 현상을 일으키지 않고 제한된 위치에서만 가변 채널(C)이 형성되므로, 비휘발성 메모리에 응용할 때 전기장 인가 시간이라는 변수를 고려하지 않아도 되는 장점이 있다.
또한, 제1 전극(110)과 제2 전극(120)이 적층된 상태로써, 가변 채널(C)은 제1 전극(110)과 제2 전극(120)을 잇는 최단 거리로 형성되는바, 소자의 크기가 감소하여 집적화가 가능할 수 있다. 뿐만 아니라, 논리 값 '1'과 '0'을 읽을 때 흐르는 전류의 크기가 상이하므로 데이터의 가독성이 향상될 수 있다.
또한, 본 발명에 따른 전자 소자(100)는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다. 예를 들어, 가변 채널(C)의 생성 및 소멸에 의해 전류 흐름의 ON/OFF를 제어할 수 있다. 그 밖에, 본 발명에 따른 전자 소자(100)는 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오칩 등 다양한 분야에 적용될 수 있다.
또 다른 예로, 본 발명에 따른 전자 소자(100)는 전류 경로 제어 영역들을 다양하게 형성 시킬 수 있는 축전기에 활용될 수 있다. 예를 들어, 서로 마주보는 제1 전극(110)과 제2 전극(120) 간의 거리를 다양하게 형성하면, 제1 전극(110)과 제2 전극(120)에 인가되는 전기장의 크기에 따라 가변 채널(C)이 형성되는 위치가 다양하게 조절될 수 있고, 이에 의해 축전지에서 전류 경로 제어 영역들을 다양하게 형성될 수 있다.
도 3 내지 도 5는 도 1의 전자 소자의 다른 예를 각각 개략적으로 도시한 단면도들이다.
먼저, 도 3을 참조하면, 전자 소자(100B)는 제1 전극(110), 제1 전극(110)과 마주하는 제2 전극(120), 제1 전극(110)과 제2 전극(120) 사이에 개재된 활성층(130)을 포함하고, 제1 전극(110)과 제2 전극(120) 중 적어도 어느 하나는 활성층(130)과 가장 인접한 제1 면(S1)과 활성층(130)으로부터 가장 멀리 이격된 제2 면(S2)을 포함할 수 있다. 이때 제1 면(S1)에서의 수평단면적의 크기가 제2 면(S2)에서의 수평단면적의 크기보다 작을 수 있다.
일 예로, 도 3에 도시된 바와 같이, 제1 전극(110)은 제2 전극(120)을 향해 돌출된 돌출부(112)를 포함할 수 있다. 또한, 돌출부(112)는 적어도 일부가 테이퍼 형상을 가질 수 있다. 테이퍼 형상은 제1 면(S1)을 포함할 수 있다. 예를 들어, 돌출부(112)는 고깔 형상을 가질 수 있다. 다만, 돌출부(112)의 수평 단면의 형상은 원형에 한정되지 않으며, 삼각형, 사각형, 또는 다각형 등 다양할 수 있다.
이처럼, 돌출부(112)가 제1 면(S1)을 포함하는 테이퍼 형상을 가지면, 제1 전극(110)과 제2 전극(120) 사이에 제1 영역(S1)의 분극을 바꾸기 위한 전압이 인가될 때, 제1 면(S1)과 제2 전극(120) 사이에 전계가 집중될 수 있으므로, 더욱 신속하고 효과적으로 제1 영역(S1)의 분극을 바꿀 수 있다.
도 4는 도 3과 유사하게 제1 전극(110)이 테이퍼 형상을 가지는 구조를 가지는 전자 소자(100C)를 도시하고 있다. 다만, 도 4에서는 제1 전극(110)이 전체적으로 테이퍼 형상을 가지는 예를 도시하고 있다.
또한, 도 5는 제1 전극(110)과 제2 전극(120)이 모두 테이퍼 형상을 가지는 예를 도시하고 있다. 구체적으로, 도 5의 전자 소자(100D)의 제1 전극(110)과 제2 전극(120)은 각각 제1 면(S1)과 제2 면(S2)을 포함하고, 제1 전극(110)의 제1 면(S1)과 제2 전극(120)의 제1 면(S1) 사이에 활성층(130)의 제1 영역(A1)이 구획될 수 있다. 이때, 서로 마주보는 제1 전극(110)의 제1 면(S1)과 제2 전극(120)의 제1 면(S1)의 면적은 효과적인 전계 유도를 위해 동일한 것이 바람직하다.
도 6 내지 도 11은 도 1의 전자 소자의 다른 예를 각각 개략적으로 도시한 단면도들이다. 도 6 내지 도 11에는 돌출부(112)의 형상을 도시하고 있으나, 앞서 설명한 바와 같이 본 발명은 제1 전극(도 6의 110) 및/또는 제2 전극(도 6의 120)이 전체적으로 테이퍼 형상을 가질 수도 있고, 돌출부(112)는 제1 전극(도 6의 110) 및/또는 제2 전극(도 6의 120)과 일체적으로 형성될 수 있으므로, 이하 돌출부(112)는 제1 전극(도 6의 110) 및/또는 제2 전극(도 6의 120)의 일부로 이해될 수 있다.
도 6은 전자 소자(100E)의 돌출부(112)와 활성층(130)이 모두 원형의 단면을 가지는 예를 도시하고 있다. 도 7은 전자 소자(100F)의 돌출부(112)는 사각형의 단면을 가지고 활성층(130)은 원형의 단면을 가지는 예를 도시하고 있다. 도 8은 전자 소자(100G)의 돌출부(112)와 활성층(130)이 모두 사각형의 단면을 가지는 예를 도시하고 있다. 즉, 돌출부(112)와 활성층(130)은 상기의 형상에 한정되는 것이 아니라, 다양한 형상을 가질 수 있다. 또한, 도 9 및 도 10에서 도시하는 바와 같이 복수 개의 돌출부들을 포함할 수도 있다.
도 9는 제1 돌출부(112a)와 제2 돌출부(112b)를 포함하는 전자 소자(100H)를 도시한다. 제1 돌출부(112a)와 제2 돌출부(112b)는 서로 이격될 수 있으며, 서로 다른 전압이 인가될 수 있다. 일 예로 제2 전극(도 1의 120)이 일체로 형성된 경우는, 가변채널(도 2의 C)이 2개 형성될 수 있으므로, 전자 소자(100H)가 메모리로 사용되는 경우, 논리 값 '0', '1', '2', '3'을 기록 및 읽을 수 있다.
도 10은 제1 돌출부(112a), 제2 돌출부(112b), 제3 돌출부(112c), 및 제4 돌출부(112d)를 포함하는 전자 소자(100I)를 도시하고 있다. 제1 돌출부(112a) 내지 제4 돌출부(112d)는 서로 전기적으로 분리될 수 있다. 또한, 제1 돌출부(112a), 제2 돌출부(112b), 제3 돌출부(112c), 및 제4 돌출부(112d)와 대향하는 제2 전극(도 1의 120)도 분리될 수 있다. 따라서, 전자 소자(100H)가 메모리로 사용되는 경우, 전자 소자(100H)의 처리 데이터의 양은 증가할 수 있다.
도 11은 전자 소자(100J)의 돌출부(112)가 일측 방향으로 연장된 예를 도시한다. 즉, 돌출부(112)의 길이와 활성층(130)의 길이가 동일한바, 가변채널(도 2의 C)이 돌출부(112)를 에워싸도록 형성되는 것이 아니라, 돌출부(112)의 양측 가장자리에서 돌출부(112)와 나란하게 형성될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

  1. 제1 전극;
    상기 제1 전극과 마주하는 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이의 활성층;을 포함하고,
    상기 제1 전극과 상기 제2 전극 중 적어도 어느 하나는, 상기 활성층과 가장 인접한 제1 면과 상기 활성층으로부터 가장 멀리 이격된 제2 면을 포함하고,
    상기 제1 면에서의 수평단면적의 크기가 상기 제2 면에서의 수평단면적의 크기보다 작고,
    상기 활성층은 상기 제1 면과 수직방향으로 중첩하는 제1 영역과 상기 제1 영역의 외곽인 제2 영역을 포함하며, 상기 제1 영역에서의 상기 활성층의 두께는 상기 제2 영역에서의 두께보다 작고,
    상기 제1 전극과 상기 제2 전극 중 적어도 어느 하나는, 다른 하나의 전극을 향하는 방향으로 돌출된 적어도 하나의 돌출부를 포함하며,
    상기 제1 면에서의 상기 수평단면적의 크기는 상기 적어도 하나의 돌출부의 끝단의 면적과 동일한 전자 소자.
  2. 제1항에 있어서,
    상기 전자 소자는 비휘발성 메모리 소자인 전자 소자.
  3. 제1항에 있어서,
    상기 제1 전극과 상기 제2 전극 중 적어도 어느 하나는, 테이퍼 형상을 포함하는 전자 소자.
  4. 제1항에 있어서,
    상기 활성층은, 상기 제2 영역에서 제1 방향의 분극을 가지고, 상기 제1 영역은 상기 제1 전극과 상기 제2 전극으로의 전압 인가에 의해 선택적으로 상기 제1 방향의 분극 또는 상기 제1 방향과 상이한 제2 방향의 분극을 가지는 전자 소자.
  5. 제4항에 있어서,
    상기 제1 영역이 상기 제2 방향의 분극을 가질 때, 상기 제1 영역과 상기 제2 영역 사이에는 상기 제1 전극과 상기 제2 전극 간에 전자가 이동하는 가변 채널이 생성되는 전자 소자.
  6. 제5항에 있어서,
    상기 제1 영역이 상기 제1 방향의 분극을 가질 때, 상기 가변 채널은 소멸하는 전자 소자.
  7. 서로 마주보는 제1 전극과 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 위치하고 제1 방향의 분극을 가진 활성층을 포함하는 전자 소자에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 제1 전압을 인가하여 상기 제1 전극과 상기 제2 전극 사이에 제1 전기장을 발생시키는 단계;
    상기 제1 전기장에 의해 상기 활성층의 일부의 분극 방향이 변경되어, 상기 활성층이 서로 상이한 분극을 가지는 제1 영역과 제2 영역으로 구획되는 단계; 및
    상기 제1 영역과 상기 제2 영역의 경계에 전류가 흐를 수 있는 채널이 형성되는 단계;를 포함하고,
    상기 제1 전극과 상기 제2 전극 중 적어도 어느 하나는 상기 활성층과 가장 인접한 제1 면과 상기 활성층으로부터 가장 멀리 이격된 제2 면을 포함하고, 상기 제1 면에서의 수평단면적의 크기가 상기 제2 면에서의 수평단면적의 크기보다 작고,
    상기 제1 영역은 상기 제1 면과 수직방향으로 중첩하는 영역으로, 상기 제1 영역에서의 상기 활성층의 두께가 상기 제2 영역에서의 두께보다 작게 형성된 전기장을 이용한 전류 경로 제어 방법.
  8. 제7항에 있어서,
    상기 채널은 제1 전극과 제2 전극을 잇는 최단 거리로 형성되는 전기장을 이용한 전류 경로 제어 방법.
  9. 제7항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 상기 제1 전압의 인가시, 상기 제2 영역은 상기 제1 방향의 분극을 유지하는 전기장을 이용한 전류 경로 제어 방법.
  10. 제7항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 상기 제1 영역의 분극을 되돌리기 위한 제2 전압을 인가하여 상기 제1 전극과 상기 제2 전극 사이에 제2 전기장을 발생시키는 단계;를 더 포함하고,
    상기 제2 전압의 인가에 의해 상기 채널은 소멸하는 전기장을 이용한 전류 경로 제어 방법.
KR1020180122047A 2018-10-12 2018-10-12 전기장을 이용한 전류 경로 제어 방법 및 전자 소자 KR101992953B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180122047A KR101992953B1 (ko) 2018-10-12 2018-10-12 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
CN201980066700.1A CN112805819B (zh) 2018-10-12 2019-09-04 利用电场的电流路径控制方法及电子元件
JP2021519127A JP7071590B2 (ja) 2018-10-12 2019-09-04 電場を利用した電流経路制御方法及び電子素子
US17/284,106 US11527715B2 (en) 2018-10-12 2019-09-04 Method for controlling current path by using electric field, and electronic element
PCT/KR2019/011361 WO2020075972A1 (ko) 2018-10-12 2019-09-04 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
JP2022076014A JP2022105151A (ja) 2018-10-12 2022-05-02 電場を利用した電流経路制御方法及び電子素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180122047A KR101992953B1 (ko) 2018-10-12 2018-10-12 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Publications (1)

Publication Number Publication Date
KR101992953B1 true KR101992953B1 (ko) 2019-06-27

Family

ID=67056862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180122047A KR101992953B1 (ko) 2018-10-12 2018-10-12 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Country Status (5)

Country Link
US (1) US11527715B2 (ko)
JP (2) JP7071590B2 (ko)
KR (1) KR101992953B1 (ko)
CN (1) CN112805819B (ko)
WO (1) WO2020075972A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210013456A (ko) * 2019-07-25 2021-02-04 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20210013455A (ko) * 2019-07-25 2021-02-04 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20210020205A (ko) * 2019-08-13 2021-02-24 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20210020207A (ko) * 2019-08-13 2021-02-24 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20210020206A (ko) * 2019-08-13 2021-02-24 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20210049743A (ko) * 2019-07-25 2021-05-06 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20210052413A (ko) * 2019-07-25 2021-05-10 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100078140A (ko) * 2008-12-30 2010-07-08 한양대학교 산학협력단 멀티 비트 강유전체 메모리 소자 및 그 제조방법
KR20180106663A (ko) * 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226166B2 (ja) 1998-02-06 2001-11-05 ソニー株式会社 強誘電体キャパシタおよびその製造方法並びに強誘電体メモリ
JPWO2002023614A1 (ja) 2000-09-18 2004-01-22 東京エレクトロン株式会社 ゲート絶縁体の成膜方法、ゲート絶縁体の成膜装置、クラスターツール
US7304880B2 (en) 2003-05-08 2007-12-04 Matsushita Electric Industrial Co., Ltd. Electric switch and memory device using the same
DE102004007633B4 (de) * 2004-02-17 2010-10-14 Qimonda Ag Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle
KR100682939B1 (ko) * 2005-03-16 2007-02-15 삼성전자주식회사 입체 구조의 고체전해질을 이용한 반도체 메모리 장치 및그 제조방법
JP4231502B2 (ja) * 2005-11-02 2009-03-04 シャープ株式会社 クロスポイント構造の半導体記憶装置
KR100858083B1 (ko) * 2006-10-18 2008-09-10 삼성전자주식회사 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법
JP2010267784A (ja) * 2009-05-14 2010-11-25 Toshiba Corp 半導体記憶装置及びその製造方法
WO2011074243A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 抵抗変化型素子及びその製造方法
JP2011146632A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
WO2011138941A1 (ja) 2010-05-07 2011-11-10 独立行政法人科学技術振興機構 電界効果トランジスター及びメモリー装置
CN104637948B (zh) * 2015-01-24 2017-11-17 复旦大学 非破坏性读出铁电存储器及其制备方法和读/写操作方法
WO2016115826A1 (zh) * 2015-01-24 2016-07-28 复旦大学 非破坏性读出铁电存储器及其制备方法和操作方法
KR101675582B1 (ko) * 2015-03-12 2016-11-14 서울대학교 산학협력단 저항 변화 메모리 소자
US9653680B2 (en) * 2015-06-27 2017-05-16 Intel Corporation Techniques for filament localization, edge effect reduction, and forming/switching voltage reduction in RRAM devices
CN105655342B (zh) 2016-02-23 2019-07-23 复旦大学 非易失性铁电存储器及其制备方法和读/写操作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100078140A (ko) * 2008-12-30 2010-07-08 한양대학교 산학협력단 멀티 비트 강유전체 메모리 소자 및 그 제조방법
KR20180106663A (ko) * 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 그 제조 방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210052413A (ko) * 2019-07-25 2021-05-10 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20210013455A (ko) * 2019-07-25 2021-02-04 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102623526B1 (ko) * 2019-07-25 2024-01-11 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102606509B1 (ko) 2019-07-25 2023-11-29 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20210013456A (ko) * 2019-07-25 2021-02-04 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102246247B1 (ko) * 2019-07-25 2021-04-30 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102246246B1 (ko) 2019-07-25 2021-04-30 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20210049743A (ko) * 2019-07-25 2021-05-06 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20210020206A (ko) * 2019-08-13 2021-02-24 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102304218B1 (ko) * 2019-08-13 2021-09-27 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102304219B1 (ko) * 2019-08-13 2021-09-27 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20220072819A (ko) * 2019-08-13 2022-06-02 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102408494B1 (ko) * 2019-08-13 2022-06-15 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20210020207A (ko) * 2019-08-13 2021-02-24 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20210020205A (ko) * 2019-08-13 2021-02-24 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102631956B1 (ko) * 2019-08-13 2024-02-02 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Also Published As

Publication number Publication date
JP2021535618A (ja) 2021-12-16
JP7071590B2 (ja) 2022-05-19
US20210313426A1 (en) 2021-10-07
CN112805819B (zh) 2022-07-15
JP2022105151A (ja) 2022-07-12
WO2020075972A1 (ko) 2020-04-16
US11527715B2 (en) 2022-12-13
CN112805819A (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
KR101992953B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
CN112956041A (zh) 可变低电阻线非易失性存储元件及其运转方法
KR102246248B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102599612B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102218663B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102631956B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102304219B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102230796B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102606509B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102304218B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102246247B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102623526B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102246246B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102656291B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102643887B1 (ko) 변동 저저항 영역 기반 전자 소자, 이의 제조 방법 및 이의 제어 방법
KR102484129B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102629599B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102302898B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102218662B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR20210031438A (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR20210022020A (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR20200119961A (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
R401 Registration of restoration