KR20210022020A - 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 - Google Patents

변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 Download PDF

Info

Publication number
KR20210022020A
KR20210022020A KR1020210019859A KR20210019859A KR20210022020A KR 20210022020 A KR20210022020 A KR 20210022020A KR 1020210019859 A KR1020210019859 A KR 1020210019859A KR 20210019859 A KR20210019859 A KR 20210019859A KR 20210022020 A KR20210022020 A KR 20210022020A
Authority
KR
South Korea
Prior art keywords
electrode
region
gate
base
polarization
Prior art date
Application number
KR1020210019859A
Other languages
English (en)
Other versions
KR102572125B1 (ko
Inventor
손종화
손종역
조훈제
Original Assignee
브이메모리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190016839A external-priority patent/KR102218662B1/ko
Application filed by 브이메모리 주식회사 filed Critical 브이메모리 주식회사
Priority to KR1020210019859A priority Critical patent/KR102572125B1/ko
Publication of KR20210022020A publication Critical patent/KR20210022020A/ko
Application granted granted Critical
Publication of KR102572125B1 publication Critical patent/KR102572125B1/ko

Links

Images

Classifications

    • H01L45/1233
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H01L45/1253
    • H01L45/16
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 일 실시예는, 자발 분극성 재료를 포함하는 베이스; 상기 베이스의 제1 면 상에 위치하는 게이트; 및 상기 제1 면과 반대면인 상기 베이스의 제2 면상에 위치하고 서로 이격된 제1 전극과 제2 전극;을 포함하고, 상기 제1 전극과 상기 제2 전극의 이격 방향을 따른 상기 게이트의 폭은 상기 제1 전극과 상기 제2 전극의 이격 거리보다 크며, 상기 제1 전극과 상기 제2 전극은 수직 방향으로 상기 게이트와 중첩하는 비휘발성 메모리 소자를 개시한다.

Description

변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법{Variable low resistance line non-volatile memory device and operating method thereof}
개시된 실시예들은 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법에 관한 것이다.
기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.
또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.
이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를 들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 전자 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.
예를 들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.
최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.
이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전기 회로를 구현하고 제어하는데 한계가 있다.
한편, 메모리 소자, 특히 비휘발성 메모리 소자는 컴퓨터 뿐 아니라, 카메라, 통신기기 등 다양한 전자 장치의 정보 기억 및/또는 처리 장치로서 폭넓게 이용되고 있다.
이러한 메모리 소자는, 특히 수명과 속도의 면에서 많은 개발이 이루어지고 있는 데, 대부분의 과제는 메모리 수명과 속도의 확보에 있으나, 각 메모리 소자의 특수한 한계로 인해 한계가 있는 상황이다.
기존의 실리콘계 메모리 소자에 대한 연구에 더하여 최근에는 강유전체 메모리(Fe-RAM), 저항 변화 메모리(ReRAM), 상 변화 메모리(P-RAM), 등이 차세대 메모리로 연구되고 있다.
강유전체 메모리는 종래의 DRAM과 유사한 원리를 이용하는 데, 캐패시터 중간의 유전막으로 강유전체를 사용하는 것으로, 강유전체에 전계를 인가하면 캐패시터에 전하가 축적된다. 이러한 강유전체 메모리는 소자의 고집적화에 따라 강유전체 분극을 활용해야 함으로 축전기의 크기를 작게 하는 것에는 한계가 있다. 이에 따라 메모리 소자의 크기를 일정크기 이하로 줄일 수 없으므로 데이타 저장용량에 있어서 한계를 가진다.
저항 변화 메모리는 금속의 이온화 또는 산소 결핍에 의해 스위칭 특성이 일어나도록 하는 것인 데, 결국 저항 변화를 위해 물질의 변화가 이루어져야 하기 때문에 소자의 열화 문제 등이 생길 수 있다.
상 변화 메모리는 Ge-Sb-Te계의 상변화막의 비저항이 비정질 상태와 결정 상태에서 서로 다른 점을 이용하는 것으로, 물질의 상 변화를 이용하는 것인 만큼 역시 장시간 사용에 따른 소자의 열화 문제가 발생될 수 있다.
상기와 같은 종래의 차세대 메모리 소자들의 경우 소자의 집적도 문제, 소자의 수명 문제, 및/또는 메모리 속도의 한계 등 여전히 많은 한계들을 갖고 있는 상황이다.
본 발명의 실시예는, 상기와 같은 문제, 한계 및/또는 필요를 해결하기 위한 것으로, 데이터의 보존 기간이 길고, 메모리 속도가 높으며, 소자 집적도를 향상시킬 수 있는 메모리 소자 및 이의 동작 방법을 제공하는 데에 목적이 있다.
본 발명의 일 실시예는, 자발 분극성 재료를 포함하는 베이스; 상기 베이스의 제1 면 상에 위치하는 게이트; 및 상기 제1 면과 반대면인 상기 베이스의 제2 면상에 위치하고 서로 이격된 제1 전극과 제2 전극;을 포함하고, 상기 제1 전극과 상기 제2 전극의 이격 방향을 따른 상기 게이트의 폭은 상기 제1 전극과 상기 제2 전극의 이격 거리보다 크며, 상기 제1 전극과 상기 제2 전극은 수직 방향으로 상기 게이트와 중첩하는 비휘발성 메모리 소자를 제공할 수 있다.
또 다른 실시예에 따르면, 상기 게이트와 상기 제1 면 사이에 절연층을 더 포함할 수 있다.
또 다른 실시예에 따르면, 상기 베이스는 상기 게이트의 하면과 상기 수직 방향으로 중첩하는 제1 영역과 상기 제1 영역 주변의 제2 영역을 포함하며, 상기 제2 영역은 제1 방향의 분극을 가지고, 상기 제1 영역은 선택적으로 상기 제1 방향의 분극 또는 상기 제1 방향과 상이한 제2 방향의 분극을 가질 수 있다.
또 다른 실시예에 따르면, 상기 제1 영역이 상기 제2 방향의 분극을 가질 때, 상기 베이스는 상기 제1 영역과 상기 제2 영역 사이에 변동 저저항 라인을 포함할 수 있다.
또 다른 실시예에 따르면, 상기 변동 저저항 라인은 상기 제1 전극 및 상기 제2 전극과 중첩할 수 있다.
또 다른 실시예에 따르면, 상기 제2 영역의 두께는 상기 제1 영역의 두께보다 두꺼울 수 있다.
또 다른 실시예에 따르면, 상기 게이트는 상기 베이스 내로 인입된 돌출부를 더 포함할 수 있다.
또 다른 실시예에 따르면, 상기 돌출부는 테이퍼 형상을 포함할 수 있다.
본 발명의 다른 실시예는, 자발 분극성 재료를 포함하고 제1 방향의 분극을 가지는 베이스와, 상기 베이스의 제1 면 상에 위치하는 게이트와, 상기 제1 면과 반대면인 상기 베이스의 제2 면 상에 위치하고 서로 이격된 제1 전극과 제2 전극을 포함하는 비휘발성 메모리 소자에 있어서, 상기 게이트를 통하여, 상기 게이트의 하면과 중첩하는 상기 베이스의 제1 영역의 분극방향을 상기 제1 방향에서 제2 방향으로 변경하는 단계; 및 상기 제1 영역과 상기 제1 영역의 주변인 상기 베이스의 제2 영역 사이에 전류가 흐를 수 있는 변동 저저항 라인이 형성되는 단계;를 포함하고, 상기 변동 저저항 라인은 상기 제1 전극 및 상기 제2 전극과 중첩하여 형성되고, 상기 제1 전극과 상기 제2 전극은 상기 변동 저저항 라인을 통해 서로 전기적으로 연결되는 비휘발성 메모리 소자의 동작 방법을 제공할 수 있다.
또 다른 실시예에 따르면, 상기 제1 전극과 상기 제2 전극의 이격 방향을 따른 상기 게이트의 폭은 상기 제1 전극과 상기 제2 전극의 이격 거리보다 크며, 상기 제1 전극과 상기 제2 전극은 수직 방향으로 상기 게이트와 중첩하고, 상기 변동 저저항 라인이 이루는 면적은 상기 게이트의 상기 하면의 면적과 동일하게 형성될 수 있다.
또 다른 실시예에 따르면, 상기 게이트의 상기 하면과 상기 제1 면 사이에 절연층이 더 형성되어 상기 제1 전극과 상기 게이트 및 상기 제2 전극과 상기 게이트는 절연 상태를 유지할 수 있다.
또 다른 실시예에 따르면, 상기 제2 영역의 두께는 상기 제1 영역의 두께보다 두껍게 형성되고, 상기 제1 영역의 분극방향의 변경시 상기 제2 영역의 분극방향은 유지될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같은 본 발명의 실시예들에 따르면, 데이터의 보존 기간이 길고, 메모리 속도가 빠르며, 소자 집적도를 향상시킬 수 있는 메모리 소자를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 개략적으로 도시한 평면도이다.
도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.
도 3은 도 1의 비휘발성 메모리 소자의 동작방법을 설명하기 위한 단면도이다.
도 4는 도 1의 I-I'단면의 다른 예를 개략적으로 도시한 단면도이다.
도 5는 도 1의 I-I'단면의 또 다른 예를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 개략적으로 도시한 평면도이고, 도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 소자(100)는 자발 분극성 재료를 포함하는 베이스(120), 베이스(120)의 제1 면 상에 위치하는 게이트(110) 및 제1 면과 반대면인 베이스(120)의 제2 면상에 위치하고 서로 이격된 제1 전극(130)과 제2 전극(140)을 포함할 수 있다. 또한, 게이트(110)와 제1 면 사이에 절연층(112)을 더 포함할 수 있다.
베이스(120)는 자발 분극성 재료를 포함할 수 있다. 예를 들면 베이스(120)는 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 베이스(120)는 전기장의 존재 시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
선택적 실시예로서 베이스(120)는 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
또한 다른 예로서 베이스(120)는 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 베이스(120)는 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x (0=x, y≤=1)를 포함할 수 있다.
기타 다양한 강유전성 재료를 이용하여 베이스(120)를 형성할 수 있는 바, 이에 대한 모든 예시의 설명은 생략한다. 또한 베이스(120)를 형성 시 강유전성 재료에 기타 다양한 물질을 도핑하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.
베이스(120)는 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 베이스(120)는 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.
게이트(110)는 베이스(120)에 전기장을 인가할 수 있도록 형성될 수 있다. 게이트(110)는 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다. 예를 들어, 상기 게이트(120) 별도의 장치에 연결되어 게이트 신호를 인가 받을 수 있다.
게이트(110)는 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를 들면 다양한 금속을 이용하여 게이트(110)를 형성할 수 있는 데, 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다. 또한 선택적 실시예로서 게이트(110)는 적층체 구조를 포함할 수도 있다.
제1 전극(130)과 제2 전극(140)은 서로 이격되고, 수직 방향으로는 게이트(110)와 중첩하도록 위치한다. 즉, 제1 전극(130)과 제2 전극(140)의 이격 방향을 따른 게이트(110)의 폭(D1)은 제1 전극(130)과 제2 전극(140)의 이격 거리(D2)보다 클 수 있다.
제1 전극(130)과 제2 전극(140)은 플래티넘, 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3-SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3-ZnO) 등과 같은 금속 산화물을 포함할 수 있다.
한편, 베이스(120)는 게이트(110)의 하면과 수직 방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1) 주변의 제2 영역(A2)을 포함할 수 있는데, 제1 영역(A1)은 선택적으로 게이트(110)를 통해서 분극 방향이 변경될 수 있고, 제1 영역(A1)의 분극 방향의 변경에 의해 제1 전극(130)과 제2 전극(140)이 전기적으로 연결되거나 또는 절연상태를 가질 수 있다.
예를 들어, 도 2에 도시된 바와 같이 제1 영역(A1)과 제2 영역(A2)이 모두 동일하게 제1 방향의 분극을 가진 상태에서는 베이스(120)의 절연성에 의해 제1 전극(130)과 제2 전극(140) 사이에는 전류가 흐르지 않을 수 있다. 그러나, 제1 영역(A1)의 분극 방향이 변경된 경우는, 제1 영역(A1)과 제2 영역(A2)의 경계에서 베이스(120)의 단위격자 구조가 국부적으로 변경되면서 제1 영역(A1) 및 제2 영역(A2)과는 상이한 전기적 편극이 발생하며, 이에 의해 자유전자들이 제1 영역(A1)과 제2 영역(A2)의 경계에 축적되어 전류가 흐를 수 있는 변동 저저항 라인(도 3의 VL)이 형성될 수 있고, 이에 의해 제1 전극(130)과 제2 전극(140)은 전기적으로 연결될 수 있다.
게이트(110)와 베이스(120) 사이에는 선택적으로 절연층(112)이 위치할 수 있다. 본 발명에 따른 비휘발성 메모리 소자(100)는, 제1 영역(A1)의 분극 방향을 바꿀 때만 게이트(110)에 전압이 인가되고, 제1 영역(A1)의 분극 방향이 결정된 후에는 게이트(110)에는 전압이 인가되지 않고 제1 전극(130)과 제2 전극(140) 사이에서의 전류 흐름만을 측정한다. 따라서, 절연층(112)이 없더라도 비휘발성 메모리 소자(100)의 동작에 아무런 문제가 발생하지 않는다. 그러나, 게이트(110)와 베이스(120) 사이에 절연층(112)을 더 포함하면, 게이트(110)와 변동 저저항 라인(도 3의 VL) 간의 단락을 방지할 수 있게 되어, 비휘발성 메모리 소자(100)의 동작 안정성이 더욱 향상될 수 있다.
이와 같은 절연층(112)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 포함할 수 있고, 단층 또는 복수 층으로 구성될 수 있다.
이하에서는 비휘발성 메모리 소자(100)의 동작에 대하여서는 도 3을 참조하여 보다 자세히 설명하기로 한다.
*도 3은 도 1의 비휘발성 메모리 소자의 동작방법을 설명하기 위한 단면도로서, 도 2와 마찬가지로 도 1의 I-I'단면의 일 예를 도시하고 있다.
도 3은 게이트(110)를 통해 베이스(120)의 제1 영역(A1)의 분극 방향이 제1 방향과 상이한 제2 방향으로 변경된 상태를 도시한다.
보다 구체적으로, 베이스(120)가 전체적으로 제1 방향의 분극 상태를 가진 상태에서, 게이트(110)와 제1 전극(130) 및 게이트(110)와 제2 전극(140)에 사이에 베이스(120)의 히스테리시스 루프의 전하가 0이 되는 보자 전압(coercive voltage)보다 큰 제1 전압을 인가하면 이들 사이에 발생된 전기장에 의해, 도 3에 도시된 바와 같이, 제1 영역(A1)은 제1 방향의 분극 상태에서 제2 방향의 분극 상태를 가지도록 변경되며, 이에 의해 베이스(120)는 제1 영역(A1)과 제2 영역(A2)으로 구획될 수 있다. 일 예로, 제1 방향과 제2 방향은 서로 반대 방향일 수 있다.
이처럼 제1 영역(A1)의 분극 방향을 변경한 후에는, 제1 영역(A1)의 분극 방향은 변경되지 않고 유지되는데, 이와 같은 상태를 논리 값 '1'이 입력된 것으로 이해할 수 있다.
또한, 제1 영역(A1)과 제2 영역(A2)에서의 분극 방향이 반대인 경우, 제1 영역(A1)과 제2 영역(A2)의 경계에서는 전류가 흐를 수 있는 변동 저저항 라인(VL)이 생성될 수 있다. 일 예로, 변동 저저항 라인(VL)은 0.1nm 내지 0.5nm의 폭을 가질 수 있다.
변동 저저항 라인(VL)은 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는데, 이때 제1 전극(130)과 제2 전극(140)은 변동 저저항 라인(VL)과 중첩하도록 위치하므로, 제1 전극(130)과 제2 전극(140)은 변동 저저항 라인(VL)에 의해 전기적으로 연결될 수 있다. 즉, 제1 영역(A1)의 분극 방향이 변경되면 변동 저저항 라인(VL)이 형성되기 때문에, 제1 전극(130)과 제2 전극(140) 사이에는 쉽게 전류가 흐르게 되며, 이에 의해 논리 값 '1'을 읽을 수 있다.
한편, 제1 영역(A1)의 분극 방향을 되돌리기 위해 게이트(110)와 제1 전극(130) 및 게이트(110)와 제2 전극(140)에 사이에 제2 전압을 인가하면, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일해지며, 이와 같은 상태를 논리 값 '0'이 입력된 것으로 볼 수 있다.
제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지면, 제1 영역(A1)과 제2 영역(A2) 사이의 변동 저저항 라인(VL)은 소멸된다. 이와 같은 상태는 도 2에 도시된 상태와 동일하다. 즉, 제1 전극(130)과 제2 전극(140)은 절연상태가 되므로, 제1 전극(130)과 제2 전극(140) 사이에는 전류가 흐르지 않게 되며, 이에 의해 논리 값 '0'을 읽을 수 있다.
한편, 제1 영역(A1)의 크기는 게이트(110)에 인가되는 전압의 크기 및 시간에 의해 조절될 수 있다. 예를 들어, 베이스(120)의 분극방향을 바꾸기 위해 게이트(110)에 전압을 인가하면, 우선 게이트(110)의 하면과 중첩하는 위치에서 수직 방향으로 분극 방향이 바뀌며 제2 분극 영역이 성장하고, 그리고 나서 계속적으로 수평방향으로 분극 방향이 바뀌면서 제2 분극 영역이 성장하여 제1 영역(A1)이 정의된다. 이때, 제2 분극 영역의 수직 방향으로의 성장 속도는 수평 방향으로의 성장 속도 보다 매우 빠를 수 있다. 예를 들어, 제2 분극 영역은 수직 방향으로는 약 1km/sec(초)의 속도를 갖고 성장할 수 있으며, 수평 방향으로는 약 1m/sec(초)의 속도를 갖고 성장할 수 있다.
한편, 도 3에 도시된 바와 같이, 제1 전극(130)과 제2 전극(140)의 이격 방향을 따른 게이트(110)의 폭(D1)은 제1 전극(130)과 제2 전극(140)의 이격 거리(D2)보다 클 수 있고, 제1 전극(130)과 제2 전극(140)은 모두 수직 방향으로 게이트(110)와 중첩하도록 위치한다. 따라서, 수직 방향으로만 제2 분극 영역이 성장하여 제1 영역(A1)을 형성하더라도, 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는 변동 저저항 라인(VL)은 제1 전극(130) 및 제2 전극(140)과 중첩하도록 형성된다. 즉, 제1 영역(A1)을 형성할 때 수평 방향으로 제2 분극 영역이 성장시킬 필요가 없으므로, 보다 신속하게 제1 영역(A1)의 분극 방향을 변경할 수 있으며, 이에 의해 비휘발성 메모리 소자(100)가 매우 빠른 속도로 구동될 수 있다.
또한, 제1 영역(A1)은 게이트(110)의 하면과 중첩하여 형성되고, 변동 저저항 라인(VL)은 제1 영역(A1)과 제2 영역(A2)의 경계에서 형성되는바, 변동 저저항 라인(VL)이 일정한 영역에만 형성될 수 있다. 따라서, 전기장의 인가 시간에 비례하여 분극 상태가 바뀌는 도메인 영역이 증가 또는 확대되는 현상을 일으키지 않고 제한된 위치에서만 변동 저저항 라인(VL)이 형성되므로, 변동 저저항 라인(VL)의 형성 위치 등을 고려하기 위한 전기장 인가 시간이라는 변수를 고려하지 않아도 되는 장점이 있다.
한편, 도 3에서는 게이트(110)와 베이스(120) 사이에 절연층(112)이 위치하는 예를 도시하고 있지만, 절연층(112)이 생략될 수 있음은 앞서 설명한 바와 동일하다.
도 4는 도 1의 I-I'단면의 다른 예를 개략적으로 도시한 단면도이다.
도 4를 참조하면, 비휘발성 메모리 소자(100B)는 자발 분극성 재료를 포함하는 베이스(120), 베이스(120)의 제1 면 상에 위치하는 게이트(110) 및 제1 면과 반대면인 베이스(120)의 제2 면상에 위치하고 서로 이격된 제1 전극(130)과 제2 전극(140)을 포함할 수 있다. 또한, 게이트(110)와 제1 면 사이에는 선택적으로 절연층(112)이 더 위치할 수 있다.
베이스(120)는 게이트(110)의 하면과 수직 방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1) 주변의 제2 영역(A2)을 포함할 수 있는데, 제1 영역(A1)은 선택적으로 게이트(110)를 통해서 분극 방향이 변경될 수 있고, 제1 영역(A1)의 분극 방향의 변경에 의해 제1 전극(130)과 제2 전극(140)이 전기적으로 연결되거나 또는 절연상태를 가질 수 있음은 앞서 설명한 바와 동일하다.
또한, 제1 전극(130)과 제2 전극(140)은 서로 이격되고, 수직 방향으로는 게이트(110)와 중첩하도록 위치한다. 즉, 제1 전극(130)과 제2 전극(140)의 이격 방향을 따른 게이트(110)의 폭(D1)은 제1 전극(130)과 제2 전극(140)의 이격 거리(D2)보다 클 수 있다. 따라서, 제1 영역(A1)에서 제2 분극 영역이 성장할 때 수직 방향으로만 제2 분극 영역이 성장하더라도, 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는 변동 저저항 라인(도 3의 VL)은 제1 전극(130) 및 제2 전극(140)과 중첩하도록 형성되는바, 비휘발성 메모리 소자(100B)는 매우 빠른 속도로 구동될 수 있다.
한편, 도 4에 도시된 바와 같이, 제2 영역(A2)의 두께(T2)는 제1 영역(A1)의 두께(T1)보다 두꺼울 수 있다. 또한, 게이트(110)는 베이스(120) 내로 인입된 돌출부(114)를 더 포함할 수 있다. 일 예로, 돌출부(114)의 폭은 베이스(120)의 상면에서의 폭보다 작을 수 있으며, 제1 영역(A1)과 중첩하는 베이스(120)의 하면은 돌출부(114)의 하면일 수 있다. 또한, 절연층(112)은 돌출부(114)와 베이스(120) 사이에 위치할 수 있다.
상술한 바와 같이, 베이스(120)가 전체적으로 제1 방향의 분극을 가질 때, 게이트(110)와 제1 전극(130) 및 제2 전극(140) 사이에 제1 전압을 인가하면, 제1 영역(A1)은 제2 방향의 분극을 가지도록 변경될 수 있다.
한편, 베이스(120)의 도메인(Domain)의 분극 방향을 바꾸기 위한 전압의 크기는 베이스(120)의 두께에 비례하여 증가한다. 따라서, 제1 영역(A1)의 두께가 제2 영역(A2)의 두께 보다 얇으면, 제1 영역(A1)의 분극 방향을 바꾸기 위해 인가되는 전압의 크기를 감소시킬 수 있고, 제1 영역(A1)에서의 분극 방향의 변경이 더욱 빠르게 이루어질 수 있다. 따라서, 비휘발성 메모리 소자(100B)의 구동 속도가 더욱 증가하고, 소비 전력이 감소할 수 있다.
도 5는 도 1의 I-I'단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 5를 참조하면, 비휘발성 메모리 소자(100C)는 자발 분극성 재료를 포함하는 베이스(120), 베이스(120)의 제1 면 상에 위치하는 게이트(110) 및 제1 면과 반대면인 베이스(120)의 제2 면상에 위치하고 서로 이격된 제1 전극(130)과 제2 전극(140)을 포함할 수 있다.
베이스(120)는 게이트(110)의 하면과 수직 방향으로 중첩하는 제1 영역(A1)과 제1 영역(A1) 주변의 제2 영역(A2)을 포함할 수 있는데, 제1 영역(A1)은 선택적으로 게이트(110)를 통해서 분극 방향이 변경될 수 있고, 제1 영역(A1)의 분극 방향의 변경에 의해 제1 전극(130)과 제2 전극(140)이 전기적으로 연결되거나 또는 절연상태를 가질 수 있다.
또한, 제1 전극(130)과 제2 전극(140)은 서로 이격되고, 수직 방향으로는 게이트(110)와 중첩하도록 위치한다. 즉, 제1 전극(130)과 제2 전극(140)의 이격 방향을 따른 게이트(110)의 폭(D1)은 제1 전극(130)과 제2 전극(140)의 이격 거리(D2)보다 클 수 있다. 따라서, 제1 영역(A1)에서 제2 분극 영역이 성장할 때 수직 방향으로만 제2 분극 영역이 성장하더라도, 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는 변동 저저항 라인(도 3의 VL)은 제1 전극(130) 및 제2 전극(140)과 중첩하도록 형성되는바, 비휘발성 메모리 소자(100B)는 매우 빠른 속도로 구동될 수 있음은 앞서 설명한 바와 동일하다.
도 5에 도시된 바와 같이, 게이트(110)는 베이스(120) 내로 인입된 돌출부(115)를 더 포함할 수 있다. 이에 의해, 제1 영역(A1)의 두께가 감소하여 비휘발성 메모리 소자(100B)의 구동 속도가 더욱 증가하고, 소비 전력이 감소할 수 있다.
한편, 도 5에 도시된 바와 같이, 돌출부(115)는 적어도 일부가 테이퍼 형상을 가질 수 있다. 일 예로, 테이퍼 형상은 베이스(120)의 상면에서 돌출부(115)의 하면까지 이어지는 경사면을 포함할 수 있다. 또한, 선택적으로 절연층(112)은 돌출부(115)의 하면과 베이스(120) 사이에 위치할 수 있다.
이처럼, 돌출부(112)가 테이퍼 형상을 가지면, 게이트(110)에 전압이 인가될 때, 돌출부(115)의 하면에 전계가 집중될 수 있으므로, 더욱 신속하고 효과적으로 제1 영역(A1)의 분극을 바꿀 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (1)

  1. 자발 분극성 재료를 포함하는 베이스;
    상기 베이스의 제1 면 상에 위치하는 게이트; 및
    상기 베이스 상에 상기 게이트와 이격되도록 배치된 제1 전극과 제2 전극;을 포함하고,
    상기 베이스는 제1 영역 및 제2 영역을 포함하며,
    상기 베이스의 상기 제1 영역과 상기 제2 영역의 사이에 전류가 흐를 수 있는 변동 저저항 라인이 형성되는 비휘발성 메모리 소자.
KR1020210019859A 2019-02-13 2021-02-15 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 KR102572125B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210019859A KR102572125B1 (ko) 2019-02-13 2021-02-15 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190016839A KR102218662B1 (ko) 2019-02-13 2019-02-13 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR1020210019859A KR102572125B1 (ko) 2019-02-13 2021-02-15 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190016839A Division KR102218662B1 (ko) 2019-02-13 2019-02-13 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20210022020A true KR20210022020A (ko) 2021-03-02
KR102572125B1 KR102572125B1 (ko) 2023-08-30

Family

ID=87846086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210019859A KR102572125B1 (ko) 2019-02-13 2021-02-15 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법

Country Status (1)

Country Link
KR (1) KR102572125B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343014A (ja) * 2003-05-19 2004-12-02 Sharp Corp 半導体記憶装置、半導体装置、及びそれらの製造方法、並びに携帯電子機器、並びにicカード
KR20060010785A (ko) * 2003-05-08 2006-02-02 마쯔시다덴기산교 가부시키가이샤 전기 스위치 및 그것을 사용한 기억 소자
JP2007258282A (ja) * 2006-03-20 2007-10-04 Seiko Epson Corp 半導体装置、半導体装置の製造方法および記憶装置
JP2009099606A (ja) * 2007-10-12 2009-05-07 Panasonic Corp 半導体記憶装置及びその製造方法並びに半導体スイッチング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060010785A (ko) * 2003-05-08 2006-02-02 마쯔시다덴기산교 가부시키가이샤 전기 스위치 및 그것을 사용한 기억 소자
JP2004343014A (ja) * 2003-05-19 2004-12-02 Sharp Corp 半導体記憶装置、半導体装置、及びそれらの製造方法、並びに携帯電子機器、並びにicカード
JP2007258282A (ja) * 2006-03-20 2007-10-04 Seiko Epson Corp 半導体装置、半導体装置の製造方法および記憶装置
JP2009099606A (ja) * 2007-10-12 2009-05-07 Panasonic Corp 半導体記憶装置及びその製造方法並びに半導体スイッチング装置

Also Published As

Publication number Publication date
KR102572125B1 (ko) 2023-08-30

Similar Documents

Publication Publication Date Title
JP7052148B2 (ja) 変動低抵抗ライン不揮発性メモリ素子及びその動作方法
US11527715B2 (en) Method for controlling current path by using electric field, and electronic element
KR102652757B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102218662B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102572125B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102246248B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102246247B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102246246B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102623526B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102262604B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102218663B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102230796B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102302898B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102606509B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102154638B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102474130B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102280823B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102272521B1 (ko) 변동 저저항 영역 기반 전자 소자, 이의 제조 방법 및 이의 제어 방법
KR20210033961A (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20210052414A (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20210022021A (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20210020206A (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right