JP7052148B2 - 変動低抵抗ライン不揮発性メモリ素子及びその動作方法 - Google Patents
変動低抵抗ライン不揮発性メモリ素子及びその動作方法 Download PDFInfo
- Publication number
- JP7052148B2 JP7052148B2 JP2021523505A JP2021523505A JP7052148B2 JP 7052148 B2 JP7052148 B2 JP 7052148B2 JP 2021523505 A JP2021523505 A JP 2021523505A JP 2021523505 A JP2021523505 A JP 2021523505A JP 7052148 B2 JP7052148 B2 JP 7052148B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- low resistance
- variable low
- base
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 80
- 238000000034 method Methods 0.000 title claims description 17
- 230000010287 polarization Effects 0.000 claims description 126
- 230000005684 electric field Effects 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 47
- 230000000717 retained effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 106
- 239000000126 substance Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 13
- 230000008859 change Effects 0.000 description 11
- 230000002269 spontaneous effect Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052684 Cerium Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 125000000217 alkyl group Chemical group 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 229910052745 lead Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 101100194606 Mus musculus Rfxank gene Proteins 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000018 DNA microarray Methods 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- POFLWUZZHNNFGH-UHFFFAOYSA-N [Sn]=O.[In].[Sn]=O Chemical compound [Sn]=O.[In].[Sn]=O POFLWUZZHNNFGH-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、変動低抵抗ライン不揮発性メモリ素子及びその動作方法に関する。
技術の発展及び人々の生活の利便性への関心が高くなるにつれて、様々な電子製品についての開発の試みが盛んになっている。
また、このような電子製品は、益々小型化されつつ集積化されており、使われる場所が広範囲に増加している。
このような電子製品は、様々な電気素子を含み、例えば、ＣＰＵ、メモリ、その他の様々な電気素子を含む。当該電気素子は、様々な種類の電気回路を含むことができる。
例えば、コンピュータ、スマートフォンだけでなく、ＩｏＴのための家庭用センサ素子、人体工学用バイオ電子素子など、様々な分野の製品において電気素子が使われる。
近年の技術の発達速度とユーザの生活水準の急激な向上に伴い、当該電気素子の使用と応用分野が急激に増加し、それによって、その需要も増加している。
このような傾向によって、一般に使用している様々な電気素子に容易かつ迅速に適用する電気回路を具現して制御するのに限界がある。
一方、メモリ素子、特に不揮発性メモリ素子は、コンピュータだけでなく、カメラ、通信機器など、様々な電子装置の情報記憶及び／または処理装置として幅広く利用されている。
このようなメモリ素子は、特に寿命と速度の面で多くの開発が行われているが、ほとんどの課題は、メモリの寿命と速度の確保にあるが、各メモリ素子の特殊な限界によって限界がある状況である。
既存のシリコン系メモリ素子についての研究に加えて、近年、強誘電体メモリ（Ｆｅ－ＲＡＭ）、抵抗変化メモリ（ＲｅＲＡＭ）、相変化メモリ（Ｐ－ＲＡＭ）などが次世代メモリとして研究されている。
強誘電体メモリは、従来のＤＲＡＭと類似した原理を利用するが、キャパシタの中間の誘電膜として強誘電体を使用するものであり、強誘電体に電界を印加すれば、キャパシタに電荷が蓄積される。当該強誘電体メモリは、素子の高集積化によって、強誘電体の分極を活用しなければならないため、蓄電器の大きさを小さくするのには限界がある。それによって、メモリ素子の大きさを一定の大きさ以下に小さくすることができないので、データ保存容量において限界がある。
抵抗変化メモリは、金属のイオン化または酸素欠損により、スイッチング特性を発生させるものであるが、結局、抵抗変化のために物質の変化が行われなければならないため、素子の劣化問題などが生じる。
相変化メモリは、Ｇｅ－Ｓｂ－Ｔｅ系の相変化膜の比抵抗が非晶質状態及び結晶状態で相異なる点を利用するものであり、物質の相変化を利用しているため、やはり長時間の使用による素子の劣化問題が生じる。
前記のような従来の次世代メモリ素子の場合、素子の集積度問題、素子の寿命問題、及び／またはメモリ速度の限界など、依然として多くの限界を有している状況である。
本発明の実施形態は、前記のような問題、限界及び／または必要を解決するためのものであり、データの保存期間が長く、メモリ速度が速く、かつ素子の集積度を向上させることが可能なメモリ素子及びその動作方法を提供するのに目的がある。
前記目的を達成するために、本発明の実施形態は、自発分極性材料を含むベースと、前記ベースに隣接するように配置されたゲートと、前記ゲートを通じて前記ベースに電場を印加して、前記ベースに形成され、相異なる方向の分極を有する少なくとも二つの分極領域と、選択的に前記相異なる方向の分極を有する分極領域の境界に対応する変動低抵抗ラインと、前記変動低抵抗ラインに接するように位置するソースと、前記変動低抵抗ラインに接するように位置するドレインと、を含み、前記変動低抵抗ラインは、前記ベースの領域のうち、前記変動低抵抗ラインと隣接した他の領域よりも電気的抵抗が低い領域に形成される不揮発性メモリ素子を開示する。
他の実施形態において、前記分極領域は、第１方向の分極を有する第１領域と、選択的に前記第１方向と逆になる第２方向の分極を有する第２領域とを含み、前記変動低抵抗ラインは、前記第１領域と第２領域との間に位置してもよい。
さらに他の実施形態において、前記第１領域及び前記第２領域は、同じ厚さを有してもよい。
さらに他の実施形態において、前記第２領域は、第１厚さを有し、前記第１領域は、前記第１厚さよりも厚い第２厚さを有する部分を含んでもよい。
さらに他の実施形態において、前記変動低抵抗ラインは、前記ソースとドレインを電気的に連結するように備えられてもよい。
さらに他の実施形態において、前記変動低抵抗ラインは、前記ゲートと離隔されるように位置してもよい。
さらに他の実施形態において、前記変動低抵抗ラインは、前記ゲートを通じた電場を制御して、前記分極領域の制御によって生成または消滅し、電場が取り除かれた後には、形成された低抵抗ラインの形態をそのまま保持して情報の不揮発性特性を有してもよい。
さらに他の実施形態において、前記変動低抵抗ラインは、前記ゲートを通じた電場の強度を制御して、前記ベースの厚さ方向への前記変動低抵抗ラインの深みが制御されてもよい。
さらに他の実施形態において、前記変動低抵抗ラインは、前記ゲートを通じた電場の印加時間を制御して、大きさが制御されてもよい。
さらに他の実施形態において、前記ベースは、強誘電性材料を含んでもよい。
さらに他の実施形態において、前記変動低抵抗ラインは、前記ゲートを通じて印加された電場が取り除かれても保持されてもよい。
本発明の他の実施形態は、自発分極性材料を含むベースと、前記ベースに隣接するように配置されたゲートと、前記ゲートから離隔され、かつ前記ベースに接するように配置されるソース及びドレインと、を含むメモリ素子に対して、前記ベースに、第１方向の分極を有する第１領域を形成するステップと、前記ゲートを通じて前記ベースに第１電圧を印加して、前記第１領域のうち前記ゲートに隣接するように、前記第１方向と逆になる第２方向の分極を有する第２領域を形成するステップと、前記ゲートを通じて前記ベースに前記第１電圧を第１時間保持して、前記第２領域を成長させ、前記第１領域と第２領域との間に位置し、前記ソース及びドレインと電気的に連結される変動低抵抗ラインを形成するステップと、を含む不揮発性メモリ素子の動作方法を提供することができる。
さらに他の実施形態において、前記ゲートを通じて前記ベースに第２電圧を印加して、ゲートに隣接した第２領域を、前記第１方向の分極を有する第１領域に変換するステップと、前記ゲートを通じて前記ベースに前記第２電圧を第２時間保持して、前記第１領域を成長させ、前記第１領域が前記変動低抵抗ラインを通過するようにするステップと、を含んでもよい。
さらに他の実施形態において、前記第２電圧は、前記第１電圧と相異なっていてもよい。
さらに他の実施形態において、前記第２時間は、前記第１時間以上であってもよい。
さらに他の実施形態において、前記変動低抵抗ラインは、前記ゲートに前記第１電圧の印加が終了しても保持されるようにしてもよい。
前述した以外の他の側面、特徴及び利点は、以下の図面、特許請求の範囲及び発明の詳細な説明から明らかになるであろう。
前述のような本発明の実施形態によれば、データの保存期間が長く、メモリ速度が速く、かつ素子の集積度を向上させることが可能なメモリ素子を提供することができる。
以下、添付した図面に示した本発明に係る実施形態を参照して、本発明の構成及び作用を詳細に説明する。
本発明は、様々な変換を加えることができ、色々な実施形態を有するところ、特定の実施形態を図面に例示し、詳細な説明で詳細に説明する。本発明の効果及び特徴、並びにそれらを達成する方法は、図面と共に詳細に後述されている実施形態を参照すれば明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、様々な形態に具現可能である。
以下、添付された図面を参照して、本発明の実施形態を詳細に説明し、図面を参照して説明するとき、同一または対応する構成要素は、同じ図面符号を付与し、それについての重複説明は省略する。
以下の実施形態において、第１、第２などの用語は、限定的な意味ではなく、一つの構成要素を他の構成要素と区別する目的に使われた。
以下の実施形態において、単数の表現は、文脈上明白に取り立てて意味しない限り、複数の表現を含む。
以下の実施形態において、“含む”または“有する”などの用語は、明細書上に記載された特徴または構成要素が存在することを意味するものであり、一つ以上の他の特徴または構成要素が付加される可能性を予め排除するものではない。
図面では、説明の便宜上、構成要素の大きさが誇張されたり縮小されたりする。例えば、図面に示された各構成要素の大きさ及び厚さは、説明の便宜上、任意に表しているので、本発明が必ずしも図示されたところに限定されない。
以下の実施形態において、ｘ軸、ｙ軸及びｚ軸は、直交座標系上の三つの軸に限定されず、それらを含む広い意味で解釈されうる。例えば、ｘ軸、ｙ軸及びｚ軸は、互いに直交してもよいが、互いに直交しない相異なる方向を指すこともある。
ある実施形態が異なって具現可能な場合に、特定の工程順序は、述べられる順序と異なって行われることもある。例えば、連続して述べられる二つの工程が実質的に同時に行われてもよいし、述べられる順序と逆の順序で行われてもよい。
図１は、本発明の一実施形態による電場を利用した電流経路範囲制御方法を具体的に説明するための平面図であり、図２は、図１のＩ－Ｉ線に沿って切り取った断面図であり、図３は、図２のＫの拡大図である。
図１及び図２を参照すれば、本実施形態の電子素子１０は、活性層１１と、印加電極１２と、変動低抵抗領域ＶＬとを含むことができる。
活性層１１は、自発分極性材料を含むことができる。例えば、活性層１１は、絶縁材料を含み、強誘電性材料を含むことができる。すなわち、活性層１１は、電場の存在時に反転可能な自発的な電気分極（電気双極子）を持つ材料を含むことができる。
選択的な実施形態として、活性層１１は、ペロブスカイト系物質を含んでもよく、例えば、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＢｉＦｅ３、ＰｂＴｉＯ３、ＰｂＺｒＯ３、ＳｒＢｉ２Ｔａ２Ｏ９を含んでもよい。
また、他の例として、活性層１１は、ＡＢＸ３構造であり、Ａは、ＣｎＨ２ｎ＋１のアルキル基、及びペロブスカイト太陽電池の構造の形成が可能な、Ｃｓ、Ｒｕなどの無機物から選択された一つ以上の物質を含むことができ、Ｂは、Ｐｂ、Ｓｎ、Ｔｉ、Ｎｂ、Ｚｒ及びＣｅから構成された群から選択された一つ以上の物質を含むことができ、Ｘは、ハロゲン物質を含むことができる。具体例として、活性層１１は、ＣＨ3ＮＨ3ＰｂＩ3、ＣＨ3ＮＨ3ＰｂＩxＣｌ3-x、ＭＡＰｂＩ3、ＣＨ3ＮＨ3ＰｂＩxＢｒ3-x、ＣＨ3ＮＨ3ＰｂＣｌxＢｒ3-x、ＨＣ（ＮＨ2）2ＰｂＩ3、ＨＣ（ＮＨ2）2ＰｂＩxＣｌ3-x、ＨＣ（ＮＨ2）2ＰｂＩxＢｒ3-x、ＨＣ（ＮＨ2）2ＰｂＣｌxＢｒ3-x、（ＣＨ3ＮＨ3）（ＨＣ（ＮＨ2）2）1-yＰｂＩ3、（ＣＨ3ＮＨ3）（ＨＣ（ＮＨ2）2）1-yＰｂＩxＣｌ3-x、（ＣＨ3ＮＨ3）（ＨＣ（ＮＨ2）2）1-yＰｂＩxＢｒ3-x、または（ＣＨ3ＮＨ3）（ＨＣ（ＮＨ2）2）1-yＰｂＣｌxＢｒ3-x（０≦ｘ、ｙ≦１）を含むことができる。
その他の様々な強誘電性材料を利用して、活性層１１を形成することができるところ、これについての全ての例示の説明は省略する。また、活性層１１を形成する際、強誘電性材料にその他の様々な物質をドーピングして、付加的な機能を含むか、または電気的特性の向上を行うこともできる。
活性層１１は、自発分極性を有し、電場の印加によって、分極の程度及び方向を制御することができる。また、活性層１１は、印加された電場が取り除かれても、分極状態を維持することができる。
印加電極１２は、活性層１１に電場を印加するように形成可能であり、例えば、電圧を活性層１１に印加することができる。
選択的な実施形態として、印加電極１２は、活性層１１の上面に接するように形成されてもよい。
また、印加電極１２は、活性層１１に様々な大きさの電圧を印加することができ、電圧の印加時間を制御するように形成可能である。
選択的な実施形態として、印加電極１２は、ゲート電極であってもよい。
例えば、印加電極１２は、電源（図示せず）または電源制御部と電気的に連結されてもよい。
印加電極１２は、様々な材料を含むことができ、電気的導電性の高い材料を含むことができる。例えば、様々な金属を利用して、印加電極１２を形成することができるが、アルミニウム、クロム、チタン、タンタル、モリブデン、タングステン、ネオジム、スカンジウムまたは銅を含有するように形成することができる。または、それらの材料の合金を利用して形成してもよく、それらの材料の窒化物を利用して形成してもよい。
また、選択的な実施形態として、印加電極１２は、積層体構造を含むこともできる。
図示していないが、選択的な実施形態として、印加電極１２と活性層１１との間に、一層以上の絶縁層がさらに配置されてもよい。
変動低抵抗領域ＶＬは、活性層１１に形成された領域であり、かつ電流が流れることができる領域であり、また、図１に示すように、印加電極１２の周辺に線状を有する電流の通路として形成可能である。
具体的には、変動低抵抗領域ＶＬは、活性層１１の領域のうち、変動低抵抗領域ＶＬと隣接した他の領域よりも電気的抵抗が低くなった領域である。
また、印加電極１２を通じた変動低抵抗領域ＶＬを形成した後、印加電極１２を通じた電場を取り除いても、例えば、電圧を取り除いても、活性層１１の分極状態は維持されるので、変動低抵抗領域ＶＬは保持され、電流の通路を形成した状態を維持することができる。
これにより、様々な電子素子を構成することが可能である。
変動低抵抗領域ＶＬは、高さＨＶＬを有し、当該高さＨＶＬは、活性層１１の全厚に対応することができる。
当該変動低抵抗領域ＶＬの高さＨＶＬは、印加電極１２を通じて印加される電場の強度、例えば、電圧の大きさに比例することができる。少なくとも当該電場の大きさは、活性層１１が有する固有の抗電場よりは大きい。
変動低抵抗領域ＶＬは、印加電極１２を通じて電圧が活性層１１に印加されれば形成される領域であり、印加電極１２の制御によって、変動、例えば、生成、消滅,移動することができる。
活性層１１は、第１分極方向を有する第１分極領域１１Ｒを含むことができ、変動低抵抗領域ＶＬは、当該第１分極領域１１Ｒの境界に形成可能である。
また、活性層１１は、第１分極領域１１Ｒに隣接するように、第２分極方向を有する第２分極領域１１Ｆを含むことができ、変動低抵抗領域ＶＬは、当該第２分極領域１１Ｆの境界に形成可能である。第２方向は、少なくとも第１方向と相異なる方向であり、例えば、第１方向と逆方向であってもよい。
例えば、変動低抵抗領域ＶＬは、第１分極領域１１Ｒと第２分極領域１１Ｆとの間の境界に形成されてもよい。
変動低抵抗領域ＶＬは、一方向、すなわち、対向する二つの変動低抵抗領域ＶＬ間の幅ＷＶＬを有することができ、それは、変動低抵抗領域ＶＬの移動距離に比例することができ、それについては後述する。
選択的な実施形態として、図３に示すように、変動低抵抗領域ＶＬは、所定の平面方向厚さＴＶＬを有してもよいが、それは、０．３ｎｍを中心として＋／－０．２ｎｍでもある。
図４Ａないし図４Ｃは、図１の電子素子に関し、電流経路範囲制御方法を説明するための図面である。
図４Ａないし図４Ｃは、図１の電子素子に関し、電流経路範囲制御方法を説明するための図面である。
図４Ａを参照すれば、活性層１１は、第１分極方向を有する第１分極領域１１Ｒを含むことができる。選択的な実施形態として、印加電極１２を通じた初期化電場を印加して、図４Ａのような活性層１１の分極状態を形成してもよい。
次いで、図４Ｂを参照すれば、活性層１１に第２分極領域１１Ｆが形成される。具体例として、印加電極１２の幅に対応するように、少なくとも印加電極１２と重畳された領域に、先に第２分極領域１１Ｆが形成可能である。
印加電極１２を通じて、活性層１１の抗電場よりも大きく、かつ少なくとも活性層１１の全厚に対応するように、第２分極領域１１Ｆの高さＨＶＬが形成可能な程度の大きさの電場を活性層１１に印加することができる。
このような印加電極１２を通じた電場の印加により、活性層１１の第１分極領域１１Ｒの一領域に対する分極方向を変えて、第２分極領域１１Ｆに変わるようにすることができる。選択的な実施形態として、第２分極領域１１Ｆの高さＨＶＬ方向への成長速度は非常に速いが、例えば、約１ｋｍ／ｓｅｃ（秒）の速度で成長してもよい。
次いで、印加電極１２を通じた電場を保持し続ければ、すなわち、時間が経てば、第２分極領域１１Ｆは、水平方向Ｈ、すなわち、高さＨＶＬと直交する方向に移動して、その大きさが大きくなる。すなわち、第１分極領域１１Ｒの領域を漸進的に第２分極領域１１Ｆに変換することができる。
選択的な実施形態として、第２分極領域１１Ｆの水平方向Ｈへの成長速度は非常に速いが、例えば、１ｍ／ｓｅｃ（秒）の速度で成長してもよい。
これにより、変動低抵抗領域ＶＬの大きさを制御することができるが、当該大きさは、例えば、第２分極領域１１Ｆの一方向の幅ＷＶＬと、第２分極領域１１Ｆの成長距離に対応するので、成長速度及び電場保持時間に比例することができる。例えば、成長距離は、成長速度と電場保持時間との積に比例することができる。
また、第２分極領域１１Ｆの成長速度は、高さＨＶＬ方向への成長速度と、水平方向Ｈへの成長速度との和に比例することができる。
したがって、変動低抵抗領域ＶＬの大きさは、電場保持時間を制御して、所望によって調節可能である。
具体的には、図４Ｃに示すように、第２分極領域１１Ｆは広がって大きくなり、それによって、変動低抵抗領域ＶＬも、印加電極１２から遠く離れる方向に移動することができる。
本実施形態は、印加電極を通じて活性層に電場を印加して、活性層に第１分極方向と異なる第２分極方向を有する第２分極領域を形成し、当該第１分極領域と第２分極領域との間の境界に該当する変動低抵抗領域を形成することができる。当該変動低抵抗領域は、抵抗が低い、すなわち、抵抗が低下した領域であり、電流の通路となることができるので、電子素子を容易に形成することができる。
また、本実施形態は、印加電極を通じた電場の大きさを制御して、例えば、電圧の大きさを制御して、変動低抵抗領域の高さを決めることができ、具体的には、活性層の全厚に対応する高さを有するように制御することができる。
また、印加電極を通じた電場を保持する時間を制御して、変動低抵抗領域の大きさ、例えば、幅を決めることができる。このような変動低抵抗領域の大きさの制御により、電流のフローの通路の大きさを容易に制御することができる。
また、印加電極を通じた電場を取り除いても、分極領域の分極状態は維持されるので、電流の通路を容易に保持することができ、印加電極を通じた電場を持続的に保持して、分極領域が拡大すれば、既に形成されていた変動低抵抗領域は、抵抗が低くなり、電流が流れなくなる。
これにより、電流の通路に対する消滅を制御することができ、結果として電流のフローに対する容易な制御が可能である。
図５は、本発明の一実施形態に係る電子素子を示す概略的な平面図であり、図６は、図５のII－II線に沿って切り取った断面図である。
図５及び図６を参照すれば、本実施形態の電子素子１００は、活性層１１０と、印加電極１２０と、変動低抵抗領域ＶＬと、一つ以上の連結電極部１３１、１３２とを含むことができる。
活性層１１０は、自発分極性材料を含むことができる。例えば、活性層１１０は、絶縁材料を含み、強誘電性材料を含むことができる。すなわち、活性層１１０は、電場の存在時に反転可能な自発的な電気分極（電気双極子）を持つ材料を含むことができる。
選択的な実施形態として、活性層１１０は、ペロブスカイト系物質を含んでもよく、例えば、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＢｉＦｅ３、ＰｂＴｉＯ３、ＰｂＺｒＯ３、ＳｒＢｉ２Ｔａ２Ｏ９を含んでもよい。
また、他の例として、活性層１１０は、ＡＢＸ３構造であり、Ａは、ＣｎＨ２ｎ＋１のアルキル基、及びペロブスカイト太陽電池の構造の形成が可能な、Ｃｓ、Ｒｕなどの無機物から選択された一つ以上の物質を含むことができ、Ｂは、Ｐｂ、Ｓｎ、Ｔｉ、Ｎｂ、Ｚｒ及びＣｅから構成された群から選択された一つ以上の物質を含むことができ、Ｘは、ハロゲン物質を含むことができる。具体例として、活性層１１０は、ＣＨ３ＮＨ３ＰｂＩ３、ＣＨ３ＮＨ３ＰｂＩｘＣｌ３－ｘ、ＭＡＰｂＩ３、ＣＨ３ＮＨ３ＰｂＩｘＢｒ３－ｘ、ＣＨ３ＮＨ３ＰｂＣｌｘＢｒ３－ｘ、ＨＣ（ＮＨ２）２ＰｂＩ３、ＨＣ（ＮＨ２）２ＰｂＩｘＣｌ３－ｘ、ＨＣ（ＮＨ２）２ＰｂＩｘＢｒ３－ｘ、ＨＣ（ＮＨ２）２ＰｂＣｌｘＢｒ３－ｘ、（ＣＨ３ＮＨ３）（ＨＣ（ＮＨ２）２）１－ｙＰｂＩ３、（ＣＨ３ＮＨ３）（ＨＣ（ＮＨ２）２）１－ｙＰｂＩｘＣｌ３－ｘ、（ＣＨ３ＮＨ３）（ＨＣ（ＮＨ２）２）１－ｙＰｂＩｘＢｒ３－ｘ、または（ＣＨ３ＮＨ３）（ＨＣ（ＮＨ２）２）１－ｙＰｂＣｌｘＢｒ３－ｘ（０≦ｘ、ｙ≦１）を含むことができる。
その他の様々な強誘電性材料を利用して、活性層１１０を形成することができるところ、これについての全ての例示の説明は省略する。また、活性層１１０を形成する際、強誘電性材料にその他の様々な物質をドーピングして、付加的な機能を含むか、または電気的特性の向上を行うこともできる。
活性層１１０は、自発分極性を有し、電場の印加によって、分極の程度及び方向を制御することができる。また、活性層１１０は、印加された電場が取り除かれても、分極状態を維持することができる。
印加電極１２０は、活性層１１０に電場を印加するように形成可能であり、例えば、電圧を活性層１１０に印加することができる。
選択的な実施形態として、印加電極１２０は、活性層１１０の上面に接するように形成されてもよい。
また、印加電極１２０は、活性層１１０に様々な大きさの電圧を印加することができ、電圧の印加時間を制御するように形成可能である。
選択的な実施形態として、印加電極１２０は、ゲート電極であってもよい。
例えば、印加電極１２０は、電源（図示せず）または電源制御部と電気的に連結されてもよい。
印加電極１２０は、様々な材料を含むことができ、電気的導電性の高い材料を含むことができる。例えば、様々な金属を利用して、印加電極１２０を形成することができる。
例えば、印加電極１２０は、アルミニウム、クロム、チタン、タンタル、モリブデン、タングステン、ネオジム、スカンジウムまたは銅を含有するように形成することができる。または、それらの材料の合金を利用して形成してもよく、それらの材料の窒化物を利用して形成してもよい。
また、選択的な実施形態として、印加電極１２０は、積層体構造を含むこともできる。
連結電極部１３１、１３２は、一つ以上の電極部材を含むことができ、例えば、第１連結電極部材１３１及び第２連結電極部材１３２を含むことができる。
連結電極部１３１、１３２は、活性層１１０上に形成可能であり、例えば、活性層１１０の上面に印加電極１２０と離隔されるように形成可能であり、選択的な実施形態として、活性層１１０と接するように形成されてもよい。
第１連結電極部材１３１及び第２連結電極部材１３２は、様々な導電性材料を利用して形成することができる。例えば、第１連結電極部材１３１及び第２連結電極部材１３２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデンまたはタングステンを含有するように形成することができる。
選択的な実施形態として、第１連結電極部材１３１及び第２連結電極部材１３２は、複数の導電層を積層した構造を含んでもよい。
選択的な実施形態として、第１連結電極部材１３１及び第２連結電極部材１３２は、導電性の金属酸化物を利用して形成してもよく、例えば、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム－酸化スズ合金（Ｉｎ２Ｏ３－ＳｎＯ２）、または酸化インジウム－酸化亜鉛合金（Ｉｎ２Ｏ３－ＺｎＯ）を含有するように形成してもよい。
選択的な実施形態として、連結電極部１３１、１３２は、電気的信号の入出力を含む端子部材であってもよい。
また、具体例として、連結電極部１３１、１３２の第１連結電極部材１３１及び第２連結電極部材１３２は、ソース電極またはドレイン電極を含むことができる。
図７ないし図１１は、図５の電子素子の動作を説明するための図面である。
図７は、印加電極１２０を通じて第１電場が印加された状態を示す図面であり、図８は、図７のＩＩＩ－ＩＩＩ線に沿って切り取った断面図であり、図９は、図８のＫ２の拡大図である。
図７ないし図９を参照すれば、印加電極１２０を通じて第１電場が活性層１１０に印加されれば、活性層１１０の少なくとも一領域は、分極領域１１０Ｆを含むことができる。当該分極領域１１０Ｆは、印加電極１２０を中心に、印加電極１２０を取り囲む形態でもある。分極領域１１０Ｆは、境界線を有することができる。
第１変動低抵抗領域ＶＬ１は、当該境界線の側面に対応する領域に形成可能である。図７を参照すれば、印加電極１２０を中心に、印加電極１２０を取り囲む線状に形成可能である。
例えば、互いに対向する第１変動低抵抗領域ＶＬ１は、印加電極１２０を取り囲むように、一方向に第１幅ＷＶＬ１を有することができる。
また、第１変動低抵抗領域ＶＬ１は、分極領域１１０Ｆの境界線の側面の全体に対応するように形成可能であり、分極領域１１０Ｆの側面から遠くなる方向、すなわち、平面方向に厚さＴＶＬ１を有することができる。
選択的な実施形態として、当該厚さＴＶＬ１は、０．３ｎｍを中心として、＋／－０．２ｎｍでもある。
選択的な実施形態として、印加電極１２０を通じて第１電圧が活性層１１０に印加される前に、初期化電場を活性層１１０に印加する過程を進行してもよい。
このような初期化電場を活性層１１０に印加する過程により、活性層１１０の領域を、分極領域１１０Ｆと相異なる方向の分極、例えば、逆方向の分極領域にいずれも切り替えるステップを含むことができる。
次いで、それと逆方向の電場を印加して、一領域に分極領域１１０Ｆを形成することができる。
活性層１１０の分極領域１１０Ｆの境界に形成された第１変動低抵抗領域ＶＬ１は、活性層１１０の他の領域に比べて、抵抗が低い領域に変わりうる。例えば、第１変動低抵抗領域ＶＬ１は、活性層１１０の分極領域１１０Ｆ、及び第１変動低抵抗領域ＶＬ１の周辺の活性層１１０の領域よりも低い抵抗を有することができる。
これにより、第１変動低抵抗領域ＶＬ１は、電流の通路を形成することができる。選択的な実施形態として、第１変動低抵抗領域ＶＬ１は、活性層１１０に備えられた複数のドメインウォールの一領域に対応してもよい。
また、当該第１変動低抵抗領域ＶＬ１は、活性層１１０の分極領域１１０Ｆの分極状態が維持されれば、保持され続けることができる。すなわち、印加電極１２０を通じて活性層１１０Ｆに印加された第１電圧を取り除いても、変動低抵抗領域ＶＬ１の状態、すなわち、低抵抗状態は維持できる。
図７及び図８に示すように、第１変動低抵抗領域ＶＬ１により、電流の通路が形成可能である。但し、連結電極部１３１、１３２が第１変動低抵抗領域ＶＬ１に対応しないので、連結電極部１３１、１３２を通じた電流のフローは生じないのである。
図１０は、印加電極１２０を通じて第１電場を一定の時間さらに保持した状態を示す図面であり、図１１は、図１０のＩＶ－ＩＶ線に沿って切り取った断面図である。
図１０及び図１１を参照すれば、印加電極１２０を通じた第１電場の保持時間が長くなるにつれて、図１０及び図１１の分極領域１１０Ｆが水平方向に移動して、分極領域１１０Ｆが大きくなり、それによって、前述した第１変動低抵抗領域ＶＬ１よりも外側に拡大した第２変動低抵抗領域ＶＬ２が形成可能である。
例えば、図７及び図８において印加した電圧を一定の時間さらに保持して、図１０及び図１１のような構造を形成することができる。
分極領域１１０Ｆは、印加電極１２０を中心に、印加電極１２０を取り囲む形態でもある。分極領域１１０Ｆは、境界線を有することができる。第２変動低抵抗領域ＶＬ２は、当該分極領域１１０Ｆの境界線の側面に対応する領域に形成可能である。図１０を参照すれば、印加電極１２０を中心に、印加電極１２０を取り囲む線状に形成可能である。
例えば、互いに対向する一対の第２変動低抵抗領域ＶＬ２は、印加電極１２０を挟んで、一方向に第２幅ＷＶＬ２を有することができ、第２幅ＷＶＬ２は、第１幅ＷＶＬ１よりも広い。
また、第２変動低抵抗領域ＶＬ２は、分極領域１１０Ｆの境界線の側面の全体に対応するように形成可能であり、分極領域１１０Ｆの側面から遠くなる方向に厚さを有することができ、選択的な実施形態として、当該厚さは、０．３ｎｍを中心として＋／－０.２ｎｍでもある。
活性層１１０の分極領域１１０Ｆの境界に形成された第２変動低抵抗領域ＶＬ２は、活性層１１０の他の領域に比べて、抵抗が低い領域に変わりうる。例えば、第２変動低抵抗領域ＶＬ２は、活性層１１０の分極領域１１０Ｆ、及び第２変動低抵抗領域ＶＬ２の周辺の活性層１１０の領域よりも低い抵抗を有することができる。
これにより、第２変動低抵抗領域ＶＬ２は、電流の通路を形成することができる。
選択的な実施形態として、第２変動低抵抗領域ＶＬ２は、活性層１１０に備えられた複数のドメインウォールの一領域に対応してもよい。
また、当該第２変動低抵抗領域ＶＬ２は、活性層１１０Ｆの分極状態が維持されれば、保持され続けることができる。すなわち、印加電極１２０を通じて活性層１１０Ｆに印加された第２電圧を取り除いても、第２変動低抵抗領域ＶＬ２の状態、すなわち、低抵抗状態は維持できる。
したがって、第２変動低抵抗領域ＶＬ２により、電流の通路が形成可能である。
また、具体例として、連結電極部１３１、１３２が第２変動低抵抗領域ＶＬ２に対応するように形成され、例えば、連結電極部１３１、１３２の第１連結電極部材１３１及び第２連結電極部材１３２が互いに離隔されたまま、第２変動低抵抗領域ＶＬ２の上面と接するように配置されてもよい。
これにより、連結電極部１３１、１３２の第１連結電極部材１３１及び第２連結電極部材１３２を通じて、電流が流れることができる。
また、選択的な実施形態として、活性層１１０の全体に対する初期化過程を行うこともできる。
次いで、再び印加電極１２０を通じて活性層１１０に電場を印加する場合、連結電極部１３１、１３２の第１連結電極部材１３１及び第２連結電極部材１３２に電流が流れることとなる。本実施形態の電子素子は、印加電極を通じて活性層に様々な大きさの電圧を印加することができ、印加される時間を制御することができる。
これにより、所望の大きさの領域で活性層に分極領域を形成することができ、当該分極領域の境界に変動低抵抗領域を形成することができる。
当該変動低抵抗領域に対応するように、例えば、接するように連結電極部を形成する場合、連結電極部を通じて電流が流れることができ、電圧を取り除いても、強誘電性材料を含有する活性層は、分極状態を維持することができ、それによって、その境界の変動低抵抗領域も保持可能であるので、電流が流れ続けることができる。
また、変動低抵抗領域を分極領域に変えるように、印加電極を通じて電圧を活性層に印加することができ、これを通じて電流が流れていた連結電極部には電流が流れなくなる。
このような印加電極の電圧を制御して、電流のフローを制御することができ、このような電流のフローの制御により、電子素子は様々な用途に利用可能である。
選択的な実施形態として、電子素子は、メモリとして使用してもよい。
例えば、電流が流れることを１、流れないことを０と定義して、メモリとして使用でき、具体例として、電圧が取り除かれても電流が流れることができるところ、不揮発性メモリとしても使用できる。
また、電子素子は、様々な信号を生成して伝達する回路部を構成することができ、スイッチング素子としても使用できる。
さらに、その他に電気的信号の制御を要する部分に簡単な構造で適用できるので、可変回路、ＣＰＵ、バイオチップなど様々な分野に適用可能である。
図１２は、本発明の他の実施形態に係る電子素子を示す概略的な平面図であり、図１３は、図１２のＶ－Ｖ線に沿って切り取った断面図である。
図１２及び図１３を参照すれば、本実施形態の電子素子２００は、活性層２１０と、印加電極２２０と、変動低抵抗領域ＶＬと、連結電極部２３１、２３２とを含むことができる。説明の便宜上、前述した実施形態と相異なる点を中心に説明する。
活性層２１０は、自発分極性材料を含むことができる。例えば、活性層２１０は、絶縁材料を含み、強誘電性材料を含むことができる。すなわち、活性層２１０は、電場の存在時に反転可能な自発的な電気分極（電気双極子）を持つ材料を含むことができる。
活性層２１０を形成する材料についての説明は、前述した実施形態で説明したところと同様であるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。印加電極２２０は、活性層２１０に電場を印加するように形成可能であり、例えば、電圧を活性層２１０に印加することができる。
選択的な実施形態として、印加電極２２０は、活性層２１０の上面に接するように形成されてもよい。
印加電極２２０を形成する材料についての説明は、前述した実施形態で説明したところと同様であるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。連結電極部２３１、２３２は、一つ以上の電極部材を含むことができ、例えば、第１連結電極部材２３１及び第２連結電極部材２３２を含むことができる。
連結電極部２３１、２３２は、活性層２１０上に形成可能であり、例えば、印加電極２２０と離隔されるように、活性層２１０の面のうち、印加電極２２０が形成された面の反対面に形成されてもよい。
印加電極２２０は、活性層２１０の上面に、連結電極部２３１、２３２は、活性層２１０の下面に形成可能である。
選択的な実施形態として、連結電極部２３１、２３２は、活性層２１０と接するように形成されてもよい。
第１連結電極部材２３１及び第２連結電極部材２３２は、様々な導電性材料を利用して形成することができる。
第１連結電極部材２３１及び第２連結電極部材２３２を形成する材料についての説明は、前述した実施形態で説明したところと同様であるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
図１３を参照すれば、印加電極２２０を通じて電圧が活性層２１０に印加されれば、活性層２１０の少なくとも一領域は、分極領域２１０Ｆを含むことができる。
変動低抵抗領域ＶＬは、当該分極領域２１０Ｆの境界線の側面に対応する領域に形成可能であり、図１２を参照すれば、印加電極２２０を中心に、印加電極２２０を取り囲む線状に形成可能である。
また、変動低抵抗領域ＶＬは、分極領域２１０Ｆの境界線の側面の全体に対応するように形成可能であり、分極領域２１０Ｆの側面から遠くなる方向に厚さを有することができ、選択的な実施形態として、当該厚さは、０．３ｎｍを中心として＋／－０．２ｎｍでもある。
活性層２１０の分極領域２１０Ｆの境界に形成された変動低抵抗領域ＶＬは、活性層２１０の他の領域に比べて、抵抗が低い領域に変わりうる。例えば、変動低抵抗領域ＶＬは、活性層２１０の分極領域２１０Ｆ、及び変動低抵抗領域ＶＬの周辺の活性層２１０の領域よりも低い抵抗を有することができる。
これにより、変動低抵抗領域ＶＬは、電流の通路を形成することができる。
選択的な実施形態として、変動低抵抗領域ＶＬは、活性層２１０に備えられた複数のドメインウォールの一領域に対応してもよい。
また、当該変動低抵抗領域ＶＬは、活性層２１０Ｆの分極状態が維持されれば、保持され続けることができる。すなわち、印加電極２２０を通じて活性層２１０Ｆに印加された電圧を取り除いても、変動低抵抗領域ＶＬの状態、すなわち、低抵抗状態は維持できる。変動低抵抗領域ＶＬにより、電流の通路が形成可能である。
また、具体例として、連結電極部２３１、２３２が変動低抵抗領域ＶＬに対応するように形成され、例えば、連結電極部２３１、２３２の第１連結電極部材２３１及び第２連結電極部材２３２が互いに離隔されたまま、変動低抵抗領域ＶＬの下面と接するように配置されてもよい。
これにより、連結電極部２３１、２３２の第１連結電極部材２３１及び第２連結電極部材２３２を通じて、電流が流れることができる。
本実施形態の電子素子は、印加電極を通じて活性層に様々な大きさの電圧を印加することができ、印加される時間を制御することができる。
これにより、所望の大きさの領域で活性層に分極領域を形成することができ、当該分極領域の境界に変動低抵抗領域を形成することができる。
また、活性層の一面に印加電極を形成し、他面に連結電極部を形成して、電子素子の精密なパターニング及び微細化を容易に行うことができる。
前述のような電子素子は、下記のような変動低抵抗ラインメモリ素子として具現可能である。
図１４は、一実施形態による変動低抵抗ラインメモリ素子３００の平面図であり、図１５は、図１４のＶＩ－ＶＩ線に沿って切り取った断面図である。
図１４及び図１５を参照すれば、前記変動低抵抗ラインメモリ素子３００は、ベース３１０と、ゲート３２０と、ソース３３１と、ドレイン３３２とを含むことができる。
前記ベース３１０は、前述した活性層の物質を含むことができるが、例えば、自発分極性材料を含むことができる。例えば、ベース３１０は、絶縁材料を含み、強誘電性材料を含むことができる。すなわち、ベース３１０は、電場の存在時に反転可能な自発的な電気分極（電気双極子）を持つ材料を含むことができる。
選択的な実施形態として、ベース３１０は、ペロブスカイト系物質を含んでもよく、例えば、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＢｉＦｅ3、ＰｂＴｉＯ3、ＰｂＺｒＯ3、ＳｒＢｉ2Ｔａ2Ｏ9を含んでもよい。
また、他の例として、ベース３１０は、ＡＢＸ３構造であり、Ａは、ＣｎＨ２ｎ＋１のアルキル基、及びペロブスカイト太陽電池の構造の形成が可能な、Ｃｓ、Ｒｕなどの無機物から選択された一つ以上の物質を含むことができ、Ｂは、Ｐｂ、Ｓｎ、Ｔｉ、Ｎｂ、Ｚｒ及びＣｅから構成された群から選択された一つ以上の物質を含むことができ、Ｘは、ハロゲン物質を含むことができる。具体例として、ベース３１０は、ＣＨ3ＮＨ3ＰｂＩ3、ＣＨ3ＮＨ3ＰｂＩxＣｌ3-x、ＭＡＰｂＩ3、ＣＨ3ＮＨ3ＰｂＩxＢｒ3-x、ＣＨ3ＮＨ3ＰｂＣｌxＢｒ3-x、ＨＣ（ＮＨ2）2ＰｂＩ3、ＨＣ（ＮＨ2）2ＰｂＩxＣｌ3-x、ＨＣ（ＮＨ2）2ＰｂＩxＢｒ3-x、ＨＣ（ＮＨ2）2ＰｂＣｌxＢｒ3-x、（ＣＨ3ＮＨ3）（ＨＣ（ＮＨ2）2）1-yＰｂＩ3、（ＣＨ3ＮＨ3）（ＨＣ（ＮＨ2）2）1-yＰｂＩxＣｌ3-x、（ＣＨ3ＮＨ3）（ＨＣ（ＮＨ2）2）1-yＰｂＩxＢｒ3-x、または（ＣＨ3ＮＨ3）（ＨＣ（ＮＨ2）2）1-yＰｂＣｌxＢｒ3-x（０≦ｘ、ｙ≦１）を含むことができる。
その他の様々な強誘電性材料を利用して、ベース３１０を形成することができるところ、これについての全ての例示の説明は省略する。また、ベース３１０を形成する際、強誘電性材料にその他の様々な物質をドーピングして、付加的な機能を含むか、または電気的特性の向上を行うこともできる。
ベース３１０は、自発分極性を有し、電場の印加によって、分極の程度及び方向を制御することができる。また、ベース３１０は、印加された電場が取り除かれても、分極状態を維持することができる。
前記ベース３１０は、Ｘ－Ｙ平面方向に互いに隣接して位置する第１領域３１１と第２領域３１２を含むことができる。前記第１領域３１１は、第１方向の分極を有することができるが、前記第１方向は、ベース３１０の厚さ方向、すなわち、第１領域３１１と第２領域３１２が配置された方向に垂直なＺ方向でもある。
前記第２領域３１２は、第１領域３１１に対して、厚さに垂直な方向、すなわち、Ｘ－Ｙ平面方向に隣接して位置するが、前記第２領域３１２は、選択的に第１方向と逆になる第２方向に整列された分極を有することができる。
前記第２領域３１２上には、ゲート３２０が位置することができる。前記ゲート３２０は、図示していないが、別途の装置に連結され、ゲート信号を印加されることが可能である。
前記第２領域３１２が第１領域３１１とは逆方向の分極を有することは、前記ゲート３２０に印加される電圧により可能になる。
このように互いに逆方向の分極を有する第１領域３１１と第２領域３１２との間に、変動低抵抗ライン３４０が形成可能である。前記変動低抵抗ライン３４０は、第１領域３１１及び／または第２領域３１２に比べて、抵抗が非常に低い領域になり、当該領域を通じて、電流のフローが形成可能である。当該変動低抵抗ライン３４０は、以下の一実施形態によって形成可能である。
まず、自発分極性材料を含むベース３１０が全体的に第１方向の分極を有するようにすることができる。必ずしもベース３１０の全体が第１方向の分極を有することに限定されるものではなく、ベース３１０の少なくともゲート３２０に対向する一定の面積が第１方向の分極を有すればよい。選択的にこのように第１方向の分極を有するようにすることは、ゲート３２０に初期化電場を印加して形成可能である。
この状態で、ゲート３２０に第１電圧を第１時間印加して、ゲート３２０を通じてベース３１０に電場を印加するにつれて、ゲート３２０に対向する一定の面積が第２方向に分極が変わることになる。分極の方向が変わるようにゲート３２０に印加する電場は、第１電圧により調節可能であるが、すなわち、ベース３１０を形成する自発分極性材料の抗電場よりも大きい電場が印加されるように、第１電圧を印加することができる。
前記ベース３１０は、第１厚さｔ１を有するようにすることができる。この際、前記第１厚さｔ１の全体にわたって第２領域３１２が形成され、前記第１厚さｔ１によって、ゲート３２０に印加される第１電圧の大きさを調節可能である。一実施形態によれば、第１厚さｔ１と、ゲート３２０に印加される第１電圧の大きさとは比例することができる。すなわち、第１厚さｔ１が厚い場合、第１電圧を大きくすることができる。
前記変動低抵抗ライン３４０も、図１５に示すように、第１厚さｔ１の全体にわたって形成可能である。
このように形成される第２領域３１２の面積は、ゲート３２０に第１電圧が印加される第１時間により比例して決定されうる。
したがって、所望の面積及び／または大きさの第２領域１２を形成するためには、該当する強誘電体物質についての適当なゲート電圧、時間、及び第２領域１２の第１厚さｔ１を実験及び／または計算により予め決定することができる。
このように第２領域３１２の分極方向が第１方向から第２方向に変われば、第１方向の分極を有する第１領域３１１と、第２方向の分極を有する第２領域３１２との間に、所定の幅の変動低抵抗ライン３４０が形成可能である。当該変動低抵抗ライン３４０は、ゲート３２０を中心に形成可能である。前記変動低抵抗ライン３４０の幅は約０．３ｎｍであるが、必ずしもそれに限定されるものではなく、０．３ｎｍを中心として＋／－０．２ｎｍの幅を有してもよい。
図１６は、前記第１領域及び変動低抵抗ラインにおいて、電圧を増加するにつれて、電流が変わる状態を示すものである。変動低抵抗ライン３４０は、第１領域３１１に比べて抵抗が非常に低いので、電圧の印加によって電流のフローが円滑に行われることが分かる。
前記のように形成される変動低抵抗ライン３４０は、時間が経っても消滅しないのである。
このように形成された変動低抵抗ライン３４０に接するように、ソース３３１とドレイン３３２を位置させる。その場合、前記変動低抵抗ライン３４０を通じて、ソース３３１からドレイン３３２へ電流のフローが形成可能である。したがって、この際、データ書き込みが可能になり、例えば、１で読み取られる。
選択的に、前記変動低抵抗ライン３４０は、ゲート３２０に印加された電圧により、第２領域３１２の分極方向が再び第１領域３１１の分極方向と同じになるようにすることによって消滅するのである。
すなわち、ゲート３２０に第２電圧を印加して、第２領域３１２の分極方向が再び第１方向にすることができる。以後、第２電圧を第２時間保持して、第１方向に分極が変わる領域を平面方向に成長させることができ、第１方向に分極が変わった領域が、前記変動低抵抗ライン３４０を通過して、第１領域３１１まで延長されれば、変動低抵抗ライン３４０が消滅するのである。その場合、ソース３３１からドレイン３３２へ電流が流れることができず、したがって、この際、データ消去が可能になり、０で読み取られる。
この際、前記第２電圧は、前記第１電圧と相異なる電圧になるが、一実施形態による第１電圧と同じ大きさかつ逆極性の電圧でもある。前記第２時間は、少なくとも前記第１時間以上でもある。
前記のように形成された変動低抵抗ラインメモリ素子は、前述した変動低抵抗ライン３４０が、ゲート３２０に電源が切れても、その状態を維持することができるので、不揮発性メモリ素子として使用可能である。
前記変動低抵抗ラインメモリ素子は、約１０12回以上の書き込み／消去が可能であるので、既存の半導体素子に基づくメモリ素子に比べて、約１０7倍以上のメモリ寿命を有することができる。
前記変動低抵抗ラインメモリ素子のメモリ速度も、約１０-9ｓｅｃになることができるので、既存の半導体素子に基づくメモリ素子に比べて、約１０6倍のメモリ速度を上げることができる。
このように、前記変動低抵抗ラインメモリ素子は、非常に優れた速度と寿命を有するメモリ素子になることができる。
既存の強誘電体メモリの場合、強誘電体の分極を利用するため、強誘電体素子の大きさを小さくするのに限界があったが、前記変動低抵抗ラインメモリ素子は、分極を直接使用することなく、低抵抗ラインの特性のみを使用するので、集積度をさらに向上させることができるという長所がある。
また、ゲート電圧及び／または印加時間によって、前記変動低抵抗ライン３４０が形成される位置を調節可能であるので、様々なメモリ素子の設計が可能であり、強誘電体を利用した既存の強誘電体メモリ素子に比べて薄型化が可能である。さらに、メモリ設計の自由度が高くなるので、素子の集積度を向上させることができるという長所がある。
このように形成される変動低抵抗ライン３４０は、図１４に示すように、ゲート３２０を中心に閉ループ状に形成可能であるが、この閉ループ状の一部にソース３３１及びドレイン３３２を配置することにより、ソース３３１とドレイン３３２を連結する線は二本になることができる。しかし、必ずしもそれに限定されるものではなく、ベースの平面方向の一辺にゲートを位置させ、隣接した他の二辺にソース及びドレインを配置させれば、前記変動低抵抗ラインは、ソースとドレインを連結する単一の線になってもよい。
前記のようなソース３３１及びドレイン３３２は、ベース３１０上にパターニングされて形成される電極構造であるが、本発明は、必ずしもそれに限定されるものではなく、図示していないが、ベース３１０を覆う絶縁膜に形成されたビアホールを通じて変動低抵抗ライン３４０とコンタクトされるものであってもよい。
図１７は、さらに他の実施形態による変動低抵抗ラインメモリ素子４００を示す断面図であり、基板４３０にソース４３１とドレイン４３２が形成され、基板４３０上に自発分極性材料を含むベース４１０を配置することができる。前記基板４３０は、半導体ウェーハ、一実施形態によれば、シリコンウェーハにより形成可能である。そして、前記ソース４３１とドレイン４３２は、ウェーハへのイオンドーピングにより形成可能である。もちろん、図示していないが、前記ソース４３１とドレイン４３２には、別途のビアを通じて外部信号線が連結されてもよい。
このような構造では、基板４３０に形成されたソース４３１及びドレイン４３２の領域に対応して変動低抵抗ライン４４０が位置するように、ゲート電圧及び印加時間を決めることができる。
前記のような基板４３０とベース４１０は、別途の接着層により接合されるが、必ずしもそれに限定されるものではなく、基板４３０上にベース４１０が成膜されてもよい。このように、基板４３０上に薄膜でベース４１０を具現することにより、メモリ素子４００の更なる薄型化が可能であり、既存のメモリ素子の工程を利用できるので、製造工程の効率をさらに向上させることができる。
前述した実施形態では、第１領域及び第２領域が同じ厚さを有する場合を示しているが、本発明は、必ずしもそれに限定されるものではない。図１８は、さらに他の実施形態による変動低抵抗ラインメモリ素子５００を示す断面図であり、基板５３０にソース５３１とドレイン５３２が形成され、基板５３０上に自発分極性材料を含むベース５１０を配置することができる。図１８に示す実施形態のメモリ素子５００は、第１領域５１１が、第２領域５１２の第１厚さｔ１よりも厚い第２厚さｔ２を有することができる。該第２厚さｔ２は、ゲート５２０に印加される電圧により分極の方向がスイッチングされない厚さになり、それによって、変動低抵抗ライン５４０は、第１厚さｔ１と第２厚さｔ２との境界になる位置に形成可能である。
前述のように、ゲート５２０に印加される電圧を、第１厚さｔ１に対して分極のスイッチングが行われる電圧にセットすることができるので、ベース５１０に第２厚さｔ２の領域を形成することにより、ゲート５２０に印加される電圧の強度及び時間によっても、第２厚さｔ２には変動低抵抗ライン５４０が形成されず、第１厚さｔ１の領域にのみ変動低抵抗ライン５４０が形成されるようにすることができる。
すなわち、図１８に示すように、変動低抵抗ライン５４０は、第１厚さｔ１と第２厚さｔ２との境界になる位置に形成可能である。
図１９は、さらに他の実施形態による変動低抵抗ラインメモリ素子６００を示す断面図であり、基板６３０にソース６３１とドレイン６３２が形成され、基板６３０上に自発分極性材料を含むベース６１０を配置することができる。図１９に示す実施形態のメモリ素子６００も、図１８に示す実施形態と同様に、第１領域６１１が、第２領域６１２の第１厚さｔ１よりも厚い第２厚さｔ２を有することができる。
この際、ゲート６２０に電圧が印加される時間によって、図１９に示すように、第１厚さｔ１と第２厚さｔ２との境界から、第１厚さｔ１が形成された内側に位置することができる。したがって、このような構造のメモリ素子６００において、ソース６３１とドレイン６３２は、第１厚さｔ２と第２厚さｔ２との境界よりも内側に形成することができる。それによって、ゲート６２０に印加される電圧の強度及び／またはその時間の変更によって、変動低抵抗ライン６４０の形成位置が変更されるとしても、変動低抵抗ライン６４０とソース６３１／ドレイン６３２とが電気的に連結可能である。
前述した実施形態では、ゲートはベース上に隣接して形成されているが、本発明は、必ずしもそれに限定されるものではなく、図２０に示す本発明のさらに他の実施形態のメモリ素子７００のように、ベース７１０とゲート７２０との間に他の膜７５０がさらに位置してもよい。前記膜７５０は、絶縁膜であるが、ベース７１０を形成する強誘電体物質と異なる物質であってもよい。
この場合も、ゲート７２０に印加される電圧による電場の影響により、第２領域７１２の分極方向がスイッチングされるようにすることができ、この際、分極方向がスイッチングされるゲート７２０の電圧及び／または時間は、予め実験及び／または計算により得られる。
図２１は、さらに他の実施形態による変動低抵抗ラインメモリ素子８００を示す断面図であり、基板８３０にソース８３１とドレイン８３２が形成され、基板８３０上に自発分極性材料を含むベース８１０を配置することができる。
図２１に示す実施形態によれば、ベース８１０に対向した第１ゲート８２１と、ベース８１０を中心に、第１ゲート８２１と反対側に位置する第２ゲート８２２とを含むことができる。
この場合、第１ゲート８２１により、第２領域８１２の分極方向をスイッチングして、変動低抵抗ライン８４０を形成することができる。それによって、データ書き込みが可能になる。
第２ゲート８２２により、第２領域８１２の分極方向を第１領域１１のように再びスイッチングすることにより、変動低抵抗ライン８４０を取り除くことができる。それによって、データ消去が可能になる。
このように、第１ゲート８２１及び第２ゲート８２２により、０／１でデータを読み取ることができる。
前述した本明細書の全ての実施形態は、各図示した実施形態に限定されるものではなく、互いに複合的に適用可能であることはいうまでもない。
このように、本発明は、図面に示した実施形態を参考にして説明したが、それは、例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、それから様々な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まらなければならない。
実施形態で説明する特定の実行は、一実施形態であり、いかなる方法でも実施形態の範囲を限定するものではない。また、“必須な”、“重要に”などのような具体的な断りがなければ、本発明の適用のために、必ずしも必要な構成要素ではないことがある。
実施形態の明細書（特に、特許請求の範囲）において、“前記”の用語及びそれと類似した指示用語の使用は、単数及び複数の両方に該当するものである。また、実施形態において、範囲（range）を記載した場合、前記範囲に属する個別的な値を適用した発明を含むものであり（それに反する記載がなければ）、詳細な説明に前記範囲を構成する各個別的な値を記載したものと同様である。最後に、実施形態による方法を構成するステップについて、明らかに順序を記載するか、またはそれに反する記載がなければ、前記ステップは、適当な順序で行われる。必ずしも前記ステップの記載順序によって、実施形態が限定されるものではない。実施形態において、全ての例または例示的な用語（例えば、など）の使用は、単に実施形態を詳細に説明するためのものであり、特許請求の範囲によって限定されない限り、前記の例または例示的な用語によって、実施形態の範囲が限定されるものではない。また、当業者は、様々な修正、組み合わせ及び変更が付加された特許請求の範囲、またはその均等物の範疇内で、設計条件及びファクタによって構成可能であることが分かる。
前述した本明細書の全ての実施形態は、各図示した実施形態に限定されるものではなく、互いに複合的に適用可能である。
Claims (14)
- 自発分極性材料を含むベースと、
前記ベースの一面に隣接するように配置されたゲートと、
前記ゲートを通じて前記ベースに電場を印加して、前記ベースに形成され、相異なる方向の分極を有する少なくとも二つの分極領域と、
選択的に前記相異なる方向の分極を有する分極領域の境界に対応する変動低抵抗ラインと、
前記変動低抵抗ラインに接するように位置するソースと、
前記変動低抵抗ラインに接するように位置するドレインと、を含み、
前記変動低抵抗ラインは、前記ベースの領域のうち、前記変動低抵抗ラインと隣接した他の領域よりも電気的抵抗が低い領域に形成され、
前記分極領域は、前記ベースの厚さに垂直な平面方向に互いに隣接するように位置し、
前記変動低抵抗ラインは、前記ソースとドレインを電気的に連結するように備えられ、
前記変動低抵抗ラインは、前記ベースの表面方向に前記ゲートから離隔されるように位置し、
前記変動低抵抗ラインは、前記ベースの表面から垂直な方向にベースの全厚にわたって形成され、
前記ゲートは、ゲートに隣接した領域に既に形成されている分極の方向が他の方向に変更されるように電場が印加され、
前記変動低抵抗ラインは、前記ゲートを通じた電場を制御して、前記分極領域の制御によって生成または消滅し、電場が取り除かれた後には、形成された低抵抗ラインの形態をそのまま保持して情報の不揮発性特性を有する不揮発性メモリ素子。 - 前記分極領域は、第１方向の分極を有する第１領域と、選択的に前記第１方向と逆になる第２方向の分極を有する第２領域とを含み、
前記変動低抵抗ラインは、前記第１領域と第２領域との間に位置することを特徴とする請求項１に記載の不揮発性メモリ素子。 - 前記第１領域及び前記第２領域は、同じ厚さを有することを特徴とする請求項２に記載の不揮発性メモリ素子。
- 前記第２領域は、第１厚さを有し、前記第１領域は、前記第１厚さよりも厚い第２厚さを有する部分を含むことを特徴とする請求項２に記載の不揮発性メモリ素子。
- 前記ゲートは、前記第１領域及び第２領域のうち一つの領域に電場を印加するように備えられたことを特徴とする請求項２に記載の不揮発性メモリ素子。
- 前記ゲートは、前記第１領域及び第２領域のうち、少なくともゲートに隣接した領域の分極方向を制御するように備えられたことを特徴とする請求項５に記載の不揮発性メモリ素子。
- 前記変動低抵抗ラインは、前記ゲートを通じた電場の強度を制御して、前記ベースの厚さ方向への前記変動低抵抗ラインの深みが制御されて、前記ベースの全厚にわたって形成されるように制御されることを含むことを特徴とする請求項１に記載の不揮発性メモリ素子。
- 前記変動低抵抗ラインは、
前記ゲートを通じた電場の印加時間を制御して、前記ベースとの距離が制御されることを特徴とする請求項１に記載の不揮発性メモリ素子。 - 前記ベースは、強誘電性材料を含むことを特徴とする請求項１に記載の不揮発性メモリ素子。
- 前記変動低抵抗ラインは、前記ゲートを通じて印加された電場が取り除かれても保持されることを特徴とする請求項１に記載の不揮発性メモリ素子。
- 自発分極性材料を含むベースと、前記ベースの一面に隣接するように配置されたゲートと、前記ゲートから離隔され、かつ前記ベースに接するように配置されるソース及びドレインと、を含む不揮発性メモリ素子に対して、
前記ベースに、第１方向の分極を有する第１領域を形成するステップと、
前記ゲートを通じて前記ベースに第１電圧を印加して、前記第１領域のうち前記ゲートに隣接するように、前記第１方向と逆になる第２方向の分極を有する第２領域を形成するステップと、
前記ゲートを通じて前記ベースに前記第１電圧を第１時間保持して、前記第２領域を成長させ、前記第１領域と第２領域との間に位置し、前記ソース及びドレインと電気的に連結される変動低抵抗ラインを形成するステップと、を含み、
前記第１領域及び第２領域は、前記ベースの厚さに垂直な平面方向に互いに隣接するように位置し、
前記変動低抵抗ラインは、前記ソースとドレインを電気的に連結するように備えられ、
前記変動低抵抗ラインは、前記ベースの表面方向に前記ゲートから離隔されるように位置し、
前記変動低抵抗ラインは、前記ベースの表面から垂直な方向にベースの全厚にわたって形成され、
前記ゲートを通じて前記ベースに第２電圧を印加して、ゲートに隣接した第２領域を、前記第１方向の分極を有する第１領域に変換するステップと、
前記ゲートを通じて前記ベースに前記第２電圧を第２時間保持して、前記第１領域を成長させ、前記第１領域が前記変動低抵抗ラインを通過するようにするステップと、を含むことを特徴とする不揮発性メモリ素子の動作方法。 - 前記第２電圧は、前記第１電圧と相異なっていることを特徴とする請求項１１に記載の不揮発性メモリ素子の動作方法。
- 前記第２時間は、前記第１時間以上であることを特徴とする請求項１１に記載の不揮発性メモリ素子の動作方法。
- 前記変動低抵抗ラインは、前記ゲートに前記第１電圧の印加が終了しても保持されるようにすることを特徴とする請求項１１に記載の不揮発性メモリ素子の動作方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180133895A KR102007391B1 (ko) | 2018-11-02 | 2018-11-02 | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 |
| KR10-2018-0133895 | 2018-11-02 | ||
| PCT/KR2019/014052 WO2020091307A1 (ko) | 2018-11-02 | 2019-10-24 | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021535620A JP2021535620A (ja) | 2021-12-16 |
| JP7052148B2 true JP7052148B2 (ja) | 2022-04-11 |
Family
ID=67612836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021523505A Active JP7052148B2 (ja) | 2018-11-02 | 2019-10-24 | 変動低抵抗ライン不揮発性メモリ素子及びその動作方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US11211405B2 (ja) |
| JP (1) | JP7052148B2 (ja) |
| KR (1) | KR102007391B1 (ja) |
| CN (1) | CN112956041A (ja) |
| WO (1) | WO2020091307A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102652757B1 (ko) * | 2018-11-02 | 2024-04-02 | 브이메모리 주식회사 | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 |
| KR102007391B1 (ko) * | 2018-11-02 | 2019-08-06 | 브이메모리 주식회사 | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 |
| KR102662869B1 (ko) * | 2018-12-27 | 2024-05-10 | 브이메모리 주식회사 | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 |
| KR102656291B1 (ko) * | 2019-04-10 | 2024-04-12 | 브이메모리 주식회사 | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 |
| KR102302898B1 (ko) * | 2019-07-25 | 2021-09-23 | 브이메모리 주식회사 | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 |
| KR102642566B1 (ko) * | 2019-08-14 | 2024-03-04 | 브이메모리 주식회사 | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 |
| KR102246249B1 (ko) * | 2019-08-14 | 2021-04-30 | 브이메모리 주식회사 | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 |
| KR102642562B1 (ko) * | 2019-08-14 | 2024-03-04 | 브이메모리 주식회사 | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 |
| KR102246248B1 (ko) * | 2019-08-14 | 2021-04-30 | 브이메모리 주식회사 | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 |
| KR102272521B1 (ko) * | 2019-08-14 | 2021-07-06 | 브이메모리 주식회사 | 변동 저저항 영역 기반 전자 소자, 이의 제조 방법 및 이의 제어 방법 |
| KR102271382B1 (ko) * | 2019-12-10 | 2021-07-01 | 브이메모리 주식회사 | 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법 |
| KR102293876B1 (ko) * | 2019-12-10 | 2021-08-27 | 브이메모리 주식회사 | 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법 |
| KR102472111B1 (ko) * | 2020-07-22 | 2022-12-01 | 브이메모리 주식회사 | 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4262339A (en) | 1979-04-05 | 1981-04-14 | Bell Telephone Laboratories, Incorporated | Ferroelectric digital device |
| US5886920A (en) | 1997-12-01 | 1999-03-23 | Motorola, Inc. | Variable conducting element and method of programming |
| JP2002270789A (ja) | 2001-03-14 | 2002-09-20 | Toshiba Corp | 強誘電体メモリ |
| WO2004107466A1 (ja) | 2003-05-08 | 2004-12-09 | Matsushita Electric Industrial Co. Ltd. | 電気スイッチおよびそれを用いた記憶素子 |
| JP2007173395A (ja) | 2005-12-20 | 2007-07-05 | Seiko Epson Corp | 記憶装置 |
| JP2018509777A (ja) | 2015-01-24 | 2018-04-05 | ▲復▼旦大学Ｆｕｎｄａｎ Ｕｎｉｖｅｒｓｉｔｙ | 非破壊読み出し強誘電体メモリ及びその製造方法並びに操作方法 |
| US20180277683A1 (en) | 2017-03-21 | 2018-09-27 | International Business Machines Corporation | Mobile ferroelectric single domain wall implementation of a symmetric resistive processing unit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7719071B1 (en) * | 2003-05-27 | 2010-05-18 | University Of Iowa Research Foundation | Bipolar spin transistors and the applications of the same |
| KR20060106165A (ko) | 2005-04-06 | 2006-10-12 | 삼성전자주식회사 | 저저항 금속라인을 갖는 플래시 메모리와 그 제조방법 |
| KR100673017B1 (ko) | 2005-12-07 | 2007-01-24 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| KR20080030732A (ko) | 2006-10-02 | 2008-04-07 | 엠텍비젼 주식회사 | 가변 저항을 가지는 읽기 전용 메모리 장치 |
| KR102616129B1 (ko) * | 2016-02-26 | 2023-12-21 | 에스케이하이닉스 주식회사 | 멀티 레벨 강유전체 메모리 장치 및 그 제조방법 |
| CN106449739B (zh) * | 2016-10-19 | 2023-09-12 | 中国人民解放军国防科学技术大学 | 基于量子点的单电子自旋过滤器及单电子自旋过滤方法 |
| KR20180106661A (ko) * | 2017-03-21 | 2018-10-01 | 에스케이하이닉스 주식회사 | 강유전성 메모리 소자 및 그 제조 방법 |
| CN108155191B (zh) * | 2017-12-01 | 2020-06-30 | 东南大学 | 一种多值阻变型非易失性存储器及其操作方法 |
| KR102007391B1 (ko) * | 2018-11-02 | 2019-08-06 | 브이메모리 주식회사 | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 |
-
2018
- 2018-11-02 KR KR1020180133895A patent/KR102007391B1/ko active IP Right Grant
-
2019
- 2019-10-24 JP JP2021523505A patent/JP7052148B2/ja active Active
- 2019-10-24 WO PCT/KR2019/014052 patent/WO2020091307A1/ko active Application Filing
- 2019-10-24 CN CN201980072575.5A patent/CN112956041A/zh active Pending
- 2019-10-24 US US17/290,630 patent/US11211405B2/en active Active
-
2021
- 2021-11-16 US US17/527,368 patent/US20220077164A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4262339A (en) | 1979-04-05 | 1981-04-14 | Bell Telephone Laboratories, Incorporated | Ferroelectric digital device |
| US5886920A (en) | 1997-12-01 | 1999-03-23 | Motorola, Inc. | Variable conducting element and method of programming |
| JP2002270789A (ja) | 2001-03-14 | 2002-09-20 | Toshiba Corp | 強誘電体メモリ |
| WO2004107466A1 (ja) | 2003-05-08 | 2004-12-09 | Matsushita Electric Industrial Co. Ltd. | 電気スイッチおよびそれを用いた記憶素子 |
| JP2007173395A (ja) | 2005-12-20 | 2007-07-05 | Seiko Epson Corp | 記憶装置 |
| JP2018509777A (ja) | 2015-01-24 | 2018-04-05 | ▲復▼旦大学Ｆｕｎｄａｎ Ｕｎｉｖｅｒｓｉｔｙ | 非破壊読み出し強誘電体メモリ及びその製造方法並びに操作方法 |
| US20180277683A1 (en) | 2017-03-21 | 2018-09-27 | International Business Machines Corporation | Mobile ferroelectric single domain wall implementation of a symmetric resistive processing unit |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220077164A1 (en) | 2022-03-10 |
| WO2020091307A1 (ko) | 2020-05-07 |
| US11211405B2 (en) | 2021-12-28 |
| KR102007391B1 (ko) | 2019-08-06 |
| JP2021535620A (ja) | 2021-12-16 |
| CN112956041A (zh) | 2021-06-11 |
| US20210313336A1 (en) | 2021-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7052148B2 (ja) | 変動低抵抗ライン不揮発性メモリ素子及びその動作方法 | |
| KR102652757B1 (ko) | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 | |
| KR102662869B1 (ko) | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 | |
| KR102084030B1 (ko) | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 | |
| JP7055244B2 (ja) | 電場を利用した電流経路範囲制御方法及び電子回路 | |
| KR102474130B1 (ko) | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 | |
| KR102154638B1 (ko) | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 | |
| KR102246247B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
| KR102484129B1 (ko) | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 | |
| KR102467760B1 (ko) | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 | |
| KR102230796B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
| KR102629599B1 (ko) | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 | |
| KR102059485B1 (ko) | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 | |
| KR102246246B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
| KR102606509B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
| KR102623526B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
| KR102198947B1 (ko) | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 | |
| KR102656291B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
| KR102370745B1 (ko) | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 | |
| KR102302898B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
| KR102293876B1 (ko) | 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법 | |
| KR20200083908A (ko) | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 | |
| KR20200083842A (ko) | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210616 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220330 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7052148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |