WO2004107466A1 - 電気スイッチおよびそれを用いた記憶素子 - Google Patents

電気スイッチおよびそれを用いた記憶素子 Download PDF

Info

Publication number
WO2004107466A1
WO2004107466A1 PCT/JP2004/006504 JP2004006504W WO2004107466A1 WO 2004107466 A1 WO2004107466 A1 WO 2004107466A1 JP 2004006504 W JP2004006504 W JP 2004006504W WO 2004107466 A1 WO2004107466 A1 WO 2004107466A1
Authority
WO
WIPO (PCT)
Prior art keywords
polarization
ferroelectric substrate
ferroelectric
electric field
electric
Prior art date
Application number
PCT/JP2004/006504
Other languages
English (en)
French (fr)
Inventor
Kiminori Mizuuchi
Kazuhisa Yamamoto
Tomoya Sugita
Akihiro Morikawa
Original Assignee
Matsushita Electric Industrial Co. Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co. Ltd. filed Critical Matsushita Electric Industrial Co. Ltd.
Priority to US10/555,941 priority Critical patent/US7304880B2/en
Priority to JP2005506460A priority patent/JP4856950B2/ja
Priority to EP04731760A priority patent/EP1628352A4/en
Publication of WO2004107466A1 publication Critical patent/WO2004107466A1/ja

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/823Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/861Thermal details
    • H10N70/8613Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Definitions

  • the present invention relates to an electric switch utilizing a change in conductivity accompanying a change in spontaneous polarization of a ferroelectric, and a storage element using the same.
  • Ferroelectrics have spontaneous polarization and can control the direction of polarization.
  • a ferroelectric memory that utilizes the variability of spontaneous polarization of a ferroelectric.
  • the direction of spontaneous polarization is changed by applying a voltage to a ferroelectric, and an electric switch is configured by using the movement of electric charges in accordance with the change.
  • the electric switch is used as a nonvolatile memory.
  • a change in conductivity due to a change in spontaneous polarization causes a leakage current, and a method of preventing the change in conductivity as a measure against the leakage current, etc. Is being considered.
  • There is also a technique using a leakage current see Japanese Patent Application Laid-Open No. H10-506141.
  • an electric switch utilizing the change in electric conductivity due to an overcurrent.
  • polarization inversion portion have contact to the Mg-doped L i Nb 0 3 of X plate rectifying characteristics. Shows, it has been reported that a low resistance (S. S onoda, I. T s umu ra, and M. Hatori; see Applied Physics Letters, vol. 70, pp. 307-8-307, 1997).
  • the phenomenon that the insulation property is deteriorated due to the change in spontaneous polarization is a phenomenon that deteriorates the characteristics of the ferroelectric memory, and these characteristics are several times to several times smaller. This is about a 0-fold decrease in conductivity.
  • the present invention has been made in view of the above problems, and has as its object to provide a ferroelectric electric switch having a simple configuration and a high integration degree, and a storage element using the same.
  • An electric switch includes: a ferroelectric substrate to which a metal is added; a pair of electrodes provided on the ferroelectric substrate; and an electric field application that can change the direction of polarization of a part of the ferroelectric substrate. And changing the direction of the polarization. Thus, the resistance value of the ferroelectric substrate is changed.
  • a storage element according to the present invention includes a plurality of the electric switches according to the present invention, and retains a resistance value of the ferroelectric substrate of each of the electric switches.
  • FIG. 1A is a perspective view showing a configuration of an electric switch according to Embodiment 1 of the present invention.
  • FIG. 1B is a perspective view showing a configuration of another electric switch according to Embodiment 1 of the present invention.
  • FIG. 2A is a diagram for explaining the direction of polarization when a voltage is applied to the ferroelectric substrate.
  • FIG. 2B is a diagram for explaining the direction of polarization when a voltage is applied to the ferroelectric substrate.
  • FIG. 2C is a diagram for explaining the direction of polarization when a voltage is applied to the ferroelectric substrate.
  • FIG. 2D is a diagram showing the relationship between the electric field showing the hysteresis characteristic and the polarization when a voltage is applied to the ferroelectric substrate.
  • FIG. 3 shows current-voltage characteristics in each of the state shown in FIG. 2A and the state shown in FIG. 2B.
  • FIG. 4A shows the change in time and resistance when a DC voltage is applied to the ferroelectric substrate.
  • FIG. 4B shows the change in frequency and resistance in the ferroelectric substrate.
  • FIG. 5A is a plan view of the electrode for explaining the shape of the electrode.
  • FIG. 5B shows the relationship between the length of the periphery of each electrode of the electrode pair and the resistance.
  • FIG. 6A is a side view showing the configuration of the first electric switch according to the second embodiment.
  • FIG. 6B is a plan view showing a configuration of the second electric switch according to the second embodiment.
  • FIG. 7A is a side view showing a configuration of a third electric switch according to the second embodiment.
  • FIG. 7B is a diagram showing the relationship between the current flowing between the electrode pairs and time.
  • FIG. 8A is a side view showing the configuration of the fourth electric switch according to the second embodiment.
  • FIG. 8B is a diagram illustrating a relationship between a voltage applied to the ferroelectric substrate of the fourth electric switch and a time lapse according to the second embodiment.
  • FIG. 8C is a diagram showing the relationship between the current flowing through the fourth electric switch of the first embodiment and the passage of time.
  • FIG. 9A is a plan view showing a configuration of an electric switch according to Embodiment 3 of the present invention.
  • FIG. 9B is a cross-sectional view showing the configuration of the electric switch according to Embodiment 3 of the present invention.
  • FIG. 9C is a plan view showing a configuration of the electric switch according to Embodiment 3 of the present invention in a state where a polarization wall is generated.
  • FIG. 9D is a cross-sectional view illustrating a configuration of the electric switch according to Embodiment 3 of the present invention in a state where a polarization wall is generated.
  • FIG. 10 is a configuration diagram showing a configuration of another electric switch according to the third embodiment.
  • FIG. 11A is a plan view showing a configuration of a first electric switch according to Embodiment 4 of the present invention.
  • FIG. 11B shows a configuration of a first electric switch according to Embodiment 4 of the present invention.
  • FIG. 11C is a plan view showing the configuration of the electric switch according to Embodiment 4 of the present invention in a state where the first polarization wall is generated.
  • FIG. 11D is a cross-sectional view showing the configuration of the electric switch according to Embodiment 4 of the present invention in a state where the first polarization wall is generated.
  • FIG. 12A is a plan view showing a configuration of a second electric switch according to Embodiment 4 of the present invention.
  • FIG. 12B is a cross-sectional view showing a configuration of the second electric switch according to Embodiment 4 of the present invention.
  • FIG. 12C is a plan view showing a configuration of the electric switch according to Embodiment 4 of the present invention in a state where the second polarization wall is generated.
  • FIG. 12D is a cross-sectional view showing the configuration of the electric switch according to Embodiment 4 of the present invention in a state where the second polarization wall is generated.
  • FIG. 13A is a plan view showing a configuration of a third electric switch according to Embodiment 4 of the present invention.
  • FIG. 13B is a sectional view showing the configuration of the third electric switch according to Embodiment 4 of the present invention.
  • FIG. 13C is a plan view showing a configuration of the electric switch according to Embodiment 4 of the present invention in a state where the third polarization wall is generated.
  • FIG. 13D is a cross-sectional view showing a configuration of the electric switch according to Embodiment 4 of the present invention in a state where the third polarization wall is generated.
  • FIG. 14A is a plan view showing a configuration of the fourth electric switch according to Embodiment 4 of the present invention.
  • FIG. 14B is a cross-sectional view showing a configuration of the fourth electric switch according to Embodiment 4 of the present invention.
  • FIG. 14C shows a fourth polarization wall according to the fourth embodiment of the present invention. It is a top view which shows the structure of the electric switch of a state.
  • FIG. 14D is a cross-sectional view showing the configuration of the electric switch according to Embodiment 4 of the present invention in a state where the fourth polarization wall is generated.
  • FIG. 15A is a plan view showing a configuration of a fifth electric switch according to Embodiment 4 of the present invention.
  • FIG. 15B is a cross-sectional view showing a configuration of the fifth electric switch according to Embodiment 4 of the present invention.
  • FIG. 15C is a plan view showing the configuration of the electric switch according to Embodiment 4 of the present invention in a state where the fifth polarization wall is generated.
  • FIG. 15D is a cross-sectional view showing the configuration of the electric switch according to Embodiment 4 of the present invention in a state where the fifth polarization wall is generated.
  • FIG. 16A is a plan view showing a configuration of a sixth electric switch according to Embodiment 4 of the present invention.
  • FIG. 16B is a cross-sectional view showing a configuration of the sixth electric switch according to Embodiment 4 of the present invention.
  • FIG. 16C is a plan view showing the configuration of the electric switch according to Embodiment 4 of the present invention in a state where the sixth polarization wall is generated.
  • FIG. 16D is a cross-sectional view showing the configuration of the electric switch according to Embodiment 4 of the present invention in a state where the sixth polarization wall is generated.
  • FIG. 17A is a plan view showing a configuration of a seventh electric switch according to Embodiment 4 of the present invention.
  • FIG. 17B is a cross-sectional view showing a configuration of the seventh electric switch according to Embodiment 4 of the present invention.
  • FIG. 17C is a plan view showing a configuration of the electric switch according to Embodiment 4 of the present invention in a state where the seventh polarization wall is generated.
  • FIG. 17D shows a seventh polarization wall according to the fourth embodiment of the present invention. It is sectional drawing which shows the structure of the electric switch of a state.
  • FIG. 18A is a plan view showing a configuration of an eighth electric switch according to Embodiment 4 of the present invention.
  • FIG. 18B is a cross-sectional view showing the configuration of the eighth electric switch according to Embodiment 4 of the present invention.
  • FIG. 18C is a plan view showing a configuration of the electric switch according to Embodiment 4 of the present invention in a state where an eighth polarization wall is generated.
  • FIG. 18D is a cross-sectional view showing a configuration of the electric switch according to Embodiment 4 of the present invention in a state where the eighth polarization wall is generated.
  • FIG. 19 is a schematic diagram showing a configuration of an electric switch according to the fifth embodiment and an experimental system for measuring the electric switch.
  • Figure 2 OA is a ferroelectric substrate and L i Nb0 3 of throat Ichipu, a relationship diagram between the applied voltage and current in the case of the Thickness and 0. 1 5 mm.
  • FIG. 20B is a diagram showing the relationship between the applied electric field and the current when the ferroelectric substrate is made of LiNb ⁇ 3 doped with 5 mol% of Mg and 3 mm in thickness.
  • FIG. 21A is a diagram showing the state of polarization of the electrode in a state where the polarization has begun to reverse and the resistance has decreased.
  • FIG. 21B is a diagram illustrating a state of polarization of the electrode in a state where the inverted polarization reversal is re-inverted and the resistance returns to the original state.
  • FIG. 22 is a graph showing the relationship between the molar concentration of Mg doped in the ferroelectric substrate and the amount of change in electric resistance between the electrodes.
  • FIG. 23A is a diagram showing a voltage waveform between electrodes over time.
  • FIG. 23B is a diagram showing a current waveform between the electrodes over time.
  • FIG. 24 is a perspective view showing a configuration of the storage element according to the sixth embodiment.
  • FIG. 25 is a perspective view specifically showing the configuration of the storage element according to the sixth embodiment. The best mode for carrying out the invention.
  • the electric switch of the present invention performs switching by controlling spontaneous polarization of the ferroelectric, thereby greatly changing the electric conductivity of the ferroelectric.
  • a ferroelectric substance can be used directly as a switch, and a highly integrated electric switch can be realized with a simple configuration.
  • the ferroelectric substrate is an oxide.
  • the ferroelectric substrate has high insulating properties. Therefore, a large resistance change can be realized by switching.
  • the ferroelectric substrate is made of a monopolar ferroelectric material, and the electric field applying unit applies an electric field in a direction opposite to a polarization direction of the ferroelectric substrate. This allows the switch to be driven at a low voltage because the polarization directions are aligned.
  • the electric field applying unit applies an electric field to the ferroelectric substrate, and the electric field is an AC electric field having a frequency of 5 Hz or more.
  • the electric field applying unit applies an electric field to the ferroelectric substrate, and the electric field is an electric field in which a high frequency is superimposed.
  • the metal added to the ferroelectric substrate is at least one of Mg, Zn, In, Sc, Cu and Fe,
  • the dielectric substrate is a L i N B_ ⁇ 3. As a result, the resistance of the ferroelectric substrate changes.
  • ferroelectric substrate is good if L i N B_ ⁇ 3 Z plate whose serial metal is added.
  • the ferroelectric substrate is a single-polarized ferroelectric crystal.
  • the switches can be driven at a low voltage because the polarization directions are aligned.
  • the ferroelectric substrate is a polycrystalline or amorphous material.
  • the ferroelectric substrate can be made into a thin film, so that it can be easily manufactured without the need for bulk crystal growth.
  • the pair of electrodes are formed so as to be aligned along the direction of spontaneous polarization of the ferroelectric substrate, and the electric field applying unit applies an electric field between the pair of electrodes.
  • the direction of polarization of a part of the ferroelectric substrate is controlled, and the resistance between the pair of electrodes is controlled.
  • an electric switch is configured.
  • the device further comprises a pair of electrodes formed so as to be arranged in a direction substantially orthogonal to the direction of the spontaneous polarization of the ferroelectric substrate, and the electric field applying unit is arranged in the direction of the spontaneous polarization.
  • the electric field applying unit is arranged in the direction of the spontaneous polarization.
  • the electric field application unit applies an electric field to the ferroelectric substrate, so that a direction of polarization of a portion of the ferroelectric material where the electric field is applied is changed from 10% to 90%. I do.
  • the direction of spontaneous polarization of the ferroelectric substrate may be substantially perpendicular to the surface of the ferroelectric substrate.
  • the direction of spontaneous polarization of the ferroelectric substrate may be substantially parallel to the surface of the ferroelectric substrate.
  • the maximum resistance value of the ferroelectric substrate is 100 times or more the minimum resistance value. As a result, it has a function as an electric switch.
  • At least one of the pair of electrodes is a comb-shaped electrode.
  • the spread of the polarization inversion becomes faster.
  • the ferroelectric substrate may be a single-polarized crystal, and a direction of an electrode finger of the comb-shaped electrode may be substantially parallel to a Y-axis direction of the crystal.
  • the electric field application unit controls the direction of polarization of the ferroelectric to form or erase a polarization wall that is a boundary between different polarization directions in the vicinity of the pair of electrodes, The resistance value between the pair of electrodes is changed. Thereby, an electric switch can be realized.
  • a groove is formed on the surface of the ferroelectric substrate, and the pair of electrodes is formed in the groove.
  • the electric field distribution becomes uniform, and the voltage for driving the electric switch is reduced.
  • the influence of the surface charge is reduced, and the insulation between the pair of electrodes is increased.
  • the concentration of the metal added is 1 mol% or more.
  • the direction of spontaneous polarization of the ferroelectric substrate is inclined with respect to the surface of the ferroelectric substrate. That is, this ferroelectric substrate is an off-cut substrate in which the direction of spontaneous polarization of the ferroelectric substrate obliquely intersects the surface of the ferroelectric substrate. Thereby, the controllability of the polarization of the ferroelectric substrate is high. Uniform polarization inversion can be formed with good reproducibility.
  • a pair of polarization electrodes is provided on a surface of the ferroelectric substrate, and the electric field applying unit applies an electric field between the pair of polarization electrodes.
  • the electrode for polarization and the electrode for flowing current for detecting the resistance value can be separated, so that the electric switch can be driven efficiently.
  • a pair of polarization electrodes is provided in a groove formed on the surface of the ferroelectric substrate, and an electric field application unit applies an electric field between the pair of polarization electrodes.
  • the electric field distribution becomes uniform, and the voltage for driving the electric switch is reduced.
  • the influence of the surface charge is reduced, and the insulation between the pair of electrodes is increased.
  • the electric field applying unit may be an electric switch element made of a semiconductor material.
  • a heating unit for heating the ferroelectric substrate is provided.
  • the electric switch can be driven at a low voltage by heating the ferroelectric substrate.
  • a current is caused to flow between the pair of electrodes by moving the electric charge of the ferroelectric substrate when changing the direction of the polarization, and the resistance value between the pair of electrodes is changed.
  • a charge amount of 2PSXS flows, and the resistance value greatly changes by two digits or more, so that it can be sufficiently used as a switch.
  • the ferroelectric substrate has been subjected to a polling process in order to make the direction of spontaneous polarization substantially unidirectional.
  • the polarization can be aligned in one direction without leaving any distortion in the crystal.
  • At least one of the pair of electrodes and the ferroelectric is provided between the body substrates. This makes it possible to reduce the electric field applied for inverting the polarization and to drive the electric switch with low power consumption.
  • a storage element of the present invention is configured by using the above-described electric switch of the present invention. As a result, a nonvolatile memory having a high degree of integration with a simple configuration can be realized.
  • the plurality of electric switches are two-dimensionally arranged.
  • a two-dimensional memory can be easily realized.
  • a plurality of the electric switches are formed on a semiconductor integrated circuit, and the voltage application unit is controlled by the semiconductor integrated circuit.
  • each electric switch can be easily controlled.
  • a resistance value of the ferroelectric substrate of each electric switch is controlled by the semiconductor integrated circuit, and a resistance value of the ferroelectric substrate of each electric switch is detected by the semiconductor integrated circuit. You. Thereby, the information can be easily stored, and the stored information can be easily read.
  • a light irradiation unit is provided, and the light irradiation unit irradiates the ferroelectric substrate of each electric switch with light having a wavelength of 50 Onm or less.
  • the light irradiation unit irradiates the ferroelectric substrate of each electric switch with light having a wavelength of 50 Onm or less.
  • a heating unit for heating the ferroelectric substrate of each of the electric switches is provided.
  • the resistance of all the electric switches can be increased, thereby realizing a storage element capable of erasing information stored at once.
  • the ferroelectric switch according to the present invention and the storage element using the same are It takes advantage of the fact that the conductivity of a ferroelectric material changes drastically with the spontaneous polarization of the ferroelectric material. Specifically, it uses a phenomenon in which the ferroelectric material greatly changes the conductivity from an insulator to a semiconductor and from a semiconductor to an insulator as the spontaneous polarization changes. This phenomenon has hitherto not been known and has been found by the present inventors based on experimental results. An electric switch and a storage element using the same are realized by using the variable conductivity of the ferroelectric.
  • FIG. 1A is a perspective view showing a configuration of an electric switch 10a according to Embodiment 1 of the present invention.
  • FIG. 1B is a perspective view showing a configuration of another electric switch 10b according to Embodiment 1 of the present invention.
  • an electric switch 10a according to Embodiment 1 includes a ferroelectric substrate 1 to which a metal is added, an electrode pair 2, and a voltage source 4 that is an electric field application unit. I have.
  • the electrode pair 2 is provided on a ferroelectric substrate.
  • the arrow in FIG. 1A indicates the direction of polarization of the ferroelectric substrate 1.
  • Each of the electrode pairs 2 is connected to a voltage source 4.
  • the electrode pair 2 is provided on the front surface and the back surface of the ferroelectric substrate 1, and they are arranged along the direction of polarization.
  • the ferroelectric substrate 1 is an insulator and therefore has low conductivity. That is, it has high resistance, and no current flows between the electrode pair 2.
  • an electric field is applied by the voltage source 4 in the direction of the spontaneous polarization of the ferroelectric substrate 1.
  • the voltage source 4 can apply an electric field to the ferroelectric substrate 1, whereby the polarization direction of a part of the ferroelectric substrate 1 can be changed.
  • the electrode pair The conductivity between the two increases. That is, the resistance between the electrode pair 2 is low, and a current flows.
  • the electrode pair 2 can be made conductive or non-conductive, and operates as a switch.
  • FIG. 1B is a perspective view showing a configuration of an electric switch according to another embodiment 1.
  • the difference from FIG. 1A is that the direction of spontaneous polarization of the ferroelectric substrate 1 indicated by an arrow is parallel to the surface of the ferroelectric substrate 1, and the electrode pair 2 is along the direction of spontaneous polarization. The point is that they are arranged on the same surface of the ferroelectric substrate 1 side by side. Even in such a configuration, by controlling the voltage source 4, the polarization direction between the electrode pair 2 that is a part of the ferroelectric substrate 1 can be changed. This makes it possible to make the electrode pair 2 conductive or non-conductive.
  • FIG. 7 is a diagram showing a relationship between an electric field and polarization showing hysteresis characteristics in the case of the above.
  • the ferroelectric substrate 1 when an electric field is applied to the ferroelectric substrate 1 by the voltage source 4, the ferroelectric substrate 1 exhibits the hysteresis characteristics shown in FIG. 2D.
  • the ferroelectric substrate 1 has a charge bias in the crystal and an electric field inside. This is called spontaneous polarization (P s).
  • P s spontaneous polarization
  • the electrode pairs 2 are installed so as to oppose each other with the ferroelectric substrate 1 interposed therebetween, and furthermore, the electrode pairs 2 are installed so that the opposing direction is along the polarization direction. ing.
  • the arrow in the figure indicates the direction of polarization.
  • the ferroelectric substrate 1 In the state 32a in FIG. 2D, the ferroelectric substrate 1 is in the original crystalline state, and in the state 32b, the spontaneous polarization of the ferroelectric substrate 1 between the electrode pair 2 is reversed. is there. States 3 2a and 3 2b are stable, but states 3 2c and 3 2d change to states 3 2a and 3 2b It was an intermediate state, which was considered to be a transient state with an unstable crystal structure. That is, as shown in FIG. 2C, only a part of the periphery of the electrode pair 2 is reverse-polarized, and the periphery of the electrode pair 2 is not completely reversed. Therefore, in the vicinity of the electrode 2, the polarization direction is a state in which downward polarization due to inversion polarization and upward polarization due to spontaneous polarization are mixed. The polarization due to spontaneous polarization is an internal electric field.
  • a ferroelectric is generally an insulator, but in the vicinity of the reversal electric field Ec where polarization reversal occurs, a current flows for a moment due to the movement of internal charges due to reversal of spontaneous polarization.
  • the amount of charge of this current is represented by 2 P s X S in proportion to the area S where the current is reversed.
  • the present inventors have found that in ferroelectric crystals, electric conductivity increases in ferroelectric materials in addition to dielectric breakdown. Furthermore, it could reversibly increase the electrical conductivity.
  • the states 32a and 32b in FIG. States 32c and 32D were considered to be transitional states.
  • the states 32 and 32d exist as a crystalline state of the ferroelectric substrate 1 and thus are strongly induced. It has been found that the resistance of the crystal of the ferroelectric substrate 1 is greatly reduced in a state where a part of the crystal of the electric substrate 1 is domain-inverted.
  • Such a low resistance state of the ferroelectric substrate 1 exists only in the states 32c and 32d, which are halfway between the states 32a and 32b.
  • the state 32c is a state as shown in FIG. 2C.
  • the resistance of the ferroelectric substrate 1 is reduced in a state where the polarization inversion has occurred in a part between the electrode pair 2.
  • a ferroelectric substrate 1 is M g de one-flop L i Nb_ ⁇ 3 crystals
  • the resistance of the crystal is greatly reduced in the intermediate stage of the polarization inversion.
  • the ferroelectric substrate 1 was heat-treated at about 200 ° C in a state where the resistance was reduced, the resistance was increased to a value close to the original state. At this time, the shape of the domain-inverted portion did not change.
  • the Mg de one-flop L i Nb0 3 crystal (de Ichipu amount of Mg is 5MO 1%) ferroelectric substrate 1 constructed with a single polarization treatment of Z-plate, its spontaneous An electric field (about 4 kVZmm) opposite to the polarization was applied.
  • the electrical resistance of the insulator was 1 GQ ⁇ cm or more, but dropped to 1 ⁇ ⁇ cm or less when the polarization inversion started. As the electric field continued to be applied, the resistance increased again.
  • the ferroelectric substrate metal is added, such as Mg-doped L i Nb_ ⁇ 3 crystal, immediately after the polarization inversion began to form, inside It is considered that the resistance of the ferroelectric decreases when the electric field remains.
  • the internal electric field is an electric field opposed to the inverted polarization that remains in the crystal immediately after the spontaneous polarization has started to be inverted.
  • FIG. 3 shows current-voltage characteristics in each of the state shown in FIG. 2A and the state shown in FIG. 2B.
  • the state shown by a solid line is the state shown in FIG. 2A
  • the state shown by a broken line is the state shown in FIG. 2C.
  • FIG. 3 when the ferroelectric substrate 1 is completely polarized as shown in FIG. 2A, the ferroelectric substrate 1 is an insulator and no current flows. However, as shown in FIG. 2C, in a state where the polarization reversal has progressed halfway and there is an internal electric field opposed to the spontaneous polarization, the ferroelectric substrate 1 has a low resistance and a current flows.
  • the electrical resistance increases again. It was desired that the domain-inverted portion be about 10% to 90% between electrodes.
  • the existence of an internal electric field is also important. As described above, the reason that the resistance increases when a ferroelectric material having a reduced resistance is heat-treated at about 200 ° C. is because the internal electric field is reduced. Conceivable. In addition, it is considered that the decrease in resistance is caused by distortion of the crystal structure caused by polarization reversal. This is because the crystal distortion is a factor of the internal electric field, and the electric resistance is reduced in the presence of the internal electric field.
  • a ferroelectric substance in a state where the electric resistance is low has a resistance value similar to that of a semiconductor, but exhibits characteristics equivalent to those of a semiconductor.
  • ferroelectrics have rectifying characteristics. For example, when a metal film was deposited on a ferroelectric and its current-voltage characteristics were examined, the characteristics varied greatly depending on the type of metal film. This is because the state of the Schottky barrier at the contact portion between the metal and the semiconductor has changed, and it is considered that the rectification characteristics have changed due to the work function of the metal film. In other words, a ferroelectric whose resistance has been reduced due to partial polarization exhibits characteristics as a semiconductor.
  • the electric switch according to the first embodiment is different from the electric switch according to the first embodiment in that the ferroelectric substrate 1 has both the internal electrode and the polarization facing the internal electrode (see FIG. 2C).
  • the ferroelectric substrate 1 has a polarized state (see FIG. 2A or FIG. 2B), and by switching to either of them, the ferroelectric substrate 1 has a low resistance or a high resistance, respectively.
  • the electric switch is controlled to be conductive or non-conductive.
  • Figure 4A shows the change in time and resistance when a DC voltage is applied to ferroelectric substrate 1. Is shown. The ferroelectric substrate 1 was placed in the state shown in FIG. 2C, and the temperature of the ferroelectric substrate 1 was measured at 120 ° C. As shown in Figure 4A, the resistance gradually increased over time and increased 2-3 times over several hours. This indicates that the resistance of the domain-inverted portion increases with time. The change in resistance is temperature dependent and is fairly small at room temperature, but doubles over a few hours above 100 ° C.
  • FIG. 4B shows a change in frequency and resistance in the ferroelectric substrate 1.
  • a high frequency was applied to the domain-inverted portion of the ferroelectric, and the resistance was measured from the current-voltage characteristics.
  • the resistance increased with increasing frequency. The resistance was about 1 ⁇ at DC, but the frequency increased to about 3 ⁇ 0 at 11 ⁇ ⁇ [2.
  • looking at the time change of the resistance it was found that increasing the frequency almost eliminated the interim change.
  • Figure 4B also shows the amount of change in resistance over time.
  • the resistance increased with time for DC voltage or AC less than 5 Hz.
  • an AC signal of 5 Hz or more may be used as a signal for controlling the switching of the electric switch, and it is more desirable to use an AC signal of 10 Hz or more.
  • the resistance of the ferroelectric substrate 1 when the resistance of the ferroelectric substrate 1 is reduced by polarization inversion, the resistance depends on the frequency of the applied high-frequency electric field (see FIG. 4B). Specifically, the resistance increases as the frequency increases. In order to reinvert the low-resistance ferroelectric substrate 1 to increase the resistance, a high current must be applied when an electric field is applied. So, superimpose the high frequency The applied electric field may be applied. Thereby, the resistance of the ferroelectric substrate 1 is increased, and the current when applying an electric field can be reduced. Therefore, the driving power of the electric switch can be reduced.
  • FIG. 5A is a plan view of the electrode for explaining the shape of the electrode.
  • the electrode pairs 2 are arranged side by side in the direction along the polarization direction of the ferroelectric substrate 1.
  • the shape of the electrode pair 2 is a comb-shaped electrode.
  • FIG. 5B shows the relationship between the length of the peripheral portion of each electrode of the electrode pair 2 and the resistance. As shown in FIG.
  • the resistance of the ferroelectric substrate 1 can be further reduced by increasing the length of the periphery (electrode edge) of each electrode of the electrode pair 2.
  • the electrode having a longer peripheral distance can have a lower resistance. Therefore, for example, a comb-shaped electrode or the like may be used.
  • the electrode pair 2 may be formed using a branch-like electrode having electrode fingers on both sides.
  • the direction of the electrode the characteristics are improved when the direction of the finger of the comb is set to the Y-axis direction of the crystal.
  • the ease of formation of domain inversion by the direction of the comb finger is found different.
  • the direction of the fingers of the comb was matched in the Y-axis direction, the spreading speed of the polarization reversal was more than 10 times faster than in the case where the fingers were formed in the X-axis direction orthogonal to 90 °. For this reason, it is preferable to set the direction of the fingers of the comb formed on the crystal in the Y-axis direction.
  • L i N b 0 3 doped with M g which is in L i N B_ ⁇ 3 crystal, because has failed same effect can be obtained.
  • the ferroelectric substrate 1 may be other than a monopolar ferroelectric crystal.
  • the same effect can be obtained as long as there is a crystal grain such as an amorphous crystal or a microcrystal.
  • a crystal grain such as an amorphous crystal or a microcrystal.
  • thin film materials can be used, so that bulk crystal growth is not required and device fabrication becomes easier.
  • the doping amount of the metal additive can be increased. Therefore, the amount of change in the electric resistance between the electrode pair 2 can be increased.
  • the doping amount of the metal is increased, the lattice distortion of the crystal increases, so that cracks and the like occur when pulling up the large crystal, and it becomes difficult to grow a uniform large crystal.
  • L i Nb_ ⁇ 3 when Since it is difficult to add 1 Om o 1% or more of Mg, when a substrate of single crystal of the dough flop weight 1 Omo 1% or less desirable.
  • the intensity and single polarized spontaneous polarization as the dielectric substrate 1 Mg_ ⁇ : L i Nb_ ⁇ 3 is used, the ferroelectric addition of other metals, for example I n, S c, C u and F L was added metals e such i N b 0 3, L i T a 0 3, KTP or, the same effect can be obtained in hybrid crystal of these crystals.
  • the material of the ferroelectric substrate 1 may be a substrate other than a Z-plate whose spontaneous polarization direction is perpendicular to the surface, such as an X-plate or a Y-plate whose spontaneous polarization direction is parallel to the substrate plane.
  • an off-cut substrate obliquely intersecting the substrate surface may be used. Off-cut substrates have high polarization controllability. This is more preferable because uniform polarization inversion can be formed with good reproducibility. +
  • the electric switch according to the second embodiment controls the polarization of the ferroelectric substrate to which the metal is added, thereby changing the shape of the ferroelectric substrate.
  • This is an electric switch that controls the conduction or non-conduction of the substrate.
  • the ferroelectric substrate used may be the same as that used in the first embodiment.
  • FIG. 6A and 6B are diagrams showing a configuration of an electric switch according to Embodiment 2.
  • FIG. 6A is a side view showing a configuration of a first electric switch according to the second embodiment.
  • a voltage electrode pair 52 is arranged so as to be arranged along the direction of spontaneous polarization of the ferroelectric substrate 51 indicated by an arrow.
  • the voltage electrode pair 52 is provided on the front and back surfaces of the ferroelectric substrate 51 so as to sandwich the ferroelectric substrate 51 therebetween.
  • the current electrodes are arranged on one of the surfaces on which the voltage electrode pairs 52 are installed so as to be arranged along the direction perpendicular to the polarization direction. There are 53 pairs.
  • 6B is a plan view showing a configuration of a second electric switch according to the second embodiment.
  • a voltage electrode pair 57 is provided so as to be arranged along the spontaneous polarization direction indicated by the arrow. Further, the current electrodes 58 are arranged on the same plane as the plane on which the voltage electrode pairs 57 are arranged along the direction perpendicular to the polarization direction.
  • a voltage source 54 is electrically connected to the voltage electrode pairs 52 and 57, and a current source 55 is connected to the current electrode pairs 53 and 58. It is electrically connected.
  • the ferroelectric substrate 51 in FIG. 6A may be a Z plate
  • the ferroelectric material 56 in FIG. 6B may be an X plate or a Y plate. 6A and 6B, an off-cut substrate may be used.
  • the ferroelectric substrate 51 and the ferroelectric substrate are connected between the voltage electrode pair 52 and the voltage electrode pair 57 by using the voltage source 54. 5
  • An electric field in the direction opposite to the spontaneous polarization or an electric field in the same direction as the spontaneous polarization is selectively applied.
  • the resistance between the voltage electrode pair 52 and the resistance between the voltage electrode pair 57 can be controlled to high resistance or low resistance, respectively.
  • the resistance between the current electrode pair 53 and between the current electrode pair 58 is also controlled to a low resistance or a high resistance, and the current becomes conductive or non-conductive.
  • FIG. 7A is a side view showing a configuration of a third electric switch according to the second embodiment.
  • the electric switch of FIG. 7A is an electric switch that switches the current value between the electrode pair 62.
  • Electrodes (electrode pairs 6 2) are formed along the direction of polarization on the front and back surfaces of the ferroelectric substrate 61, and these electrode pairs 62 are electrically connected to the voltage source 63. I have.
  • the electric field applied between the electrode pair 62 by the voltage source 63 is a pulsed electric field exceeding the inversion electric field Ec.
  • the ferroelectric substrate 61 A part of the polarization between the electrode pairs 62 is inverted, and the electric resistance of the ferroelectric substrate 61 decreases.
  • FIG. 7B is a diagram illustrating a relationship between a current flowing between the electrode pair 62 and time.
  • the point 64 where the current jumps out is when a pulsed electric field is applied.
  • the resistance of the ferroelectric substrate 61 decreases, and a current flows between the electrode pair 62 as shown in FIG. 7B. Furthermore, when one pulse voltage is applied, no current flows.
  • FIG. 8A is a side view showing the configuration of the fourth electric switch according to the second embodiment. This electric switch differs in the direction of polarization (indicated by the arrow in the figure) from the electric switch of FIG. 7A by 180 degrees, but the other configuration is the same.
  • the voltage source 63 makes the pulse voltage applied to the ferroelectric substrate 61 alternate between “+” and “ ⁇ ”. FIG.
  • FIG. 8B is a diagram illustrating a relationship between a voltage applied to the ferroelectric substrate of the fourth electric switch and a time lapse according to the second embodiment.
  • FIG. 8C is a diagram showing the relationship between the current flowing through the fourth electric switch of the first embodiment and the passage of time.
  • Embodiment 1 The phenomenon that the state in which the electrical conductivity increases with the reversal of spontaneous polarization in a ferroelectric material reversibly exists is described in Embodiment 1, and such a phenomenon is not due to the effect of the internal voltage. He stated his opinion. However, another cause of such a phenomenon is the presence or absence of polarization walls. A polarization wall is a boundary between locations where the directions of polarization are different. The electric resistance of the ferroelectric material greatly changes depending on the presence or absence of the polarization wall. Initially, when an electric field is applied to the ferroelectric substrate, polarization walls exist between the electrodes, so it is thought that the electrical resistance would drop significantly.
  • the domain-inverted region greatly expands, and when the domain-inverted operation is completed, a domain-inverted region larger than the electrode area is formed. It is considered that the resistance between the electrodes increases again because the polarization wall is farther from the electrodes.
  • Embodiment 3 an electric switch will be described in addition to the description of the polarization wall.
  • FIGS. 9A to 9D are diagrams showing a configuration of an electric switch according to Embodiment 3 of the present invention.
  • 9A is a plan view showing the configuration of the electric switch
  • FIG. 9B is a cross-sectional view showing the configuration of the electric switch
  • FIG. 9C is a plan view showing the configuration of the electric switch in a state where the polarization wall is generated.
  • FIG. 9D is a cross-sectional view showing the configuration of the electric switch in a state where the polarization wall is generated.
  • the electrode pair 82 is formed on the surface of the ferroelectric substrate 81. You.
  • This ferroelectric substrate 81 may use the ferroelectric substrate 81 described in the first and second embodiments, and has the same effect.
  • the spontaneous polarization direction of the ferroelectric substrate 81 is indicated by an arrow in the figure.
  • the electrode pairs 82 are arranged along the spontaneous polarization direction of the ferroelectric substrate 81 along the spontaneous polarization direction.
  • FIGS. 9A and 9B in a state where the spontaneous polarization is not changed, a region having a different polarization is not formed between the electrode pair 82, and no polarization wall is formed. In this state, the ferroelectric substrate 81 has a high resistance, and does not flow even if a current flows between the electrode pair 82.
  • the polarization direction between the electrode pair 82 is changed as shown in FIGS. 9C and 9D.
  • a different region 83 occurs.
  • the direction of polarization is different between the region 83 and the region 83.
  • the boundary where the polarization directions are different is the polarization wall 84. Since the electrical resistance of the polarization wall 84 is significantly reduced, the resistance between the electrode pair 82 is reduced. Therefore, a current can flow between the electrode pair 82.
  • the electric field application unit can apply an electric field in the spontaneous polarization direction or in the opposite direction as described in Embodiments 1 and 2, for example, a voltage source or the like. I just need. Further, a voltage source or the like for applying a voltage between the electrode pairs 82 may be used. As described above, by applying a voltage between the electrode pair 82 and the direction opposite to the direction of the spontaneous polarization, the polarization wall 84 can be generated, thereby reducing the resistance between the electrode pair 82. It can be variable.
  • the polarization directions of the regions 83 having different polarization directions differ depending on the ferroelectric substrate 81.
  • the single-polarized M G_ ⁇ If using L i N b 0 3, the polarization direction by the reverse polarization change 1 8 0 °. Therefore, the direction of polarization differs by 180 ° in the region 83 having a different polarization direction from the ferroelectric substrate 81.
  • the ferroelectric substrate 81 is inclined with respect to the surface. In some cases, there are a plurality of stable directions of polarization. In this case, the direction of the polarization depends on the direction of the applied electric field.
  • the ferroelectric substrate 81 is a monopolar crystal, but if the polarization direction is not monopolar, the ferroelectric substrate 81 must be monopolarized before use .
  • materials such as microcrystals, amorphous materials, ceramics, single crystals, thin film crystals grown in a liquid layer, and the like can be used. It is desirable to apply a ring treatment. Poling is a method of raising the temperature of each material to near the Curie temperature of its crystal and applying an electric field to align the polarization in one direction. Since spontaneous polarization is formed by raising the temperature, crystal distortion hardly remains on the polarization wall 84. By gradually cooling in this state, it is possible to form a ferroelectric substrate 81 having a uniform polarization direction in a macroscopic manner.
  • the temperature of the ferroelectric substrate 81 In order to realize the low resistance state of the ferroelectric substrate 81 subjected to the poling process, it is desirable to set the temperature of the ferroelectric substrate 81 to a temperature considerably lower than the Curie temperature and to apply an electric field opposite to the polling electric field. .
  • the Curie temperature is often several hundred degrees Celsius.
  • the temperature of the domain inversion is preferably 1 to 2 or less of the Curie temperature or 100 or less. In this way, a state where crystal distortion is left on the polarization wall due to the polarization inversion can be created.
  • the state changed to those shown in FIGS. 9C and 9D.
  • the resistance between the electrode pair 82 was several 100 ⁇ .
  • the rate of change of resistance was more than two orders of magnitude. That is, it was 100 times or more.
  • the electric switch according to the third embodiment is semi-permanently switched to a state in which the electric switch is not supplied from the outside. Can be held.
  • the polarization wall 84 When the direction of polarization of the ferroelectric substrate 81 is changed, the polarization wall 84 is formed or erased. As a result, a large crystal distortion exists at the position where the polarization wall 84 occurs. Therefore, when the number of repetitions is increased, crystalline damage remains, but the crystalline damage depends on the size of the region of the polarization wall 84, and the limit of the number of operations decreases in proportion to the area. I do. When the area of the polarization wall was 1 mm 2 or more, the number of repetitions was about 1000 times. In order to realize the switch count of 100,000 times or more, the area of the polarization wall may be restricted to 100 m 2 or less. In yet a reduction to 1 0 ⁇ m 2 or less and the child area, it is possible to increase the further number of repetitions.
  • Mg is doped on the ferroelectric substrate 81 as described above.
  • a metal additive can be used to reverse the spontaneous polarization. This is effective because the value of the field E c can be reduced.
  • the electric field E the value of c is about 2 0 k V Zmm, inverted electric field E c by about 5 mo 1% a M g Dopin ⁇ 1 It drops to about Z4.
  • the crystal is distorted due to the electrostriction effect. Therefore, the lower the voltage applied to the ferroelectric substrate 81, the longer the life of the electric switch.
  • the applied voltage can be greatly reduced, which is effective because the number of repetitions of switching of the electric switch increases.
  • the value of the inversion electric field E c largely depends on the crystal structure.
  • the crystal of the ferroelectric substrate 81 is often pulled up with a condurant composition slightly deviating from a perfect composition ratio. This is because this composition makes it easier to pull up a uniform crystal.
  • the value of the reversal electric field Ec is drastically reduced by the stoichiometric composition. This is because the control of spontaneous polarization is easier in the stoichiometric composition because the defect density in the crystal is smaller. For example, in L i N B_ ⁇ 3, L i T A_ ⁇ 3 values of the inversion electric field E c is reduced from 1 Z 4 to 1/1 0 nearby.
  • the applied voltage can be reduced, and the life of the electric switch can be greatly increased.
  • a crystal having a stoichiometric composition can be easily formed by film formation by epitaxial growth in addition to crystal pulling.
  • the ferroelectric substrate 81 made of an epitaxially grown film the reversal electric field Ec can be easily reduced, and the switching life of the electric switch can be increased.
  • the electrode pairs 82 are formed on the surface of the ferroelectric substrate 81, but the arrangement of the electrode pairs 82 is not limited to this.
  • a ferroelectric substrate can be thinned and formed on its front and back surfaces. The same effects can be obtained.
  • the resistance of the ferroelectric substrate 81 decreases at the portion of the polarization wall, the resistance can be reduced by increasing the area of the polarization wall.
  • the electrode pair 8.2 is a comb-shaped electrode or the like, the area of the polarization wall can be increased, and the resistance of the ferroelectric substrate 81 can be further reduced.
  • FIG. 10 is a configuration diagram showing a configuration of another electric switch according to the third embodiment.
  • the ferroelectric substrate 91 is the same as the above-described ferroelectric substrate.
  • a trench 96 which is a trench, is formed, and the electrode pair 92 is formed therein.
  • a heater 97 as a heating unit is provided on the ferroelectric substrate 91.
  • the electrode pair 92 is connected to a voltage source 98 as an electric field application unit.
  • the spontaneous polarization direction of the ferroelectric substrate 91 is indicated by an arrow in FIG.
  • the operation of this electric switch is the same as that of the above-mentioned electric switch.
  • the temperature of the ferroelectric substrate 91 be slightly raised from room temperature when an electric field is applied between the electrode pair 92 by the voltage source 98 in the electric switch X shown in FIG.
  • the applied electric field Ec required for polarization inversion is reduced to about half. be able to.
  • the electric switch can be driven with low power consumption.
  • the crystal distortion generated at the time of polarization reversal is reduced, the resistance to the number of repetitions is significantly increased, which is effective.
  • the electrode pair 92 in the groove 96, the electric field distribution becomes uniform, and the voltage for forming regions having different polarizations is reduced. Further, it is preferable because the influence of the surface charge is reduced and the insulation between the electrode pair 92 is enhanced.
  • An electrode pair 92 may be formed in the groove 96 and on the surface of the ferroelectric substrate 91.
  • the ferroelectric substrates 81 and 91 of the third embodiment may have an amorphous or microcrystalline structure, in which case the amount of metal doping can be increased. Similar characteristics can be utilized by using ceramics or the like obtained by sintering microcrystals.
  • an inversion polarization boundary is required in the thin film.
  • the thin film requires crystal grains of a certain size or more, and it is desirable that the crystal grains have a crystal grain size of 1 zm or more. It is desirable that the thickness of the thin film be at least l m and at most l O Om. If the thickness of the thin film is too thicker than this, the film formation takes a long time, the mass productivity becomes poor, and cracks occur due to stress with the substrate for forming the thin film.
  • Embodiment 4 An electric switch according to Embodiment 4 of the present invention will be described with reference to the drawings.
  • the electric switch according to the fourth embodiment is configured such that the electric switch according to the third embodiment further includes an electrode for forming and erasing a polarization wall.
  • members having the same functions are denoted by the same reference numerals, and description thereof is omitted.
  • the electric switch operates by controlling the presence or absence of the polarization wall between the electrode pairs.
  • the spontaneous polarization of the ferroelectric can be controlled by applying an electric field.
  • FIG. 118 to FIG. 11D are diagrams showing the configuration of the first electric switch according to the fourth embodiment of the present invention.
  • FIG. 11A is a plan view showing the configuration of the electric switch
  • FIG. 11B is a cross-sectional view showing the configuration of the electric switch
  • FIG. 11C is the configuration of the electric switch in which a polarization wall is generated.
  • FIG. 11D is a cross-sectional view showing a configuration of the electric switch in a state where a polarization wall is generated.
  • the first electric switch has a pair of electrodes 8 2 on the surface of the ferroelectric substrate 8 1. Are formed, and a polarization electrode 95 is further provided.
  • ferroelectric substrate 81 a ferroelectric substrate having the characteristics described in Embodiments 1 to 3 may be used.
  • the spontaneous polarization direction of the ferroelectric substrate 81 is indicated by an arrow in the figure.
  • the electrode pairs 82 are arranged in the same plane of the ferroelectric substrate 81 so as to be along the direction perpendicular to the spontaneous polarization direction of the ferroelectric substrate 81.
  • the polarization electrode 95 is provided with a longitudinal direction parallel to the direction in which the electrode pairs 82 are arranged. In such an electric switch, by applying an electric field between the electrode pair 82 and the electrode 95 for polarization, as shown in FIG. 11C and FIG. 3 is formed.
  • the electrode pairs 82 have the same potential.
  • a polarization wall 94 is formed around the region 93 having different polarization. As a result, the resistance between the electrode pair 82 is reduced. In the state shown in FIGS. 11A and 11B, current does not flow between the electrode pair 82 (non-conduction) because of high resistance between the electrode pair 82. However, by setting the state shown in FIGS. 11C and 11D, a current flows (conducts) between the electrode pair 82. In other words, they are working as switches. From the state shown in Fig. 11C and Fig. 11D, a voltage is further applied between the electrode pair 82 and the polarizing electrode 95 in the direction opposite to that when the resistance between the electrode pair 82 is reduced. As a result, the regions 93 having different polarizations disappear, and the polarization wall 94 disappears, so that the resistance between the electrode pair 82 becomes higher as before.
  • FIGS. 12A to 12D are diagrams showing a configuration of a second electric switch according to Embodiment 4 of the present invention.
  • FIG. 12A is a plan view showing the configuration of the electric switch
  • FIG. 12B is a cross-sectional view showing the configuration of the electric switch
  • FIG. 12C is the configuration of the electric switch in which a polarization wall is generated.
  • FIG. 12D is polarization. It is sectional drawing which shows the structure of the electric switch in the state which the wall has arisen.
  • the second electric switch has a structure in which an electrode pair 82 is formed on the surface of a ferroelectric substrate 81, and a polarization electrode pair 105 is further provided.
  • the spontaneous polarization direction of the ferroelectric substrate 81 is indicated by an arrow in the figure.
  • the electrode pairs 82 are arranged side by side within the same plane of the ferroelectric substrate 81 and along the direction perpendicular to the spontaneous polarization direction of the ferroelectric substrate 81.
  • the polarizing electrode pair 105 is set so that the longitudinal direction is parallel to the direction in which the electrode pairs 82 are arranged, and the polarizing electrode pair 105 is set so as to sandwich the electrode pair 82. .
  • the direction in which the electrode pairs 82 are arranged is orthogonal to the direction in which the polarizing electrode pairs 105 are arranged.
  • regions 103 having different polarizations are formed as shown in FIGS. 12C and 12D. Is done.
  • a polarization wall 104 is formed around the region 103 having different polarization.
  • the resistance between the electrode pairs 82 is reduced.
  • FIGS. 12A and 12B since the resistance between the electrode pairs 82 is high, these states are selectively switched to function as a switch.
  • the direction of the spontaneous polarization of the ferroelectric substrate 81 is desirably substantially parallel to the direction of the electric field formed between the pair of polarizing electrodes 105. Thereby, the electric field for controlling the direction of spontaneous polarization of the ferroelectric substrate 81 can be reduced.
  • an insulator film between the polarization electrode pair 105 and the ferroelectric substrate 81.
  • the power consumption in controlling the polarization ' can be greatly reduced.
  • FIGS. 13 to 13D are diagrams showing a configuration of a third electric switch according to the fourth embodiment of the present invention.
  • FIG. 13A is a plan view showing the configuration of the electric switch
  • FIG. 13B is a cross-sectional view showing the configuration of the electric switch
  • FIG. 13C shows the configuration of the electric switch in a state where the polarization wall is generated.
  • FIG. 13D is a cross-sectional view illustrating a configuration of the electric switch in a state where a polarization wall is generated.
  • the third electric switch has a structure in which an electrode pair 82 is formed on the surface of a ferroelectric substrate 81, and a polarization electrode 115 is further provided.
  • the spontaneous polarization direction of the ferroelectric substrate 81 is the thickness direction of the ferroelectric substrate 81, as indicated by the arrow in the figure.
  • the electrode pairs 82 are arranged side by side on the same plane of the ferroelectric substrate 81. Further, a polarizing electrode 115 is provided between the electrode pair 82. While the first and second electric switches described above control the direction of polarization in a direction parallel to the surface of the ferroelectric substrate 81, the third electric switch controls the direction of the ferroelectric substrate 81. An electric switch that controls the direction of spontaneous polarization in a direction perpendicular to the direction. In FIGS.
  • FIGS. 14A to 14D are diagrams showing the configuration of the fourth electric switch according to the fourth embodiment of the present invention.
  • FIG. 14A is a plan view showing the configuration of the electric switch, FIG. 14B
  • FIG. 14B is a cross-sectional view showing the configuration of the electric switch
  • FIG. 14C shows the configuration of the electric switch in a state where the polarization wall is generated
  • FIG. 14D is a cross-sectional view showing a configuration of the electric switch in a state where a polarization wall is generated.
  • the fourth electric switch has a structure in which an electrode pair 82 is formed on the surface of a ferroelectric substrate 81, and a polarization electrode pair 125 is further provided.
  • the spontaneous polarization direction of the ferroelectric substrate 81 is the thickness direction of the ferroelectric substrate 81, as indicated by the arrow in the figure.
  • the electrode pairs 82 are arranged side by side on the same plane of the ferroelectric substrate 81.
  • polarization electrode pairs 125 are provided on the front and back surfaces of the strong dielectric substrate 81.
  • One of the pair of polarizing electrodes 125 provided on the surface of the ferroelectric substrate 81 is provided between the pair of electrodes 82.
  • an electric field is applied between the pair of polarizing electrodes 1 25 formed on the front surface and the back surface of the ferroelectric substrate 81 to obtain the electric field shown in FIGS. 4D state. Note that the direction of spontaneous polarization of the ferroelectric substrate 81 is perpendicular to the surface of the ferroelectric substrate 81. As shown in FIGS.
  • a region 123 having a different polarization is formed between the electrode pair 82 and a polarization wall 124 is formed therearound. Therefore, the resistance between the electrode pairs 82 is reduced.
  • the ferroelectric substrate 81 be made thinner in order to reduce the drive voltage for polarization inversion.
  • the thickness of the ferroelectric substrate 81 is desirably 5 m or less.
  • FIGS. 15A to 15D are diagrams showing a configuration of a fifth electric switch according to Embodiment 4 of the present invention.
  • FIG. 15A is a plan view showing the configuration of the electric switch
  • FIG. 15B is a cross-sectional view showing the configuration of the electric switch
  • FIG. 15C shows the configuration of the electric switch in a state where the polarization wall is generated.
  • FIG. 15 li) is a cross-sectional view showing a configuration of the electric switch in a state where the polarization wall is generated.
  • the ferroelectric substrate 81 is an off-cut substrate, and an electrode pair 132 is formed on the surface thereof. Further, a polarization electrode 135 is provided on the ferroelectric substrate 81.
  • the offcut substrate is a substrate in which the direction of spontaneous polarization has an angle with respect to the surface of the crystal of the ferroelectric substrate 81. Since the domain-inverted portion grows along the direction of spontaneous polarization, as shown in FIGS. 15C and 15D, the regions 13 3 having different polarizations have the spontaneous polarization inside the ferroelectric substrate 81. It grows along the direction (indicated by the arrow in the figure).
  • the polarization wall 134 formed around the region 133 having different polarization is formed in a portion buried inside the ferroelectric substrate 81. Since the polarization wall 134 exists near the electrode pair 132, the resistance between the electrode pair 132 decreases.
  • FIGS. 16A to 16D are diagrams showing a configuration of a sixth electric switch according to the fourth embodiment of the present invention.
  • FIG. 16A is a plan view showing the configuration of the electric switch
  • FIG. 16B is a cross-sectional view showing the configuration of the electric switch
  • FIG. 16C shows the configuration of the electric switch in a state where the polarization wall is generated.
  • FIG. 16D is a cross-sectional view showing a configuration of the electric switch in a state where a polarization wall is generated.
  • a polarization electrode pair 1 45 is formed on the surface of the ferroelectric substrate 81 instead of the polarization electrode of the fifth electric switch shown in FIGS. Have been.
  • the direction in which the electrode pairs 1 32 are arranged and the direction in which the polarizing electrode pairs 1 45 are arranged are orthogonal to each other.
  • the state shown in FIGS. 16A and 16B can be changed to the state shown in FIGS. 16C and 16D. .
  • different regions 1 4 3 are formed.
  • a polarization wall 144 is formed. Therefore, the resistance between the electrode pair 1 32 is reduced.
  • FIGS. 17A to 17D are diagrams showing a configuration of a seventh electric switch according to Embodiment 4 of the present invention.
  • FIG. 17A is a plan view showing the configuration of the electric switch
  • FIG. 17B is a cross-sectional view showing the configuration of the electric switch
  • FIG. 17C shows the configuration of the electric switch in a state where the polarization wall is generated.
  • FIG. 17D is a cross-sectional view showing a configuration of the electric switch in a state where a polarization wall is generated.
  • the seventh electric switch is different from the fifth electric switch shown in FIGS. 15A to 15D in that, instead of the polarization electrodes of the fifth electric switch, a pair of polarization electrodes 15 Is formed.
  • FIGS. 17A and 17B By applying an electric field between the pair of polarizing electrodes 155, the state shown in FIGS. 17A and 17B can be changed to the state shown in FIGS. 17C and 17D.
  • a region 153 having different polarization is formed, and a polarization wall 154 is formed around the region. Therefore, the resistance between the electrode pair 1 32 is reduced.
  • the fifth to seventh electric switches use an off-cut substrate as the ferroelectric substrate 132.
  • the polarization walls 134, 144 and 154 are formed inside the ferroelectric substrate 132. Therefore, the polarization electrode 135 and the polarization electrode pair 144 and 155 do not directly contact the polarization walls 134, 144 and 154. D thereby be greatly reduced power consumption in an electric field applied at the time of transition from the low resistance state to the high resistance state
  • the present invention is not limited to the first to seventh electric switches, but includes a pair of electrodes on a ferroelectric material, and a polarization between them. Any configuration can be used as long as the direction can be changed.
  • the electric field applying unit is a ferroelectric substrate
  • the polarization direction of 81 it is only necessary to control the polarization direction of 81, as long as the electric field can be applied in the direction opposite to the polarization direction.
  • the voltage source described in the first to third embodiments is used.
  • any means may be used as long as it generates an electric field such as an electrode pair, an external power supply, static electricity, discharge, charged particles, ions, other ferroelectrics, and a semiconductor circuit (for example, an electric switch element made of a semiconductor material). .
  • each electrode is preferably an asymmetric shape.
  • the electrode for eliminating different spontaneous polarization be larger than the electrode to be formed.
  • an electrode for erasing different spontaneous polarizations and an electrode for forming the same will be described.
  • domain inversion of the ferroelectric substrate domain-inverted nuclei are generated, and domain-inverted portions grow from the domain-inverted nuclei in the direction of spontaneous polarization.
  • the direction in which domain-inverted nuclei are generated is determined, and polarization is generated from the + + plane side.
  • the side where the polarization inversion nuclei are formed (L i Nb_ ⁇ 3, L i T A_ ⁇ at 3 and KTP like the + Z side) is an electrode forming an electrode different spontaneous polarization of the other electrodes (L i Nb ⁇ 3 , L i T a ⁇ 3 and K ⁇ ⁇ are the electrodes that eliminate different spontaneous polarizations.
  • L i Nb0 3 L i T A_ ⁇ 3 single polarization, such as crystal, the growth of domain inversion portion, and the occurrence of polarization inversion nucleus consists extent E of the growing inverted portion from the polarization inversion nuclei.
  • Polarization reversal grows along the C axis of the crystal, and polarization nuclei occur on the + C side, so domain reversal occurs from + C to -C.
  • the electrodes for polarization are formed side by side along the polarization direction, and it is effective to form them on the earth C-axis side. At this time, it is desirable that the electrode formed on the + C side be smaller than the electrode formed on the _c side.
  • the width of the formed portion where the spontaneous polarization is inverted is restricted by the width of the + C side electrode.
  • the width of the C-side electrode is made larger than the width of the + C-side electrode, so that erasing is possible. It can be more complete and have a greater change in resistance.
  • the C axis is the crystal axis, which is the same as the Z axis, and indicates the direction of the main axis in a uniaxial crystal.
  • L i N b 0 3 the direction of spontaneous polarization in L i T a O 3 L and KTP or the like coincides with the C axis direction.
  • the material of the electrode pair, the electrode pair for polarization, and the electrode for polarization formed on the surface of the ferroelectric substrate 81 is, for example, Ta, Al, Au, Pt, and Cu.
  • semiconductor materials can be used. It is also possible to deposit polysilicon on these electrode materials and directly form integrated circuits.
  • FIGS. 18A to 18D are diagrams showing a configuration of an eighth electric switch according to the fourth embodiment of the present invention.
  • FIG. 18A is a plan view showing the configuration of the electric switch
  • FIG. 18B is a cross-sectional view showing the configuration of the electric switch
  • FIG. 18C is a cross-sectional view showing the configuration of the electric switch in which a polarization wall is generated.
  • FIG. 18D is a cross-sectional view showing a configuration of the electric switch in a state where a polarization wall is generated.
  • the ferroelectric substrate 81 of the electric switch shown in FIGS. 9A to 9D is a thin film and is formed on the substrate 1667.
  • the operation is the same as that of the electric switch according to the third embodiment shown in FIGS. 9A to 9D.
  • the thin film an epi thin film formed by epitaxy growth and other amorphous films can be used. Epi thin films are effective because thin films having ferroelectric properties can be used.
  • a method for producing a thin film there is a method in which a ferroelectric material is bonded to a substrate and the thin film is polished.
  • a method of bonding to a substrate there are an adhesive method, a direct bonding method, and the like.
  • a ferroelectric thin film having a thickness of several / im can be formed by CMP polishing or the like. Unlike the film formation by crystal growth, the method by thin film polishing is
  • the plate material is not limited. Therefore, a semiconductor material, a dielectric material, or the like can be formed on any material as the substrate 167.
  • a ferroelectric thin film which is a ferroelectric substrate 81
  • a ferroelectric substrate 81 is applied from an electric field application unit provided in the semiconductor circuit.
  • Embodiment 5 of the present invention will be described with reference to the drawings.
  • the electric switches according to the first to fourth embodiments have been described.
  • the fifth embodiment a result of specifically manufacturing an electric switch and measuring each characteristic thereof will be described.
  • FIG. 19 is a schematic diagram showing a configuration of an electric switch according to the fifth embodiment and an experimental system for measuring the electric switch.
  • the electric switch 170 is composed of a ferroelectric substrate 171, an electrode 172a formed on the surface of the ferroelectric substrate 171, and a ferroelectric substrate 171.
  • An electrode 172b is formed on the entire rear surface of the device, and a voltage source 173, which is an electric field applying unit for applying an electric field between the electrodes 172a and 172b. Strong the dielectric substrate 1 7 1, using L i N B_ ⁇ 3 M g dope Z plate.
  • FIGS. 20A and 20B are diagrams showing the relationship between applied voltage and current in the electric switch of FIG. In Fig. 19, the direction facing the spontaneous polarization is defined as positive. In other words, in Figure 19, The direction from to upward is positive.
  • Figure 2 OA is a ferroelectric substrate 1 7 1 and L i Nb0 3 Roh Ndopu, its thickness is a relationship diagram of the applied voltage and current in the case of a 0 ⁇ 1 5 mm.
  • FIG. 20B is a diagram showing the relationship between the applied electric field and the current when the ferroelectric substrate 17 1 is made of LiNb ⁇ 3 doped with 5 mol% of Mg and 3 mm in thickness.
  • Fig. 2 OA the applied electric field is increased, and when the applied voltage reaches 3.15 kV, the inversion of spontaneous polarization starts.
  • the applied electric field at this time is 21 kV / mm, which is the reversal electric field Ec. If this value is exceeded, a current flows between the electrodes 172a and 172b. The current stops when the spontaneous polarization between electrodes 17a and 17b is completely reversed.
  • a negative voltage is applied to the electrodes 172a and 1772b, a current similarly flows when the polarization is reversed again. This is a general property of ferroelectrics, which is caused by the movement of the charge due to polarization reversal.
  • Fig. 20B the applied electric field is increased, and when the applied voltage becomes 3.9 kV, the inversion of spontaneous polarization starts.
  • the applied electric field at that time was 3.9 kVZmm, which is the reversal electric field Ec, and when this value was exceeded, current began to flow. Current continues to flow because the resistance between electrodes 17a and 17b is reduced.
  • the resistance between the electrodes was measured in this state, it was found that the resistance was reduced by eight digits compared to the resistance before the polarization reversal. Then, when the voltage was reduced to 13.9 kVZmm, the polarization was reversed again and the current stopped. In this state, application of the electric field was stopped, and the resistance between the electrodes was measured.
  • FIG. 21A shows the state of polarization of the electrode 172a in a state where the polarization has begun to reverse and the resistance has decreased.
  • FIG. 21B shows a state of polarization of the electrode 172a in a state where the inverted polarization reversal is re-inverted and the resistance returns to the original state.
  • FIG. 21A there is a region 190 in which the direction of polarization is partially different. Also, as can be seen from Fig. 21B, no domain-inverted region exists, and the directions of polarization are all the same. It was found that the formation and erasure of the domain-inverted portion was related to the change in the resistance between the electrodes 17a and 17b. In other words, the electric resistance of the ferroelectric substrate 1711 can be controlled by inversion and non-inversion of the spontaneous polarization of the ferroelectric substrate 1711.
  • the electric switch 170 is effective because the power consumption is small.
  • the inversion voltage is about 1.3 V in the ferroelectric substrate 17 1 in which Mg is doped by 3 mo 1%. It is effective because it can be driven at low voltage.
  • the ferroelectric substrate 17 1 in an amorphous or microcrystalline state is used, except when the ferroelectric substrate 17 1 is a crystalline substrate, the inversion voltage increases several times as compared with a single crystal. t Therefore, from the viewpoint of applied voltage, the molar concentration of metal addition is preferably 3 mol% or more.
  • the applied electric field greatly depends on the temperature of the crystal. Specifically, when the temperature of the ferroelectric substrate 17 1 is increased to 120 ° C., the inversion electric field Ec is reduced to about half. For this reason, for example, the electric switch 170 has a heating unit such as a heater for heating the ferroelectric substrate 171, and when switching, if the ferroelectric substrate 171 is heated, low-voltage driving is possible. Becomes possible. In addition, since the crystal distortion generated at the time of polarization inversion is reduced by heating, the resistance of the electrical switch 170 to the number of repetitions is greatly increased. Sitchin It is preferable that the temperature of the ferroelectric substrate 17 1 during the heating is set to 20 ° C. or higher. Further, the temperature is more preferably 40 ° C. or higher.
  • the reversal electric field Ec can be reduced by irradiating light close to ultraviolet light in the same manner as raising the temperature.
  • the wavelength of the light is preferably 500 nm or less, more preferably 400 nm or less.
  • the switching field and the amount of Mg doping are inversely proportional.
  • the inversion electric field Ec is 21 kV / mm, which is about 12 kV / mm for a 3 mol /% dope and about 4 kV / mm for a 5 mol /% dope. Therefore, the reversal electric field Ec can be controlled by adjusting the amount of metal drop. For example, assuming that the thickness of the ferroelectric substrate 17 1 is about 100 nm, the inversion voltage is 0.4 V in the case of a 5 mol /% doping. When the ferroelectric substrate 17 1 is made thinner, the inversion electric field further decreases.
  • the reaction voltage is preferably in the range of 0.01 V to 10 V. If the voltage is less than 0.01 V, malfunctions of the memory may increase due to noise or disturbance. Adjust the amount and thickness of the metal additive of ferroelectric substrate 17 1 to fall within the above range. It is preferable to realize an inversion voltage that enters.
  • the adjustment of the reversal electric field Ec can also be adjusted by the composition of the crystal.
  • the inversion electric field Ec can be greatly reduced. According to actual measurements, the dependence on the molar concentration of Mg was very small, and the doping amount was approximately 4 kVZmm between l and 5 mol%.
  • the above-mentioned suitable reversal voltage may be realized by adjusting the crystal composition in addition to the amount and thickness of the metal additive of the ferroelectric substrate 171.
  • FIG. 22 is a graph showing the relationship between the molar concentration of Mg doped in the ferroelectric substrate 1711 and the amount of change in electrical resistance between the electrodes 17a and 17b. It has been found that the reversal electric field Ec, which is the electric field when the spontaneous polarization is reversed, decreases as the doping amount of Mg in the ferroelectric substrate 171 increases.
  • the opening is in a state where no voltage is applied to the ferroelectric substrate 17 1 (initial state), and the image is in a state where a part of the polarization is inverted (inversion state), and the ferroelectric substance is shown.
  • the substrate 17 1 is in a state where the resistance is reduced, and ⁇ is a state in which the substrate is inverted again (the most inverted state).
  • the voltage applied in the direction opposite to the spontaneous polarization direction of the ferroelectric substrate 171 is defined as positive, and the voltage applied in the spontaneous polarization direction is defined as negative.
  • the current in the direction opposite to the spontaneous polarization direction of the ferroelectric substrate 1711 is defined as plus, and the current in the spontaneous polarization direction is defined as minus.
  • reference numerals described in the respective drawings indicate the same time.
  • the electric resistance is changed by inversion and reinversion of spontaneous polarization, and the state of the memory is determined by reading the resistance.
  • To electrically determine the resistance state it is necessary to determine the resistance value by applying an electric field to the domain-inverted portion.
  • the electrical resistance changes greatly depending on the presence or absence of polarization reversal.However, in order to determine the resistance stably, the electric field in the same direction as the original spontaneous polarization direction is applied Is desirably determined.
  • the resistance difference between “4” and “6”, the resistance difference between “10” and “1 2”, and “1 6” and “1” It is better to read the 8 J resistance difference and determine the resistance based on each difference. That is, it is desirable to read the resistance in the state of a negative electric field (the same direction as the spontaneous polarization). By reading in a negative electric field, the change in resistance can be made large and stable.
  • the resistance difference is determined by the positive electric field, for example, as can be seen by comparing the resistance difference between “1” and “3” with the resistance difference between “1 3” and “15”, the resistance difference is It is getting smaller. In this way, the resistance gradually changes and the difference becomes smaller, so that an error occurs in the determination of the resistance.
  • the ferroelectric substrate 1 7 1 uses an L i N b 0 3 was de one pin ring and M g.
  • the change in electrical conductivity by the addition of L i T a 0 3 even smell such as M g metal additive is observed.
  • the change in electric resistance due to the polarization reversal of the ferroelectric due to the addition of a metal largely depends on the crystal structure. Strong as the dielectric substrate 1 7 1, preferably in the L i N B_ ⁇ 3 belongs Irumenaito structure. Strong as the dielectric substrate 1 7 1, polarized the M G_ ⁇ : was used L i N B_ ⁇ 3, it may be used a ferroelectric addition of other metals.
  • a similar change in electrical conductivity is possible as long as the amount of metal doping can be increased.
  • ferroelectric substrate 171 Although a monopolar ferroelectric crystal was used as the ferroelectric substrate 171, similar effects can be obtained as long as crystal grains such as amorphous crystals and microcrystals are present. If an amorphous or microcrystalline structure is used, thin film materials can be used, so that bulk crystal growth is not required and device fabrication becomes easier. In addition, since the doping amount of the metal additive can be increased by making it amorphous or microcrystalline, the amount of change in electric resistance can be increased, which is preferable. Increasing the metal doping amount increases the lattice distortion of the crystal. When raised, cracks and the like occur, making it difficult to grow uniform large crystals.
  • LIN b 0 For 3 to add M g 1 O mo 1% or more because was difficult, the child and the doping amount 1 O mo 1% or less when a substrate of single crystal is preferable.
  • the doping amount can be further increased. Similar characteristics can be utilized by using ceramics or the like obtained by sintering microcrystals.
  • a boundary of spontaneous polarization that reverses in the thin film is necessary. For this reason, the thin film needs crystal grains of a certain size or more. It is desirable that the fine crystals have a crystal grain size of 1 m or more.
  • the film can be produced by methods such as epi growth, MBE, sputter, sol-gel, laser abrasion, etc.
  • substrates such as materials such as microcrystals, amorphous materials, and ceramics, single crystals, and thin film crystals for liquid layer growth can be used.
  • a polling process is important. Poling is a method of raising the temperature near the Curie temperature of a crystal and applying an electric field to align the polarization in one direction. Since the spontaneous polarization is formed by raising the temperature, crystal distortion hardly remains on the polarization wall. For this reason, when used in the configuration of the present invention, it is desirable to use a substrate that has been subjected to a poling process in the direction of the electric field for controlling polarization by applying an electric field. Irradiating light is effective.
  • the electrodes 17 2 a and 17 2 b were formed directly on the ferroelectric substrate 17 1, but the electrodes 17 2 a and 17 2 b and the ferroelectric substrate 17 1 By forming an insulating layer between the two, power consumption can be reduced. Even if the applied electric field is pulsed to increase the resistance in a short time, the power consumption can be reduced.
  • the ferroelectric substrate 171 is not limited to a Z-plate substrate whose spontaneous polarization is perpendicular to the surface of the ferroelectric substrate 171.
  • spontaneous It can also be used for an X, Y plate whose poles are parallel to the ferroelectric substrate 17 1 plane or an off-cut substrate having an angle with the surface of the ferroelectric substrate 17 1.
  • Off-cut substrates have high polarization controllability. This is more preferable because uniform polarization inversion can be formed with good reproducibility.
  • an electric field is generally used as a means of polarization inversion.
  • a means for changing the spontaneous polarization of a ferroelectric substance and a means for applying an electric field opposing the spontaneous polarization such as an electrode pair, an external power supply, static electricity, discharge, charged particles, ions, other ferroelectric substances, and a semiconductor circuit. Any means for generating an electric field can be used.
  • spontaneous polarization can be reversed by external stress.
  • the spontaneous polarization can be controlled by applying a partial stress using a piezoelectric body or the like. Further, it can be used in combination with an electric field. Further, it is also possible to perform polarization reversal by utilizing the generation of an electric field due to the pyroelectric effect by partially applying heat.
  • the electrode shape there is a structure that increases the electric conductivity.
  • the electric resistance decreases at the portion of the polarization wall, the electric resistance can be greatly reduced by increasing the size of the polarization wall around the domain inversion. Since the formed domain-inverted portion depends on the shape of the electrode, the polarization wall area can be increased. For example, the use of a comb-shaped electrode or the like can increase the size of the polarization wall.
  • a storage element according to Embodiment 6 of the present invention will be described with reference to the drawings.
  • the storage element according to the sixth embodiment is configured by two-dimensionally arranging the electric switches according to any of the first to fifth embodiments. By reading the high resistance and low resistance of the electric switch, a function as a two-dimensional memory can be realized.
  • FIG. 24 is a perspective view showing the configuration of the storage element 220 according to the sixth embodiment.
  • the memory element 220 has a configuration in which a plurality of the electric switches 222 of any of Embodiments 1 to 5 are arranged on a semiconductor integrated circuit 222.
  • the semiconductor integrated circuit 222 is composed of a silicon LSI, and can apply an electric field to the electric switch 222.
  • the applied electric field changes the direction of spontaneous polarization of the ferroelectric substrate of the electric switch 222, thereby changing the electrical conductivity of the portion to which the electric field is applied. Since the change in spontaneous polarization of the ferroelectric is stable, the inverted state is preserved even when the applied electric field is cut off.
  • the state can be stored for a long time very stably without supplying external power.
  • the stored state can be read by reading the resistance of each electric switch 222, and even if the state is read, the stored state is stored without change.
  • the storage element 220 stores the state by controlling or controlling the electric field applied to the electric switch 222 by the semiconductor integrated circuit 222, forming or erasing a spontaneous polarization, and detecting the state. can do. That is, it functions as a storage element. Miniaturization and integration by combining electric switch 222 and semiconductor integrated circuit 222 Is possible.
  • the standard voltage generated by the semiconductor integrated circuit 221 is about several volts, and low-voltage driving is desired. Therefore, it is desirable that the electric switch 222 has a structure in which a ferroelectric substance is thinned.
  • the film thickness of the ferroelectric substrate needs to be several / im or less.
  • a ferroelectric substrate generates a surface electric field due to a pyroelectric effect due to a rapid change in temperature.
  • the spontaneous polarization recorded by the electric field due to this pyroelectric effect may partially disappear.
  • a configuration that prevents the pyroelectric effect is required.
  • Another method is to monitor the external temperature and activate the protection circuit against sudden temperature changes.
  • a switch electrode is formed on one surface, and a semiconductor circuit is brought into direct contact with this surface to drive the switch.
  • a conductive film is made into a volume to prevent the generation of pyroelectric charges.
  • the storage element of the sixth embodiment includes a heating unit for simultaneously erasing stored contents.
  • the heating unit may be, for example, a heater.
  • the heater can raise the temperature of the ferroelectric substrate of all electric switches 222.
  • the heating temperature is preferably, for example, 200 ° C. or higher. Bulk erasure is also possible by simply raising the temperature. When an electric field is applied in this state, the polarization is aligned in one direction. From the next time, applying a voltage in the opposite direction can change the electrical characteristics and lower the resistance.
  • an ultraviolet irradiation unit may be provided instead of the sun.
  • an ultraviolet irradiator that can irradiate ultraviolet light having a wavelength of about 400 nm or less to the ferroelectric substrate of the electric switch 222.
  • the storage element of the sixth embodiment differs from the conventional ferroelectric memory in that the electric conductivity of the ferroelectric itself is changed in the direction of spontaneous polarization, and the difference is detected electrically. The point is that it is used as a storage element.
  • FIG. 25 is a perspective view specifically showing the configuration of the storage element according to the sixth embodiment. As shown in Fig. 25, the substrate 2 on which the semiconductor integrated circuit is formed
  • Electrodes 23 2 b are formed in a strip shape on 37, and a strong dielectric thin film 23 1 is further formed thereon, and further on the electrodes, the electrodes 23 2 b are orthogonal to the electrodes 23 2 b.
  • the electrodes 232a are formed in a striped shape.
  • a storage element in which a plurality of electric switches 230 constituted by a ferroelectric thin film 231 sandwiched between an electrode 2332a and an electrode 2332b are arranged in a lattice pattern is provided. It is configured. That is, one electric switch 230 is formed by the electrode 232a and the electrode 232b facing each other across the ferroelectric thin film 231.
  • the ferroelectric thin film 2 3 1 An electric field applying unit (not shown) capable of applying an electric field between the electrode 2332a and the electrode 2332b which is opposed to each other is provided. By using this electric field applying unit, it is possible to control on / off of the gas switches 230 arranged in a lattice. Specifically, when any one of the stripes constituting the electrodes 2332a and 2332b is selected and an electric field is applied, the electrodes 2332a and 2332b are formed. The electric field is selectively applied to the ferroelectric thin film 2 3 1 at the crossing point, whereby the resistance can be changed.
  • the configuration is easy and can be highly integrated . Since simultaneous writing is also possible, data processing speed can be greatly improved.
  • the electric switches of the first to fifth embodiments utilize the fact that the electric conductivity can be largely changed by controlling the spontaneous polarization of the ferroelectric. Specifically, it utilizes the fact that the ferroelectric changes from a high voltage to a low resistance with the reversal of spontaneous polarization. With this change, the ferroelectric can be changed from an insulator to a semiconductor. By configuring an electric switch utilizing this characteristic, a highly integrated electric switch can be configured with a simple configuration.
  • spontaneous polarization requires an electric field to be applied during inversion, but does not require an electric field after inversion. Therefore, since this electric switch can keep its state, it can be used as a non-volatile memory, for example, by using a plurality of electric switches.
  • a thin film is used as a ferroelectric material, it can be easily monolithically integrated with a semiconductor integrated circuit. It is.
  • the electric switch and the storage element using the same according to the present invention can keep the stored state. Therefore, it can be applied to non-volatile memory, recording media using it, and a wide range of devices including it.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

金属が添加された強誘電体基板と、前記強誘電体基板に設置された一対の電極と、前記強誘電体基板の一部の分極の方向を変化させ得る電界印加部とを備えている。

Description

明 細 書 電気スィツチおよびそれを用いた記憶素子 技術分野
本発明は強誘電体の自発分極の変化に伴う導電性の変化を利用した電 気スィツチおよびそれを用いた記憶素子に関するものである。 背景技術
強誘電体は、 自発分極を有し、 分極方向の制御が可能である。 強誘電 体の自発分極の可変性を利用したものとして、 強誘電体メモリがある。 これは、 強誘電体に電圧を印加することで自発分極の方向を変化させ、 それに伴い電荷が移動することを利用して電気スィツチを構成するもの で、 不揮発メモリとして利用されている。 このような強誘電体メモリに おいて、 自発分極の変化にともなう導電性の変化が漏れ電流の原因とな ることは知られており、 漏れ電流対策として導電性の変化を防止する方 法等が検討されている。 また、 漏れ電流を利用した技術もある (特開平 1 0— 5 6 1 4 1号公報参照)。 また、強誘電体の分極を利用したものと しては、 例えば、 過電流によって電気導電性が変化することを利用した 電気スィツチ等がある。
また、 強誘電体の分極に関して、 X板の Mgドープ L i N.b 03にお いて分極反転部が整流特性を.示し、 低抵抗化するとの報告がある (S. S o n o d a, I . T s umu r a, a n d M. Ha t o r i ; A p p i i e d P h y s i c s L e t t e r s , v o l . 7 0, p p. 3 0 7 8 - 3 0 7 9, 1 9 9 7参照)。
また、 強誘電体に過電流を流すことで電気導電性を変化させる電気ス イッチ (Y. Wa t a n a b e、 J . G. B d x o r z , A. B i e s t s c h、 C . G e r b e r > D . W i dme r、 A. B e c k ; A p p l i e d P hy s i c s L e t.t e r s , v o l . 78, p p. 3 738 - 3740, 200 1参照) 等もある。
このように、 強誘電体の分極を利用する種々の技術がある。 なお、 強 誘電体メモリにおいて、 自発分極の変化にともない、 その絶縁性が劣化 する現象は、 強誘電体メモリの特性を劣化させる現象とされるが、 これ らの特性は数倍程度〜数 1 0倍程度の導電性の劣化である。
強誘電体の自発分極の変化を利用した、 現在市販されている強誘電体 メモリは、 安定性、 量産性および信頼性に優れたものであることは、 広 いメモリ応用により実証されている。しかし、従来の強誘電体メモリは、 自発分極の反転に伴う電荷移動により生じる電界を、 半導体スィツチを 駆動する電圧として利用するものであり、 2次的なものであった。 この ため、 構成が複雑で、 集積度の向上に限界があるという問題があった。 さらに、 メモリの寿命、 スイッチングの繰り返し回数および不揮発電荷 の維持時間等において十分なものとはいえない。 一方、 自発分極の変化 自体を直接スィツチングに利用する試みも行われているが、 適当な強誘 電体材料が見つかつていないため、 実現には至つていない。 発明の開示
本発明は、 上記問題点に鑑みなされたもので、 簡単な構成であって集 積度の高い強誘電体電気スィツチおよびそれを用いた記憶素子を提供す ることを目的とする。
本発明の電気スィッチは、 金属が添加された強誘電体基板と、 前記強 誘電体基板に設置された一対の電極と、 前記強誘電体基板の一部の分極 の方向を変化させ得る電界印加部とを備え、 前記分極の方向を変化させ ることで、 前記強誘電体基板の抵抗値を変化させることを特徴とする。 本発明の記憶素子は、 本発明の電気スィッチを複数個備え、 前記各電 気スィツチの前記強誘電体基板の抵抗値を保持していることを特徴とす る。 図面の簡単な説明
図 1 Aは、 本発明の実施の形態 1に係る電気スィッチの構成を示す斜 視図である。
図 1 Bは、 本発明の実施の形態 1に係る他の電気スィッチの構成を示 す斜視図である。
図 2 Aは、 強誘電体基板に電圧を印加した場合の分極の方向を説明す るための図である。
図 2 Bは、 強誘電体基板に電圧を印加した場合の分極の方向を説明す るための図である。
図 2 Cは、 強誘電体基板に電圧を印加した場合の分極の方向を説明す るための図である。
図 2 Dは、 強誘電体基板に電圧を印加した場合のヒステリシス特性を 示す電界と分極との関係図である。
図 3は、 図 2 Aに示した状態と図 2 Bに示した状態のそれぞれにおけ る電流電圧特性を示している。
図 4 Aは、 強誘電体基板に、 直流電圧を印加した場合の時間と抵抗の 変化を示している。
図 4 Bは、 強誘電体基板における周波数と抵抗の変化を示している。 図 5 Aは、 電極の形状を説明するための電極の平面図である。
図 5 Bは、 電極対のそれぞれの電極の周辺部の長さと抵抗の関係を示 している。 図 6 Aは、 実施の形態 2に係る第 1の電気スィツチの構成を示す側面 図である。
図 6 Bは、 実施の形態 2に係る第 2の電気スィツチの構成を示す平面 図である。
図 7 Aは、 実施の形態 2の第 3の電気スィッチの構成を示す側面図で ある。
図 7 Bは、 電極対間に流れる電流と時間との関係を示す図である。 図 8 Aは、 本実施の形態 2の第 4の電気スィツチの構成を示す側面図 である。
図 8 Bは、 本実施の形態 2の第 4の電気スィッチの強誘電体基板に印 加される電圧と時間経過の関係を示した図である。
図 8 Cは、 本実施の形態 1の第 4の電気スィツチを流れる電流と時間 経過の関係を示した図である。
図 9 Aは本発明の実施の形態 3に係る電気スィツチの構成を示す平面 図である。
図 9 Bは本発明の実施の形態 3に係る電気スィツチの構成を示す断面 図である。
図 9 Cは本発明の実施の形態 3に係る分極壁が生じている状態の電気 スィツチの構成を示す平面図である。
図 9 Dは本発明の実施の形態 3に係る分極壁が生じている状態の電気 スィッチの構成を示す断面図である。 - 図 1 0は、 実施の形態 3の他の電気スィッチの構成を示す構成図であ る。
図 1 1 Aは、 本発明の実施の形態 4に係る第 1の電気スィッチの構成 を示す平面図である。
図 1 1 Bは、 本発明の実施の形態 4に係る第 1の電気スィツチの構成 を示す断面図である。
図 1 1 Cは、 本発明の実施の形態 4に係る第 1の分極壁が生じている 状態の電気スィツチの構成を示す平面図である。
図' 1 1 Dは、 本発明の実施の形態 4に係る第 1の分極壁が生じている 状態の電気スィッチの構成を示す断面図である。
図 1 2 Aは、 本発明の実施の形態 4に係る第 2の電気スィッチの構成 を示す平面図である。
図 1 2 Bは、 本発明の実施の形態 4に係る第 2の電気スィッチの構成 を示す断面図である。
図 1 2 Cは、 本発明の実施の形態 4に係る第 2の分極壁が生じている 状態の電気スィツチの構成を示す平面図である。
図 1 2 Dは、 本発明の実施の形態 4に係る第 2の分極壁が生じている 状態の電気スィツチの構成を示す断面図である。
図 1 3 Aは、 本発明の実施の形態 4に係る第 3の電気スィツチの構成 を示す平面図である。
図 1 3 Bは、 本発明の実施の形態 4に係る第 3の電気スィッチの構成 を示す断面図である。
図 1 3 Cは、 本発明の実施の形態 4に係る第 3の分極壁が生じている 状態の電気スィツチの構成を示す平面図である。
図 1 3 Dは、 本発明の実施の形態 4に係る第 3の分極壁が生じている 状態の電気スィツチの構成を示す断面図である。
図 1 4 Aは、 本発明の実施の形態 4に係る第 4の電気スィッチの構成 を示す平面図である。
図 1 4 Bは、 本発明の実施の形態 4に係る第 4の電気スィッチの構成 を示す断面図である。
図 1 4 Cは、 本発明の実施の形態 4に係る第 4の分極壁が生じている 状態の電気スィツチの構成を示す平面図である。
図 1 4 Dは、 本発明の実施の形態 4に係る第 4の分極壁が生じている 状態の電気スィツチの構成を示す断面図である。
図 1 5 Aは、 本発明の実施の形態 4に係る第 5の電気スィッチの構成 を示す平面図である。
図 1 5 Bは、 本発明の実施の形態 4に係る第 5の電気スィッチの構成 を示す断面図である。
図 1 5 Cは、 本発明の実施の形態 4に係る第 5の分極壁が生じている 状態の電気スィツチの構成を示す平面図である。
図 1 5 Dは、 本発明の実施の形態 4に係る第 5の分極壁が生じている 状態の電気スィツチの構成を示す断面図である。
図 1 6 Aは、 本発明の実施の形態 4に係る第 6の電気スィッチの構成 を示す平面図である。
図 1 6 Bは、 本発明の実施の形態 4に係る第 6の電気スィッチの構成 を示す断面図である。
図 1 6 Cは、 本発明の実施の形態 4に係る第 6の分極壁が生じている 状態の電気スィツチの構成を示す平面図である。
図 1 6 Dは、 本発明の実施の形態 4に係る第 6の分極壁が生じている 状態の電気スィツチの構成を示す断面図である。
図 1 7 Aは、 本発明の実施の形態 4に係る第 7の電気スィッチの構成 を示す平面図である。
図 1 7 Bは、 本発明の実施の形態 4に係る第 7の電気スィッチの構成 を示す断面図である。
図 1 7 Cは、 本発明の実施の形態 4に係る第 7の分極壁が生じている 状態の電気スィツチの構成を示す平面図である。
図 1 7 Dは、 本発明の実施の形態 4に係る第 7の分極壁が生じている 状態の電気スィツチの構成を示す断面図である。
図 1 8 Aは、 本発明の実施の形態 4に係る第 8の電気スィツチの構成 を示す平面図である。
図 1 8 Bは、 本発明の実施の形態 4に係る第 8の電気スィツチの構成 を示す断面図である。
図 1 8 Cは、 本発明の実施の形態 4に係る第 8の分極壁が生じている 状態の電気スィツチの構成を示す平面図である。
図 1 8 Dは、 本発明の実施の形態 4に係る第 8の分極壁が生じている 状態の電気スィツチの構成を示す断面図である。
図 1 9は、 実施の形態 5に係る電気スィッチと、 それを測定した実験 系との構成を示す模式図である。
図 2 O Aは、 強誘電体基板をノンド一プの L i Nb03とし、 その厚 みを 0. 1 5 mmとした場合の印加電圧と電流の関係図である。
図 2 0 Bは、 強誘電体基板を Mgが 5 mo 1 %ドープされた L i Nb 〇3とし、 その厚みを lmmとした場合の印加電界と電流の関係図であ る。
図 2 1 Aは、 分極が反転し始め、 抵抗が低下した状態の電極の分極の 様子を示す図である。
図 2 1 Bは、 反転した分極反転が再反転し、 抵抗が元に戻った状態の 電極の分極の様子を示す図である。
図 2 2は、 強誘電体基板にドーピングした Mgのモル濃度と電極間の 電気抵抗の変化量の関係図である。
図 2 3 Aは、 時間経過にともなう電極間の電圧波形を示す図である。 図 2 3 Bは、 時間経過にともなう電極間の電流波形を示す図である。 図 24は、 実施の形態 6に係る記憶素子の構成を示す斜視図である。 図 2 5は、 実施の形態 6に係る記憶素子の構成を具体的に示す斜視図 である, 発明を実施するための最良の形態 .
本発明の電気スィッチは、 強誘電体の自発分極を制御することで、 強 誘電体の電気導電性を大きく変化させて、 スイッチングを行う。 それに より、 強誘電体を直接スィッチとして用いることができるので、 簡単な 構成で、 集積度の'高い電気スィッチを実現できる。
また、 好ましくは、 前記強誘電体基板は酸化物である。 それにより、 強誘電体基板は、高い絶縁性を有する。そのため、スィツチングにより、 大きな抵抗変化を実現できる。
また、 好ましくは、 前記強誘電体基板は単一分極の強誘電体材料から なり、 前記電界印加部は、 前記強誘電体基板の分極方向に対向する向き に電界を印加する。 それにより、 分極の方向がそろっているため、 低電 圧でスィツチを駆動することができる。
また、 好ましくは、 前記強誘電体基板は、 分極が反転する際に、 前記 反転した分極に対向する内部電界が残留する。 それにより、 強誘電体基 板の抵抗の変化が見られる。
また、 好ましくは、 前記電界印加部は前記強誘電体基板に電界を印加 し、 前記電界は、 周波数が 5 H z以上の交流電界である。 それにより、 時間とともに、 強誘電体基板の抵抗が変化しないため、 安定している。 また、 好ましくは、 前記電界印加部は前記強誘電体基板に電界を印加 し、 前記電界は、 高周波を重畳した電界である。 それにより、 低抵抗化 した強誘電体基板を再反転させて高抵抗化する際に必要な電流を低減す ることができる。 そのため、 電気スィッチの駆動電力を低減できる。 また、好ましくは、前記強誘電体基板に添加された前記金属は、 M g、 Z n、 I n、 S c、 C uおよび F eの内少なくとも 1つであり、 前記強 誘電体基板は、 L i N b〇3である。 それにより、 強誘電体基板の抵抗 の変化が見られる。
また、 前記強誘電体基板は、 記金属が添加された Z板の L i N b〇 3とすればいい。
また、 好ましくは、 前記強誘電体基板は、 単一分極処理された強誘電 体結晶である。 それにより、 分極方向がそろっているため、 低電圧でス ィツチの駆動ができる。
また、 好ましくは、 前記強誘電体基板は、 多結晶またはアモルファス 材料である。 それにより、 強誘電体基板を薄膜とできるため、 作製にお いてバルクの結晶成長を必要とせず、 容易に作製できる。
また、 好ましくは、 前記一対の電極は、 前記強誘電体基板の自発分極 の方向に沿って並ぶように形成されていて、 前記電界印加部が、 前記一 対の電極間に電界を印加することで、 前記強誘電体基板の一部の分極の 方向が制御され、 前記一対の電極間の抵抗が制御される。 それにより、 電気スィツチが構成される。
また、 好ましくは、 前記強誘電体基板の自発分極の方向にほぼ直交す る方向に並ぶように形成された一対の電極をさらに備え、 前記電界印加 部が、 前記自発分極の方向に沿って並ぶように形成されている一対の電 極間に電界を印加することで、 前記強誘電体基板の一部の分極の方向が 制御され、 自発分極の方向にほぼ直交する方向に並ぶように形成された 一対の電極間の抵抗が制御される。 それにより、 電気スイッチが構成さ れる。
また、 好ましくは、 前記電界印加部が前記強誘電体基板に電界を印加 することにより、 前記強誘電体の電界が印加された部分における 1 0 % 〜 9 0 %の部分の分極の方向が変化する。 それにより、 前記強誘電体の 電界が印加された部分の抵抗値を制御することができる。 また、 前記強誘電体基板の自発分極の方向が、 前記強誘電体基板の表 面に対して略垂直であるとしてもよい。
また、 強誘電体基板の自発分極の方向が、 前記強誘電体基板の表面に 対して略平行としてもよい。
また、 好ましくは、 前記強誘電体基板における、 最大の抵抗値は、 最 小の抵抗値の 1 0 0倍以上である。 それにより、 電気スィッチとしての 機能を有するようになる。
また、 好ましくは、 前記一対の電極の少なくともどちらかの電極が櫛 形電極である。 それにより、 分極反転の広がりが早くなる。
また、 前記強誘電体基板が単一分極の結晶であり、 前記櫛形電極の電 極指の方向が、 前記結晶の Y軸方向と略平行であるとしてもよい。 また、 好ましくは、 前記電界印加部は、 前記強誘電体の分極の方向を 制御することで、 異なる分極の方向の境界である分極壁を前記一対の電 極間の近傍において形成または消去し、 前記一対の電極間の抵抗値を変 化させる。 それにより、 電気スィッチを実現することができる。
また、好ましくは、前記強誘電体基板の表面には溝が形成されていて、 前記溝に前記一対の電極が形成されている。 それにより、 電界分布が均 一になり、 電気スィッチを駆動するための電圧が低減する。 また表面電 荷の影響が少なくなり、 一対の電極間の絶緣性が高まる。
また、 好ましくは、 前記金属の添加濃度は 1 m o 1 %以上である。 そ れにより、 強誘電体基板の大きな抵抗の変化を得ることができる。 また、 好ましくは、 前記強誘電体基板の自発分極の方向が、 前記強誘 電体基板の表面に対して傾いている。 すなわち、 この強誘電体基板は、 強誘電体基板の自発分極の方向が強誘電体基板表面に対して斜めに交差 している、 オフカット基板である。 それにより、 強誘電体基板の分極の 制御性が高く。 均一な分極反転が再現性良く形成できる。 また、 好ましくは、 前記強誘電体基板の表面に一対の分極用電極が設 置され、 前記電界印加部が前記一対の分極用電極間に電界を印加する。 それにより、 分極用の電極と、 抵抗値を検知するために電流を流す電極 とを別々にできるので、 効率よく電気スィツチを駆動できる。
また、 好ましくは、 前記強誘電体基板の表面に形成された溝に一対の 分極用電極が設置され、 電界印加部が前記一対の分極用電極間に電界を 印加する。 それにより、 電界分布が均一になり、 電気スィッチを駆動す るための電圧が低減する。 また表面電荷の影響が少なくなり、 一対の電 極間の絶縁性が高まる。
また、 好ましくは、 前記電界印加部は、 半導体材料からなる電気スィ ツチ素子としてもよい。
また、 好ましくは、 前記強誘電体基板を加熱する加熱部を備えた。 そ れにより、 強誘電体基板を加熱することで、 低電圧で電気スィッチを駆 動させることができる。
また、 好ましくは、 前記強誘電体基板がィルメナイト構造を有する請 求項 1に記載の電気スィッチ。 それにより、 強誘電体基板の抵抗低下が 大きい。
また、 好ましくは、 前記分極の方向を変化させる際の前記強誘電体基 板の電荷の移動により、 前記一対の電極間に電流を流し、 前記一対の電 極間の抵抗値を変化させる。 それにより、 最低でも、 2 P S X Sの電荷 量が流れ、 抵抗値が 2桁以上大きく変化するため、 スィッチとして十分 使用できる。
また、 好ましくは、 前記強誘電体基板は、 自発分極の方向をほぼ単一 方向に揃えるためポ一リング処理を施されている。 それにより、 結晶に 歪を残さずに、 分極を一方向にそろえることができる。
また、 好ましくは、 前記一対の電極の少なくとも 1つと、 前記強誘電 体基板の間には、 絶縁層が設置されている。 それにより、 分極反転させ るために印加する電界を小さくでき、 電気スィツチを低消費電力で駆動 することができる。
また、 本発明の記憶素子は、 本発明の記憶素子は、 上記本発明の電気 スィツチを用いて構成される。それにより、簡単な構成で集積度が高い、 不揮発メモリを実現できる。
また、 好ましくは、 前記各電気スィッチが 2次元的に複数配列されて いる。 それにより、 容易に 2次元メモリを実現できる。
また、 好ましくは、 前記各電気スィッチが、 半導体集積回路上に複数 形成されており、 前記電圧印加部は、 前記半導体集積回路により制御さ れている。それにより、各電気スィツチを容易に制御することができる。 また、 好ましくは、 前記各電気スィッチの前記強誘電体基板の抵抗値 は、 前記半導体集積回路により制御され、 前記各電気スィッチの前記強 誘電体基板の抵抗値は、 前記半導体集積回路により検出される。 それに より、 容易に情報を記憶し、 記憶した情報を容易に読み出すことができ る。
また、 好ましくは、 光照射部を備え、 前記光照射部は、 波長 5 0 O n m以下の光を各電気スィツチの前記強誘電体基板に照射する。 それによ り、 すべての強誘電体基板に光を照射することで、 すべての電気スイツ チの抵坊を高抵抗化することができるので、 一括して記憶した情報を消 去することができる記憶素子が実現できる。
また、 好ましくは、 前記各電気スィッチの前記強誘電体基板を加熱す る加熱部を備えている。 それにより、 すべての強誘電体基板を加熱する ことで、すべての電気スィツチの抵抗を高抵抗化することができるので、 一括して記憶した情報を消去することができる記憶素子が実現できる。 本発明の強誘電体電気スィツチおよびそれを用いた記憶素子は、 電界 印加による強誘電体の自発分極の変化にともない、 強誘電体の導電性が 大きく変化することを利用している。 具体的には、 自発分極の変化に伴 い、 強誘電体が絶縁体から半導体に.、 また半導体から絶縁体へとその導 電性を大きく変化させる現象を用いたものである。 この現象は、 従来は 知られておらず、本発明者らが実験結果に基づいて見出したものである。 この強誘電体における導電性の可変特性を用いて、 電気スィツチおよび それを用いた記憶素子を実現する。
以下、 本発明の実施の形態について具体的に説明する。
(実施の形態 1 )
本発明の実施の形態 1に係る電気スィッチについて説明する。 図 1 A は、 本発明の実施の形態 1に係る電気スィッチ 1 0 aの構成を示す斜視 図である。 また、' 図 1 Bは、 本発明の実施の形態 1に係る他の電気スィ ツチ 1 0 bの構成を示す斜視図である。 図 1 Aに示すように、 実施の形 態 1に係る電気スィッチ 1 0 aは、金属が添加された強誘電体基板 1と、 電極対 2と、 電界印加部である電圧源 4を備えている。 電極対 2は、 強 誘電体基板に設置されている。 図 1 Aにおける矢印は、 強誘電体基板 1 の分極の方向を示している。 電極対 2のそれぞれは、 電圧源 4に接続さ れている。 電極対 2は、 強誘電体基板 1の表面および裏面に設置されて いて、 それらは分極の方向に沿うように配置されている。
この電気スィッチ 1 0 aの動作について説明する。 まず、 電極対 2に 電界を印加しない状態では、 強誘電体基板 1は絶縁体であるため、 導電 性が低い。すなわち、高抵抗であり、電極対 2間には、電流が流れない。 次に、 電圧源 4により、 強誘電体基板 1の自発分極の方向に対向して電 界を印加する。 電圧源 4は、 強誘電体基板 1に電界を印加することがで き、 それにより、 強誘電体基板 1の一部の分極方向を変化させることが できる。 自発分極が、 完全に反転して、 分極反転が完了すると、 電極対 2間の導電性が高くなる。 つまり、 電極対 2間は低抵抗であり、 電流が 流れる。 次に、 電圧源 4を用いて、 強誘電体基板 1に、 現在分極反転し ている方向とは逆向き (元の自¾分極の向き) に電界を印加すると、 強 誘電体基板 1の分極が、 元の自発分極の状態に戻る (再反転)。 この状態 では、 電極対 2間は再び高抵抗になっている。 このように、 電圧源 4を 制御することで、 電極対 2間は導通または非導通とすることができ、 ス ィツチとして動作している。
図 1 Bは、 他の実施の形態 1に係る電気スィツチの構成を示す斜視図 である。 図 1 Aとの違いは、 矢印で表されている強誘電体基板 1の自発 分極の向きが、 強誘電体基板 1の表面に対して平行であり、 電極対 2が 自発分極の向きに沿う方向に並んで、 強誘電体基板 1の同一面に設置さ れている点である。 このような構成であっても、 電圧源 4を制御するこ とで、 強誘電体基板 1の一部である電極対 2間の分極方向を変化するこ とができる。 それにより、 電極対 2間を導通または非導通とすることが できる。
次に、 強誘電体基板 1の分極方向を制御することで、 強誘電体基板 1 の導電性を変化することができる理由について説明する。 まず、 強誘電 体の特性について説明する。 強誘電体材料は、 自発分極を有し、 その分 極の方向は、 外部電界により可変とすることができる。 図 2 A、 図 2 B および図 2 Cは、 強誘電体基板に電圧を印加した場合の分極の方向を説 明するための図であり、 図 2 Dは、 強誘電体基板に電圧を印加した場合 のヒステリシス特性を示す電界と分極との関係図である。
強誘電体基板 1に電界を電圧源 4により印加した場合に、 図 2 Dに示 すヒステリシス特性を示すことが知られている。 強誘電体基板 1は結晶 内に電荷の偏りを有し、 内部に電界を持っている。 これを自発分極 (P s )という。この電界に対向する方向に電圧を外部から印加していくと、 自発分極の方向が変化する。
例えば、 1軸方向に分極を持った結晶の場合、 分極方向は 2通りしか ない。 図 2 A〜図 2 Cに示すように、 強誘電体基板 1を挟んで対向する ように電極対 2が設置され、 さらにそれぞれの電極対 2が対向する方向 が分極方向に沿うように設置されている。 なお、 図中の矢印は、 分極の 方向を表している。 まず、 強誘電体基板 1に電界が印加されていない状 態では強誘電体基板 1は自発分極しており、 分極方向は図 2 Aにおいて 上向きである。 この強誘電体基板 1に、 電圧源 4により、 分極の方向に 対向する方向 (図 2 Aにおいて下向き) に電界を印加していくと、 印加 している電界が反転電界— E cを超えた時点で、 強誘電体基板 1の一部 である電極対 2の周辺の分極方向が 1 8 0度反転(P sが— P sとなる) して、 図 2 Bに示す状態となる。 なお、 図 2 A〜図 2 Cにおいて、 上向 きを 「十」 方向、 下向きを 「一」 方向としている。 図 2 Aで示した状態 から図 2 Bに示した状態に変化するように、 分極方向が逆方向に変化す る現象は分極反転と呼ばれている。 図 2 Dにおいて、 図 2 Aの状態は、 状態 3 2 aで示した個所であり、 印加電界が一 E cになったときに、 状 態 3 2 bで示した状態に変化しているのがわかる。 また、 状態 3 2 aと 状態 3 2 bとの間には、 状態 3 2 cの状態がある。 また、 状態 3 2 の 強誘電体基板 1 (図 2 B ) に、 分極の逆方向 (図 2 Bにおいて、 上方向) に電圧を電圧源 4により外部からかけると、電界が E cを越えた時点で、 図 2 Aに示すように分極方向が上向きになる。 つまり図 2 Dにおいて、 状態 3 2 bから、 状態 3 2 cを介して、 状態 3 2 aに変化する。
図 2 Dにおける状態 3 2 aでは、 強誘電体基板 1はもとの結晶状態で あり、 状態 3 2 bでは、 電極対 2間の強誘電体基板 1の自発分極が反転 している状態である。状態 3 2 aおよび状態 3 2 bは安定状態であるが、 状態 3 2 cおよび状態 3 2 dは状態 3 2 aおよび状態 3 2 bに変化する 中間的な状態であり、 結晶構造的に不安定な状態で過渡状態であると考 えられていた。 つまり、 図 2 Cに示すように、 電極対 2周辺の一部分の みが、 反転分極しており、 電極対 2周辺が完全に分極反転していない。 そのため、 電極 2周辺において、 分極方向が、 反転分極による下向きの 分極と、 自発分極による上向きの分極とが混在している状態である。 な お、 自発分極による分極は内部電界である。
次に、 上述のように、 分極方向が変化している状態の電流の変化につ いて説明する。 強誘電体は一般に絶縁体であるが、 分極反転が生じる反 転電界 E cの近傍において、 自発分極の反転に伴う内部電荷の移動によ り一瞬電流が流れる。 この電流の電荷量は反転する面積 Sに比例して 2 P s X Sで表される。 分極反転が終了し、 反転に必要なこの電荷量 2 P s X Sが流れると電流の流れは停止し強誘電体は絶縁体にもどる。 つま り、 分極反転が起きる瞬間にのみ、 電流が流れ、 その量も大きくはなか つた。 例えば、 この電荷の移動により電極対 2間に一瞬流れる電流を用 いて、 スイッチングを行うことができる。
また、 絶縁体に高電圧を印加した場合に、 絶縁体の電気導電性が増加 する絶縁破壊という現象が発生する。 これは、 結晶構造が高電界により 破壊され絶縁性を失う現象であり、 結晶が破壊されるため結晶構造自体 が変化するもので、 不可逆な現象である。
本発明者らは、 強誘電体の結晶において、 絶縁破壊以外に強誘電体材 料において電気導電性が増加することを発見した。 さらに、 それは可逆 的に電気導電性を増加させることできた。 具体的には、 図 2 A〜図 2 D を用いて説明した 1軸性の強誘電体基板 1において、 前述のように図 2 Dにおける状態 3 2 aおよび 3 2 bが安定な状態であり、 状態 3 2 cお よび 3 2 Dは過渡的な状態であるとされていた。 しかし、 状態 3 2 じお よび 3 2 dは強誘電体基板 1の結晶状態として存在し、 このように強誘 電体基板 1の結晶の一部が分極反転している状態において、 .強誘電体基 板 1の結晶の抵抗が大幅に低下することが見いだされた。 このような、 強誘電体基板 1の低抵抗状態は、 状態 32 aおよび 32 bになる途中段 階である状態 32 cおよび 32 dでのみ存在した。 状態 32 cは、 図 2 Cで示したような状態であり、このように、電極対 2間の一部において、 分極反転が発生した状態で、 強誘電体基板 1の抵抗が低下した。
まず、 Z板の Mgドープ L i Nb 03結晶を単一分極処理した強誘電 体基板 1の自発分極に対向する電界 (約 2. 6 k V/mm) を強誘電体 基板 1に印加すると、 結晶の一部の分極が反転した時点で、 結晶の電気 抵抗が大幅に低減するのが観測された。 この強誘電体基板 1は、 電気抵 抗は 1 01 ()Ω · cm以上の絶縁体であつたが、 分極反転が始まると 1 0 6Ω · cm以下に低下した。 さらに電圧を印加し続けると分極反転が進 行し、 完全に分極が反転するともとの絶縁体に戻った。 このように、 M gド一プの L i Nb〇3結晶である強誘電体基板 1は、 分極反転の途中 段階において結晶の抵抗が大幅に低下する。 また、 低抵抗化している状 態で強誘電体基板 1を 200 °C程度で熱処理すると抵抗はもとの状態に 近い値まで高抵抗化した。このとき分極反転部の形状は変化しなかった。 また、 別の実験では、 Z板の Mgド一プ L i Nb03結晶 (Mgのド 一プ量は 5mo 1 %)を単一分極処理して構成された強誘電体基板 1に、 その自発分極に対向する電界(約 4 kVZmm)を印加した。その結果、 結晶の一部の分極が反転した時点で、 強誘電体基板 1の電気^ S抗が大幅 に低減した。 電気抵抗は 1 GQ · c m以上の絶縁体であったのが、 分極 反転が始まると 1ΜΩ · cm以下に低下した。 さらに電界を印加し続け ると、 抵抗値が再び増大した。
これらの結果より、 Mgドープ L i Nb〇3結晶のような金属が添加 された強誘電体基板において、 分極反転が形成され始めた直後の、 内部 電界が残留している状態で、 強誘電体の抵抗が低下すると考えられる。 なお、 内部電界とは、 自発'分極を反転させ始めた直後に、 結晶内部に残 留する反転した分極に対向する電界である。
このように、 分極反転の途中において抵抗が低下する現象は L i N b 0 3、 L i T a〇3および K T P等の強誘電体の結晶において観測されて いる。 抵抗が低下している状態は、 結晶内部に分極反転によって生じた 結晶構造の歪みが存在しており、 反転分極に対向している電界が残って いる。 この状態で、 反転した分極に対向する電界を印加すると、 通常の 反転電界 E cに比べて低い電圧で再反転が発生し、 元の自発分極の状態 に戻る。
図 3は、 図 2 Aに示した状態と図 2 Bに示した状態のそれぞれにおけ る電流電圧特性を示している。 図 3において、 実線で示されているのが 図 2 Aに示した状態であり、 破線に示されているのが図 2 Cに示した状 態である。 図 3よりわかるように、 図 2 Aのように強誘電体基板 1が完 全に分極している状態では、 強誘電体基板 1は絶縁体であって、 電流が 流れない。 しかし、 図 2 Cのように、 分極反転が途中まで進行した状態 で、 かつ自発分極に対向する内部電界が存在する状態では、 強誘電体基 板 1は低抵抗化し電流が流れる。 つまり、 分極の反転が電極間で完全に 生じていない状態であることと、 反転した自発分極に対向する内部電界 が存在することの 2つの条件が同時に成立する場合に強誘電体の電気抵 抗が大幅に低下するとみられる。
図 2 Aまたは図 2 Bのように、 分極反転が電極間で完全に進んでしま うと、 電気抵抗は再び大きくなる。 分極反転部分としては、 電極間の 1 0 %〜 9 0 %程度であることが望ましかった。 また内部電界の存在も重 要である。 前述のように、 低抵抗化されている強誘電体を 2 0 0 °C程度 で熱処理すると抵抗が上昇するのは、 内部電界が低下したためであると 考えら.れる。 また、 抵抗の低下は分極反転により生じる結晶構造の歪み が原因で発生していると考えられる。 結晶の歪みが内部電界の要因であ り、 内部電界の存在している場 に.電気抵抗の低下が発生しているから である。
また、 電気抵抗が低抵抗化している状態の強誘電体は、 抵抗の値も半 導体と同程度であるが、 その特性も半導体と同等の特性を示す。 具体的 には、 強誘電体は整流特性を有している。 例えば、 強誘電体に金属膜を 堆積して、 その電流電圧特性'を調べたところ、 金属膜の種類によって大 きく特性が変化した。 これは金属一半導体間の接触部分におけるショッ トキ一バリアの状態が変化したからであり、 金属膜の仕事関数により整 流特性が変化したためと考えられる。 つまり、 一部が分極していること で、 低抵抗化している強誘電体は、 半導体としての特性を示す。
上述したように、 X板の M gドープ L i N b 0 3において分極反転部 が整流特性を示し、低抵抗化することはすでに報告されている。しかし、 これは、 分極反転部分が低抵抗化しているのであって、 本実施の形態 1 の強誘電体基板 1のように、 分極反転と分極反転に伴う内部電界の存在 により低抵抗化していることとは異なる。
上述のように、 実施の形態 1の電気スィッチは、 強誘電体基板 1に内 部電極とそれに対向する分極とがともに存在する状態(図 2 C参照)と、 強誘電体基板 1が完全に分極している状態 (図 2 Aまたは図 2 B参照) とを有し、 それらのどちらかに切り換えることで、 強誘電体基板 1をそ れぞれ低抵抗化または高抵抗化する。 それにより、 電気スィッチは導通 ま.たは非導通に制御される。
しかし、 内部電界が存在する状態は結晶構造的に不安定である。 そこ で、 低抵抗化された強誘電体基板 1の抵抗の時間変化を測定した。 図 4 Aは、 強誘電体基板 1に、 直流電圧を印加した場合の時間と抵抗の変化 を示している。 強誘電体基板 1を、 図 2 Cに示した状態とし、 強誘電体 基板 1の温度は 1 2 0 °Cとして測定した。 図 4 Aに示しているように、 抵抗値は時間の経過とともに徐々に増加し、数時間で 2〜 3倍になった。 これは分極反転部分の抵抗が時間とともに増加していることを示してい る。 抵抗の変化は温度に依存し、 室温ではかなり小さいが 1 0 0 °Cを越 えると数時間で 2〜 3倍になる。 抵抗の変化が大きくならぬように、 安 定して使用するためには、 強誘電体基板 1は 5 0 °C以下の温度で利用す るのが望ましい。 さらに、 抵抗の周波数依存性についても測定した。 図 4 Bは、 強誘電体基板 1における周波数と抵抗の変化を示している。 強 誘電体の分極反転部分に高周波を印加して電流電圧特性より抵抗を測定 した。 図 4 Bに示されているように、 周波数が大きくなると抵抗が増加 した。 直流では 1 Μ Ω程度であった抵抗が周波数が 1 1∑ ^[ 2では3:^ 0 程度に増加した。 ところが、 抵抗の時間変化を見ると、 周波数を増大さ せることで、 間的な変化が殆ど無くなることが分かった。 図 4 Bにお いては、 時間経過による抵抗の変化量も示している。 図 4 Bに示してい るように、 直流電圧または、 5 H z未満の交流の場合、 抵抗値は時間と ともに増加していった。 しかし、 1 0 H z以上の交流に対しては、 抵抗 値の時間変化はほとんどなく、 安定な値を示した。 このことより、 電気 スィツチのスィツチングを制御する信号としては、 5 H z以上の交流信 号を用いればよく、 1 0 H z以上の交流信号を用いることがさらに望ま しい。
上述したように、分極反転により強誘電体基板 1を低抵抗化する場合 において、その抵抗は、印加する高周波電界の周波数に依存する (図 4 B 参照)。 具体的には、周波数が大きくなると抵抗が増加する。 また、 低抵 抗化した強誘電体基板 1を再反転させて高抵抗化するために、 電界を印 加する際に、 高電流を流さなければならない。 そこで、 高周波を重畳し た電界を印加すればよい。それにより、強誘電体基板 1の高抵抗化がはか れ、 電界を印加する際の電流を低減することができる。 そのため、 電気 スィツチの駆動電力を低減することができる。
強誘電体を低抵抗化した場合の抵抗値は、 分極反転が生じている表面 積に依存している。 図' 5 Aは電極の形状を説明するための電極の平面図 である。図 2 Aに示すように、強誘電体基板 1の分極方向に沿う方向に、 電極対 2を並べて配置する。 図 5 Aに示したように、 電極対 2の形状を 櫛形電極とすると望ましい。 それにより、 電極対 2の周辺部の長さを長 くすることができる。 図 5 Bは電極対 2のそれぞれの電極の周辺部の長 さと抵抗の関係を示している。 図 5 Bに示されているように、 電極対 2 のそれぞれの電極の周辺部 (電極エッジ) の長さを長くすることで、 強 誘電体基板 1の抵抗をより低くできる。 つまり、 同じ電極面積でも、 長 い周辺距離がとれる電極形状のほうが、より低抵抗とすることができる。 そこで、 例えば、 櫛型電極等を用いればよい。
また、 例えば両方に電極指のある枝状の電極を用いて電極対 2を形成 してもよい。 電極の方向としては、 櫛の指の方向を結晶の Y軸方向にす ると特性が向上する。 Z板の M gド一プの L i N b〇3基板を用いた実 験では、 櫛の指の方向によって分極反転の形成の容易さが異なることが 分かった。 櫛の指の方向を Y軸方向に一致させた場合は、 これに 9 0 ° 直交させた X軸方向に形成した場合にくらべ、 分極反転の広がる早さが 1 0倍以上になった。 このため、 結晶に形成する櫛の指の方向は Y軸方 向に設定するのが好ましい。
なお、 強誘電体基板 1としては、 M gをドーピングした L i N b 0 3 を用いたが、 これは L i N b〇3結晶では、 同様の効果が得られなかつ たからである。 L i N b〇3そのものでは、 分極反転に伴う電気導電性 の大幅な向上は見られず、 絶縁体の特性に変化はなかった。 すなわち、 強誘電体に金属を添加することで、 分極方向の変化に伴う電気導電性の 変化を実現できる。 同様に、 L i T a03においても L i T a〇3結晶単 体では分極反転前後で電気導電性の変化は発生せず、 ともに絶縁体であ るが、 Mg等の金属添加物を加えることで電気導電性の変化が観測され た。 添加する Mgのド一プ量は 1 mo 1 %未満の場合に、 上記分極方向 の変化に伴う強誘電体基板 1の抵抗の変化量が数%程度と大幅に低下し た。 1 0 %以上の大きな抵抗の変化を実現するには 1 mo 1 %以上の金 属の添加が必要である。 3 mo 1 %以上の添加を行うと抵抗が 1Z1 0 以下になりより有効である。 また、 その他の強誘電体材料においても、 金属ドープ量を増大できるものであれば、 同様の電気導電性の変化が可 能である。
また、 強誘電体基板 1としては単一分極の強誘電体結晶以外であって もよく、 例えばアモルファス結晶、 微結晶等の結晶粒が存在するもので あれば同様の効果が得られる。アモルファス、微結晶構造を利用すれば、 薄膜材料が利用できるため、 バルクの結晶成長を必要とせず、 デバイス 作製が容易になる。 また、' アモルファス、 微結晶にすることで、 金属添 加物のドープ量を増大できる。 そのため、 電極対 2間の電気抵抗の変化 量を増大できる。 しかし、 金属のドープ量を増大すると結晶の格子歪み が増大するため、 大型結晶を引き上げる際にクラック等が生じ、 均一な 大型結晶の成長が難しくなる。 例えば L i Nb〇3の場合 Mgを 1 Om o 1 %以上添加するのは難しいため、 単結晶の基板を用いる場合はドー プ量を 1 Omo 1 %以下が望ましい。
なお、 強誘電体基板 1として自発分極を単一分極化した Mg〇 : L i Nb〇3を用いたが、 その他の金属を添加した強誘電体、 例えば I n、 S c、 C uおよび F e等の金属を添加した L i N b 03、 L i T a 03, KTPまたは、 これらの結晶の混成結晶でも同様の効果が得られる。 なお、 強誘電体基板 1の材料としては、 自発分極の方向が表面に垂直 な Z板の基板以外であってもよく、 例えば、 自発分極の方向が基板平面 と平行な X板もしくは Y板、 または基板表面に対して斜めに交差するォ フカット基板等でもよい。 オフカット基板は、 分極の制御性が高く。 均 一な分極反転が再現性良く形成できるため、 より好ましい。 +
なお、 上述のように、 室温近傍で強誘電体の電気抵抗の変化を観測し た。 強誘電体の大幅な電気抵抗の低下が観測されたことは、 さらなる低 温において超伝導作用を起こす可能性がある。 温度が高い状態では前述 したように結晶的に不安定であつたが、 時間的な制約があるが、 低温で 使用することで、 結晶の不安定性は解決できる。 o °c以下の低温で強誘 電体を利用すれば超伝導特性を示し、 かつ分極反転を利用することで超 伝導の電気スィ チが構成できるため有効である。
(実施の形態 2 )
本発明の実施の形態 2に係る電気スィツチについて図を用いて説明す る。 実施の形態 2の電気スィッチは、 実施の形態 1と同様に、 金属を添 加した強誘電体基板の分極を制御することで、 強誘電体基板の抵坊を変 化させて、 強誘電体基板を導通または非導通に制御する電気スィツチで ある。 電極の配置および電圧印加部の構成等は異なるが、 用いる強誘電 体基板は、 実施の形態 1で用いたものと同一とすればよい。
図 6 Aおよび図 6 Bは、 実施の形態 2に係る電気スィッチの構成を示 す図である。 図 6 Aは、 実施の形態 2に係る第 1の電気スィッチの構成 を示す側面図である。 図中、 矢印で示している強誘電体基板 5 1の自発 分極の方向に沿って並ぶように、 電圧用電極対 5 2が設置されている。 また、 電圧用電極対 5 2は強誘電体基板 5 1を挟むようにその表面およ び裏面に設置されている。 さらに、 電圧用電極対 5 2が設置された面の うち一方の面に、 分極方向の垂直方向に沿って並ぶように、 電流用電極 対 5 3が設置されている。 また、 図 6 Bは、 実施の形態 2に係る第 2の 電気スィツチの構成を示す平面図である。 強誘電体基板 5 6の 1つの面 において、 矢印で示している自発分極方向に沿って並ぶように、 電圧用 電極対 5 7が設置されている。 さらに、 電圧用電極対 5 7が設置された 面と同一の面に分極方向の垂直方向に沿って並ぶように、 電流用電極 5 8が設置されている。 図 6 Aおよび図 6 Bにおいて、 電圧用電極対 5 2 および 5 7には、 電圧源 5 4が電気的に接続され、 電流用電極対 5 3お よび 5 8には、 電流源 5 5が電気的に接続されている。 なお、 図 6 Aの 強誘電体基板 5 1は Z板であり、 図 6 Bの強誘電体 5 6は X板または Y 板とすればよい。 また、 図 6 Aおよび図 6 Bにおいて、 オフカット基板 を用いてもよい。
図 6 Aおよび図 6 Bに示した電気スィツチにおいて、 電圧源 5 4を用 いて、 電圧用電極対 5 2間および電圧用電極対 5 7間に、 強誘電体基板 5 1および強誘電体基板 5 6の自発分極に対向する方向の電界もしくは 自発分極と同一方向の電界を選択的に印加する。 それにより、 電圧用電 極対 5 2間および電圧用電極対 5 7間の抵抗をそれぞれ高抵抗または低 抵抗に制御することができる。 そうすることで、 電流用電極対 5 3間お よび電流用電極対 5 8間に抵抗も低抵抗または高抵抗に制御され、 電流 が導通または非導通となる。
図 7 Aは、 実施の形態 2の第 3の電気スィッチの構成を示す側面図で ある。 図 7 Aの電気スィッチは、 電極対 6 2間の電流値をスイッチング する電気スィッチである。 強誘電体基板 6 1の表面と裏面に対となる電 極 (電極対 6 2 ) を分極の方向に沿うように形成され、 これら電極対 6 2は電圧源 6 3と電気的に接続されている。
電圧源 6 3により電極対 6 2間に印加される電界は反転電界 E cを超 えるパルス電界である。 電界が印加されることで、 強誘電体基板 6 1に おける電極対 6 2間の一部の分極が反転し、 強誘電体基板 6 1の電気抵 抗が低下する。 図 7 Bは、 電極対 6 2間に流れる電流と時間との関係を 示す図である。 図 7 Bにおいて、' 電流が飛び出した個所 6 4は、 パルス 電界が印加された時である。 パルス電界が印加されると強誘電体基板 6 1の抵抗が低下し、図 7 Bに示すように、電極対 6 2間に電流が流れる。 さらに、 一のパルス電圧を印加すると、 電流が流れなくなる。 つまり、 図 7 Bの電流が飛び出した個所 6 5は、 「一」のパルス電圧を印加された 時である。 このように、 電流にパルス電圧を重畳することでながれる電 流の値を可変とすることができ、 スィツチングを行うことができる。 図 8 Aは、 本実施の形態 2の第 4の電気スィッチの構成を示す側面図 である。 この電気スィッチは、 分極の方向 (図中、 矢印で示している) が図 7 Aの電気スィツチと 1 8 0度異なっているが、 その他の構成は同 一である。電圧源 6 3は、強誘電体基板 6 1に印加するパルス電圧が「 +」 または 「―」 に交互に入れ替わるようにする。 図 8 Bは、 本実施の形態 2の第 4の電気スィツチの強誘電体基板に印加される電圧と時間経過の 関係を示した図である。 また、 図 8 Cは、 本実施の形態 1の第 4の電気 スィツチを流れる電流と時間経過の関係を示した図である。 図 8 Bに示 すようなパルス電圧を、 電極対 6 2間に印加することにより、 図 8じに 示すような電流波形を得ることができる。 これからわかるように、 第 4 の電気スィッチは整流素子として動作している。 つまり、 電圧源 6 3の パルス電圧を 「一」 に印加すると、 分極反転が生じて電流が流れるが、
「十」 の電圧が印加されて分極反転が無くなり電流が流れなくなる。 こ れが繰り返されることで、整流特性が得られる。分極反転するためには、 反転電界 E c ( 2 . 6 k V /mm) を印加させねばならないが、 分極反 転部分を再反転させて元に戻すには 0 . 5 k V /mm以下の電界でも可 能であった。 これは、 内部電界が存在することで反転電圧が低下したた めである。
(実施の形態 3 )
本発明の実施の形態 3に係る電気スィツチについて図を用いて説明す る。
強誘電体材料において自発分極の反転に伴い、 電気導電性が増加する 状態が可逆的に存在するという現象については実施の形態 1で説明し、 このような現象は内部電圧の影響によるものではないかとの見解を述べ た。 しかし、 このような現象が じる原因としては、 それ以外に分極壁 の存在の有無が挙げられる。 分極壁とは、 分極の方向が異なる個所どう しの境界である。 分極壁の有無により、 強誘電体の電気抵抗が大きく変 化している。 強誘電体基板に電界を印加した初期には、 電極間に分極壁 が存在しており、'そのため電気抵抗が大幅に低下するのではないかと考 えられる。 さらに電界印加を続けると分極反転領域が大きく広がり、 分 極反転が完了すると、 電極面積より大きな分極反転領域が形成される。 分極壁が電極より遠ざかるため、 電極間の抵抗が再び増大すると考えら れる。
分極壁では結晶構造に大きな歪みが存在すること、 自発分極が急激に 変化する領域で大きな内部電界が存在することが、 このような現象に起 因するものと考えられる。 そこで、 実施の形態 3では、 分極壁の説明も 加えて、 電気スィッチについて説明する。
図 9 A〜図 9 Dは、 本発明の実施の形態 3に係る電気スィッチの構成 を示す図である。 図 9 Aは電気スィッチの構成を示す平面図であり、 図 9 Bは電気スィツチの構成を示す断面図であり、 図 9 Cは分極壁が生じ ている状態の電気スィツチの構成を示す平面図であり、 図 9 Dは分極壁 が生じている状態の電気スィッチの構成を示す断面図である。 図 9 A〜 図 9 Dにおいて、 強誘電体基板 8 1の表面に電極対 8 2が形成されてい る。 この強誘電体基板 8 1は、 実施の形態 1および 2で説明した強誘電 体基板 8 1を用いればよく、 同様の効果を有する。 強誘電体基板 8 1の 自発分極方向は、 図中に矢印で示している。 自発分極方向に沿ってこの 電極対 8 2は強誘電体基板 8 1の自発分極方向に沿うように並べて設置 されている。 図 9 Aおよび図 9 Bに示しているように、 自発分極を変化 させていない状態では、 電極対 8 2間に分極が異なる領域が形成されて いず、 分極壁は形成されていない。 この状態では強誘電体基板 8 1は高 抵抗であり、 電極対 8 2間に電流を流そうとしても流れない。 自発分極 を可変とする電界印加部により、 強誘電体基板 8 1の自発分極の方向を 変化させることで、 図 9 Cおよび図 9 Dに示しているように、 電極対 8 2間に分極方向が異なる領域 8 3が生じる。 領域 8 3内と領域 8 3外で は分極の方向が異なる。 この分極方向が異なる境界が、 分極壁 8 4であ る。 分極壁 8 4においては電気抵抗が大幅に低下しているので、 電極対 8 2間は低抵抗化している。そのため、電極対 8 2間に電流が流れ得る。 なお、 電界印加部は、 図示していないが、 実施の形態 1および 2に示 しているように、 自発分極方向または、 その逆方向に電界を印加するこ とができる、 例えば電圧源等であればよい。 また、 電極対 8 2間に電圧 を印加する電圧源等でもよい。 上述のように、 電極対 8 2間に自発分極 の方向とは逆方向に電圧を印加することで、 分極壁 8 4を生じさせるこ とができ、それにより、電極対 8 2間の抵抗を可変とすることができる。 分極方向が異なる領域 8 3の分極方向は、 強誘電体基板 8 1によって 異なる。 例えば、 強誘電体基板 8 1として、 単一分極の M g〇 : L i N b 0 3を用いた場合、 反転分極により分極方向は 1 8 0 ° 変化する。 こ のため、 強誘電体基板 8 1と分極方向が異なる領域 8 3では分極の方向 が 1 8 0 ° 異なる。 このような分極方向以外に、 分極の方向が強誘電体 基板 8 1表面に平行な場合、 強誘電体基板 8 1表面に垂直な場合および 強誘電体基板 8 1表面に対し傾いている場合等がある。 また分極の安定 な方向が複数有る場合もあり、 この場合には、 印加する電界の方向で分 極の方向が.決まる。
強誘電体基 ¾ 8 1が単一分極の結晶であるが、 分極方向が単一分極化 されていない場合には、 強誘電体基板 8 1を単一分極処理してから使用 する必要がある。 また、 強誘電体基板 8 1として、 微結晶、 ァモルファ ス、 セラミック等の材料、 単結晶、 液層成長の薄膜結晶等が利用できる が、 これらは分極の方向がバラバラで存在するので、 ポ一リング処理を 施すことが望ましい。 ポーリング処理とは、 各材料の温度を、 その結晶 のキュリー温度近くまで上げて、 電界を印加することで、 分極を一方向 にそろえる処理方法である。 温度を上げて自発分極を形成するため、 分 極壁 8 4に結晶歪みが残りにくい。 この状態で徐々に冷却することで、 マクロ的には分極方向がそろった強誘電体基板 8 1を形成することがで きる。
ポーリング処理した強誘電体基板 8 1の、低抵抗状態を実現するには、 強誘電体基板 8 1の温度をキュリー温度よりかなり低い温度として、 ポ ーリング電界に対向する電界を印加することが望ましい。 キュリー温度 は数 1 0 0 °Cのものが多い。 このため、 分極反転の温度はキュリー温度 の 1ノ2以下または 1 0 0 °C以下が好ましい。 こうすることで、 分極反 転により分極壁に結晶歪みを残した状態を作ることができる。
図 9 A〜図 9 Dにおいて、 強誘電体基板 8 1として M gドープの L i N b〇3を用いた場合について説明する。 M gのドープ量は 5 m o 1 % であり、 Xカット基板の単一分極処理された結晶であり、 この電極対 8 2が並べられた方向に沿うように自発分極の方向を有している。 図 9 A および図 9 Bの状態で、自発分極の逆方向となるように電極対 8 2間に、 図示していない電界印加部により 5 k V Zmmの電界を印加した。 例え ば、 電極対 8 2同士の間隔を 1 mとすれば、 印加電圧は 5 Vである。 電圧を印加することで、 分極壁が生じた。 つまり、 図 9 Cおよび図 9 D の状態に変化した。このとき電極対 8 2間の抵抗は数 1 0 0 Ωであった。 次に先ほどと逆方向に例えば 5 Vの電圧を印加すると図 9 Aおよび図 9 Bの状態に再び戻り、 電極対 8 2間の抵抗は数 1 0 k Ωに増大した。 このように抵抗の変化率は 2桁以上であった。 つまり、 1 0 0倍以上で あった。
また、 上記電界を印加する操作を繰り返し行ったが、 変わりなく電極 対 8 2間の抵抗を変化させることができた。 図 9 Aおよび図 9 Bと図 9 Cおよび図 9 Dとのそれぞれの状態における抵抗の値は、 変更直後はわ ずかに変化したが、 その後は安定であり、 そのまま数ケ月たつても抵抗 値が変化することはなかった。.このように、 強誘電体基板 8 1の分極は 非常に安定であるため、 途中で外部からの電気的な供給を受けることな く、 実施の形態 3に係る電気スィツチは半永久的にスィツチ状態を保持 することができる。
強誘電体基板 8 1の分極の方向を変化させる際に、 分極壁 8 4が形成 または消去されるが、 それにより、 分極壁 8 4が生じる個所には大きな 結晶的な歪みが存在する。このため、繰り返し回数を増大させた場合に、 結晶的なダメージが残るが、 結晶的なダメージは、 分極壁 8 4の領域の 大きさに依存し、 面積に比例して動作回数の限界が減少する。 分極壁の 面積が l mm 2以上の場合繰り返し回数は 1 0 0 0回程度であった。 1 0万回以上のスィツチ回数を実現するには、 分極壁の面積を 1 0 0 m 2以下に規制すればよい。 さらに面積を低減して 1 0 ^ m 2以下とするこ とで、 さらに繰り返し回数を増大することが可能である。
強誘電体基板 8 1には、 前述のように M gをド一プしている。 このよ うに、 金属添加物を加えることは、 自発分極を反転させるための反転電 界 E cの値を小さくできるため有効である。 例えば、 L i N b〇3単体 結晶の場合において、反転電界 E cの値は 2 0 k V Zmm程度であるが、 M gを 5 m o 1 %程度ドーピン^することで反転電界 E cは 1 Z 4程度 に低下する。 結晶に電圧を印加すると電歪効果により結晶が歪むため、 繰り返し高電圧を印加するとクラック等が生じる。 このため、 強誘電体 基板 8 1への印加電圧は小さいほど、 電気スィッチの寿命が長くなる。 金属添加を行うことで、 印加電圧を大幅に低減できるため、 電気スイツ チのスイッチングの繰り返し回数が増大するため有効である。
また、 反転電界 E cの値は結晶構造に大きく依存している。 結晶引き 上げを効率的にするため、 強誘電体基板 8 1の結晶は、 完全な組成比か ら少しずれたコンダルェント組成で引き上げられる場合が多い。 この組 成の方が均一な結晶を引き上げやすいからである。 これに対して、 スト ィキオメトリック組成にすることで、 反転電界 E cの値が大幅に低下す ることが知られている。 これは、 ストィキオメトリック組成の方が結晶 内の欠陥密度が小さいため自発分極の制御が容易になるからである。 例 えば、 L i N b〇3、 L i T a〇 3においては反転電界 E cの値が 1 Z 4 から 1 / 1 0近くまで低下する。 そこで、 強誘電体基板 8 1としてはス トイキォメトリック結晶を用いることで印加電圧の低電圧化が可能とな り、 電気スィッチの寿命を大幅に増大できる。 なお、 ストィキオメトリ ック組成の結晶は、 結晶引き上げの他、 ェピタキシャル成長による成膜 で容易に形成できる。 ェピタキシャル成長膜による強誘電体基板 8 1を 用いることで、 反転電界 E cを低下させることが容易であり、 電気スィ ツチのスィツチング寿命を増大できる。
なお、 実施の形態 3では、 電極対 8 2を強誘電体基板 8 1の表面に形 成したが、電極対 8 2の配置は、 これに限られるものではない。例えば、 強誘電体基板.8 1を薄膜化して、 その表面と裏面に形成することでも同 様の効果が得られる。 また、 強誘電体基板 8 1の抵抗が低下するのは、 分極壁の部分であるため、 分極壁面積を増大することで、 抵抗を低下す ることができる。 例えば、 電極対 8 .2を櫛形電極等とすることで、 分極 壁の面積を増大することができ、 強誘電体基板 8 1をさらに低抵抗化す ることができる。
図 1 0は、 実施の形態 3の他の電気スィッチの構成を示す構成図であ る。 強誘電体基板 9 1は、 上述の強誘電体基板と同様とする。 強誘電体 基板 9 1の表面には、 トレンチである溝 9 6が形成されていて、 電極対 9 2は、 その中に形成されている。 さらに、 強誘電体基板 9 1には、 加 熱部であるヒータ 9 7が設置されている。 電極対 9 2には電界印加部で ある電圧源 9 8が接続されている。 なお、 強誘電体基板 9 1の自発分極 方向は、 図 1 0中に矢印で示している。 .この電気スィッチの動作は、 上 述の電気スィツチと同様である。
図 1 0に示す電気スィッチにおい X、 電圧源 9 8により、 電極対 9 2 間に電界を印加する際に、 強誘電体基板 9 1の温度を室温からわずかに 上昇させることが望ましい。 強誘電体基板 9 1に設置されているヒータ 9 7により、 強誘電体基板 9 1の温度を 8 0 °C程度にすることで、 分極 反転に必要な印加電界 E cを半分程度に低下させることができる。 印加 電界 E cが低下することで、 電気スィツチを低消費電力で駆動すること が可能となる。 さらに、 分極反転時に発生する結晶の歪みが低下するた め、繰り返し回数の耐性が大幅に上昇するため有効である。具体的には、 強誘電体基板 9 1を 2 0 °C以上で使用するのが好ましい。 さらに 4 0 °C 以上とするとさらに好ましい。
また、 溝 9 6内に電極対 9 2を形成することで電界分布が均一になり 分極の異なる領域を形成するための電圧が低減する。 また表面電荷の影 響が少なくなり、 電極対 9 2間の絶縁性が高まるので好ましい。 なお、 溝 9 6内と強誘電体基板 9 1表面とに電極対 9 2を形成するようにして もよい。
実施の形態 3の強誘電体基板 8 1および 9 1において、 アモルファス または微結晶構造としてもよく、 その場合、 金属のドープ量を増大する ことができる。 また、 微結晶を焼結したセラミック等を用いることで同 様の特性を利用できる。 ただし、 分極壁 8 4を形成するには、 薄膜内に 反転する分極の境界が必要である。 このため、 薄膜は一定以上の大きさ の結晶粒が必要となり、 微結晶としては、 結晶粒の大きさが 1 z m以上 あるものが望ましい。 薄膜の厚さとしては、 l m以上、 l O O m以 下が望まレぃ。 これよりも薄膜が厚くなりすぎると、 成膜時間がかかつ て量産性が乏しくなる上、 薄膜を形成するための基板との応力等により クラックが生じる等の問題が発生する。
(実施の形態 4 )
本発明の実施の形態 4に係る電気スィツチについて図面を用いて説明 する。 実施の形態 4の電気スィッチは、 実施の形態 3の電気スィッチに さらに、 分極壁を形成および消去するための電極を備えた構成である。 なお、 全図を通して、 同様の働きを有する部材には同一符号を付し説明 を省略する。 図 9 A〜図 9 Dに示したように、 電極対間における分極壁 の有無を制御することで電気スィツチが動作する。 強誘電体の自発分極 は、 電界印加により制御が可能となる。
図 1 1八〜図 1 1 Dは、 本発明の実施の形態 4に係る第 1の電気スィ ツチの構成を示す図である。 図 1 1 Aは電気スィッチの構成を示す平面 図であり、 図 1 1 Bは電気スィッチの構成を示す断面図であり、 図 1 1 Cは分極壁が生じている状態の電気スィツチの構成を示す平面図であり, 図 1 1 Dは分極壁が生じている状態の電気スィッチの構成を示す断面図 である。 第 1の電気スィッチは、 強誘電体基板 8 1の表面に電極対 8 2 が形成されていて、 さらに分極用電極 9 5が設置されたものである。 強 誘電体基板 8 1としては、 実施の形態 1〜 3で説明した特性を有する強 誘電体基板を用いればよい。なお、強誘電体基板 8 1の自発分極方向は、 図中に矢印で示している。 電極対 8 2は強誘電体基板 8 1の同一面内で あって、 強誘電体基板 8 1の自発分極方向の垂直方向に沿うように並べ て設置されている。 分極用電極 9 5は、 電極対 8 2が並ぶ方向に平行な 方向を長手方向として設置されている。 このような電気スィツチにおい て、 電極対 8 2と分極用電極 9 5との間に電界を印加することで、 図 1 1 Cおよび図 1 1 Dに示しているように、 分極の異なる領域 9 3が形成 される。 なお、 各電極対 8 2同士は同電位である。 分極が異なる領域 9 3の周辺には、 分極壁 9 4が形成されている。 これにより、 電極対 8 2 間が低抵抗化されている。 図 1 1 Aおよび図 1 1 Bに示す状態では電極 対 8 2間は高抵抗であるため、電極対 8 2間に電流が流れない(非導通)。 しかし、 図 1 1 Cおよび図 1 1 Dの状態とすることで、 電極対 8 2間に は電流が流れる (導通) ようになる。 つまり、 スィッチとして働いてい る。 図 1 1 Cおよび図 1 1 Dの状態からは、 さらに、 電極対 8 2と分極 用電極 9 5との間に、 電極対 8 2間を低抵抗化した際とは逆方向に電圧 を印加することで分極の異なる領域 9 3は消滅し、 分極壁 9 4が消滅す るので、 電極対 8 2間の抵抗は元のように高抵抗化する。
以下、 他の電気スィッチについて説明するが、 動作原理は上述と同様 であり、 分極壁が形成されることで電極対間が低抵抗化 (導通) し、 分 極壁が消滅して、 電極対間が高抵抗化 (非導通) する。 図 1 2 A〜図 1 2 Dは、 本発明の実施の形態 4に係る第 2の電気スィツチの構成を示す 図である。 図 1 2 Aは電気スィッチの構成を示す平面図であり、 図 1 2 Bは電気スィッチの構成を示す断面図であり、 図 1 2 Cは分極壁が生じ ている状態の電気スィッチの構成を示す平面図であり、 図 1 2 Dは分極 壁が生じている状態の電気スィツチの構成を示す断面図である。 第 2の 電気スィッチは、 強誘電体基板 8 1の表面に電極対 8 2が形成されてい て、 さらに分極用電極対 1 0 5が設置されたものである。 なお、 強誘電 体基板 8 1の自発分極方向は、 図中に矢印で示している。 電極対 8 2は 強誘電体基板 8 1の同一面内であって、 強誘電体基板 8 1の自発分極方 向の垂直方向に沿うように並べて設置されている。 分極用電極対 1 0 5 は、 電極対 8 2が並ぶ方向に平行な方向を長手方向として設置され、 分 極用電極対 1 0 5同士で、 電極対 8 2を挟むように設置されている。 つ まり、 電極対 8 2が並ぶ方向と分極用電極対 1 0 5の並ぶ方向は直交し ている。 このような電気スィッチにおいて、 分極用電極対 1 0 5間に電 界を印加することで、 図 1 2 Cおよび図 1 2 Dに示しているように、 分 極の異なる領域 1 0 3が形成される。 分極が異なる領域 1 0 3の周辺に は、 分極壁 1 0 4が形成されている。 これにより、 電極対 8 2同士の間 が低抵抗化されている。 図 1 2 Aおよび図 1 2 Bに示す状態では電極対 8 2間は高抵抗であるため、 これらの状態を選択的に切替えることで、 スィッチとして機能する。 この場合、 強誘電体基板 8 1の自発分極の方 向は分極用電極対 1 0 5間に形成される電界の方向に略平行とすること が望ましい。 それにより、 強誘電体基板 8 1の自発分極の方向を制御す るための電界を小さくすることができる。
図 1 2 Aおよび図 1 2 Bに示す状態から、 図 1 2 Cおよび図 1 2 Dに 示す状態に変化させる場合には、 分極用電極対 1 0 5間に電界を印加す るが、 この際には分極壁 1 0 4が存在しないので、 強誘電体基板 8 1は 高抵抗状態であり電界の印加は容易である。 しかし、 図 1 2 Cおよび図 1 2 Dに示す状態から、 図 1 2 Aおよび図 1 2 Bに示す状態に変化させ る場合には、 分極用電極対 1 0 5間に分極壁 1 0 4が存在するため抵抗 が低くなつており、 電流が流れやすいため電界を印加する場合に消費さ れる電力が大きくなる。 これを防止するには、 分極用電極対 1 0 5と強 誘電体基板 8 1との間に、 例えば絶縁体膜を形成しておくことが有効で ある。 例えば S i〇2等の絶縁 膜を分極用電極対 1 0 5と強誘電体基 板 8 1との間に堆積することで、 電流の流れを防止し、 分極を制御する 際の電力消費'を大幅に低減できる。
図 1 3 〜図1 3 Dは、 本発明の実施の形態 4に係る第 3の電気スィ ツチの構成を示す図である。 図 1 3 Aは電気スィッチの構成を示す平面 図であり、 図 1 3 Bは電気スィッチの構成を示す断面図であり、 図 1 3 Cは分極壁が生じている状態の電気スィツチの構成を示す平面図であり、 図 1 3 Dは分極壁が生じている状態の電気スィッチの構成を示す断面図 である。 第 3の電気スィッチは、 強誘電体基板 8 1の表面に電極対 8 2 が形成されていて、 さらに分極用電極 1 1 5が設置されたものである。 なお、 強誘電体基板 8 1の自発分極方向は、 図中に矢印で示しているよ うに、 強誘電体基板 8 1の厚さ方向である。 電極対 8 2は強誘電体基板 8 1の同一面内に並べて設置されている。 また、 電極対 8 2の間に分極 用電極 1 1 5が設置されている。 上述の第 1および第 2の電気スィッチ は強誘電体基板 8 1の表面に平行な方向に分極の方向を制御していたが、 第 3の電気スィッチは、 強誘電体基板 8 1の表面に対して垂直な方向に 自発分極の方向を制御する電気スィッチである。 図 1 3 Aおよび図 1 3 Bにおいて、電極対 8 2と分極用電極 1 1 5との間に電圧を印加すると、 強誘電体基板 8 1の表面に対して垂直な方向にも電界ができる。 強誘電 体基板 8 1としては、 その表面に対して垂直な方向に自発分極を有する ものを利用しているので、 図 1 3 Cおよび図 1 3 Dに示すように、 自発 分極の異なる領域 1 1 3が形成され、分極壁 1 1 4が形成される。また、 電力消費を低減するために、 分極用電極 1 1 5の下には絶縁体膜を形成 するのが好ましい。 図 1 4 A〜図 1 4 Dは、 本発明の実施の形態 4に係る第 4の電気スィ ツチの構成を示す図である。 図 1 4 Aは電気スィッチの構成を示す平面 図であり、 図 1 4 Bは電気スイッチの構成を示す断面図であり、 図 1 4 Cは分極壁が生じている状態の電気スィツチの構成を示す平面図であり、 図 1 4 Dは分極壁が生じている状態の電気スィツチの構成を示す断面図 である。 第 4の電気スィッチは、 強誘電体基板 8 1の表面に電極対 8 2 が形成されていて、さらに分極用電極対 1 2 5が設置されたものである。 なお、 強誘電体基板 8 1の自発分極方向は、 図中に矢印で示しているよ うに、 強誘電体基板 8 1の厚さ方向である。 電極対 8 2は強誘電体基板 8 1の同一面内に並べて設置されている。 第 4の電気スィッチは、 強誘 電体基板 8 1の表面および裏面に分極用電極対 1 2 5が設置されている。 強誘電体基板 8 1の表面に設置された分極用電極対 1 2 5の一方は、 電 極対 8 2の間に設置されている。 図 1 4 Aおよび図 1 4 Bの状態から、 強誘電体基板 8 1の表面および裏面に形成された分極用電極対 1 2 5間 に電界を印加させることで、 図 1 4 Cおよび図 1 4 Dの状態となる。 な お、 強誘電体基板 8 1の自発分極の方向は、 強誘電体基板 8 1の表面に 対して垂直である。 図 1 4 Cおよび図 1 4 Dに示しているように、 電極 対 8 2間には分極の異なる領域 1 2 3が形成され、 その周りに分極壁 1 2 4が形成されている。そのため、電極対 8 2間が低抵抗化する。なお、 第 4の電気スィツチにおいては、分極反転の駆動電圧を低減するために、 強誘電体基板 8 1は、 薄膜化することが望ましい。 強誘電体基板 8 1の 厚みは 5 m以下が望ましい。
図 1 5 A〜図 1 5 Dは、 本発明の実施の形態 4に係る第 5の電気スィ ツチの構成を示す図である。 図 1 5 Aは電気スィッチの構成を示す平面 図であり、 図 1 5 Bは電気スィッチの構成を示す断面図であり、 図 1 5 Cは分極壁が生じている状態の電気スィツチの構成を示す平面図であり, 図 1 5 li)は分極壁が生じている状態の電気スィツチの構成を示す断面図 である。 第 5の電気スィッチは、 強誘電体基板 8 1がオフカット基板で あり、 その表面に電極対 1 3 2か形成されている。 さらに、 強誘電体基 板 8 1上には、 分極用電極 1 3 5が設置されている。 電極対 1 3 2と分 極用電極 1 3 5との間に電界を印加することで、 図 1 5 Aおよび図 1 5 Bの状態から図 1 5 Cおよび図 1 5 Dの状態に変化する。 オフカツト基 板とは、 強誘電体基板 8 1の結晶の表面に対して自発分極の方向が角度 を持っている基板である。 分極反転部分は自発分極の方向に沿って成長 するため、 図 1 5 Cおよび図 1 5 Dに示すように、 分極の異なる領域 1 3 3は、 強誘電体基板 8 1の内部に自発分極の方向 (図中矢印で示して いる) に沿って成長する。 分極の異なる領域 1 3 3の周りに形成されて いる分極壁 1 3 4は強誘電体基板 8 1の内部に潜った部分に形成される。 分極壁 1 3 4は、 電極対 1 3 2の近傍に存在するため、 電極対 1 3 2間 の抵抗は低抵抗化する。
図 1 6 A〜図 1 6 Dは、 本発明の実施の形態 4に係る第 6の電気スィ ツチの構成を示す図である。 図 1 6 Aは電気スィッチの構成を示す平面 図であり、 図 1 6 Bは電気スィッチの構成を示す断面図であり、 図 1 6 Cは分極壁が生じている状態の電気スィツチの構成を示す平面図であり、 図 1 6 Dは分極壁が生じている状態の電気スィツチの構成を示す断面図 である。 第 6の電気スィッチは、 図 1 5八〜図1 5 Dに示す第 5の電気 スィッチの分極用電極の代わりに、 強誘電体基板 8 1の表面に分極用電 極対 1 4 5が形成されている。 電極対 1 3 2が並ぶ方向と分極用電極対 1 4 5が並ぶ方向が直交するように配置されている。 これら分極用電極 対 1 4 5間に電界を印加することで、 図 1 6 Aおよび図 1 6 Bに示す状 態から、図 1 6 Cおよび図 1 6 Dに示す状態に変化させることができる。 図 1 6 Cおよび図 1 6 Dに示す状態は、 分極 異なる領域 1 4 3が形成 されていて、 その周りには分極壁 1 4 4が形成されている。 そのため、 電極対 1 3 2間は低抵抗化されている。
図 1 7 A〜図 1 7 Dは、 本発明の実施の形態 4に係る第 7の電気スィ ツチの構成を示す図である。 図 1 7 Aは電気スィッチの構成を示す平面 図であり、 図 1 7 Bは電気スィッチの構成を示す断面図であり、 図 1 7 Cは分極壁が生じている状態の電気スィツチの構成を示す平面図であり、 図 1 7 Dは分極壁が生じている状態の電気スィツチの構成を示す断面図 である。 第 7の電気スィッチは、 図 1 5 A〜図 1 5 Dに示す第 5の電気 スィッチの分極用電極の代わりに、 強誘電体基板 1 3 1の表裏面に分極 用電極対 1 5 5が形成されている。 これら分極用電極対 1 5 5間に電界 を印加することで、 図 1 7 Aおよび図 1 7 Bに示す状態から、 図 1 7 C および図 1 7 Dに示す状態に変化させることができる。 図 1 7 Cおよび 図 1 7 Dに示す状態は、 分極が異なる領域 1 5 3が形成されていて、 そ の周りには分極壁 1 5 4が形成されている。 そのため、 電極対 1 3 2間 は低抵抗化されている。
第 5〜第 7の電気スィッチは、 強誘電体基板 1 3 2として、 オフカツ ト基板を用いている。 これにより、 分極壁 1 3 4、 1 4 4および 1 5 4 が、 強誘電体基板 1 3 2内部に形成される。 そのため、 分極用電極 1 3 5および分極用電極対 1 4 5および 1 5 5が分極壁 1 3 4、 1 4 4およ び 1 5 4に直接接触しない。 それにより、 低抵抗状態から高抵抗状態へ 移行する際の電界印加における電力消費を大幅に低減できる d
以上実施の形態 4に係る電気スィツチについて説明したが、 第 1〜第 7の電気スィッチの構成に限定されるわけではなく、 強誘電体上に、 電 極対を有し、 それらの間の分極方向を変化させることができる構成であ ればよい。
なお、 上記第 1〜第 7の電気スィッチの説明において、 電界印加部に ついては、 説明および図示を省略したが、 電界印加部は、 強誘電体基板
8 1の分極方向を制御するもので、 電界を分極方向に対向する方向に印 加できるものであればよい。 例えば、 実施の形態 1〜3で説明した電圧 源である。 また、 例えば、 電極対、 外部電源、 静電気、 放電、 荷電粒子、 イオン、 他の強誘電体および半導体回路 (例えば、 半導体材料からなる 電気スィツチ素子等) 等の電界を発生する手段であればよい。
なお、第 2、第 4および第 6の電気スィツチの分極用電極対において、 それぞれの電極の大きさは、 非対称形状が好ましい。 特に、 異なる自発 分極を消去する電極が、 形成する電極に対して大きいことが望ましい。 ここで、 異なる自発分極を消去する電極および形成する電極について説 明する。 強誘電体基板の分極反転は、 分極反転核が発生し、 反転核から 自発分極の方向に分極反転部が成長する。 L i Nb〇3、 L i T a〇3、 KTP等は分極反転核の発生する方向が決まっており、 + Ζ面側から分 極が発生する。 つまり、 分極反転核が形成される側 (L i Nb〇3、 L i T a〇3および KTP等では +Z側) の電極が異なる自発分極を形成 する電極であり、 もう一方の電極 (L i Nb〇3、 L i T a〇3および K Τ Ρ等では一 Ζ側) が異なる自発分極を消去する電極である。
L i Nb03、 L i T a〇 3等の単一分極の結晶において、 分極反転部 の成長は、 分極反転核の発生と、 分極反転核から反転部分が成長するェ 程からなる。 分極反転は結晶の C軸に沿って成長し、 分極核の発生は + C側に発生するため、 分極反転は +Cから—Cに向かって生じる。 この ため、 分極用電極は分極方向に沿って並んで形成され、 土 C軸側に形成 するのが効果的である。 この際、 +C側に形成する電極は _c側に形成 する電極形状より小さくするのが望ましい。 形成される自発分極の反転 した部分の幅は +C側の電極の幅に規制される。 これを消去する電界を 印加する一 C側の電極を + C側電極の幅より大きくすることで、 消去を より完全なものにして、 抵抗の変化を大きくすることができる。 なお、
C軸は結晶軸のことで、 Z軸と同じであり、 1軸性の結晶における主軸 の方向を表している。 L i N b 0 3、 L i T a O 3 Lおよび K T P等では 自発分極の方向は C軸方向と一致している。
なお、 強誘電体基板 8 1の表面に形成される、 電極対、 分極用電極対 および分極用電極の材料としては、 例えば T a、 A l 、 A u、 P tおよ び C u等の金属材料以外に、 半導体材料の利用も可能である。 また、 こ れらの電極材料上にポリシリコンを堆積し、 集積回路を直接形成するこ とも可能である。
なお、 強誘電体基板 8 1としては、 バルクの強誘電体材料を用い手も よいし、 例えば、 薄膜の強誘電体材料を用いてもよい。 図 1 8 A〜図 1 8 Dは、 本発明の実施の形態 4に係る第 8の電気スィツチの構成を示す 図である。 図 1 8 Aは電気スィッチの構成を示す平面図であり、 図 1 8 Bは電気スィッチの構成を示す断面図であり、 図 1 8 Cは分極壁が生じ ている状態の電気スィッチの構成を示す平面図であり、 図 1 8 Dは分極 壁が生じている状態の電気スィツチの構成を示す断面図である。 ' 図 1 8 A〜図 1 8 Dは図 9 A〜図 9 Dに示す電気スィツチの強誘電体 基板 8 1が薄膜であり、 基板 1 6 7上に形成されている構成である。 動 作は、 図 9 A〜図 9 Dに示した実施の形態 3の電気スィツチと同様であ る。 薄膜としては、 ェピタキシャル成長成長により作製したェピ薄膜、 その他アモルファスの成膜等も利用できる。 ェピ薄膜は、 強誘電体特性 を有する薄膜を利用できるため、 有効である。 その他、 薄膜の作製方法 としては、強誘電体材料を基板に張り合わせて薄膜研磨する方法がある。 基板に張り合わせる方法としては、 接着剤による方法、 直接接合法等が ある。 接合した後、 C M P研磨等により数/ i m厚の強誘電体の薄膜が形 成できる。 薄膜研磨による方法は、 結晶成長による成膜とは異なり、 基 板材料を限定しない。 このため、 半導体材料や誘電体材料等を基板 1 6 7として、 いずれの材料上にも形成できる。 例えば、 電気回路を形成し た半導体回路上に強誘電体基板 8 1である強誘電体薄膜を接合すれば、 半導体回路に備えた電界印加部から、 強誘電体基板 8 1電界を印加した り、 また、 強誘電体基板 8 1の抵抗の変化を同時に読み取ることも可能 となり、 強誘電体メモリを.構成できる。
(実施の形態 5 )
本発明の実施の形態 5に係る電気スィツチについて、 図を用いて説明 する。 実施の形態 1〜4に係る電気スィッチについて説明したが、 実施 の形態 5では、 具体的に電気スィッチを作製し、 その各特性について測 定した結果を示す。
図 1 9は、 実施の形態 5に係る電気スィッチと、 それを測定した実験 系との構成を示す模式図である。 図 1 9に示すように、 電気スィッチ 1 7 0は、 強誘電体基板 1 7 1と、 強誘電体基板 1 7 1の表面に形成され た電極 1 7 2 aおよび強誘電体基板 1 7 1の裏面全面に形成された電極 1 7 2 bと、 電極 1 7 2 aおよび 1 7 2 b間に電界を印加する電界印加 部である電圧源 1 7 3とを備えている。 強誘電体基板 1 7 1には、 Z板 の M gドープの L i N b〇3を用いた。
各特性を測定するために、 図 1 9に示すように、 電気スィッチ 1 7 0 を絶縁液 1 7 7中に浸けて、 電極 1 7 2 aおよび 1 7 2 b間に電界を印 加した。 電気スィッチ 1 7 0を絶縁液 1 7 7中に浸けたのは、 電界印加 中の放電を防止するためである。 電極 1 7 2 aおよび 1 7 2 b間の印加 電圧と電流の関係を測定した。 なお、 図中矢印は、 強誘電体基板 1 7 1 の自発分極の方向である。 図 2 0 Aおよび図 2 0 Bは、 図 1 9の電気ス イッチにおける印加電圧と電流の関係図である。 図 1 9において、 自発 分極に対向する方向をプラスとしている。 つまり、 図 1 9において、 下 から上への方向がプラスである。 図 2 O Aは、 強誘電体基板 1 7 1をノ ンドープの L i Nb03とし、 その厚みを 0 · 1 5 mmとした場合の印 加電圧と電流の関係図である。 また、 図 2 0 Bは、 強誘電体基板 1 7 1 をMgが5mo 1 %ドープされた L i Nb〇3とし、 その厚みを 1 mm とした場合の印加電界と電流の関係図である。
図 2 OAでは、 印加電界を増加させていき、 印加電圧が 3. 1 5 k V になったときに、自発分極の反転が始まる。なお、その際の印加電界は、 反転電界 E cである 2 1 k V/mmであり、 この値を超えると電極 1 7 2 aおよび 1 7 2 b間に電流が流れる。 電極 1 7 2 aおよび 1 7 2 bの 間の自発分極が完全に反転してしまうと電流は停止する。 このとき流れ る電荷量 Qは電極面積 Sと自発分極 P sに比例し、 Q = 2 S XP sの関 係をとる。 さらに電極 1 7 2 aおよび 1 7 2 bにマイナスの電圧を印加 すると分極が再反転する際に同様に電流が流れる。 これは、 強誘電体の 示す一般的な特性であり、 分極反転にともなう電荷量の移動により生じ る。
一方、 図 2 0 Bでは、 印加電界を増加させていき、 印加電圧が 3. 9 kVになったときに、 自発分極の反転が始まる。 なお、 その際の印加電 界は、 反転電界 E cである 3. 9 kVZmmであり、 この値を超えると 電流が流れ始めた。 電極 1 7 2 aおよび 1 7 2 b間の抵抗は低下してい るため、 電流は流れ続ける。 この状態で電極間の抵抗を測定すると、 分 極反転前の抵抗に比べて 8桁も抵抗が低下していることが分かった。 そ の後、 電圧を低下させて一 3. 9 k VZmmにすると分極が再反転し、 電流は停止した。 この状態で電界印加を停止し、 電極間の抵抗を測定し たところ、電極間の抵抗は元の結晶とほぼ同じ値に回復していた。なお、 上述の動作は、 図 2 0 B中、 「1」、 「2」、 「3」、 「4」、 「 5」の順で行わ れる。 また、 このときの電極 1 7 2 aおよび 1 7 2 b間にできている分極反 転部分の状態を観測した結果を図 2 1 Aおよび図 2 1 Bに示す。 図 2 1 Aは、 分極が反転し始め、 抵抗が低下した状態の電極 1 7 2 aの分極の 様子を示している。 また、 図 2 1 Bは、 反転した分極反転が再反転し、 抵抗が元に戻った状態の電極 1 7 2 aの分極の様子を示している。 図 2 1 Aよりわかるように、 一部に分極の方向が異なる領域 1 9 0が存在し ている。 また、 図 2 1 Bよりわかるように、 分極反転領域が存在せず、 分極の方向はすべて一致している。 分極反転部の形成および消去は、 電 極 1 7 2 aおよび 1 7 2 b間の抵抗値の変化に関係が有ることが分かつ た。 つまり、 強誘電体基板 1 7 1の自発分極の反転および非反転により 強誘電体基板 1 7 1の電気抵抗を制御することができる。
さらに、 強誘電体基板 1 7 1の薄膜化により反転電圧の低減が可能で あるため、 電気スィッチ 1 7 0は消費電力が小さいので有効である。 例 えば、 強誘電体基板 1 7 1の膜厚を 1 0 0 n m程度にした場合、 M gを 3 m o 1 %ド一プした強誘電体基板 1 7 1では反転電圧が 1 . 3 V程度 になり、 低電圧駆動ができるため有効である。 強誘電体基板 1 7 1が結 晶基板の場合以外の、 アモルファス結晶または微結晶状態の強誘電体基 板 1 7 1を利用する場合は単一結晶に比べて数倍に反転電圧が増大する t このため、 印加電圧の観点からすると金属添加のモル濃度は 3 m o 1 % 以上が好ましい。 また、 印加電界は結晶の温度に大きく依存する。 具体 的には、 強誘電体基板 1 7 1の温度を 1 2 0 °Cに上げると、 反転電界 E cは約半分に低下する。 このため、 例えば、 電気スィッチ 1 7 0は強誘 電体基板 1 7 1を加熱するヒータ等の加熱部を備え、 スイッチングする 場合に、 強誘電体基板 1 7 1を加熱すれば、 低電圧駆動が可能となる。 また、 分極反転時に発生する結晶の歪みが加熱により低下するため、 電 気スィッチ 1 7 0の繰り返し回数の耐性が大幅に上昇する。 スィッチン グ時の強誘電体基板 1 7 1の温度としては、 2 0°C以上とするのが好ま しい。 また、 40°C以上がさらに好ましい。
また、 強誘電体基板 1 7 1において、 温度を上げるのと同様に、 紫外 線に近い光を当てることでも反転電界 E cを低下させることができる。 その光の波長としては 5 0 0 nm以下が望ましく、 40 0 nm以下では さらに望ましい。 このような短波長光を当てることで、 反転電界 E cの 低下が可能となり、 分極反転が容易になるため、 スイッチング回数が大 幅に増大し、電気スィッチ 1 7 0の寿命を長くすることができる。また、 記憶したスィッチング状態を一挙に消去する場にも短波長光を照射しな がら電界を印加することで、 消去残りが無くなり確実な消去が可能にな る。
また、 通常のコンダルェント組成では、 反転電界と Mgのド一プ量が 反比例している。 例えば、 ノンド一プでは反転電界 E cは 2 1 kV/m mであり、 3mo 1 %ド一プで 1 2 k VZmm程度、 5 mo 1 %ド一プ で 4 k V/mm程度となる。 このため、 反転電界 E cは金属ド一プ量の 調整で制御できる。 たとえば、 強誘電体基板 1 7 1の膜厚を 1 0 0 nm 程度とすると、 5mo 1 %ド一プの場合には、 反転電圧は 0. 4Vとな る。 強誘電体基板 1 7 1を薄膜化すると、 さらに反転電界が低下する。 反転電界が低下すると、高速動作および高集積化が可能になる。しかし、 反転電界が低すぎると、 わずかなノイズによっても反転や再反転が発生 し、 記憶させたデ一夕が消去されてしまう。 そこで、 強誘電体基板 1 7 1の膜厚と金属添加物のモル濃度を調整して適当な反転電界を実現する 必要がある。
反祛電圧としては、 0. 0 1 V〜 1 0 Vの範囲が望ましい。 0. 0 1 V未満ではノイズや外乱によってメモリの誤動作が大きくなるからであ る。 強誘電体基板 1 7 1の金属添加物の量と膜厚を調整して上記範囲に 入る反転電圧を実現することが好ましい。
また、 反転電界 E cの調整は結晶の組成によっても調整可能である。 結晶組成をストイキォ構造にすることで反転電界 E cを大きく低下させ ることができる。 実測によると、 Mgのモル濃度に対する依存性は非常 に小さく、 ドープ量が l〜 5mo 1 %の間でほぼ 4 kVZmm程度であ つた。 上記強誘電体基板 1 7 1の金属添加物の量と膜厚に加えて、 結晶 組成を調整して、 上記適した反転電圧を実現すればよい。
次に、 分極反転による電気抵抗の変化と Mgのドーピング量について 検討した。 図 2 2は、 強誘電体基板 1 7 1にドーピングした Mgのモル 濃度と電極 1 7 2 aおよび 1 7 2 b間の電気抵抗の変化量の関係図であ る。 自発分極が反転するときの電界である反転電界 E cは強誘電体基板 1 7 1の Mgのドーピング量が増大するとともに減少することが分かつ た。 図 2 2において、 口は強誘電体基板 1 7 1に電圧を印加していない 状態 (初期状態) であり、 画は一部が分極反転させている状態 (反転状 態) であり強誘電体基板 1 7 1が低抵抗化している状態であり、 ▲は再 反転させた状態 (最反転状態) である。
図 2 2に示しているように、 Mgのド一プ量が増加するとともに、 電 気抵抗の変化量は増大し、 5mo l %では、 初期状態および最反転状態 と反転状態とで最大 6桁の抵抗値の変化を観測した。 図 2 2より、 スィ ツチとして機能するために必要な 1桁以上の抵抗値の変化を実現するに は、 lmo 1 %以上の金属の添加が必要である。好ましくは、 3 mo 1 % 以上の添加を行うほうがよい。 この場合、 4桁以上の抵抗値の変化を実 現できるため望ましい。
次に、 電気スィッチ 1 7 0を用いて、 連続的な電気スイッチング特性 を測定した。 Mgを 5mo 1 %ド一プし、 厚さが 2 mmの強誘電体基板 1 7 1を用いた。 温度は 1 2 0°Cとした。 このとき、 反転電圧は約 4 k Vであった。 なお、 反転電界 E cは約 2 k V Zmmである。 印加電圧は 最大 ± 6 k Vで、電流値は最大 4 0 0 m Aで制限した。この測定結果を、 図 2 3 Aおよび図 2 3 Bに示しこ。 図 2 3 Aは、 時間経過にともなう電 極 1 7 2 aおよび 1 7 2 b間の電圧波形を示し、 図 2 3 Bは、 時間経過 にともなう電極 1 7 2 aおよび 1 7 2 b間の電流波形を示す。 図 2 3 A において、 強誘電体基板 1 7 1の自発分極方向に対向する方向に印加さ れる電圧をプラスとし、 自発分極方向に印加される電圧をマイナスとす る。 同様に、 図 2 3 Bにおいて、 強誘電体基板 1 7 1の自発分極方向に 対向する方向の電流をプラスとし、 自発分極方向の電流をマイナスとす る。また、それぞれの図中に記載された符号は、同一時間を示している。 反転電圧を超えるプラス電圧を印加すると(「2」、 「 8」、 「 1 4」、 「 2 0」)、 図 2 3 Bに示すように電流が流れているため、 電極 1 7 2 aおよ び 1 7 2 b間の抵抗が低下していることがわかる。 一方、 再反転に必要 な電圧以下の— 6 k Vを印加すると(「5」、 「1 1」、 「1 7」)、抵抗が増 大し電流が低下しているのが分かる。 分極反転および再反転により電気 抵抗が低下および増大しているのが確認できた。 したがって、 電気スィ ツチ 1 7 0がスィッチとして働いていることがわかる。
また、 この測定より、 この電気スィッチ 1 7 0を使用する上で初期化 処理が必要であることおよび抵抗が時間により変動していることがわか る。 まず、 初期化処理について、 以下に説明する。 強誘電体基板 1 Ί 1 において、 電界を印加した初期すなわち 「1」 のパルス以前では、 図 2 3 Aに示されている電圧に比べて、 図 2 3 Bに示されているように電流 変化が小さい。 これは、 電界印加による抵抗の変化が小さいことを示し ている。 つまり、 この状態 (初期状態) では電界印加によって電気抵抗 が十分変化していない。 これを防ぐためには、 電気スィッチ 1 7 0を使 用する前に、 電界印加による分極反転のスィツチングを複数回行えばよ レ^ そうすることで、 強誘電体基板 1 7 1において、 電界印加による抵 抗の変化が生じるようになり、 電気スィッチ 1 7 0は高速なスィッチン グ応答が可能になる。 このように、 電気スィッチ 1 7 0が正しく作動す るように、 電気スィッチ 1 7 0に電界印加を繰り返し行うことを初期化 処理という。
次に、 時間による抵抗の変化について説明する。 また、 図 2 3 Bに示 すように、 一 6 k Vのパルスを印加することで、 強誘電体基板 1 7 1を 再反転させ、高抵抗化した後、負電界を印加している場合(「6」、 「1 2」、 「 1 8」)は、電流はほとんど流れず抵抗が非常に高いことを示している。 ところが、 その状態で正電界を印加している場合 (「7」、 「 1 3」、 「1 9 J )は電流値が時間と共に徐々に増大していることがわかる。具体的に は、 「 7」 では電流値は 5 0 Aであり、 「1 3」 では電流値は 1 0 0 X Aであり、 「1 9」 では電流値は 1 2 0 Aである。 このように、 正電界 を印加した状態では、 同一の条件であっても、 時間とともに順次電流値 が増加しているのがわかる。 それに対応して、 抵抗も時間と共に低下し ている。 このように、 抵抗が時間により変動する現象の具体的な原因は 分かっていないが、 分極壁の何らかの経時変化、 または疲弊に関係して いると考えられる。
電気スィッチ 1 7 0によりメモリを構成する場合、 自発分極の反転、 再反転により電気抵抗を変化させ、 この抵钪を読み出すことで、 メモリ の状態を判別する。 電気的に抵抗の状態を判別するには、 分極反転部に 電界を印加して抵抗値を判別する必要がある。 この実験結果より明らか なように、 分極反転の有無により電気抵抗は大きく変化するが、 安定し て抵抗を判別するためには、 元の自発分極の方向と同じ方向の電界を印 加して抵抗を判別することが望ましい。 図 2 3 Bからわかるように、 「4」 と 「6」 の抵抗差、 「1 0」 と 「1 2」 の抵抗差、 「1 6」 と 「1 8 J の抵抗差を読み出して、 それぞれの差により抵抗を判別するのがよ い。 つまり、 負電界 (自発分極と同じ方向) の状態で抵抗を読み出すこ とが望ましい。 負電界で読み出すことで抵抗の変化を大きく、 かつ安定 にできる。 図 2 3 Bにおいて、 正電界で抵抗を判別すると、 例えば「1」 と 「3」 の抵抗差と、 「1 3」 と 「1 5」 の抵抗差とを比べればわかるよ うに、 抵抗差が小さくなつていつている。 このように徐々に抵抗が変化 し、 その差が小さくなるため、 抵抗の判別に誤差が発生する。
なお、 実施の形態 5では、 強誘電体基板 1 7 1として、 M gをド一ピ ングした L i N b 0 3を用いている。 これ以外でも、 L i T a 0 3におい ても M g等の金属添加物を加えることで電気導電性の変化が観測されて いる。 このような、 金属添加によって強誘電体の分極反転にともなう電 気抵抗の変化が発生するのは、 結晶の構造に大きく依存する。 強誘電体 基板 1 7 1としては、 L i N b〇3が属するィルメナイト構造とするの が好ましい。 強誘電体基板 1 7 1としては、 分極化した M g〇 : L i N b〇3を用いたが、 そのほか金属を添加した強誘電体を用いればよい。 例えば、 I n、 S c、 C uまたは F e等の金属を添加した L i N b〇3、 L I T a 0 3 > K T Pまたは、 これらの結晶の混成結晶でも同様の効果 が得られる。 その他の強誘電体材料においても、 金属ドープ量を増大で きるものであれば、 同様の電気導電性の変化が可能である。
強誘電体基板 1 7 1としては、 単一分極の強誘電体結晶を用いたが、 アモルファス結晶、 微結晶等の結晶粒が存在するものであれば同様の効 果が得られる。 アモルファス、 微結晶構造を利用すれば、 薄膜材料が利 用できるため、 バルクの結晶成長を必要とせず、 デバイス作製が容易に なる。 また、 アモルファス、 微結晶にすることで、 金属添加物のドープ 量が増大できるため、 電気抵抗の変化量を増大でき、 好ましい。 金属の ドープ量を増大すると結晶の格子歪みが増大するため、 大型結晶を引き 上げる際にクラック等が生じ、 均一な大型結晶の成長が難しくなる。 例 えば L I N b 0 3の場合 M gを 1 O m o 1 %以上添加するのは難しいた め、 単結晶の基板を用いる場合はドープ量を 1 O m o 1 %以下とするこ とが望ましい。 しかし、 アモルファスまたは微結晶構造の場合さらにド —プ量を増大できる。 また、 微結晶を焼結したセラミック等.を用いるこ とで同様の特性を利用できる。 ただし、 分極壁を形成するには、 薄膜内 に反転する自発分極の境界が必要である。 このため、 薄膜は一定以上の 大きさの結晶粒が必要である。 微結晶としては、 結晶粒の大きさが 1 m以上あるものが望ましい。膜の製造方法としては、ェピ成長、 M B E、 スパッ夕、 ゾルゲル、 レーザァプレージョン等の方法でも可能である。 また微結晶、 アモルファス、 セラミック等の材料、 単結晶、 液層成長 の薄膜結晶等の基板が利用できるが、 これらを利用する場合に、 ポーリ ング処理が重要となる。 ポーリング処理は、 結晶のキュリー温度近くに 温度を上げて、 電界を印加する工程で、 一方向に分極をそろえる方法で ある。 温度を上げて自発分極を形成するため分極壁に結晶歪みが残りに くい。 このため、 本発明の構成で利用する場合は、 電界を印加して分極 を制御する電界方向にポ一リング処理した基板を用いることが望ましい また、 ポーリング処理時に波長 5 0 0 m以下の短波長光を照射するの は有効である。
なお、 実施の形態 5では強誘電体基板 1 7 1に直接電極 1 7 2 aおよ び 1 7 2 bを形成したが、 電極 1 7 2 aおよび 1 7 2 bと強誘電体基板 1 7 1との間に絶縁層を形成することで低消費電力化が可能になる。 ま た、 印加電界をパルス状にして短時間で高抵抗化を行うようにしても、 低消費電力化が可能になる。
なお、 強誘電体基板 1 7 1としては、 自発分極が強誘電体基板 1 7 1 の表面に垂直な Z板の基板に限定されるわけではない。 例えば、 自発分 極が強誘電体基板 1 7 1平面と平行な X、 Y板または強誘電体基板 1 7 1表面と角度を有しているオフカツト基板等にも利用できる。 オフカツ ト基板は、 分極の制御性が高く。 均一な分極反転が再現性良く形成でき るため、 より好ましい。
なお、 図 2 3 Aおよび図 2 3 Bよりわかるように、 分極反転が起こつ た瞬間 (「2」、 「8」、 「 1 4」、 「2 0」) および再反転が起こった瞬間 (「5」、 「1 1」、 「 1 7」)において、瞬間的に大量の電流が流れている。 これは、 電荷の移動により生じる電流であり、 移動する電荷量は 2 P s X Sで表すことができる。 電流が流れるということは、 強誘電体基板 1 7 1は低抵抗化している。この強誘電体基板 1 7 1の低抵抗化を用いて、 電気スィツチ 1 7 0を作動させてもよい。
電気スィッチにおいて、 分極反転の手段としては、 電界印加が一般杓 である。 強誘電体の自発分極を可変する手段であり、 自発分極に対向す る電界を印加する手段である、 電極対、 外部電源、 静電気、 放電、 荷電 粒子、 イオン他の強誘電体、 半導体回路等、 電界を発生する手段であれ ば利用できる。 その他、 外部からの応力により自発分極を反転させるこ とも可能である。 圧電体等を用いて部分的に応力を加えることで自発分 極の制御が可能である。 また電界との併用も可能である。 さらに部分的 に熱を加えて焦電効果による電界の発生を利用して分極反転を行うこと も可能である。
また、 電極形状に関しては、 電気導電性を増大する構造が存在する。 前述したように、 電気抵抗が低下するのは、 分極壁の部分であるため、 分極反転周辺部の分極璧の面肴を増大することで電気抵抗の低下を大き くすることができる。 形成される分極反転部は電極形状に依存するため 分極壁面積を増大できる。 例えば櫛形電極等を利用することで、 分極壁 の面墳を増大できる。 なお、 実施の形態 1〜 5の電気スィッチおいて、 分極を形成させるた めの電極と強誘電体基板との間には、絶縁膜を形成することが望ましい。 それにより、 電気スィッチを低'電流で駆動できるため、 消費電力を低減 できる。
(実施の形態 6 )
本発明の実施の形態 6に係る記憶素子について図を用いて説明する。 実施の形態 6に係る記憶素子は、 上記実施の形態 1〜 5のいずれかの電 気スィッチを、 2次元配列することで構成される。 電気スィッチの高抵 抗と低抵抗とを読み出すことで、 2次元メモリとしての機能を実現でき る。
図 2 4は実施の形態 6に係る記憶素子 2 2 0の構成を示す斜視図であ る。 記憶素子 2 2 0は半導体集積回路 2 2 1上に実施の形態 1〜 5のい ずれかの電気スィッチ 2 2 2が複数配列された構成である。 半導体集積 回路 2 2 1はシリコン L S Iから構成されており、 電気スィッチ 2 2 2 に電界を印加することができる。 印加電界により電気スィッチ 2 2 2の 強誘電体基板の自発分極の方向が変化し、 これによつて電界を印加した 部分の電気導電性が変わる。 強誘電体の自発分極の変化は安定している ため、 反転状態は印加電界を切っても保存される。 また、 外部からの電 力を供給することなく非常に安定に、 長時間に渡り状態を記憶すること ができる。 また、 各電気スィッチ 2 2 2の抵抗を読み取ることで記憶し た状態を読み取ることができ、 状態を読み出しても、 記憶の状態は変化 することなく保存される。 つまり、 記憶素子 2 2 0は、 半導体集積回路 2 2 1により、 電気スィッチ 2 2 2に印加する電界を制御して、 自発分 極の形成または消去することで状態を記憶し、 その状態を検出すること ができる。 つまり、 記憶素子として機能している。 電気スィッチ 2 2 2 と半導体集積回路 2 2 1とを組み合わせることで、 小型化および集積化 が可能である。
なお、 半導体集積回路 2 2 1で発生する電圧としては数 V程度が標準 であり、 低電圧駆動が望まれる。 そのために、 電気スィッチ 2 2 2は、 強誘電体を薄膜化している構成が望ましい。 強誘電体基板の膜厚として は数/ i m以下が必要である。
しかしながら、 強誘電体基板は、 温度の急激な変化により焦電効果に よる表面電界が発生する。 この焦電効果による電界により記録している 自発分極が一部消滅する可能性がある。 回路の安定動作のためには、 焦 電効果を防止する構成が必要である。 例えば、 温度の急激な変化を避け るパッケージ構成をとることが望ましい。 使用温度範囲を室温 ± 5 0 °C 程度に規制する。 また外部温度をモニタ一して、 急激な温度変化に対し て保護回路を働かせる方法もある。 また表面に発生する焦電電荷を消滅 させるため、 強誘電体基板表面に導電性の薄膜を形成する方法もある。 一方の表面にスィツチ電極を形成し、 この面に半導体回路を直接接触さ せて、 スィッチを駆動する。 一方の面には導電性の膜を体積して、 焦電 電荷の発生を防止することが可能となる。
また、 実施の形態 6の記憶素子には、 記憶している内容を一括消去す るための加熱部を備えていることが望ましい。加熱部としては、例えば、 ヒー夕であればよい。 ヒータはすべての電気スィッチ 2 2 2の強誘電体 基板の温度を上昇させることができる。 ヒータによりすベての電気スィ ツチ 2 2 2の強誘電体基板の温度を上昇させた状態で電圧を印加するこ とで、 強誘電体基板はすべて高抵抗の元の絶縁体に近い状態に戻る。 キ ユリ一温度以下の温度に加熱して、 電圧を印加することで、 分極壁にお ける歪みが取れて電気抵抗がもとの絶縁体に近い値に戻る。 加熱温度と しては例えば 2 0 0 °C以上が望ましい。 また、 温度を上げるだけでも一 括消去は可能である。この状態で電界を印加すると一方向に分極が揃う。 次回からはこの方向の逆方向に電圧を印加することで電気特性を変えて 低抵抗化できる。
また、 ヒ一夕の代わりに紫外籙照射部を備えていてもよい。 つまり、 波長 4 0 0 n m近傍以下の紫外線を電気スィツチ 2 2 2の強誘電体基板 に照射できる紫外線照射部を備えていればよい。 紫外線照射部より紫外 線を出射して、 すべての電気スィッチ 2 2 2の強誘電体基板に照射する ことで分極壁の結晶歪みが緩和され、 電気抵抗がもとの絶縁体に近い値 に戻る。 したがって、 複数の電気スィッチを高抵抗化させることができ るため、 記憶素子 2 2 0の記憶を一括消去することができる。
また、 例えば、 加熱と紫外線照射とを併用することも可能である。 上 述の一括消去は、 抵抗のリフレッシュとしても有効である。 記憶素子 2
2 0を繰り返し利用することで各電気スィッチ 2 2 2のスイッチング特 性が劣化した場合にリフレツシュすれば、スィツチング特性が向上する。 実施の形態 6の記憶素子が従来の強誘電体メモリと異なるのは、 自発 分極の方向で、 強誘電体自体の電気導電性を変化させて、 その違いを電 気的に検出することで、 記憶素子として利用している点である。
図 2 5は、 実施の形態 6に係る記憶素子の構成を具体的に示す斜視図 である。 図 2 5に示すように、 半導体集積回路が形成されている基板 2
3 7上にス卜ライプ状に電極 2 3 2 bが形成され、 さらにその上に強誘 電体薄膜 2 3 1が形成され、 さらにその上に、 電極 2 3 2 bとは直交す るようなストライプ状に電極 2 3 2 aが形成されている。 このような構 成で、 電極 2 3 2 aおよび電極 2 3 2 bとで挟まれた強誘電体薄膜 2 3 1により構成された電気スィッチ 2 3 0が格子状に複数配列された記憶 素子が構成されている。 つまり、 強誘電体薄膜 2 3 1を挟んで対向して いる電極 2 3 2 aおよび電極 2 3 2 bとで 1つの電気スィツチ 2 3 0を 形成している。 さらに、 図示していないが、 強誘電体薄膜 2 3 1を挟ん で対抗している電極 2 3 2 aおよび電極 2 3 2 b間に電界を印加するこ とができる電界印加部 (図示せず) を備えている。 この電界印加部を用 いて、 格子状に配列されている竃気スィッチ 2 3 0のオン、 オフを制御 することができる。 具体的には、 電極 2 3 2 aおよび電極 2 3 2 bを構 成するそれぞれのストライプのうちいずれかの電極を選択して電界を印 加すると、 電極 2 3 2 aおよび電極 2 3 2 bが交差した部分の強誘電体 薄膜 2 3 1に選択的に電界が印加され、抵抗を変化させることができる。 また、同時に複数の電極 2 3 2 aおよび電極 2 3 2 bを選択することで、 一度に複数のボイントにデータを書き込むことも可能となる。 この状態 を読み出すには逆に電極を選択してその電極間の抵抗を検知すればよい c このように、 実施の形態 6の記憶素子は、 構成が容易であり、 高集積 化が可能である。 また、 同時書き込みも可能なので、 データ処理速度を 大幅に向上させることが可能である。
以上述べたように、 実施の形態 1〜 5の電気スィッチは、 強誘電体の 自発分極を制御することで、 電気導電性を大きく変化させることができ ることを利用している。 具体的には、 自発分極の反転に伴い、 強誘電体 が高抵坊から低抵抗に変化していることを利用している。 この変化によ り、 強誘電体は、 絶縁体から半導体へと変化させることができる。 この 特性を利用した電気スィツチを構成することで、 簡単な構成で集積度の 高い電気スィツチを構成することができる。
また、 自発分極は反転時に電界印加が必要であるが、 反転後は電界を 必要としない。 そこで、 この電気スィッチは、 その状態を保持し続ける ことができるので、 例えば、 この電気スィッチを複数用いることで、 不 揮発性のメモリとしても利用できる。
さらに、 強誘電体材料として薄膜を用いれば、 半導体集積回路とのモ ノリシック化が容易なため、 集積度の高い記憶素子が構成できて、 有効 である。
以上、 実施の形態 1〜 5の電気スィツチおよび実施の形態 6の記憶素 子について説明したが、 具体的に示した構成および材料等は、 あくまで も一例であり、 これらの具体例のみに限定されるものではない。 産業上の利用可能性
本発明の電気スィツチおよびそれを用いた記憶素子は、 記憶した状態 を保持し続けることができる。 そのため、 不揮発メモリや、 それを利用 した記録媒体や、 それを含んだ広範な機器に適用が可能である。

Claims

求 の 範 囲
1 . 金属が添加された強誘電体 S板と、
前記強誘電体基板に設置された一対の電極と、
前記強誘電体基板の一部の分極の方向を変化させ得る電界印加部とを 備え、
前記分極の方向を変化させることで、 前記強誘電体基板の抵抗値を変 化させる電気スィツチ。
2 . 前記強誘電体基板は酸化物である請求項 1に記載の電気スィッチ。
3 . 前記強誘電体基板は単一分極の強誘電体材料からなり、
前記電界印加部は、 前記強誘電体基板の分極方向に対向する向きに電 界を印加する請求項 1に記載の電気スィッチ。
4 . 前記強誘電体基板は、 分極が反転する際に、 前記反転した分極に対 向する内部電界が残留する請求項 1に記載の電気スィツチ。
5 . 前記電界印加部は前記強誘電体基板に電界を印加し、
前記電界は、 周波数が 5 H z以上の交流電界である請求項 1に記載の 強誘電体電気スィッチ。
6 . 前記電界印加部ば前記強誘電体基板に電界を印加し、
前記電界は、 高周波を重畳した電界である請求項 1に記載の強誘電体 電気スィッチ。
7. 前記強誘電体基板に添加された前記金属は、 Mg、 Z n、 I n、 S c、 C uおよび F eの内少なくとも 1つであり、
前記強誘電体基板は、 L i Nb〇3である請求項 1に記載の電気スィ ッチ。
8. 前記強誘電体基板は、 前記金属が添加された Z板の L i Nb〇3で ある請求項 7に記載の竃気スィツチ。
9. 前記強誘電体基板は、 単一分極処理された強誘電体結晶である請求 項 1に記載の電気スィッチ。
1 0. 前記強誘電体基板は、 多結晶またはアモルファス材料である請求 項 1に記載の電気スィッチ。
1 1. 前記一対の電極は、 前記強誘電体基板の自発分極の方向に沿って 並ぶように形成されていて、
前記電界印加部が、 前記一対の電極間に電界を印加することで、 前記 強誘電体基板の一部の分極の方向が制御され、
前記一対の電極間の抵抗が制御される請求項 1に記載の電気スィツチ
1 2. 前記強誘電体基板の自発分極の方向にほぼ直交する方向に並ぶよ うに形成された一対の電極をさらに備え、
前記電界印加部が、 前記自発分極の方向に沿って並ぶように形成され ている一対の電極間に電界を印加することで、 前記強誘電体基板の一部 の分極の方向が制御され、
自発分極の方向にほぼ直交する方向に並ぶように形成された一対の電 極間の抵抗が制御される請求項 1 1に記載の電気スィッチ。
1 3 .前記電界印加部が前記強誘電体基板に電界を印加することにより、 前記強誘電体の電界が印加された部分における 1 0 %〜9 0 %の部分の 分極の方向が変化する請求項 1に記載の電気スィッチ。
1 4 . 前記強誘電体基板の自発分極の方向が、 前記強誘電体基板の表面 に対して略垂直である請求項 1に記載の電気スィツチ。
1 5 . 強誘電体基板の自発分極の方向が、 前記強誘電体基板の表面に対 して略平行である請求項 1に記載の電気スィツチ。
1 6 . 前記強誘電体基板における、 最大の抵抗値は、 最小の抵抗値の 1 0 0倍以上である請求項 1に記載の ¾気スィッチ。
1 7 . 前記一対の電極の少なくともどちらかの電極が櫛形電極である請 求項 1 1に記載の電気スィッチ。
1 8 . 前記強誘電体基板が単一分極の結晶であり、 前記櫛形電極の電極 指の方向が、 前記結晶の Y軸方向と略平行である請求項 1 7に記載の電 気スィッチ。
1 9 .前記電界印加部は、前記強誘電体の分極の方向を制御することで、 異なる分極の方向の境界である分極壁を前記一対の電極間の近傍におい て形成または消去し、 前記一対の電極間の抵抗値を変化させる請求項 1 に記載の電気スィッチ。
2 0 . 前記強誘電体基板の表面には溝が形成されていて、 前記溝に前記 一対の電極が形成されている請求項 1に記載の電気スィツチ。
2 1 . 前記金属の添加濃度は l m o 1 %以上である請求項 1に記載の電 気スィッチ。
2 2 . 前記強誘電体基板の自発分極の方向が、 前記強誘電体基板の表面 に対して傾いている請求項 1に記載の電気スィツチ。
2 3 . 前記強誘電体基板の表面に一対の分極用電極が設置され、 前記電界印加部が前記一対の分極用電極間に電界を印加する請求項 1 に記載の電気スィッチ。
2 4 . 前記強誘電体基板の表面に形成された溝に一対の分極用電極が設 置され、
電界印加部が前記一対の分極用電極間に電界を印加する請求項 1に記 載の電気スィッチ。
2 5 . 前記電界印加部は、 半導体材料からなる電気スィッチ素子である 請求項 1に記載の電気スィッチ。
2 6 . 前記強誘電体基板を加熱する加熱部を備えた請求項 1に記載の電 気スィツチ。
2 7 . 前記強誘電体基板がィルメナイ卜構造を有する請求項 1に記載の 電気スィツチ。
2 8 . 前記分極の方向を変化させる際の前記強誘電体基板の電荷の移動 により、 前記一対の電極間に電流を流し、 前記一対の電極間の抵抗値を 変化させる請求項 1に記載の電気スィッチ。
2 9 . 前記強誘電体基板は、 自発分極の方向をほぼ単一方向に揃えるた めポーリング処理を施されている請求項 1に記載の電気スィツチ。
3 0 .前記一対の電極の少なくとも 1つと、前記強誘電体基板の間には、 絶縁層が設置されている請求項 1に記載の電気スィツチ。
3 1 . 請求項 1ないし請求項 3 0に記載のいずれかの電気スィッチを複 数個備え、
前記各電気スィッチの前記強誘電体基板の抵抗値を保持している記憶 素子。
3 2 . 前記各電気スィッチが 2次元的に複数配列されている請求項 3 1 に記載の記憶素子。
3 3 .前記各電気スィツチが、半導体集積回路上に複数形成されており、 前記電圧印加部は、 前記半導体集積回路により制御されている請求項
3 1に記載の記憶素子。
3 4 . 前記各電気スィッチの前記強誘電体基板の抵抗値は、 前記半導体 集積回路により制御され、 前記各電気スィツチの前記強誘電体基板の抵抗値は、 前記半導体集積 回路により検出される請求項 3 3に記載の記憶素子。
3 5 . 光照射部を備え、
前記光照射部は、 波長 5 0 0 n m以下の光を各電気スィッチの前記強 誘電体基板に照射する請求項 3 1に記載の記憶素子。
3 6 . 前記各電気スィッチの前記強誘電体基板を加熱する加熱部を備え た請求項 3 1に記載の記憶素子。
PCT/JP2004/006504 2003-05-08 2004-05-07 電気スイッチおよびそれを用いた記憶素子 WO2004107466A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/555,941 US7304880B2 (en) 2003-05-08 2004-05-07 Electric switch and memory device using the same
JP2005506460A JP4856950B2 (ja) 2003-05-08 2004-05-07 電気スイッチおよびそれを用いた記憶素子
EP04731760A EP1628352A4 (en) 2003-05-08 2004-05-07 ELECTRIC SWITCH AND MEMORY BLOCK WITH THIS

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003130102 2003-05-08
JP2003-130102 2003-05-08
JP2003-325806 2003-09-18
JP2003325806 2003-09-18

Publications (1)

Publication Number Publication Date
WO2004107466A1 true WO2004107466A1 (ja) 2004-12-09

Family

ID=33492410

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/006504 WO2004107466A1 (ja) 2003-05-08 2004-05-07 電気スイッチおよびそれを用いた記憶素子

Country Status (5)

Country Link
US (1) US7304880B2 (ja)
EP (1) EP1628352A4 (ja)
JP (1) JP4856950B2 (ja)
KR (1) KR20060010785A (ja)
WO (1) WO2004107466A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258197A (ja) * 2007-03-30 2008-10-23 Fujifilm Corp 圧電素子製造方法及び液体吐出ヘッド製造方法
US8252365B2 (en) * 2007-03-30 2012-08-28 Fujifilm Corporation Method of manufacturing piezoelectric element and method of manufacturing liquid ejection head
CN102709470A (zh) * 2011-09-19 2012-10-03 中国科学院物理研究所 纳米多层膜、场效应管、传感器、随机存储器及制备方法
JP2013008884A (ja) * 2011-06-27 2013-01-10 National Institute Of Advanced Industrial & Technology 抵抗変化型不揮発性メモリ素子
JP2016058516A (ja) * 2014-09-09 2016-04-21 国立研究開発法人物質・材料研究機構 強誘電体キャパシタおよび電子デバイス
JP2016058523A (ja) * 2014-09-09 2016-04-21 国立研究開発法人物質・材料研究機構 強誘電体キャパシタおよび電子デバイス
WO2017086399A1 (ja) * 2015-11-19 2017-05-26 国立大学法人東京大学 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法
JP2018509777A (ja) * 2015-01-24 2018-04-05 ▲復▼旦大学Fundan University 非破壊読み出し強誘電体メモリ及びその製造方法並びに操作方法
JP2018527737A (ja) * 2016-04-12 2018-09-20 ▲復▼旦大学Fundan University 大電流読出強誘電体単結晶薄膜メモリ及びその製造方法と操作方法
JP2020533779A (ja) * 2017-09-06 2020-11-19 フーダン大学Fudan University 強誘電体メモリ集積回路及びその操作方法並びに製造方法
JP2021527390A (ja) * 2018-09-04 2021-10-11 ブイメモリー コーポレーションVmemory Corp. 電場を利用した電流経路範囲制御方法及び電子回路
JP2021535618A (ja) * 2018-10-12 2021-12-16 ブイメモリー コーポレーションVmemory Corp. 電場を利用した電流経路制御方法及び電子素子
JP2021535620A (ja) * 2018-11-02 2021-12-16 ブイメモリー コーポレーションVmemory Corp. 変動低抵抗ライン不揮発性メモリ素子及びその動作方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932477B1 (ko) 2004-07-22 2009-12-17 니폰덴신뎅와 가부시키가이샤 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물 박막 및 그 제조방법
US7486432B2 (en) * 2007-03-08 2009-02-03 Hc Photonics Corp. Method for preparing a periodically poled structure
US7985960B2 (en) * 2008-02-14 2011-07-26 4D-S Pty Ltd. Voltage excited piezoelectric resistance memory cell system
WO2013017131A2 (de) * 2011-07-12 2013-02-07 Helmholtz-Zentrum Dresden - Rossendorf E.V. Integrierte nichtflüchtige speicherelemente, aufbau und verwendung
KR101868348B1 (ko) * 2011-10-13 2018-06-19 엘지전자 주식회사 전기 스위치 및 그 제조 방법
US9171602B2 (en) * 2013-04-19 2015-10-27 Ecole Polytechnique Federale De Lausanne (Epfl) Electronic elements based on quasitwo-dimensional electron/hole gas at charged domain walls in ferroelectrics
US9685214B2 (en) * 2014-06-13 2017-06-20 The Regents Of The University Of California Devices and methods for controlling magnetic anisotropy with localized biaxial strain in a piezoelectric substrate
DE102014222844B4 (de) * 2014-11-10 2018-05-09 Continental Automotive Gmbh Rußsensor
JP2017079276A (ja) * 2015-10-21 2017-04-27 株式会社リコー 分極装置、分極方法
KR102102845B1 (ko) * 2018-06-08 2020-04-22 이화여자대학교 산학협력단 저항 스위칭성 소자 및 상기 소자를 포함하는 광전 디바이스
US11309446B2 (en) 2018-06-08 2022-04-19 EWHA University—Industry Collaboration Foundation Resistive switching element and photovoltaic device including the same
KR102652757B1 (ko) * 2018-11-02 2024-04-02 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102154638B1 (ko) * 2018-11-27 2020-09-11 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102467760B1 (ko) * 2018-12-27 2022-11-17 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102198947B1 (ko) * 2018-12-27 2021-01-07 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102084030B1 (ko) * 2018-12-27 2020-03-05 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102662869B1 (ko) * 2018-12-27 2024-05-10 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102585903B1 (ko) * 2018-12-31 2023-10-10 브이메모리 주식회사 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법
KR102280823B1 (ko) * 2018-12-31 2021-07-26 브이메모리 주식회사 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102059485B1 (ko) * 2018-12-31 2019-12-27 브이메모리 주식회사 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102370745B1 (ko) * 2018-12-31 2022-03-07 브이메모리 주식회사 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102572125B1 (ko) * 2019-02-13 2023-08-30 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102218662B1 (ko) * 2019-02-13 2021-02-23 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102262604B1 (ko) * 2019-04-10 2021-06-10 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102230796B1 (ko) * 2019-04-10 2021-03-23 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102656291B1 (ko) * 2019-04-10 2024-04-12 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102606509B1 (ko) * 2019-07-25 2023-11-29 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102623526B1 (ko) * 2019-07-25 2024-01-11 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102246246B1 (ko) * 2019-07-25 2021-04-30 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102246247B1 (ko) * 2019-07-25 2021-04-30 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102302898B1 (ko) * 2019-07-25 2021-09-23 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102246248B1 (ko) * 2019-08-14 2021-04-30 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102642566B1 (ko) * 2019-08-14 2024-03-04 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102272521B1 (ko) * 2019-08-14 2021-07-06 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자, 이의 제조 방법 및 이의 제어 방법
KR102246249B1 (ko) * 2019-08-14 2021-04-30 브이메모리 주식회사 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102271382B1 (ko) * 2019-12-10 2021-07-01 브이메모리 주식회사 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법
KR102326601B1 (ko) * 2020-04-22 2021-11-17 브이메모리 주식회사 전자 소자 및 전자 소자 제어 방법
KR102472111B1 (ko) * 2020-07-22 2022-12-01 브이메모리 주식회사 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법
KR102408639B1 (ko) * 2020-07-22 2022-06-16 브이메모리 주식회사 전자 소자 및 전자 소자 제어 방법
KR102629599B1 (ko) * 2021-03-03 2024-01-29 브이메모리 주식회사 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63193581A (ja) * 1987-02-06 1988-08-10 Nippon Telegr & Teleph Corp <Ntt> 抵抗制御素子
JPH05505699A (ja) * 1989-10-20 1993-08-19 ラディアント テクノロジーズ インコーポレイテッド 強誘電不揮発性可変抵抗素子
JPH0758224A (ja) * 1993-06-30 1995-03-03 Tdk Corp 不揮発性メモリ装置
JP2000164590A (ja) * 1998-11-27 2000-06-16 Rohm Co Ltd 半導体装置の製造方法
WO2002037500A1 (en) * 2000-10-31 2002-05-10 The Regents Of The University Of California Organic bistable device and organic memory cells

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714633A (en) * 1970-08-21 1973-01-30 Massachusetts Inst Technology Single and polycrystalline semiconductors
US3945099A (en) * 1975-06-06 1976-03-23 University Of Illinois Foundation Method and apparatus for making a surface wave transducer device
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
AU641205B2 (en) * 1990-02-09 1993-09-16 Raytheon Company Ferroelectric memory structure
CA2159129C (en) * 1994-09-27 1999-11-30 Hiroshi Nishimoto Optical control device and method for making the same
KR970076816A (ko) 1996-05-06 1997-12-12 김광호 누설 전류를 이용한 다진법 강유전체 랜덤 액세서 메모리
JPH1056088A (ja) * 1996-08-09 1998-02-24 Hitachi Ltd 強誘電体記憶素子及びその素子を用いた強誘電体記憶装置
JPH1117124A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置およびその製造方法
JP2000034575A (ja) * 1998-03-30 2000-02-02 Minolta Co Ltd 金属酸化物薄膜およびアレイ状金属酸化物機能性素子の製造法
US6730522B1 (en) 1998-11-27 2004-05-04 Rohm Co., Ltd. Method of forming solid of a ferroelectric or high dielectric material and method of manufacturing semiconductor device employing the same
US6542285B1 (en) * 1998-12-14 2003-04-01 The Board Of Trustees Of The Leland Stanford Junior University Backswitch poling method for domain patterning of ferroelectric materials
CN1191635C (zh) * 1999-02-17 2005-03-02 国际商业机器公司 用于存储信息的微电子器件及其方法
JP3915868B2 (ja) * 2000-07-07 2007-05-16 セイコーエプソン株式会社 強誘電体メモリ装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63193581A (ja) * 1987-02-06 1988-08-10 Nippon Telegr & Teleph Corp <Ntt> 抵抗制御素子
JPH05505699A (ja) * 1989-10-20 1993-08-19 ラディアント テクノロジーズ インコーポレイテッド 強誘電不揮発性可変抵抗素子
JPH0758224A (ja) * 1993-06-30 1995-03-03 Tdk Corp 不揮発性メモリ装置
JP2000164590A (ja) * 1998-11-27 2000-06-16 Rohm Co Ltd 半導体装置の製造方法
WO2002037500A1 (en) * 2000-10-31 2002-05-10 The Regents Of The University Of California Organic bistable device and organic memory cells

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP1628352A4 *
SONODA S.: "Second harmonic generation in electric poled X-cut MgO-doped LiNbO3 waveguides", APPLIED PHYSICS LETTERS, vol. 70, no. 23, 9 July 1997 (1997-07-09), pages 3078 - 3080, XP000658900 *

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258197A (ja) * 2007-03-30 2008-10-23 Fujifilm Corp 圧電素子製造方法及び液体吐出ヘッド製造方法
US8119192B2 (en) * 2007-03-30 2012-02-21 Fujifilm Corporation Method of manufacturing piezoelectric element and method of manufacturing liquid ejection head
US8252365B2 (en) * 2007-03-30 2012-08-28 Fujifilm Corporation Method of manufacturing piezoelectric element and method of manufacturing liquid ejection head
JP2013008884A (ja) * 2011-06-27 2013-01-10 National Institute Of Advanced Industrial & Technology 抵抗変化型不揮発性メモリ素子
CN102709470A (zh) * 2011-09-19 2012-10-03 中国科学院物理研究所 纳米多层膜、场效应管、传感器、随机存储器及制备方法
JP2016058516A (ja) * 2014-09-09 2016-04-21 国立研究開発法人物質・材料研究機構 強誘電体キャパシタおよび電子デバイス
JP2016058523A (ja) * 2014-09-09 2016-04-21 国立研究開発法人物質・材料研究機構 強誘電体キャパシタおよび電子デバイス
JP2018509777A (ja) * 2015-01-24 2018-04-05 ▲復▼旦大学Fundan University 非破壊読み出し強誘電体メモリ及びその製造方法並びに操作方法
WO2017086399A1 (ja) * 2015-11-19 2017-05-26 国立大学法人東京大学 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法
JP2018527737A (ja) * 2016-04-12 2018-09-20 ▲復▼旦大学Fundan University 大電流読出強誘電体単結晶薄膜メモリ及びその製造方法と操作方法
JP2020533779A (ja) * 2017-09-06 2020-11-19 フーダン大学Fudan University 強誘電体メモリ集積回路及びその操作方法並びに製造方法
JP7079769B2 (ja) 2017-09-06 2022-06-02 フーダン大学 強誘電体メモリ集積回路及びその操作方法並びに製造方法
JP2021527390A (ja) * 2018-09-04 2021-10-11 ブイメモリー コーポレーションVmemory Corp. 電場を利用した電流経路範囲制御方法及び電子回路
JP7055244B2 (ja) 2018-09-04 2022-04-15 ブイメモリー コーポレーション 電場を利用した電流経路範囲制御方法及び電子回路
JP2021535618A (ja) * 2018-10-12 2021-12-16 ブイメモリー コーポレーションVmemory Corp. 電場を利用した電流経路制御方法及び電子素子
JP7071590B2 (ja) 2018-10-12 2022-05-19 ブイメモリー コーポレーション 電場を利用した電流経路制御方法及び電子素子
US11527715B2 (en) 2018-10-12 2022-12-13 Vmemory Corp. Method for controlling current path by using electric field, and electronic element
JP2021535620A (ja) * 2018-11-02 2021-12-16 ブイメモリー コーポレーションVmemory Corp. 変動低抵抗ライン不揮発性メモリ素子及びその動作方法
JP7052148B2 (ja) 2018-11-02 2022-04-11 ブイメモリー コーポレーション 変動低抵抗ライン不揮発性メモリ素子及びその動作方法

Also Published As

Publication number Publication date
US7304880B2 (en) 2007-12-04
EP1628352A4 (en) 2009-07-22
KR20060010785A (ko) 2006-02-02
JP4856950B2 (ja) 2012-01-18
EP1628352A1 (en) 2006-02-22
JPWO2004107466A1 (ja) 2006-07-20
US20070069263A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
WO2004107466A1 (ja) 電気スイッチおよびそれを用いた記憶素子
US7060586B2 (en) PCMO thin film with resistance random access memory (RRAM) characteristics
US7027322B2 (en) EPIR device and semiconductor devices utilizing the same
JP6674478B2 (ja) 大電流読出強誘電体単結晶薄膜メモリ及びその製造方法と操作方法
US20050145910A1 (en) Nonvolatile semiconductor memory device
US11094820B2 (en) Mobile ferroelectric single domain wall implementation of a symmetric resistive processing unit
Zheng et al. Reversible and nonvolatile tuning of photoluminescence response by electric field for reconfigurable luminescent memory devices
KR20180111304A (ko) 강유전성 메모리 장치
WO2011091709A1 (zh) 铁电阻变存储器及其操作方法、制备方法
JP6356486B2 (ja) 抵抗変化型メモリ及び抵抗変化型メモリの製造方法
US20210407943A1 (en) Bonded memory devices and methods of making the same
Singh et al. Memory improvement with high-k buffer layer in metal/SrBi2Nb2O9/Al2O3/silicon gate stack for non-volatile memory applications
KR20190119203A (ko) 강유전성 구조체 및 이를 이용한 비휘발성 메모리 소자
CN100428520C (zh) 电气开关及使用该电气开关的存储元件
JP2002525876A (ja) 正方晶度の低い強誘電体薄膜
US11538817B2 (en) Bonded memory devices and methods of making the same
JPWO2013183242A1 (ja) 不揮発性半導体装置を駆動する方法
Zhang et al. Improved Ferroelectric Performance of Mg-Doped LiNbO 3 Films by an Ideal Atomic Layer Deposited Al 2 O 3 Tunnel Switch Layer
JP2006196566A (ja) 可変抵抗薄膜素子およびそれを用いた不揮発性記憶素子
US20130234103A1 (en) Nanoscale switching device with an amorphous switching material
EP4303875A1 (en) Memristive structure and memristive device
JP5406415B1 (ja) 不揮発性半導体装置を駆動する方法
US20210408019A1 (en) Bonded memory devices and methods of making the same
JP4818255B2 (ja) 不揮発性半導体記憶装置の製造方法
Kaneko ZnO/Pb (Zr, Ti) O 3 Gate Structure Ferroelectric FETs

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005506460

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007069263

Country of ref document: US

Ref document number: 1020057021117

Country of ref document: KR

Ref document number: 10555941

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20048124719

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004731760

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057021117

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004731760

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10555941

Country of ref document: US