JP2000164590A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000164590A
JP2000164590A JP10337323A JP33732398A JP2000164590A JP 2000164590 A JP2000164590 A JP 2000164590A JP 10337323 A JP10337323 A JP 10337323A JP 33732398 A JP33732398 A JP 33732398A JP 2000164590 A JP2000164590 A JP 2000164590A
Authority
JP
Japan
Prior art keywords
thin film
functional thin
film
semiconductor device
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10337323A
Other languages
English (en)
Inventor
Takashi Nakamura
孝 中村
Takakazu Fujimori
敬和 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10337323A priority Critical patent/JP2000164590A/ja
Priority to CN99813501A priority patent/CN1326425A/zh
Priority to EP99973005A priority patent/EP1153888A4/en
Priority to US09/856,818 priority patent/US6730522B1/en
Priority to CA002351607A priority patent/CA2351607A1/en
Priority to PCT/JP1999/006524 priority patent/WO2000032516A1/ja
Priority to KR1020017006379A priority patent/KR100650224B1/ko
Priority to TW088120663A priority patent/TW466574B/zh
Publication of JP2000164590A publication Critical patent/JP2000164590A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】機能性薄膜の特性回復を低温の熱処理により実
現する。 【解決手段】強誘電体膜を有するメモリセルが形成され
たウエハWは、ウエハホルダ32に内蔵されたヒータ4
5によって約400℃に加熱される。同時に、紫外線ラ
ンプ35,36,37からウエハWに紫外線を照射し、
オゾン吐出口39からは、ウエハWにオゾンを供給す
る。さらに、酸素吐出口42からは、ウエハWに向けて
酸素を供給する。こうして、熱エネルギーと熱以外のエ
ネルギーとを併用して、強誘電体膜の特性を回復するた
めの工程が実行される。 【効果】アルミニウム配線やトランジスタなどの素子を
劣化させることなく、強誘電体膜の特性を回復できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、強誘電体メモリ
などの半導体装置の製造方法に関する。
【0002】
【従来の技術】強誘電体メモリは、強誘電体膜を電荷保
持用のキャパシタとして用いた不揮発性記憶装置であ
り、高速性、低消費電力、高集積性および耐書換え特性
に優れている。強誘電体膜に電界をかけて分極を生じさ
せると、電界を除去した後もその分極が保持される。こ
れにより、不揮発性記憶機能が実現される。
【0003】図5は、強誘電体メモリのセル構造を示す
断面図である。半導体基板1の表面においてフィールド
酸化膜2によって分離された素子形成領域には、不純物
拡散層3,4が間隔を開けて形成されており、これらの
不純物拡散層3,4の間の半導体基板1の表面には、ゲ
ート絶縁膜5を介在させてゲート電極6が形成されてい
る。このようにして、トランジスタTRが形成されてい
る。
【0004】ゲート電極6は、第1層間絶縁膜7により
被覆されており、この第1層間絶縁膜7上には、下部電
極11および上部電極12により強誘電体膜10を挟持
して形成したキャパシタ構造Cが設けられている。上部
電極12は、第2層間絶縁膜8により被覆されている。
そして、この第2層間絶縁膜8上に形成された第1アル
ミニウム配線9は、コンタクト孔14,15を介して上
部電極12および不純物拡散層4と接合されていて、上
部電極12と不純物拡散層4とを電気的に接続してい
る。
【0005】このセル構造の強誘電体メモリにおいて、
不純物拡散層3は、ビットラインを形成し、ゲート電極
6はワードラインを形成し、下部電極11はプレートラ
インを形成する。そこで、ビットライン(不純物拡散層
3)とプレートライン(下部電極11)との間に適当な
書込み電圧を印加するとともに、ワードライン(ゲート
電極6)に選択電圧を印加してトランジスタTRを導通
させると、強誘電体膜10に電界を印加できる。これに
より、強誘電体膜10には、印加された電界の方向およ
び強さに応じた分極を生じさせることができる。
【0006】読出し時には、ワードライン(ゲート電極
6)に適当な選択電圧を印加してトランジスタTRを導
通させるとともに、プレートライン(下部電極11)に
適当な読出し電圧を印加する。このとき、ビットライン
(不純物拡散層3)に表れる電位は、強誘電体膜10の
分極の方向に応じて、2つの異なる電位のうちのいずれ
かとなる。これに基づき、このセルが「1」の状態であ
るのか「0」の状態であるのかを調べることができる。
【0007】図5に示されているように、多層配線が必
要な場合には、第1アルミニウム配線9は、さらに第3
層間絶縁膜16で被覆される。そして、この第3層間絶
縁膜16上にさらに第2アルミニウム配線17が形成さ
れ、この第2アルミニウム配線17は、コンタクト孔1
8を介して第1アルミニウム配線9に接続される。第2
アルミニウム配線17は、さらに、保護膜19で覆われ
ることになる。
【0008】
【発明が解決しようとする課題】強誘電体膜の材料に
は、PZT(Pb(Zr,Ti)O3 )系のものとSBT(SrBi2T
a2O9)系のものに代表される複合酸化物強誘電体が一般
に用いられている。これらは、いずれも酸化物であるが
ゆえに、還元雰囲気に弱く、たとえば、SiH4 を用い
る層間絶縁膜形成プロセスや、P−N接合の安定化やコ
ンタクトのオーミック性改善などのためのH2 シンター
などの工程を通すと、キャパシタ特性が劣化するおそれ
がある。
【0009】具体的には、図5のセル構造を作成する場
合には、強誘電体膜10の形成後に、第2および第3層
間絶縁膜8,16および保護膜19が形成されるから、
強誘電体膜10が還元雰囲気中にさらされることは避け
られない。また、強誘電体は、圧電特性を併せ持つの
で、層間絶縁膜や保護膜などによる応力に非常に敏感
で、特性の偏りが発生する場合がある。
【0010】したがって、強誘電体膜10は、当該強誘
電体膜10の形成後の後工程において形成される上部電
極12、第2および第3層間絶縁膜8,16、第1およ
び第2アルニミウム配線9,17ならびに保護膜19か
らの応力を受けるので、必ずしも設計どおりのキャパシ
タ特性を有することができないおそれがある。さらに、
強誘電体膜10を形成した後の工程では、上部電極12
や第1および第2アルミニウム配線9,17などをパタ
ーニングするためのエッチング処理が不可避であるが、
このエッチング処理により、強誘電体膜10がダメージ
を受ける。このこともまた、強誘電体膜10のキャパシ
タ特性の劣化の一因となっている。
【0011】上述のような強誘電体膜10の特性劣化
は、酸素雰囲気中における550℃〜600℃の熱処理
により、回復可能であることが知られている。ところ
が、このような高温による熱処理は、トランジスタTR
の特性劣化を引き起こすうえ、アルミニウム配線9,1
7の融解を引き起こす。そのため、とくに、アルミニウ
ム配線9を形成した後には、400℃以上の熱処理を施
すことができない。
【0012】したがって、強誘電体メモリのキャパシタ
膜として用いられる強誘電体膜10については、事実
上、特性劣化を回復する手段がなく、そのために、必ず
しも良好な特性の強誘電体膜を有する強誘電体メモリを
実現することができなかった。そこで、この発明の目的
は、上述の技術的課題を解決し、機能性薄膜の特性劣化
の回復を良好に行って、優れた特性の半導体装置を製造
することができる半導体装置の製造方法を提供すること
である。
【0013】また、この発明のより具体的な目的は、機
能性薄膜の特性劣化の回復を比較的低温の熱処理により
実現できるようにして、機能性薄膜の特性劣化を良好に
回復することができる半導体装置の製造方法を提供する
ことである。この発明のさらに具体的な目的は、機能性
薄膜としての強誘電体膜の特性劣化を良好に回復するこ
とができる半導体装置の製造方法を提供することであ
る。
【0014】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項1記載の発明は、半導体基
板上に機能性薄膜を形成する工程と、この機能性薄膜が
形成された後の工程の影響による上記機能性薄膜の特性
劣化を回復するための回復工程とを含み、上記回復工程
は、熱以外のエネルギーを上記機能性薄膜に与える処理
工程と、熱エネルギーを上記機能性薄膜に与える熱処理
工程とを含むことを特徴とする半導体装置の製造方法で
ある。
【0015】上記回復工程における熱以外のエネルギー
を機能性薄膜に与える処理工程と熱処理工程とは、いず
れか一方を先に行い、他方を後に行ってもよいが、両工
程を同時に行うことが好ましい。本発明によれば、熱以
外のエネルギーと熱エネルギーとを併用して、機能性薄
膜の特性劣化の回復が図られる。そのため、回復工程に
おいて半導体基板に与えられる熱エネルギーは比較的少
なくてよい。これにより、機能性薄膜以外の部分に対す
る熱の影響が少なくなる。その一方で、機能性薄膜に
は、熱以外のエネルギーと熱エネルギーとの併用によ
り、十分なエネルギーを供給することができる。これに
より、回復工程を経た機能性薄膜は、良好な特性を有す
ることができる。つまり、機能性薄膜の特性劣化を、比
較的低温の熱処理により良好に実現できる。
【0016】請求項2記載の発明は、上記機能性薄膜
が、複合酸化物薄膜であることを特徴とする請求項1記
載の半導体装置の製造方法である。上記複合酸化物膜を
構成する複合酸化物としては、PZT(Pb(Zr,Ti)O3
およびSBT(SrBi2Ta2O9)を例示することができる。
複合酸化物膜は、絶縁膜形成プロセスやH2 シンターな
どの工程において還元雰囲気にさらされると、特性(と
くにキャパシタ特性)が劣化する。そのため、上述の回
復工程による機能回復が必要とされる場合が多い。
【0017】請求項3記載の発明は、上記回復工程が、
上記機能性薄膜が形成された半導体基板の表面に酸化性
ガスを導入する酸素導入工程をさらに含むことを特徴と
する請求項1または2記載の半導体装置の製造方法であ
る。酸化性ガスは、酸素を含むガスであり、酸素ガス
(O2 )、オゾン(O3 )、NOx などを例示できる。
【0018】この酸素導入工程は、非熱処理工程および
/または熱処理工程と同時に行われることが好ましい。
この発明によれば、機能性薄膜の特性を回復させる回復
工程において、半導体基板を酸素ガス雰囲気中に置くこ
とができる。これにより、還元雰囲気にさらされて特性
が劣化した機能性薄膜の酸化を促進できるから、その特
性を良好に回復できる。したがって、酸素導入工程は、
機能性薄膜が複合酸化物からなる場合にとくに効果があ
る。
【0019】請求項4記載の発明は、上記熱以外のエネ
ルギーを上記機能性薄膜に与える処理工程が、酸素活性
化粒子雰囲気中に上記機能性薄膜が形成された半導体基
板を置く酸素活性化粒子処理工程を含むことを特徴とす
る請求項1ないし3のいずれかに記載の半導体装置の製
造方法である。上記酸素活性化粒子としては、オゾン、
酸素ラジカルおよびプラズマを例示することができる。
【0020】この発明によれば、酸素活性化粒子雰囲気
中に半導体基板を置くことにより、機能性薄膜にエネル
ギーを与え、この機能性薄膜の特性劣化を回復すること
ができる。とくに、機能性薄膜が複合酸化物からなって
いる場合には、雰囲気中の酸素が活性化されることによ
り、そのダメージを回復できる。この場合に、半導体基
板付近に酸素ガスなどの酸化性ガスが導入されることが
さらに好ましく、これにより、さらに効果的に機能性薄
膜の特性を回復させることができる。
【0021】請求項5記載の発明は、上記熱以外のエネ
ルギーを上記機能性薄膜に与える処理工程が、上記機能
性薄膜に電磁波を供給する電磁波供給工程を含むことを
特徴とする請求項1ないし4のいずれかに記載の半導体
装置の製造方法である。上記電磁波としては、紫外線お
よびマイクロ波を例示することができる。この発明によ
れば、機能性薄膜に電磁波を供給することにより、熱以
外のエネルギーを供給して、機能性薄膜の特性を回復さ
せることができる。
【0022】請求項6記載の発明は、上記機能性薄膜
が、強誘電体膜であることを特徴とする請求項1ないし
5のいずれかに記載の半導体装置の製造方法である。こ
の発明によれば、強誘電体膜の形成後の種々の工程によ
って、強誘電体膜のキャパシタ特性や分極特性が劣化し
た場合に、この特性劣化を良好に回復することができ
る。
【0023】請求項7記載の発明は、上記半導体装置
は、上記強誘電体膜を電荷保持膜として用いた強誘電体
記憶装置であることを特徴とする請求項6記載の半導体
装置の製造方法である。この発明によれば、回復工程に
よって、強誘電体膜のキャパシタ特性および分極特性を
良好に回復することができるので、優れた特性の記憶装
置(メモリ)を実現できる。
【0024】請求項8記載の発明は、上記回復工程より
も前に、上記半導体基板上に配線を形成するための配線
形成工程を含むことを特徴とする請求項1ないし7のい
ずれかに記載の半導体装置の製造方法である。この発明
によれば、特性が劣化した機能性薄膜の機能回復のため
の回復工程では、熱エネルギーと熱以外のエネルギーと
が併用されるので、比較的低温でその特性を回復するこ
とができる。これにより、配線にダメージを与えること
なく、機能性薄膜の特性を回復できるから、良好な特性
の半導体装置を実現することができる。
【0025】すなわち、請求項9に記載のように、上記
熱処理工程を、上記半導体基板の温度が、上記配線が劣
化しないように定められた所定温度を超えないように行
うようにすれば、配線にダメージを与えることがない。
たとえば、上記配線がアルミニウムで形成される場合に
は、上記所定温度は、400℃程度以下とされることが
好ましい。
【0026】請求項10記載の発明は、上記回復工程よ
りも前に、上記半導体基板に機能素子を形成するための
素子形成工程を含むことを特徴とする請求項1ないし9
のいずれかに記載の半導体装置の製造方法である。上記
機能素子としては、電界効果トランジスタなどのトラン
ジスタや、キャパシタ、抵抗器などを例示することがで
きる。
【0027】この発明によれば、比較的低温で機能性薄
膜の特性を回復できることにより、回復工程よりも前に
形成された機能素子にダメージを与えることがない。こ
れにより、良好な特性の半導体装置を実現できる。すな
わち、請求項11に記載のように、上記熱処理工程を、
上記半導体基板の温度が、上記機能素子が劣化しないよ
うに定められた所定温度を超えないように行うようにす
れば、機能素子の特性が劣化することがない。
【0028】たとえば、半導体基板に形成されたトラン
ジスタなどの機能素子を保護するためには、上記所定温
度は、400℃程度以下とされることが好ましい。
【0029】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図1は、図5
に示されたセル構造を有する強誘電体メモリを製造する
ための製造工程を表す流れ図である。この図1と上述の
図5とを参照して、この発明の一実施形態について説明
する。
【0030】まず、半導体基板1上にフィールド酸化膜
2が形成され、さらに、不純物拡散層3,4、ゲート絶
縁膜5およびゲート電極6が形成されて、機能素子とし
てのトランジスタTRが形成される(ステップS1)。
続いて、第1層間絶縁膜7が形成されてゲート電極6が
被覆される(ステップS2)。その後、キャパシタ構造
Cを形成するために下部電極11が、トランジスタTR
のほぼ上方の位置において、第1層間絶縁膜7上に形成
される(ステップS3)。この第1層間絶縁膜7上に強
誘電体膜10が積層され(ステップS4)。これらは、
同じパターンにパターニングされる。
【0031】強誘電体膜10の形成工程は、たとえば、
ゾル・ゲル法により行われる。ゾル・ゲル法とは、液体
(ゾル)状の原料を基板上にコーティングして、熱処理
により焼成して所要の膜を得る方法である。PZTのゾ
ル・ゲル法では、たとえば、出発原料として、Pb(CH3CO
O)2 ・3H2O、Zr(n-OC4H9)4、Ti(i-OC3H7)4の2−メトキ
シエタノールを溶媒とした溶液などが用いられる。この
溶液をスピンコーティングにより基板上に塗布し、15
0℃〜180℃で乾燥させた後に、乾燥空気雰囲気中で
400℃、30分の仮焼成を行う。所定の膜厚になるま
でこの工程を繰り返し、最後に、600℃〜700℃で
熱処理して、膜全体を結晶化させる。
【0032】この他、強誘電体膜10の形成には、スパ
ッタリング法、MOCVD(MetalOrganic Chemical Va
por Deposition )法、MOD(Metal Organic Decompo
sition )法、レーザーアブレーション法、イオンビー
ムスパッタ法などが適用可能である。強誘電体膜10の
形成後には、上部電極12が強誘電体膜10上に形成さ
れてエッチングによりパターニングされる(ステップS
5)。
【0033】その後、たとえば、SiH4 などを原料ガ
スとして用いたCVD法などにより、シリコン酸化物等
の絶縁物からなる第2層間絶縁膜8が基板全面に形成さ
れる(ステップS6)。そして、エッチングによりコン
タクト孔14,15が、第1および第2層間絶縁膜7,
8に開口されて、上部電極12および不純物拡散層4が
露出させられる。
【0034】次いで、たとえば、スパッタ法により、第
2層間絶縁膜8上にアルミニウムが堆積させられ、これ
をエッチングによりパターニングして第1アルミニウム
配線9が形成される(ステップS7)。次いで、たとえ
ば、SiH4 などを原料ガスとして用いたCVD法など
により、シリコン酸化物等の絶縁物からなる第3層間絶
縁膜16が基板全面に形成される(ステップS8)。そ
して、この第3層間絶縁膜16には、エッチングによ
り、第1アルミニウム配線9に達するコンタクト孔18
が開口される。
【0035】これに引き続き、たとえば、スパッタ法に
より、第3層間絶縁膜16上にアルミニウムが堆積させ
られ、これをエッチングによりパターニングしてアルミ
ニウム配線17が形成される(ステップS9)。次い
で、基板全面に保護膜19が形成される(ステップS1
0)。保護膜19は、たとえば、シリコン酸化物からな
り、この場合には、SiH4 などを原料ガスとして用い
たCVD法などにより形成することができる。
【0036】このようにしてセル構造が完成すると、次
に、強誘電体膜10の特性劣化を回復するための回復工
程が実行される(ステップS20)。強誘電体膜10を
形成した後の後工程の影響による強誘電体膜10の特性
劣化については、既に「発明が解決しようとする課題」
の項で詳細に説明したので、再度の言及は省く。図2
は、上記回復工程を実行するための処理装置の構成例を
示す図解図である。この処理装置は、処理室31内に、
ウエハホルダ32を備えている。ウエハホルダ32は、
ほぼ水平なウエハ保持面32aを上面に有しており、こ
のウエハ保持面32aに半導体基板1を構成するウエハ
W(図1のステップS1ないしS10の工程を経たも
の)を保持できるようになっている。ウエハホルダ32
は、鉛直方向に沿って配置された回転軸33の上端に取
り付けられた板状体からなり、回転軸33を回転駆動機
構34によって回転させることにより、ウエハWを保持
した状態で鉛直な回転軸線まわりに回転するようになっ
ている。
【0037】ウエハホルダ32には、ヒータ45が内蔵
されている。このヒータ45は、ヒータ駆動源46から
の電力を得て発熱し、ウエハ保持面32aに保持された
ウエハWを加熱する熱処理手段を構成している。処理室
31内には、さらに、ウエハホルダ32のウエハ保持面
32aに対向する位置に、直径の異なる複数の円環状紫
外線ランプ35,36,37が、ほぼ同心に配置されて
いる。これらの紫外線ランプ35,36,37は、ラン
プ駆動源38からの電力を得て、ウエハWに向けて紫外
線を発生する紫外線処理手段(非熱処理手段、熱エネル
ギー以外のエネルギーによる処理手段)を構成してい
る。
【0038】図3は、紫外線ランプ35,36,37の
底面図である。紫外線ランプ35,36,37の配置位
置を回避した位置には、複数のオゾン吐出口39が、ウ
エハ保持面32aに保持されたウエハWに対向するよう
に配置されている。オゾン吐出口39には、オゾナイザ
40(図2参照)が発生するオゾンが、オゾン供給管4
1を介して供給されるようになっている。すなわち、オ
ゾン吐出口39、オゾナイザ40およびオゾン供給管4
1は、酸素活性化粒子処理手段の一種としてのオゾン処
理手段を構成している。
【0039】さらに、処理室31内において、ウエハホ
ルダ32の側方の位置には、ウエハWの表面に酸素ガス
を供給するための酸素吐出口42が配置されている。こ
の酸素吐出口42には、酸素供給源43からの酸素が、
酸素ガス供給管44を介して供給されるようになってい
る。上記の構成により、回復工程においては、ウエハW
がウエハホルダ32のウエハ保持面32aに保持され、
この状態で、ヒータ駆動源46によってヒータ45が通
電される(熱処理工程)とともに、ランプ駆動源38に
よって紫外線ランプ35,36,37が通電される(電
磁波供給工程、熱以外のエネルギーによる処理工程)。
これにより、ウエハWには熱エネルギーが供給されて熱
処理が施されるとともに、紫外線のエネルギーが供給さ
れて非熱処理(非熱エネルギー処理:熱以外のエネルギ
ーを用いた処理)が同時に施される。
【0040】回復工程では、さらに、オゾナイザ40か
らオゾン供給管41を介して、オゾン吐出口39より、
ウエハWの表面にオゾンが供給され(酸素活性化粒子処
理工程)、かつ、酸素ガス供給源43からは、酸素ガス
供給管44を介して酸化性ガスとしての酸素ガスが供給
される(酸素導入工程)。これにより、ウエハWにはオ
ゾンからのエネルギー供給による非熱処理が併せて施さ
れる。また、ウエハWは、酸素雰囲気中に置かれるか
ら、酸化反応を良好に進行させることができる。
【0041】ウエハWの処理中は、終始、回転駆動機構
34が付勢され、ウエハWを保持した状態のウエハホル
ダ32が回転させられる。これにより、ウエハWの各部
に対して、紫外線ランプ35,36,37からの紫外線
を均一に照射でき、かつ、オゾンおよび酸素ガスを均一
に供給できる。ヒータ駆動源46からのヒータ45への
通電は、ウエハWの温度が、アルミニウム配線9,17
(図5参照)の融解が生じない400℃程度となるよう
に制御される。この比較的低温の熱処理のみでは、図1
のステップS5〜S10の各工程において生じた強誘電
体膜10の特性劣化を回復するのに十分ではないが、こ
の実施形態では、紫外線の照射およびオゾンの供給によ
って不足のエネルギーを補うことができ、これにより、
強誘電体膜10の特性を良好に回復させることができ
る。
【0042】図4は、強誘電体膜10のスイッチング電
荷量(残留分極)の測定値例を示すグラフである。図5
に示されたセル構造を有する強誘電体メモリにおいて、
第1アルミニウム配線9が形成された後の状態(その後
の第3層間絶縁膜16等の形成工程を行う前の状態)、
第2アルミニウム配線17および保護膜19を形成した
後の状態(回復工程を行う前の状態)、ならびに上記回
復工程(UVアニール)を行った後の状態について、そ
れぞれ、スイッチング電荷量が測定されている。
【0043】この図4のグラフから理解されるとおり、
第1アルミニウム配線9が形成された後の工程によっ
て、強誘電体膜10の重要な特性であるスイッチング電
荷量が劣化するが、この特性劣化は、上記回復工程によ
って、ほぼ90パーセントまで回復される。以上のよう
にこの実施形態によれば、強誘電体膜10の特性劣化を
回復するための回復工程において、熱以外のエネルギ
ー、すなわち、紫外線エネルギーおよび酸素活性化粒子
としてのオゾンをウエハWに与えることにより、少ない
熱エネルギーで強誘電体膜10の機能回復を実現してい
る。これにより、第1および第2アルミニウム配線9,
17の融解を生じさせることのない低温の処理で、強誘
電体膜10の機能を良好に回復することができるので、
良好なキャパシタ特性および分極特性を有する強誘電体
膜10を有する強誘電体メモリが実現される。しかも、
低温度の処理で強誘電体膜10の機能回復を行えるた
め、半導体基板1内に形成された不純物拡散層3,4に
対するダメージが少なく、これによっても、強誘電体メ
モリの特性の向上が図られる。
【0044】以上、この発明の一つの実施形態について
説明したが、この発明は、他の形態でも実施することが
可能である。たとえば、上述の実施形態では、回復工程
において、ウエハWの加熱とともに、紫外線の照射およ
びオゾンの供給の両方を行うようにしているが、紫外線
の照射とオゾンの供給とは、いずれか一方のみが行われ
てもよい。また、上述の実施形態では、回復工程におい
て、ウエハWの雰囲気を酸素雰囲気としているが、主と
して強誘電体膜10に加わる応力による特性劣化が問題
であって、強誘電体膜10の還元反応による特性劣化の
回復がさほど重要でない場合には、ウエハWの雰囲気を
酸素雰囲気(酸化性ガス雰囲気)とすることは必ずしも
必要ではない。
【0045】また、上記の実施形態においては、ウエハ
ホルダ32に内蔵したヒータ45が発生した熱をウエハ
Wに伝導させてウエハWの熱処理を行う構成について説
明したが、たとえば、赤外線ランプなどの輻射熱によっ
てウエハWを加熱する構成が採用されてもよい。さら
に、上述の実施形態では、強誘電体メモリを製造する場
合について説明したが、この発明は、強誘電体キャパシ
タの特性を利用した装置、高誘電率材料(たとえば、B
ST((BaSr)TiO3)など)を用いたDRAM、圧電体
(ZrOなど)や焦電体を用いた各種センサなどの他の
種類の半導体装置の製造にも適用することができる。
【0046】その他、「課題を解決するための手段およ
び発明の効果」の項で述べたとおりの変形が可能であ
り、これらの他にも、特許請求の範囲に記載された技術
的事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図1】この発明の一実施形態による半導体装置の製造
工程を示す流れ図である。
【図2】回復工程を実施するための処理装置の構成を示
す図解図である。
【図3】紫外線ランプおよびオゾン吐出口の配置を示す
簡略化した底面図である。
【図4】強誘電体膜のスイッチング電荷量(残留分極)
の測定値例を示すグラフである。
【図5】強誘電体メモリのセル構造例を示す断面図であ
る。
【符号の説明】
1 半導体基板 3 不純物拡散層 4 不純物拡散層 6 ゲート電極 7 第1層間絶縁膜 8 第2層間絶縁膜 9 第1アルミニウム配線 10 強誘電体膜 11 下部電極 12 上部電極 16 第3層間絶縁膜 17 第2アルミニウム配線 19 保護膜 31 処理室 32 ウエハホルダ 33 回転軸 34 回転駆動機構 35,36,37 紫外線ランプ 38 ランプ駆動源 39 オゾン吐出口 40 オゾナイザ 42 酸素吐出口 43 酸素供給源 45 ヒータ 46 ヒータ駆動源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8242 Fターム(参考) 4K029 BA50 BD01 GA00 GA01 5F058 BA11 BC20 BF46 BH01 BH17 BH20 BJ01 5F083 AD21 AD49 FR02 GA21 JA12 JA14 JA15 JA36 PR23 PR33

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に機能性薄膜を形成する工程
    と、 この機能性薄膜が形成された後の工程の影響による上記
    機能性薄膜の特性劣化を回復するための回復工程とを含
    み、 上記回復工程は、熱以外のエネルギーを上記機能性薄膜
    に与える処理工程と、熱エネルギーを上記機能性薄膜に
    与える熱処理工程とを含むことを特徴とする半導体装置
    の製造方法。
  2. 【請求項2】上記機能性薄膜は、複合酸化物薄膜である
    ことを特徴とする請求項1記載の半導体装置の製造方
    法。
  3. 【請求項3】上記回復工程は、上記機能性薄膜が形成さ
    れた半導体基板の表面に酸化性ガスを導入する酸素導入
    工程をさらに含むことを特徴とする請求項1または2記
    載の半導体装置の製造方法。
  4. 【請求項4】上記熱以外のエネルギーを上記機能性薄膜
    に与える処理工程は、酸素活性化粒子雰囲気中に上記機
    能性薄膜が形成された半導体基板を置く酸素活性化粒子
    処理工程を含むことを特徴とする請求項1ないし3のい
    ずれかに記載の半導体装置の製造方法。
  5. 【請求項5】上記熱以外のエネルギーを上記機能性薄膜
    に与える処理工程は、上記機能性薄膜に電磁波を供給す
    る電磁波供給工程を含むことを特徴とする請求項1ない
    し4のいずれかに記載の半導体装置の製造方法。
  6. 【請求項6】上記機能性薄膜は、強誘電体膜であること
    を特徴とする請求項1ないし5のいずれかに記載の半導
    体装置の製造方法。
  7. 【請求項7】上記半導体装置は、上記強誘電体膜を電荷
    保持膜として用いた強誘電体記憶装置であることを特徴
    とする請求項6記載の半導体装置の製造方法。
  8. 【請求項8】上記回復工程よりも前に、上記半導体基板
    上に配線を形成するための配線形成工程を含むことを特
    徴とする請求項1ないし7のいずれかに記載の半導体装
    置の製造方法。
  9. 【請求項9】上記熱処理工程は、上記半導体基板の温度
    が、上記配線が劣化しないように定められた所定温度を
    超えないように行われることを特徴とする請求項8記載
    の半導体装置の製造方法。
  10. 【請求項10】上記回復工程よりも前に、上記半導体基
    板に機能素子を形成するための素子形成工程を含むこと
    を特徴とする請求項1ないし9のいずれかに記載の半導
    体装置の製造方法。
  11. 【請求項11】上記熱処理工程は、上記半導体基板の温
    度が、上記機能素子が劣化しないように定められた所定
    温度を超えないように行われることを特徴とする請求項
    10記載の半導体装置の製造方法。
JP10337323A 1998-11-27 1998-11-27 半導体装置の製造方法 Pending JP2000164590A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP10337323A JP2000164590A (ja) 1998-11-27 1998-11-27 半導体装置の製造方法
CN99813501A CN1326425A (zh) 1998-11-27 1999-11-22 无机化合物固体的形成方法及使用了此方法的半导体装置的制造方法
EP99973005A EP1153888A4 (en) 1998-11-27 1999-11-22 PRODUCTION OF SOLID SUBSTANCE BASED ON INORGANIC COMPOUND AND MANUFACTURE OF SEMICONDUCTOR
US09/856,818 US6730522B1 (en) 1998-11-27 1999-11-22 Method of forming solid of a ferroelectric or high dielectric material and method of manufacturing semiconductor device employing the same
CA002351607A CA2351607A1 (en) 1998-11-27 1999-11-22 Method of forming inorganic compound solid and method of manufacturing semiconductor device employing the same
PCT/JP1999/006524 WO2000032516A1 (fr) 1998-11-27 1999-11-22 Production de substance solide a base de compose inorganique et fabrication de semi-conducteur
KR1020017006379A KR100650224B1 (ko) 1998-11-27 1999-11-22 강유전체 또는 고유전율 재료의 고체의 형성방법 및 그것을 사용한 반도체장치의 제조방법
TW088120663A TW466574B (en) 1998-11-27 1999-11-26 Method of producing inorganic compound solid and method for making a semiconductor device using such solid

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10337323A JP2000164590A (ja) 1998-11-27 1998-11-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000164590A true JP2000164590A (ja) 2000-06-16

Family

ID=18307552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10337323A Pending JP2000164590A (ja) 1998-11-27 1998-11-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000164590A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107466A1 (ja) * 2003-05-08 2004-12-09 Matsushita Electric Industrial Co. Ltd. 電気スイッチおよびそれを用いた記憶素子
JP2018148112A (ja) * 2017-03-08 2018-09-20 財団法人國家實驗研究院 紫外線照射によってケイ素系の表面天然酸化物品質を向上できる装置と方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107466A1 (ja) * 2003-05-08 2004-12-09 Matsushita Electric Industrial Co. Ltd. 電気スイッチおよびそれを用いた記憶素子
JPWO2004107466A1 (ja) * 2003-05-08 2006-07-20 松下電器産業株式会社 電気スイッチおよびそれを用いた記憶素子
JP4856950B2 (ja) * 2003-05-08 2012-01-18 パナソニック株式会社 電気スイッチおよびそれを用いた記憶素子
JP2018148112A (ja) * 2017-03-08 2018-09-20 財団法人國家實驗研究院 紫外線照射によってケイ素系の表面天然酸化物品質を向上できる装置と方法

Similar Documents

Publication Publication Date Title
JP2001148377A (ja) 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法
JP3833841B2 (ja) 半導体装置及びその製造方法
KR19990014269A (ko) 복합 금속 산화물로 만들어진 유전체층을 포함하는 메모리 커패시터를 갖는 반도체 장치의 제조 방법
KR20010085626A (ko) 처리중에 손상된 강유전체막의 전압사이클링회복
JP2002151428A (ja) 熱処理方法及び半導体装置の製造方法
KR100382719B1 (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
KR100816597B1 (ko) 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스
KR100650224B1 (ko) 강유전체 또는 고유전율 재료의 고체의 형성방법 및 그것을 사용한 반도체장치의 제조방법
US20050272171A1 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JPH11111930A (ja) 半導体記憶素子の製造方法
US8305730B2 (en) Capacitor and its manufacturing method
JPH11135743A (ja) 半導体装置の製造方法
JP3917310B2 (ja) 強誘電体または高誘電率材料の固体の形成方法およびそれを用いた半導体装置の製造方法
JP2000164590A (ja) 半導体装置の製造方法
JP2008028229A (ja) 強誘電体メモリの製造方法
JP2004095755A (ja) 半導体装置の製造方法
KR100811040B1 (ko) 강유전체막의 제조 장치
US20060240577A1 (en) Ferroelectric capacitor and manufacturing method thereof
US20030138977A1 (en) Method for producing a ferroelectric layer
JP2000068469A (ja) 強誘電体メモリデバイス及びその製造方法
JP2001237384A (ja) 半導体装置の製造方法
JP3294214B2 (ja) 薄膜キャパシタ
JP3718943B2 (ja) 強誘電体膜の形成方法
WO2004017391A1 (ja) 強誘電体メモリ、半導体装置、強誘電体メモリの製造方法、及び半導体装置の製造方法
JPH0982906A (ja) 強誘電体薄膜素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070717