JP2002151428A - 熱処理方法及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ４００℃程度の低温で良質な強誘電体膜を形
成すること、低温でコンタクト性の高いコンタクト部を
形成すること、低温で急速にシリサイド形成を行うこと
などを実施するための熱処理方法を提供する。 【解決手段】 少なくとも２種類以上のランプを備え、
第１のランプ（ハロゲンランプなど）６を点灯して試料
（シリコンウェーハ）８を加熱し、一定の温度に達した
ところで第２のランプ（フラッシュランプ）７を点灯
し、試料の温度をさらに上昇させ所望の温度に到達せし
める。即ち、点灯時間の異なる少なくとも２種類以上の
ランプを用いて加熱する工程を具備する。本発明は、コ
ンタクトプロセスのサーマルバジェットの低減化を目的
に発光波長分布と照射時間が異なる第１の加熱源と第２
の加熱源とを組み合わせ、配線や電極と半導体基板や導
電体膜とのコンタクト部等を高速反応させてコンタクト
抵抗を低抵抗化させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体の製造装
置及び半導体の製造プロセスに関し、特に、強誘電体膜
を結晶化するため、もしくはコンタクト部のコンタクト
特性を向上させる熱処理装置と熱処理方法及び半導体装
置の製造方法に関するものである。

【０００２】

【従来の技術】近年、強誘電体メモリ（Ｆｅｒｒｏｅｌ
ｅｃｔｒｉｃＲＡＭ）が注目されている。ＤＲＡＭと略
同等の応答速度を持ち、且つ記憶が消えない不揮発性と
いう特徴を持つためである。その特徴は、汎用メモリは
もとよりロジックデバイスと混載するシステムＬＳＩで
いかんなく発揮されるものとして期待を集めている。強
誘電体メモリ素子の断面を図１６に示す。図から明らか
なように、下から順に、トランジスタ、強誘電体キャパ
シタ、配線が形成されている。この強誘電体メモリ素子
においてキャパシタの下部電極１０１は、プレート線を
兼ねており、強誘電体膜１０２を挟んで上部電極１０３
は、ビット線に接続されている。製造プロセスは、当然
のことながら、最初にトランジスタが作成され、次に、
強誘電体キャパシタが形成される。そして、接続孔が開
孔されてＡｌ−Ｃｕ配線が形成される。接続孔内の接続
配線は、タングステン（Ｗ）が用いられる。

【０００３】強誘電体メモリを製造する場合の困難さの
一つは、強誘電体がプロセス損傷を受け易いということ
である。多層配線を形成するためのドライエッチングや
スパッタリングを行った際に、プラズマ中の荷電粒子の
影響を受け、さらに、これらのプロセスが減圧下で行わ
れるのでチタン酸ジルコン酸鉛ＰＺＴ（Ｐｂ（Ｔｉ_x・
Ｚｒ_1-x ）Ｏ₃ ）やタンタル酸ストロンチウムビスマス
ＳＢＴ（Ｓｒ₂ ＢｉＴａＯ₉ ）などの強誘電体中に酸素
が脱離し、強誘電性を著しく損ってしまう。このような
多層配線形成工程のプロセスダメージを避けるための一
つの工夫として、例えば、特開平１１−３１７５００号
公報には、多層配線を先に形成し、その上に強誘電体キ
ャパシタを作成する方法が提案されている。多層配線を
先に形成し、その上に強誘電体キャパシタを形成するの
であるから、当然のことながら強誘電体は、配線形成工
程のプロセスダメージを受けることはない。このプロセ
スの問題点は、強誘電体であるＰＺＴやＳＢＴの結晶化
温度が、アルミニウム配線の耐える温度（４５０℃）よ
りも高いという点にある。ＰＺＴの結晶化温度は、低く
ても５５０℃であり、一方、ＳＢＴの場合は少なくとも
６５０℃を要する。このような温度に加熱するとアルミ
ニウムが溶融し、配線が分断するなどの問題が発生す
る。

【０００４】このような問題を避けるために、例えば、
熱処理温度が４５０℃程度のＣＶＤ(Chemical Vapour D
eposition)で形成するプロセスが研究されているが、低
温では、良質の強誘電体性能が実現されていない。強誘
電体としての充分な性能を得るためには、やはり高い温
度で充分に結晶化させる必要がある。加熱される時間が
非常に短ければ、温度は高くてもアルミニウムは変質し
て溶融することはない。例えば、５００℃の場合、数秒
以内であれば、アルミニウムは変質しない。したがっ
て、ＲＴＰ（Rapid Thermal Process)も一つの手段とな
り得るが、現在のＲＴＰで、例えば、６５０℃に加熱し
た場合、４５０℃以上に到達している時間が長いため、
アルミニウムに変質が起きてしまう。このように現在で
は、高温を要する結晶化とアルミニウムが変質しない温
度以下でのプロセスという狭間に挟まれて、解が見つか
らない状況である。

【０００５】また、現在トランジスタの高性能化を進め
る上でゲート絶縁膜が薄膜化されるに及んでゲート電極
空乏化という問題が顕在化している。ゲート電極空乏層
の存在により寄生容量が増大してしまうので非常に薄い
ゲート絶縁膜を形成したとしても実効的な酸化膜厚が厚
くなってしまう。これを解決するためには、メタルゲー
ト電極もしくは高誘電率ゲート絶縁膜を用いることが極
めて有効である。しかし、メタルゲートや高誘電体膜が
直面する問題点の一つにコンタクトプロセスの低温化が
ある。通常、Ｓｉ基板の表面上には自然酸化膜が存在し
ているため、それが障壁層となって金属とのコンタクト
をとるのが難しい。近年、半導体装置のコンタクト部の
形成方法は、層間絶縁膜にパターニングされ開口された
コンタクト孔に電極あるいは電極の下地層として金属導
電性の膜を堆積させ、その後赤外加熱炉で５５０℃１時
間以上の熱処理が行われてきた。この熱処理の目的は、
電極と半導体基板界面の自然酸化膜を還元して低抵抗オ
ーミックコンタクトの形成を行うことである。

【０００６】しかし、従来の熱処理条件はサーマルバジ
ェットが大きく、抵抗率の低い金属であるＡｌは融点が
低いために、また高誘電体材料であるＴａ₂ Ｏ₅ は結晶
化に伴いゲートリーク電流が増大するために、各々ゲー
ト電極やゲート絶縁膜として用いるには十分ではない。
また、素子特性の更なる高性能化への実現のためには低
誘電率材料を層間絶縁膜に用いる必要があるが、従来の
熱工程では密度の低下に伴い力学的強度が減少したり吸
湿性が増加したりするため、トランジスタへの適用が困
難になる。但しコンタクト部形成の熱処理温度を５００
℃以下にまで低温化するとコンタクト抵抗及び半導体基
板面内でのバラツキが共に増大することが判明してい
る。これは、５００℃以下の熱処理ではシリコン基板表
面上の自然酸化膜を十分に還元することができないるた
めである。

【０００７】

【発明が解決しようとする課題】以上のように、現在ト
ランジスタの高性能化を進める上でゲート絶縁膜が薄膜
化されるに及んでゲート電極空乏化という問題が顕在化
している。そして、前述の低サーマルバジェットでコン
タクト部を形成するという問題があった。さらに多層配
線上に強誘電体キャパシタを形成する方法は、多層配線
のダメージを避けることが出来るが、上述のようにアル
ミニウムが変質しない温度で強誘電体を結晶化しなけれ
ばならないという制約がある。本発明は、このような事
情によりなされたものであり、４００℃程度の低温で良
質な強誘電体膜を形成すること、低温でコンタクト性の
高いコンタクト部を形成すること、低温で急速にシリサ
イド形成を行うことなどを実施するための熱処理方法及
びこの熱処理方法を利用した半導体装置の製造方法を提
供する。

【０００８】

【課題を解決するための手段】本発明は、少なくとも２
種類以上のランプを備え、まず、第１のランプを点灯し
て試料を加熱し、一定の温度に達したところで第２のラ
ンプを点灯し、試料の温度をさらに上昇させ所望の温度
に到達せしめることを特徴としている。従来のＲＴＰの
場合、所望の温度まで一種類のランプで加熱する。例え
ば、熱処理温度を７００℃とすると、７００℃まで１種
類のランプで加熱する。標準的なＲＴＰの性能である５
０℃／秒で昇温したとすると、７００℃に到達するまで
に１４秒、処理時間をゼロとして直ちに降温するとして
も降温に２０秒以上を要するため、トータルの熱処理時
間は３０秒を越える。試料が半導体基板であり、この上
にアルミニウム配線が形成され、その上に層間絶縁膜を
介して形成された強誘電体膜を結晶化により熱処理する
場合において、アルミニウムにとって危険温度である４
５０℃以上に加熱される時間は、１０秒以上に及ぶこと
になり、アルミニウム配線の溶解に至ることになる。ア
ルミニウムは、４５０℃で加熱を続けても１時間は変質
しない。５００℃では１０〜１５秒程度は、加熱を続け
ることができる。５５０℃では５〜６秒程度は、加熱を
続けることができる。

【０００９】さらに、６００℃では、大体１〜２秒で変
質する。アルミニウムは、６６０℃で溶融する。しか
し、溶融温度より低い温度でも加熱時間を上記のような
範囲を越えると、変質する。このような変質とはアルミ
ニウム配線におけるアルミニウム粒が成長してヒロック
が生じる状態をいう。第１のランプを用いて予備加熱を
行うことが必要な理由は、以下の通りである。すなわ
ち、第２のランプで加える熱エネルギーには、ある程度
の制限が加わる。照射時間の非常に短いフラッシュラン
プだけで試料表面を加熱しようとすると、場合よって
は、大きな熱エネルギーが必要になることがある。その
ような場合、狙いどおり強誘電体を結晶化できたとして
も、印可されたエネルギーが下層に伝導し、そして、ト
ータルのエネルギー量が多いためにアルミニウムの温度
が上昇するという問題が起こる。第２のランプで投入さ
れる熱エネルギーは、強誘電体だけが加熱され、且つ結
晶化に必要な程度に加熱されるように調整されなければ
ならない。そのために、ある程度まで予備加熱しておく
ことが意味を持つのである。

【００１０】図１０は、ランプエネルギーと強誘電体膜
の熱処理による温度の照射されるランプのエネルギー依
存性を示す特性図である。図に示すように、強誘電体膜
は、所定の温度になると結晶化が始まり、さらに高い温
度Ｔになると分解する。そしてそれぞれに対応した必要
エネルギーが図に示したエネルギー曲線から求まる。結
晶化に必要なエネルギーは、エネルギー幅ｄの間にあ
る。図１１は、本発明を実施するに際して結晶化温度と
熱処理時間との関係を示す特性図である。本発明では、
第１のランプで強誘電体膜を所定の温度（Ｔ１又はＴ
２）に予備加熱しておき、次に、短時間で昇温させるこ
とができる第２のランプで、例えば、１０００分の１秒
程度の短時間のうちに結晶化温度（Ｔｃ）にまで温度を
上げる。第２のランプが与えるエネルギー量は、予備加
熱の温度に依存している。第２のランプのエネルギー量
を少なく（例えば、Ｅ２）したいときは、予備加熱温度
を高く（例えば、Ｔ２）し、予備加熱時間を短くする
（例えば、ｔ２）と良い。フラッシュランプを第２のラ
ンプとして用いた場合において、エネルギー量を２７ジ
ュール（Ｊ）／ｃｍ² 以下に設定すれば、強誘電体膜の
下層に形成されたアルミニウム配線が溶融し破損しな
い。例えば、ＰＺＴ強誘電体膜を結晶化する場合におい
て、予備加熱温度を４００℃に設定すると、フラッシュ
ランプのエネルギーは、１０Ｊ／ｃｍ² 以上で結晶化す
る。

【００１１】予備加熱を５５０℃に設定すると、フラッ
シュランプのエネルギーが７〜８Ｊ／ｃｍ² で結晶化す
る。このように予備加熱温度が高い場合は、第１ランプ
の予備加熱温度を１秒以下にすることができる。ランプ
を用いず、試料台中にヒーターを埋め込み、このヒータ
ーを用いて予備加熱を行うことも可能である。しかし、
この場合、加熱されたヒーター上に試料を載置する関係
上、本来の結晶化が起こる時間を挟んで前後の予備加熱
時間は、数１０秒に及ぶことになる。予備加熱温度がア
ルミニウムにとって問題のない温度であれば、この方法
も可能である。しかし、第２のランプで印可する熱エネ
ルギーの大きさによっては、５００℃程度の予備加熱し
なければならないことも起こりうる。その場合、アルミ
ニウムの変質を考えると、予備加熱時間を秒単位に短縮
しなければならない。そのために予備加熱をランプで行
うことが必要となるのである。ランプで予備加熱を行う
方法が様々なケースに対応できるという幅広い応用性を
持つのである。

【００１２】また、本発明は、コンタクトプロセスのサ
ーマルバジェットの低減化を目的に、発光波長分布と照
射時間が異なる第１の加熱源と第２の加熱源とを組み合
わせることを特徴としている。配線や電極と半導体基板
や導電体膜とのコンタクト部を高速反応させることによ
りコンタクト抵抗の低抵抗化が実現される。また、発光
波長分布及び照射時間が異なる第１の加熱源と第２の加
熱源を組み合わせてシリサイド形成を行うことを特徴と
している。低温かつ急速にシリサイド形成を行うことが
できるため、耐熱性の低いメタルゲートや高誘電率ゲー
ト絶縁膜、低誘電率層間絶縁膜などの新材料をトランジ
スタに適用できることが容易になり、素子特性の高性能
化が実現できる。すなわち、本発明の熱処理方法は、試
料を加熱処理する際に、点灯時間の異なる少なくとも２
種類以上のランプを用いて加熱する工程を具備し、前記
試料を加熱処理する際に、第１の種類のランプを点灯
し、続いて、前記第１の種類のランプの点灯中にフラッ
シュランプからなる第２の種類のランプを点灯して試料
を加熱することを特徴としている。

【００１３】本発明の半導体装置の製造方法は、半導体
基板上に絶縁膜を形成し、この絶縁膜に前記半導体基板
もしくはこの半導体基板上に形成された導電体膜を露出
させるコンタクト孔を形成する工程と、前記コンタクト
孔から露出している半導体基板表面もしくは前記導電体
膜に接続する配線もしくは導電性電極を堆積させてコン
タクト部を形成する工程と、前記半導体基板を熱処理す
ることにより前記半導体基板表面もしくは前記導電体膜
と前記配線もしくは前記導電性電極との前記コンタクト
部のコンタクト性を向上させる工程とを備え、前記半導
体基板を熱処理する工程において、発光波長分布及び照
射時間の異なる２つの加熱源を用い、第１の加熱源を照
射し、照射中もしくは照射停止後熱処理温度が低下する
前に第２の加熱源を前記第１の加熱源の照射時間よりも
短い時間照射することを特徴としている。前記配線もし
くは導電性電極は、前記半導体基板表面もしくは前記導
電体膜の表面に形成される酸化膜を還元できる金属膜で
も良い。前記酸化膜を還元できる金属膜は、酸化膜形成
時と下地である前記半導体基板もしくは前記導電体膜を
構成する元素との化合物形成時を併せた生成熱が、前記
半導体基板表面もしくは前記導電体膜の表面に形成され
る酸化膜の生成熱より負に大きいようにしても良い。

【００１４】前記酸化膜を還元できる金属膜にはシリコ
ンが５〜２０ｗｔ％含有されているようにしても良い。
前記加熱源は、発光波長が赤外領域にある前記第１の加
熱源と、それより短波長側にある発光波長を有する第２
の加熱源からなるようにしても良い。前記第２の加熱源
は、発光波長領域の少なくとも一部が紫外領域にあって
も良い。前記第２の加熱源は、フラッシュランプであっ
てもよい。前記第１の加熱源による前記半導体基板の温
度は、前記絶縁膜、前記導電体膜、前記配線及び前記導
電性電極の特性劣化の誘発しない温度より低く、前記第
２の加熱源は、低負荷内でコンタクト部の反応が促進す
る照射エネルギー密度に設定されるようにしても良い。

【００１５】また、本発明の半導体装置の製造方法は、
半導体素子が形成された半導体基板上に層間絶縁膜を介
して少なくとも１層のアルミニウム配線を形成する工程
と、前記アルミニウム配線上に層間絶縁膜を介して、下
部電極、強誘電体膜、上部電極を順次スパッタリング法
により堆積させる工程と、前記半導体基板を熱処理する
ことにより前記強誘電体膜を結晶化して前記下部電極、
前記強誘電体膜及び前記上部電極からなるキャパシタを
形成する工程とを備え、前記半導体基板を熱処理する工
程において、点灯時間の異なる少なくとも２種類以上の
ランプを用い、第１の種類のランプを点灯し、点灯中も
しくは消灯後熱処理温度が低下する前に第２の種類のラ
ンプであるフラッシュランプを前記第１の種類のランプ
の点灯時間よりも短い時間点灯することを特徴としてい
る。本発明の製造方法により形成された半導体装置は、
半導体基板と、前記半導体基板に形成されたソース／ド
レイン領域と、前記半導体基板上に形成され、少なくと
も前記ソース／ドレイン領域の対向する領域間上に形成
されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され
たゲート電極と、少なくとも前記ソース／ドレイン領域
表面に形成されたコバルトシリサイド表面層とを備えた
ことを特徴としている。

【００１６】

【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図９に示す概略断面図を参照
して本発明の熱処理装置を説明する。この熱処理装置
は、アルミニウムからなる試料チャンバー１を有し、こ
の試料チャンバー１内部には、試料を載置する試料台
２、ガスを導入するガス導入口３、排気する排気口４、
光を導入するための上部の石英窓５、試料を予備加熱す
るための棒状のランプ（第１のランプ）６、フラッシュ
ランプ（第２のランプ）７を備えている。棒状ランプ６
は、３ｋＷのタングステンハロゲンランプで１６本、試
料８の下に設置され、試料８を下から加熱する。一方、
フラッシュランプ７は、同様に棒状のランプであり、１
５本が試料８の上に設置され、試料８を上から加熱す
る。両ランプは、いずれもそれぞれ専用の電源９、１０
に接続されている。ランプ点灯のタイミング、点灯時間
及びフラッシュランプの点灯回数は、マイコンによって
制御されるように構成されている。前記２種類のランプ
は、棒状のランプであることが本質的ではなく、ランプ
の分野でシングルエンドと呼ばれる一方向に外部端子が
２つ設けられたタイプのランプでも同様の効果を期待す
ることができる。

【００１７】次に、図１及び図２を参照して第１の実施
例を説明する。図１は、半導体基板と配線とのコンタク
ト部の形成方法を説明する製造工程断面図である。ま
ず、図１（ａ）に図示するように、単結晶シリコン基板
４１にＣＶＤ(Chemical Vapor Deposition) 法で２００
ｎｍのＳｉＯ₂ 膜４２を堆積させる。次に、図１（ｂ）
に図示するように、ＳｉＯ₂ 膜４２をパターニングし
て、０．３μｍ×０．３μｍのコンタクト孔４３を開口
する。次に、ＳｉＯ₂ 膜４２をマスクとしてシリコン半
導体基板４１にボロン（Ｂ）を加速エネルギー１０ｋｅ
Ｖ、ドーズ５×１０¹⁵ｃｍ^-2でイオン注入する。これに
より、図１（ｃ）に図示するように、イオン注入層４４
が形成される。ここで、シリコン半導体基板４１の表面
には、ｐ型層形成不純物に限らず、Ｐ、Ａｓ等のイオン
注入によるｎ型導電層が形成されても良い。この後、赤
外ランプ加熱炉（ＲＴＡ）の窒素雰囲気中で１０００℃
１０秒の熱処理を行う。これにより、図１（ｄ）に示す
ように、イオン注入層４４の結晶回復が行われると共に
不純物の活性化が行われて、イオン注入層４４は、ソー
ス／ドレイン領域などに用いられるｐ型不純物拡散領域
４７になる。次に、この不純物拡散領域４７上も含めて
シリコン半導体基板４１上に膜厚３０ｎｍ以下の金属膜
４５を堆積させる。金属膜４５としてはシリコン半導体
基板上の自然酸化膜を還元できる金属、例えば、Ｔｉが
望ましい。

【００１８】これに適した金属として、他にはIIIa、IV
a 、Va族の高融点金属が挙げられる。この後、シリコン
半導体基板１を窒素雰囲気中で赤外加熱炉内で４００℃
に加熱し、加熱中にエネルギー密度１０Ｊ／ｃｍ^-2、パ
ルス幅１ｍｓｅｃを有するＸｅフラッシュランプを１パ
ルス照射させる。これにより、金属膜５と下地シリコン
半導体基板４１とのオーミックコンタクトが形成され
た。次に、図１（ｅ）に図示するように、抵抗率の低い
金属膜４６、例えば、Ａｌを膜厚４００ｎｍ程度堆積さ
せてから、コンタクト孔４３に合わせてパターニングし
て電極４８を形成する。なお、本発明における半導体装
置のコンタクト部形成における赤外加熱炉の熱処理条件
は、５００℃以上の温度で長時間処理されることのない
ように設定される。上述の方法によって形成したこの実
施例のサンプルＳ１において、Ａｌ電極と不純物拡散層
間のコンタクト抵抗を実測したところ、１．３×１０^-7
Ωｃｍ² であった。

【００１９】実施例におけるコンタクト抵抗の低減効果
を調べるために、フラッシュランプの照射を行わずに、
４００℃の基板加熱のみを行い、図１（ｅ）と同じ構造
のサンプルＳ２を比較例として形成する。比較例のサン
プルＳ２のコンタクト抵抗を実測したところ、５．３×
１０^-4Ωｃｍ² であった。さらに、従来の赤外加熱炉の
みの熱処理条件５５０℃、９０分で作製された図１
（ｅ）と同じ構造のサンプルＳ３のコンタクト抵抗を実
測したところ、２．５×１０^-7Ωｃｍ² であった。上述
の結果から、実施例のサンプルＳ１では、比較例サンプ
ルＳ２に比べてコンタクト抵抗が著しく低下しており、
従来例のサンプルＳ３と比べても低下していることが分
かる。

【００２０】次に、実施例のサンプルＳ１、比較例のサ
ンプルＳ２及び従来例のサンプルＳ３において、金属配
線とシリコン半導体基板とのコンタクト部の元素の拡散
挙動及び反応形態の様子をオージェ分光分析により調べ
る。その結果を図２に示す。図２は、本発明、比較例び
従来の半導体装置のコンタクト部の反応形態においてフ
ラッシュランプの効果を説明する組成図であり、縦軸が
元素の組成比（ａｔｏｍ％）、横軸がＡｒイオンスパッ
タリング時間（分）を表わしている。即ち、横軸は深さ
方向に対応している。図２（ａ）が実施例サンプルＳ
１、図２（ｂ）が比較例サンプルＳ２、図２（ｃ）が従
来例サンプルＳ３である。ここでは、さらにコンタクト
抵抗を下げる方法としてシリコン半導体基板表面上に導
電体膜ＣｏＳｉ₂ 層を設けており、金属膜ＴｉとＣｏＳ
ｉ₂ 層との反応形態の様子が示されている。

【００２１】図２に示されるように、比較例のサンプル
Ｓ２では、Ｔｉ／ＣｏＳｉ₂ 界面に酸素が検出されてお
り、ＣｏＳｉ₂ 上に絶縁体の自然酸化膜（ＳｉＯ₂ 、Ｃ
ｏＯ）が存在していることが分かる。一方、実施例サン
プルＳ１及び従来例サンプルＳ３では、ＣｏＳｉ₂ 上に
自然酸化膜は検出されず、金属膜Ｔｉにより還元されて
いることが分かる。さらには、Ｔｉと下地シリコン半導
体基板との相互拡散が生じており、Ｔｉシリサイド層を
形成していることが判明した。ちなみに、比較例サンプ
ルＳ２では、熱処理時間を９０分以上続けても、Ｔｉシ
リサイド層の形成を確認することはできなかった。以上
の結果から、シリコン半導体基板表面上に存在する自然
酸化膜の還元反応と金属膜によるシリサイド層の形成
が、低抵抗コンタクト形成の鍵を握ると考えられる。低
温熱処理ではシリコン半導体基板表面の自然酸化膜を金
属膜であるＴｉが還元しきれずに、Ｔｉシリサイド層の
形成が抑制されていたためコンタクト抵抗を下げること
ができなかったと考えられる。この実施例におけるＸｅ
フラッシュランプの効果は、熱以外に光エネルギーをも
利用することにより、赤外加熱炉では到達することので
きないエネルギーを極短時間で得ることができたため、
金属膜と下地シリコン半導体基板との高速反応が可能と
なり、低サーマルバジェットでコンタクト抵抗の低減化
が実現できたものである。

【００２２】本発明は、上記実施例に限られるものでは
ない。半導体装置のコンタクト部を形成するための２つ
の加熱源は、発光波長が赤外領域にある加熱源とそれよ
りも短波長側で発光波長の少なくとも一部が紫外領域に
あれば良く、例えば、Ａｒ、Ｎ₂ 、エキシマ等のレーザ
や水素ランプを適用することも可能である。

【００２３】次に、図３乃至図５を参照して第２の実施
例を説明する。図３は、比較例サンプルＳ４のコンタク
ト部の反応形態においてフラッシュランプの効果を説明
する組成図であり、縦軸が元素の組成比（ａｔｏｍ
％）、横軸がＡｒイオンスパッタリング時間（分）を表
わしている。即ち横軸は深さ方向に対応している。前述
の第１の実施例にしたがって半導体装置を製造する。但
し、この実施例における金属配線とシリコン半導体基板
とのコンタクト部を形成するための熱処理条件は、基板
温度を１００〜４８０℃、Ｘｅフラッシュランプの照射
エネルギー密度を５〜２５Ｊ／ｃｍ² の範囲内に設定す
る。即ち、この実施例では、第１の加熱源による基板温
度は高融点金属膜、ここではＴｉ層が熱処理中の雰囲気
からの影響を受けずに素子特性としての劣化を誘発しな
い温度を条件とし、第２の加熱源では光源本体の低負荷
内でコンタクト部の反応が促進できる照射エネルギーに
設定している。実施例におけるコンタクト部の反応効果
を調べるために、基板温度を５００℃に設定し、Ｘｅフ
ラッシュランプの照射エネルギー密度を１０Ｊ／ｃｍ²
に設定したサンプルＳ４を比較例として作製する。

【００２４】比較例のサンプルＳ４のＡｌ電極と不純物
拡散層間のコンタクト抵抗を実測したところ７．２×１
０^-3Ωｃｍ² であった。上述の結果から、比較例サンプ
ルＳ４は、第１の実施例のサンプルＳ１と比べてコンタ
クト抵抗が却って増大してしまうことが分かった。図３
（ａ）は、比較例のサンプルＳ４について、オージェ分
光分析からコンタクト部の反応形態の様子を調べた結果
を示している。比較例サンプルＳ４ではＴｉ層に相当量
の酸素が取り込まれており、最表面に約１５ｎｍ程度の
Ｔｉ酸化膜が存在しているばかりか、Ｔｉシリサイド層
の膜厚も減少してしまっていることが分かる。このこと
は、基板温度が高くなるほど雰囲気の影響を受け易くな
り、基板表面側から侵入してくる酸素量が増加すること
によりＴｉシリサイド層の成長率が制限されてしまうこ
とを示唆している。すなわち、比較例サンプルＳ４で
は、金属膜Ｔｉが酸化されて絶縁体となってしまったこ
とと、Ｔｉシリサイドの成長が抑制されてしまったこと
とで、コンタクト抵抗が増大したものと考察される。

【００２５】そこで、シリコン半導体基板の基板温度を
室温にした状態で、Ｘｅフラッシュランプ（照射エネル
ギー：１０Ｊ／ｃｍ² ）のみで、図１（ｅ）に図示する
構造のサンプルＳ５を作製する。この時のサンプルＳ５
のコンタクト抵抗は、３．１×１０^-5Ωｃｍ² であり、
実施例サンプルと比べると著しく高いものであった。図
３（ｂ）にはサンプルＳ５について、オージェ分光分析
からコンタクト部の反応形態の様子を調べた結果を示し
ている。以上の結果から、Ｔｉ層の酸化反応を阻止する
ために、第１の加熱源による基板温度を低く設定し過ぎ
ても、第２の加熱源であるＸｅフラッシュランプのみで
は、低抵抗コンタクトの形成は困難であることが分か
る。Ｘｅフラッシュランプ照射のみで金属シリサイド層
を形成するには、３０Ｊ／ｃｍ² 以上の照射エネルギー
密度が必要になってくると予想されるが、照射エネルギ
ー密度が大きくなるほど、金属シリサイドの生成量を制
御することが困難となり、またフラッシュランプ負荷の
面から考えても実用的とはいえない。

【００２６】図４は、低サーマルバジェットでコンタク
ト部にＴｉシリサイド層を形成し、低抵抗オーミックコ
ンタクトを形成するために必要な第１の加熱源による基
板温度と、第２の加熱源によるＸｅフラッシュランプ
（パルス幅１ｍｓｅｃ時）の照射エネルギー密度との関
係を示すものである。図中、斜線で示された領域は、Ｘ
ｅフラッシュランプの寿命を考慮した範囲内で５×１０
^-7Ωｃｍ² 以下の低抵抗コンタクトを形成することがで
きる条件を示している。４８０℃付近までは基板温度を
増加させるほど、低エネルギー密度のフラッシュ照射
で、５×１０^-7Ωｃｍ² 以下の低抵抗コンタクトが得ら
れることが分かる。図５は、Ｘｅフラッシュランプを１
０回照射させた場合を図示したものである。照射回数を
増加させると５×１０^-7Ωｃｍ² 以下の低抵抗コンタク
トの得られる条件が低温、低照射エネルギー側へ広がる
ことが分かる。以上から、金属配線とシリコン半導体基
板とのコンタクト部を形成するための熱処理条件は、基
板温度を１００〜４８０℃、Ｘｅフラッシュランプの照
射エネルギー密度を５〜２５Ｊ／ｃｍ² の範囲内に設定
するのが適当である。

【００２７】次に、図６を参照して第３の実施例につい
て説明する。この実施例では、第１の実施例にしたがっ
て半導体装置を製造する。ただし、この実施例における
金属配線とシリコン半導体基板とのコンタクト部を形成
するための電極下地層として、５〜２０％のＳｉが添加
された金属導電性膜を堆積させる。Ｔｉ−１０％Ｓｉの
金属導電性膜をコンタクト底に堆積させ、その後、シリ
コン半導体基板の基板温度４００℃でＸｅフラッシュラ
ンプをエネルギー密度１０Ｊ／ｃｍ² で１パルス照射さ
せて、図１（ｅ）に図示する構造のサンプルＳ６を作製
する。即ち、本発明による特徴は、高融点金属膜をコン
タクト底に堆積する前に、コンタクト界面で金属シリサ
イド層を形成するためのＳｉを予め高融点金属膜内に含
有させておくことにより熱工程に伴う下地基板であるシ
リコン半導体基板のシリコン表面側への前方拡散量を抑
制し、シリサイデーション反応を抑制することで接合リ
ーク電流の低減化を図ることにある。

【００２８】この実施例におけるサンプルＳ６の接合リ
ーク電流の低減効果を調べるために、コンタクトプロセ
スの熱工程は実施例のサンプルＳ６と同じであるが、Ｓ
ｉ未添加の金属膜Ｔｉを電極下地層としたサンプルＳ１
を用いて、比較実験を行う。実施例のサンプルＳ６にお
いて、逆方向バイアス電圧５Ｖ印加時の接合リーク電流
を実測したところ３．５×１０^-9Ａ／ｃｍ² であった。
また、Ａｌ電極と不純物拡散層間のコンタクト抵抗は、
３．６×１０^-7Ωｃｍ² であった。一方、比較例のサン
プルＳ１（第１の実施例では実施例サンプル）におい
て、接合リーク電流を実測したところ、５．１×１０^-7
Ａ／ｃｍ² （コンタクト抵抗：１．３×１０^-7Ωｃ
ｍ² ）であった。さらに、第２の加熱源を使わずに第１
の加熱源のみで５５０℃、９０分の熱処理を行った従来
例サンプルＳ３の接合リーク電流は２．６×１０^-9Ａ／
ｃｍ² （コンタクト抵抗：２．５×１０^-7Ωｃｍ² ）で
あった。これより、実施例サンプルＳ６の接合リーク電
流は、従来例サンプルＳ３と同レベルのリーク電流が得
られており、また比較例のサンプルＳ１と比べた場合に
はコンタクト抵抗の上昇は見られるものの接合リーク電
流は２桁近くも低くなり、極めて効果的に改善できるこ
とが分かる。

【００２９】第２の加熱源を組み合わせるコンタクト部
の形成方法は、金属シリサイド層を厚く形成できること
でコンタクト抵抗の低減化には著しい効果が見られたも
のの、その反面、下地シリコン半導体基板の金属膜側へ
の前方拡散量が多く、シリコン半導体基板内に空孔がで
きてしまい、その空孔が逆バイアス印加時に空乏層中に
含まれてしまうために接合リーク電流の増大を招いてい
たと考えられる。そこで、金属膜堆積前にＳｉを予め添
加させておくことで、熱処理に伴う下地シリコン半導体
基板からのＳｉの拡散量を抑制し、シリサイデーション
反応を制御しつつ金属シリサイド層を形成することがで
きたために接合リーク電流の改善に至ったと考察され
る。図６は、基板温度４００℃でＸｅフラッシュランプ
を照射エネルギー密度１０Ｊ／ｃｍ² で１パルス照射し
た時のＴｉ中に添加されるＳｉの量に対するコンタクト
抵抗と接合リーク電流（５Ｖ印加時）の関係を示す特性
図である。Ｓｉの添加量が増えるほどコンタクト抵抗は
上昇するが、接合リーク電流が小さくなることが分か
る。コンタクト抵抗と接合リーク電流の両面からスペッ
クを満たすことのできるＳｉ添加量の範囲は、５〜２０
％であることが示されている。

【００３０】以上、金属配線とシリコン半導体基板との
良好なコンタクト特性を有するコンタクト部を形成する
ための電極下地層としての金属導電性膜に５〜２０％の
Ｓｉを添加することが有効であることが分かる。次に、
図７及び図８を参照して第４の実施例を説明する。この
実施例ではロジック素子の不純物拡散領域と接続プラグ
とのコンタクト部の製造に本発明を適用する。ｐ型シリ
コン半導体基板５１の素子分離領域（ＳＴＩ）５３に囲
まれた素子領域にＭＯＳトランジスタが形成されてい
る。ＭＯＳトランジスタは、ソース／ドレイン領域を構
成するｎ型不純物拡散領域５７と、この不純物拡散領域
５７間の上に形成されたシリコン酸化膜からなるゲート
絶縁膜５４と、ゲート絶縁膜５４上に形成されたポリシ
リコンなどからなり、側壁絶縁膜により保護されたゲー
ト電極５０が形成されている。ゲート電極５０、不純物
拡散領域５７の表面にはコバルトシリサイド（ＣｏＳｉ
₂ ）層５５が形成され低抵抗化されている。半導体基板
５１の表面にはプラズマＣＶＤにより形成されたシリコ
ン窒化膜５６が形成されている。シリコン窒化膜５６の
上にはＢＰＳＧ膜及びその上のＴＥＯＳ膜からなる層間
絶縁膜５２が形成されている。

【００３１】層間絶縁膜５２の表面は、平坦化され、Ｔ
ｉＮ／Ｔｉバリアメタル層とこのバリアメタル層に挟ま
れたＡｌ−Ｃｕ金属膜から構成された金属配線５９が形
成されている。この金属配線５９とＭＯＳトランジスタ
のゲート電極５０及び不純物拡散領域５７は、層間絶縁
膜５２に形成されたコンタクト孔に埋め込まれた接続プ
ラグ５８により電気的に接続されている。接続プラグ５
８は、コンタクト孔の内壁に形成されたＴｉＮ／Ｔｉバ
リアメタル層とこのバリアメタル層に包まれたタングス
テン（Ｗ）から構成されている。この接続プラグ５８
は、シリサイド層５５に接続される。図７に示すＡ領域
にそのコンタクト部が示される。シリサイド層は、ゲー
ト電極５０のポリシリコン上及び不純物拡散領域５７上
にコバルト膜をスパッタリング等により堆積させ、加熱
処理してシリサイド化することにより形成される。しか
し、Ａ領域に示すコンタクト構造は、ＳｉＯ₂ 及びＣｏ
Ｏ層が形成されているので、高抵抗になっている（図８
（ａ））。そこで、通常は、接続プラグのバリアメタル
層を形成してから５５０℃、９０分の条件でアニールし
てＳｉＯ₂ 及びＣｏＯ層を消失させ、低抵抗化させてい
る（図８（ｂ））。この実施例ではこのような条件でア
ニールを行わず、半導体基板を赤外線加熱により４００
℃で加熱し、加熱中にエネルギー密度１０Ｊ／ｃｍ₂ 、
パルス幅１ｍｓｅｃを有するＸｅフラッシュランプを１
照射させる。これにより、４００℃の低温でありなが
ら、従来と同じ、図８（ｂ）に示すＡ領域の構造が得ら
れる。

【００３２】次に、図１２乃至図１４を参照して第５の
実施例を説明する。図１２は、１トランジスタ・１キャ
パシタ構成の強誘電体メモリセルの等価回路を示してお
り、これは、ＤＲＡＭセルの等価回路と同じ回路接続を
有する。図１３は、ＦＲＡＭが形成された半導体基板の
断面図である。従来のＦＲＡＭが形成された半導体基板
は、トランジスタの上に強誘電体キャパシタ、その上に
多層配線が形成された構造であるが、この実施例では、
加熱処理する試料としてトランジスタの上に多層配線が
形成され、多層配線の上に強誘電体キャパシタが形成さ
れた構造の半導体基板を用いる。図１４は、本発明が適
用されるＦＲＡＭ構造の半導体装置の製造工程を説明す
るフローチャートである。まず、ウェーハにメモリなど
に用いられるＭＯＳトランジスタを形成し（１）、次
に、層間絶縁膜を介してアルミニウムもしくはアルミニ
ウムを主成分とする金属配線を多層構造に形成する
（２）。その後、層間絶縁膜を介して強誘電体膜を有す
るキャパシタを形成する（３）。この半導体装置は、図
１６に示すＦＲＡＭ構造のものに比較してキャパシタの
位置が上下入れ代わっていることに特徴がある。

【００３３】Ｃはペロブスカイト構造を有する強誘電体
を電極間絶縁膜に用いた情報記録用のキャパシタ、Ｑは
このキャパシタに直列に接続されている電荷転送用ＭＯ
Ｓトランジスタ、ＷＬはこのＭＯＳトランジスタのゲー
トに接続されているワード線、ＢＬはＭＯＳトランジス
タのソース／ドレイン領域の一方に接続されているビッ
ト線ＰＬは、上記キャパシタの一端（プレート）に接続
されているプレート線、ＶＰＬはプレート線電圧であ
る。図１３は、強誘電体特性のある強誘電体膜を有する
キャパシタを具備したＦＲＡＭの断面図である。ｐ型シ
リコン半導体などからなる半導体基板２０にはＬＯＣＯ
Ｓ法によるＳｉＯ₂ から構成された素子分離領域が形成
されている。半導体基板２０の表面領域にはソース／ド
レイン領域として用いられるｎ型不純物拡散領域２１が
形成されている。ソース／ドレイン領域間の上にはゲー
ト酸化膜（ＳｉＯ₂ ）２２を介してゲート電極２３が形
成されている。ワード線（ＷＬ）に繋がるゲート電極２
３は、ポリシリコン膜とポリシリコン膜上のタングステ
ンシリサイド膜などからなり、上面はシリコン窒化膜に
より保護されている。半導体基板２０は、ゲート電極２
３を覆うように減圧ＣＶＤ法により形成された層間絶縁
膜として用いられるＢＰＳＧ(Born Phospharus Silicat
e Glass)膜からなる第１の絶縁膜２４１により被覆され
ている。第１の絶縁膜２４１は、ＣＭＰ(Chemical Mech
anical Polishing) などにより研磨されて平坦化され
る。

【００３４】第１の層間絶縁膜２４１にはバリアメタル
層を介在させたアルミニウムなどの金属配線２５１が埋
め込み形成されている。第１の層間絶縁膜２４１上に
は、それぞれ第２乃至第４の金属配線２５２〜２５４が
埋め込み形成されたシリコン酸化膜などからなる第２乃
至第４の層間絶縁膜２４２〜２４４が形成され、第４の
層間絶縁膜２４４上には第５の層間絶縁膜２４５が堆積
されている。第５の層間絶縁膜２４５の上には、強誘電
体キャパシタＣが形成されている。キャパシタＣは、層
間絶縁膜２４５に接触し、下部電極３０１、強誘電体特
性を有するＰＺＴなどの強誘電体膜３０２及びプレート
線（ＰＬ）に繋がる上部電極３０３が順次堆積された積
層体から構成されている。第１乃至第５の層間絶縁膜２
４１〜２４５にはコンタクト孔が形成され、そこにタン
グステンなどの接続プラグ２７が埋め込み形成され、接
続プラグ２７は、下部電極３０１とＭＯＳトランジスタ
Ｑのソース／ドレイン領域の一方とを電気的に接続して
いる。ソース／ドレイン領域の他方は、ビット線（Ｂ
Ｌ）（図示しない）に繋がっている。

【００３５】下部電極３０１は、層間絶縁膜２４５に接
触するＴｉ膜及びＴｉ膜の上に形成されたＰｔ膜から構
成されている。上部電極３０３は、Ｐｔ膜から構成され
ている。キャパシタＣを被覆するように層間絶縁膜２４
５上に絶縁膜２８が形成されている絶縁膜２８は、ＴＥ
ＯＳ膜（ＳｉＯ₂ 膜）などからなる。絶縁膜２８は、Ｃ
ＭＰなどにより平坦化される。絶縁膜２８にはエッチン
グによりコンタクト孔及び配線溝が形成され、そこにア
ルミニウムなどの金属配線（ＰＬ）２９が埋め込み形成
される。以上、説明したＦＲＡＭにおいてキャパシタ強
誘電体膜は、本発明の結晶化方法を適用して形成され
る。すなわち、ＰＺＴやＳＲＯＰなどの強誘電体膜をア
モルファス状態で成膜させ、その後に熱処理により結晶
化してキャパシタ誘電体として用いる膜が形成される。

【００３６】次に、図１５を参照して第６の実施例を説
明する。図１５は、強誘電体膜を誘電体とするキャパシ
タが形成された半導体基板の断面図である。ｐ型（１０
０）シリコン半導体基板３１を加熱炉に入れ酸素雰囲気
中で８５０℃に加熱し、膜厚１００ｎｍの熱酸化膜３２
を形成する。この上に、アルゴンガスを用いるスパッタ
リングによってアルミニウム（Ａｌ）膜３３を膜厚４０
０ｎｍ程度堆積する。この上に、ＳｉＨ₄ とＮ₂ Ｏガス
を用いるプラズマＣＶＤ法によりシリコン酸化膜３４を
膜厚５００ｎｍ程度堆積する。この半導体基板３１上
に、さらに、スパッタリングによって金属チタン（Ｔ
ｉ）膜３５と白金（Ｐｔ）３６を、それぞれ３０ｎｍと
１００ｎｍの膜厚で堆積する。次に、再びスパッタリン
グ装置を用いて、チタン酸ジルコン酸鉛（ＰｂＺｒ_x Ｔ
ｉ_1-x Ｏ ₃ 、以下、ＰＺＴという）膜３７を膜厚１５０
ｎｍ程度堆積する。このときのスパッタリングに用いた
ガスは、アルゴンガスで、スパッタリング中の基板温度
は、室温とする。

【００３７】この半導体基板３１を図９に示す加熱処理
装置に入れ、酸素を導入しながら、結晶化を行う。この
工程は、まず、半導体基板３１を予備加熱するために下
からのタングステンハロゲンランプ（第１のランプ）６
に３ｋＷを投入し、１秒間に８０℃の速度で昇温した。
昇温開始から５秒後４００℃の到達した時点でフラッシ
ュランプ（第２のランプ）７を１回だけ点灯し、その直
後にタングステンハロゲンランプ６を消灯した。フラッ
シュランプ７の点灯時間は、１．３ｍｓｅｃであり、そ
のエネルギーは、１２Ｊ／ｃｍ² である。このように本
発明を実施した半導体基板をＸ線回析で分析したとこ
ろ、フラッシュランプ６を照射しなかった試料（半導体
基板）ではＰＺＴが結晶化していなかったのに対し、フ
ラッシュランプを照射した試料ではペロブスカイト相に
結晶化していることが確認された。同時に下地のアルミ
ニウム膜３３の状態を顕微鏡と走査型電子顕微鏡で調べ
たが、全く変化が認められず、アルミニウム膜３３を変
化させることなくＰＺＴ膜３７を結晶化させることが可
能であることが明らかになった。タングステンハロゲン
ランプ７による予備加熱温度を４００℃に固定し、ＰＺ
Ｔ膜の結晶化に要するフラッシュランプ８の出力を調べ
たところ、１０Ｊ／ｃｍ² 以上では結晶化が起こること
が判明した。

【００３８】また、逆に予備加熱温度をパラメーターと
してアルミニウム膜３３を変化させることなくＰＺＴ膜
３７を結晶化させることが出来る範囲を調べると、予備
加熱時間を１秒以内にすれば５５０℃程度まで加熱して
もアルミニウム膜３３に変化が起こらないことが確認で
きた。この半導体基板３１上に再びＰｔ膜３８をアルゴ
ンガスを用いるスパッタリングにより形成した。膜厚
は、１５０ｎｍとした。この試料の分極特性を測定した
ところ、残留分極値が３０μＣ／ｃｍ２あり、通常のＲ
ＴＡで結晶化したＰＺＴ膜に比較して何ら遜色がないこ
とが明らかになった。２種類のランプを同時に点灯する
と、それだけ電力を消費する。消費電力の削減を目痣し
て、例えば、タングステンハロゲンランプ６を点灯し、
消灯した瞬間にフラッシュランプ７を点灯することも可
能である。この場合、数１０ｋＷの電力を消費するタン
グステンハロゲンランプ６を消灯した後であるが、消灯
直後のために半導体基板３１の温度はまだ保たれてい
る。したがって、ランプ点灯のための電極が一つで済
み、同時に消費電力の削減を計ることが可能となる。

【００３９】強誘電体膜は、ＰＺＴ膜に限らずＳＢＴ
（ＳｒＢｉＴａ₂ Ｏ₉ ），ＢＴＯ（ＢａＴｉＯ₃ ）など
多くの材料が存在するが、本発明を実施することにより
アルミニウム膜に変化を起こすことなく、これらの膜を
結晶化させることが可能であることはいうまでもない。
本発明は、半導体基板上に形成された強誘電体膜の結晶
化方法に限るものではなく、チタン酸ストロンチウム
（ＳｒＴｉＯ₃ 、ＳＴＯと略）、チタン酸ストロンチウ
ム・バリウム（Ｂａ_x Ｓｒ_1-x ＴｉＯ₃ ）の結晶化、Ｔ
ａ₂ Ｏ₅ の結晶化などの下地に与える熱エネルギーを抑
制しなければならないプロセスに幅広く応用することが
可能である。

【００４０】

【発明の効果】本発明によれば、半導体装置のコンタク
ト部の製造を低温で且つ急速に制御性良く行うことがで
き、その結果メタルゲート電極や高誘電率ゲート絶縁
膜、低誘電率層間絶縁膜に見られる耐熱性の低い新材料
を半導体装置に容易に適用できるようになり素子特性の
高性能化が実現可能になる。また、本発明を用いること
によって、アルミニウム配線に熱的損傷を与えることな
く、その上に強誘電体キャパシタを形成することができ
る。アルミニウム配線は何層形成されていても、その上
で強誘電体キャパシタを形成することが可能になる。

【図面の簡単な説明】

【図１】本発明の半導体装置におけるコンタクト部の製
造工程を示す断面図。

【図２】本発明及び比較例のサンプルにおけるコンタク
ト部の反応形態においてフラッシュランプの効果を示す
組成図。

【図３】本発明及び比較例のサンプルにおけるコンタク
ト部の反応形態において基板温度の効果を示す組成図。

【図４】フラッシュランプを１回照射した時の低抵抗コ
ンタクトを形成するために必要な基板温度とフラッシュ
ランプの照射エネルギー密度との関係を示す特性図。

【図５】フラッシュランプを１０回照射した時の低抵抗
コンタクトを形成するために必要な基板温度とフラッシ
ュランプの照射エネルギー密度との関係を示す特性図。

【図６】下地金属膜に対するＳｉの添加量とコンタクト
抵抗及び接合リーク電流との関係を示す特性図。

【図７】本発明のロジック素子が形成されたシリコン半
導体基板の断面図。

【図８】図７のＡ領域の構造を示す断面図。

【図９】本発明の熱処理装置の概略断面図。

【図１０】本発明を説明するランプエネルギーと強誘電
体膜の熱処理による温度の照射されるランプのエネルギ
ー依存性を示す特性図。

【図１１】本発明を説明する結晶化温度と熱処理時間と
の関係を示す特性図。

【図１２】１トランジスタ・１キャパシタ構成の強誘電
体メモリセルの等価回路図。

【図１３】本発明のＦＲＡＭが形成された半導体基板の
断面図。

【図１４】本発明に適用されるＦＲＡＭ構造の半導体装
置の製造工程図。

【図１５】本発明の強誘電体膜を誘電体とするキャパシ
タが形成された半導体基板の断面図。

【図１６】従来のＦＲＡＭ素子の断面図。

【符号の説明】

１・・・試料チャンバー、 ２・・・試料台、 ３
・・・ガス導入口、４・・・排気口、 ５・・・石英
窓、６・・・第１のランプ（タングステンハロゲンラン
プ）、７・・・第２のランプ（フラッシュランプ）、８
・・・試料、 ９、１０・・・電源、 ２０、３１・・
・シリコン基板、２１、４７、５７・・・不純物拡散領
域、 ２２・・・ゲート酸化膜、２３、５０・・・ゲ
ート電極、 ２７・・・接続プラグ、２８・・・絶縁
膜、 ２９、２５１〜２５４・・・金属配線、３２・
・・熱酸化膜、 ３３・・・アルミニウム膜、３４・
・・シリコン酸化膜、 ３５・・・金属チタン膜、３
６・・・白金膜、 ３７・・・チタン酸ジルコン酸鉛
膜、４１、５１・・・シリコン半導体基板、 ４２・
・・ＳｉＯ₂ 膜、４３・・・コンタクト孔、 ４４・
・・イオン注入層、４５・・・金属膜、 ４６・・・
抵抗率の低い金属膜、４８・・・電極、 ５２、２４１
〜２４５・・・層間絶縁膜、５３・・・素子分離領域、
５４・・・ゲート絶縁膜、５５・・・シリサイド
層、 ５６・・・シリコン窒化膜、５８・・・接続プ
ラグ、 ５９・・・金属配線、１０１、３０１・・・
下部電極、 １０２、３０２・・・強誘電体膜、１０
３、３０３・・・上部電極、 ２４１〜２４５・・・
層間絶縁膜。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/105 Ｈ０１Ｌ 21/90 Ｃ 27/10 ４６１ 27/10 ４４４Ｂ (72)発明者 須黒 恭一 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 有門 経敏 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 飯塚 佳男 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 4M104 BB14 BB20 BB25 DD02 DD80 DD84 FF22 HH15 5F033 HH08 HH09 HH18 HH27 HH33 JJ01 JJ08 JJ18 JJ19 JJ27 JJ33 KK01 KK25 MM05 MM08 MM13 NN06 NN07 QQ37 QQ70 QQ73 QQ82 RR04 RR06 RR15 SS04 SS11 SS15 TT02 VV16 XX09 5F083 AD10 AD21 FR02 GA02 GA25 JA15 JA17 JA35 JA36 JA37 JA38 JA39 JA40 KA01 KA19 KA20 MA06 MA17 MA18 NA03 PR33 PR34 ZA12

Claims (10)

【特許請求の範囲】
1. 【請求項１】 試料を加熱処理する際に、点灯時間の異
   なる少なくとも２種類以上のランプを用いて加熱する工
   程を具備し、前記試料を加熱処理する際に、第１の種類
   のランプを点灯し、続いて、前記第１の種類のランプの
   点灯中にフラッシュランプからなる第２の種類のランプ
   を点灯して試料を加熱することを特徴とする熱処理方
   法。
2. 【請求項２】 半導体基板上に絶縁膜を形成し、この絶
   縁膜に前記半導体基板もしくはこの半導体基板上に形成
   された導電体膜を露出させるコンタクト孔を形成する工
   程と、 前記コンタクト孔から露出している半導体基板表面もし
   くは前記導電体膜に接続する配線もしくは導電性電極を
   堆積させてコンタクト部を形成する工程と、 前記半導体基板を熱処理することにより前記半導体基板
   表面もしくは前記導電体膜と前記配線もしくは前記導電
   性電極との前記コンタクト部のコンタクト性を向上させ
   る工程とを備え、 前記半導体基板を熱処理する工程において、発光波長分
   布及び照射時間の異なる２つの加熱源を用い、第１の加
   熱源を照射し、照射中もしくは照射停止後熱処理温度が
   低下する前に第２の加熱源を前記第１の加熱源の照射時
   間よりも短い時間照射することを特徴とする半導体装置
   の製造方法。
3. 【請求項３】 前記配線もしくは導電性電極は、前記半
   導体基板表面もしくは前記導電体膜の表面に形成される
   酸化膜を還元できる金属膜であることを特徴とする請求
   項２に記載の半導体装置の製造方法。
4. 【請求項４】 前記酸化膜を還元できる金属膜は、酸化
   膜形成時と下地である前記半導体基板もしくは前記導電
   体膜を構成する元素との化合物形成時を併せた生成熱
   が、前記半導体基板表面もしくは前記導電体膜の表面に
   形成される酸化膜の生成熱より負に大きいことを特徴と
   する請求項３に記載の半導体装置の製造方法。
5. 【請求項５】 前記酸化膜を還元できる金属膜にはシリ
   コンが５〜２０原子％含有されていることを特徴とする
   請求項４に記載の半導体装置の製造方法。
6. 【請求項６】 前記加熱源は、発光波長が赤外領域にあ
   る前記第１の加熱源と、それより短波長側にある発光波
   長を有する第２の加熱源からなることを特徴とする請求
   項３乃至請求項５に記載の半導体装置の製造方法。
7. 【請求項７】 前記第２の加熱源は、発光波長領域の少
   なくとも一部が紫外領域にあることを特徴とする請求項
   ６に記載の半導体装置の製造方法。
8. 【請求項８】 前記第２の加熱源は、フラッシュランプ
   であることを特徴とする請求項６に記載の半導体装置の
   製造方法。
9. 【請求項９】 前記第１の加熱源による前記半導体基板
   の温度は、前記絶縁膜、前記導電体膜、前記配線及び前
   記導電性電極の特性劣化の誘発しない温度より低く、前
   記第２の加熱源は、低負荷内でコンタクト部の反応が促
   進する照射エネルギー密度に設定されることを特徴とす
   る請求項２乃至請求項８のいずれかに記載の半導体装置
   の製造方法。
10. 【請求項１０】 半導体素子が形成された半導体基板上
    に層間絶縁膜を介して少なくとも１層のアルミニウム配
    線を形成する工程と、 前記アルミニウム配線上に層間絶縁膜を介して、下部電
    極、強誘電体膜、上部電極を順次スパッタリング法によ
    り堆積させる工程と、 前記半導体基板を熱処理することにより前記強誘電体膜
    を結晶化して前記下部電極、前記強誘電体膜及び前記上
    部電極からなるキャパシタを形成する工程とを備え、 前記半導体基板を熱処理する工程において、点灯時間の
    異なる少なくとも２種類以上のランプを用い、第１の種
    類のランプを点灯し、点灯中もしくは消灯後熱処理温度
    が低下する前に第２の種類のランプであるフラッシュラ
    ンプを前記第１の種類のランプの点灯時間よりも短い時
    間点灯することを特徴とする半導体装置の製造方法。