JPH0982906A - 強誘電体薄膜素子 - Google Patents
強誘電体薄膜素子Info
- Publication number
- JPH0982906A JPH0982906A JP23135395A JP23135395A JPH0982906A JP H0982906 A JPH0982906 A JP H0982906A JP 23135395 A JP23135395 A JP 23135395A JP 23135395 A JP23135395 A JP 23135395A JP H0982906 A JPH0982906 A JP H0982906A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ferroelectric
- ferroelectric thin
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 膜特性疲労やリーク電流発生が少なく、かつ
強誘電体との密着性の良い電極材料を備えた強誘電体薄
膜素子を提供する。 【解決手段】 Ｂｉ系層状ペロブスカイト結晶構造を有
する強誘電体薄膜５を備える強誘電体薄膜素子におい
て、Ｂｉを含む酸化物電極４を用いる事により、強誘電
体５と電極４の界面の仕事関数の差を小さくすると共
に、強誘電体と電極との膨脹係数の差による膜中残留応
力の発生が抑制される。
強誘電体との密着性の良い電極材料を備えた強誘電体薄
膜素子を提供する。 【解決手段】 Ｂｉ系層状ペロブスカイト結晶構造を有
する強誘電体薄膜５を備える強誘電体薄膜素子におい
て、Ｂｉを含む酸化物電極４を用いる事により、強誘電
体５と電極４の界面の仕事関数の差を小さくすると共
に、強誘電体と電極との膨脹係数の差による膜中残留応
力の発生が抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は強誘電体薄膜素子の
構造に関し、より詳細には、強誘電体不揮発性メモリ素
子、焦電赤外線センサ素子、圧電素子等に用いられる強
誘電体薄膜キャパシタおよびその製造方法に関する。
構造に関し、より詳細には、強誘電体不揮発性メモリ素
子、焦電赤外線センサ素子、圧電素子等に用いられる強
誘電体薄膜キャパシタおよびその製造方法に関する。
【０００２】
【従来の技術】強誘電体結晶は、自発分極、高誘電率、
焦電効果、圧電効果、電気光学効果等の機能を持ち、従
来から、コンデンサ、赤外線センサ、超音波発振器、圧
力センサ、周波数フィルター、光スイッチ等の多くの素
子開発に応用されている。
焦電効果、圧電効果、電気光学効果等の機能を持ち、従
来から、コンデンサ、赤外線センサ、超音波発振器、圧
力センサ、周波数フィルター、光スイッチ等の多くの素
子開発に応用されている。
【０００３】最近では、強誘電体材料の薄膜化技術の進
展に伴い、各種の基板上に高品質の強誘電体薄膜の形成
が可能である。この強誘電体薄膜を半導体デバイスに適
用する事により、その性能の向上や従来にない新しいデ
バイスの開発が可能である。例えば、高誘電率材料をＤ
ＲＡＭのキャパシタに応用する事で、プレーナー型で高
集積化が実現でき、製造工程の簡略化とコスト低減が可
能となる。更に、この強誘電体キャパシタの持つ自発分
極を利用した不揮発性メモリ（ＦＲＡＭ）の開発が行わ
れ、ＤＲＡＭに不揮発動作を付加した新規メモリデバイ
スが実現されている。この様なデバイス開発には、残留
自発分極（Ｐｒ）が大きく、かつ抗電界（Ｅｃ）が小さ
く、低リーク電流であり、更に駆動電圧の低減と半導体
プロセスとの整合の為に膜厚２００ｎｍ以下の高品質薄
膜が必要となる。また、自発分極を利用したデバイス開
発には、繰り返し分極反転に伴う強誘電特性の劣化（疲
労）の少ない、高信頼性材料の開発が不可欠である。
展に伴い、各種の基板上に高品質の強誘電体薄膜の形成
が可能である。この強誘電体薄膜を半導体デバイスに適
用する事により、その性能の向上や従来にない新しいデ
バイスの開発が可能である。例えば、高誘電率材料をＤ
ＲＡＭのキャパシタに応用する事で、プレーナー型で高
集積化が実現でき、製造工程の簡略化とコスト低減が可
能となる。更に、この強誘電体キャパシタの持つ自発分
極を利用した不揮発性メモリ（ＦＲＡＭ）の開発が行わ
れ、ＤＲＡＭに不揮発動作を付加した新規メモリデバイ
スが実現されている。この様なデバイス開発には、残留
自発分極（Ｐｒ）が大きく、かつ抗電界（Ｅｃ）が小さ
く、低リーク電流であり、更に駆動電圧の低減と半導体
プロセスとの整合の為に膜厚２００ｎｍ以下の高品質薄
膜が必要となる。また、自発分極を利用したデバイス開
発には、繰り返し分極反転に伴う強誘電特性の劣化（疲
労）の少ない、高信頼性材料の開発が不可欠である。
【０００４】現在、膜特性疲労の少ない強誘電体材料と
して一連のＢｉ系層状ペロブスカイト構造強誘電体が注
目されている。これらの材料は、化学式Ｂｉ2 Ａm Ｂm
Ｏ3m+3（ただし、ＡはＮａ1+、Ｋ1+、Ｐｂ2+、Ｃａ2+、
Ｓｒ2+、Ｂａ2+及びＢｉ3+から選択されるいずれか１
つ、ＢはＦｅ3+、Ｔｉ4+、Ｎｂ5+、Ｔａ5+、Ｗ6+、Ｍｏ
6+から選択されるいずれか１つ、ｍは１以上の自然数と
する）で表される。
して一連のＢｉ系層状ペロブスカイト構造強誘電体が注
目されている。これらの材料は、化学式Ｂｉ2 Ａm Ｂm
Ｏ3m+3（ただし、ＡはＮａ1+、Ｋ1+、Ｐｂ2+、Ｃａ2+、
Ｓｒ2+、Ｂａ2+及びＢｉ3+から選択されるいずれか１
つ、ＢはＦｅ3+、Ｔｉ4+、Ｎｂ5+、Ｔａ5+、Ｗ6+、Ｍｏ
6+から選択されるいずれか１つ、ｍは１以上の自然数と
する）で表される。
【０００５】これらのＢｉ系強誘電体材料の中でも、Ｂ
ｉ4 Ｔｉ3 Ｏ12は斜方晶系に属する層状ペロブスカイト
構造（格子定数：ａ＝５．４１００、ｂ＝５．４４８
９、ｃ＝３２．８１５オングストローム）を持つ強誘電
体であり、その自発分極はａ軸方向でＰｒがおよそ５０
μＣ／ｃｍ2 、抗電界Ｅｃがおよそ５０ｋＶ／ｃｍ、ｃ
軸方向でＰｒがおよそ４μＣ／ｃｍ2 、Ｅｃがおよそ４
ｋＶ／ｃｍと優れた特性を持つ。
ｉ4 Ｔｉ3 Ｏ12は斜方晶系に属する層状ペロブスカイト
構造（格子定数：ａ＝５．４１００、ｂ＝５．４４８
９、ｃ＝３２．８１５オングストローム）を持つ強誘電
体であり、その自発分極はａ軸方向でＰｒがおよそ５０
μＣ／ｃｍ2 、抗電界Ｅｃがおよそ５０ｋＶ／ｃｍ、ｃ
軸方向でＰｒがおよそ４μＣ／ｃｍ2 、Ｅｃがおよそ４
ｋＶ／ｃｍと優れた特性を持つ。
【０００６】これらの優れた材料特性を薄膜で実現する
為には、キャパシタ構造を形成する為の電極材料の検討
が重要である。すなわち、強誘電体と電極との間の仕事
関数の差が大きい場合には、強誘電体薄膜中の酸素欠陥
や空間電荷によるキャリヤが電極界面にトラップされて
反電場が発生し、実効的に強誘電体薄膜にかかる電界強
度が減少する為に、分極反転を繰り返した場合に膜特性
疲労の原因となる。さらに、強誘電体と電極との膨脹係
数の違いによって、強誘電体薄膜に残留反応が発生し、
リーク電流や密着力不足による膜剥離の原因となる。
為には、キャパシタ構造を形成する為の電極材料の検討
が重要である。すなわち、強誘電体と電極との間の仕事
関数の差が大きい場合には、強誘電体薄膜中の酸素欠陥
や空間電荷によるキャリヤが電極界面にトラップされて
反電場が発生し、実効的に強誘電体薄膜にかかる電界強
度が減少する為に、分極反転を繰り返した場合に膜特性
疲労の原因となる。さらに、強誘電体と電極との膨脹係
数の違いによって、強誘電体薄膜に残留反応が発生し、
リーク電流や密着力不足による膜剥離の原因となる。
【０００７】従来、ＤＲＡＭやＦＲＡＭに用いられる強
誘電体キャパシタ用の電極としては、強誘電体薄膜形成
時における耐熱性と耐酸化性に優れたＰｔが用いられて
いる。しかし、上記の強誘電体との界面における仕事関
数、膨脹係数の差を考慮すると、電極材料としては強誘
電体材料と類似した酸化物電極材料が望ましい。実際、
強誘電体ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ）において
は、Ｐｔ電極に替えて、ＲｕＯ2 やＩｒＯ2 を用いる事
で膜特性の疲労が減少する事が報告されている。（C.Kw
ok他, 4th International Symposium on Integrated Fe
rroelectrics、 Proceedings(1992)421）
誘電体キャパシタ用の電極としては、強誘電体薄膜形成
時における耐熱性と耐酸化性に優れたＰｔが用いられて
いる。しかし、上記の強誘電体との界面における仕事関
数、膨脹係数の差を考慮すると、電極材料としては強誘
電体材料と類似した酸化物電極材料が望ましい。実際、
強誘電体ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ）において
は、Ｐｔ電極に替えて、ＲｕＯ2 やＩｒＯ2 を用いる事
で膜特性の疲労が減少する事が報告されている。（C.Kw
ok他, 4th International Symposium on Integrated Fe
rroelectrics、 Proceedings(1992)421）
【０００８】
【発明が解決しようとする課題】上述した様に、十分な
強誘電体キャパシタ特性を引き出し、ＤＲＡＭやＦＲＡ
Ｍに適用可能とする為には、各々の強誘電体材料とマッ
チした電極材料の選択が重要である。すなわち、強誘電
体との界面における仕事関数および膨脹係数の差ができ
るだけ小さい電極材料の開発が必要である。
強誘電体キャパシタ特性を引き出し、ＤＲＡＭやＦＲＡ
Ｍに適用可能とする為には、各々の強誘電体材料とマッ
チした電極材料の選択が重要である。すなわち、強誘電
体との界面における仕事関数および膨脹係数の差ができ
るだけ小さい電極材料の開発が必要である。
【０００９】本発明は、Ｂｉ系層状ペロブスカイト構造
を有する強誘電体を用いた強誘電体キャパシタに適用可
能な、膜特性疲労やリーク電流発生が少なく、かつ強誘
電体との密着性の良い電極材料を提供する事を目的とす
る。
を有する強誘電体を用いた強誘電体キャパシタに適用可
能な、膜特性疲労やリーク電流発生が少なく、かつ強誘
電体との密着性の良い電極材料を提供する事を目的とす
る。
【００１０】
【課題を解決するための手段】上述の目的は、基板上に
下部電極層と強誘電体薄膜と上部電極層とを順番に備え
る強誘電体薄膜素子であって、前記下部電極層及び前記
上部電極層の少なくとも一方が前記強誘電体薄膜を構成
する元素を少なくとも一つ含む酸化物導電体からなるこ
とを特徴とする請求項１に記載の強誘電体薄膜素子によ
り達成される。
下部電極層と強誘電体薄膜と上部電極層とを順番に備え
る強誘電体薄膜素子であって、前記下部電極層及び前記
上部電極層の少なくとも一方が前記強誘電体薄膜を構成
する元素を少なくとも一つ含む酸化物導電体からなるこ
とを特徴とする請求項１に記載の強誘電体薄膜素子によ
り達成される。
【００１１】上述の目的は、前記強誘電体薄膜が、Ａを
Ｎａ1+、Ｋ1+、Ｐｂ2+、Ｃａ2+、Ｓｒ2+、Ｂａ2+及びＢ
ｉ3+のいずれか１つ、ＢをＦｅ3+、Ｔｉ4+、Ｎｂ5+、Ｔ
ａ5+、Ｗ6+及びＭｏ6+のいずれか１つ、ｍを１以上の自
然数とした際に、化学式Ｂｉ2 Ａm Ｂm Ｏ3m+3で表され
るＢｉ系層状ペロブスカイト結晶構造を有することを特
徴とする請求項２に記載の強誘電体薄膜素子により達成
される。
Ｎａ1+、Ｋ1+、Ｐｂ2+、Ｃａ2+、Ｓｒ2+、Ｂａ2+及びＢ
ｉ3+のいずれか１つ、ＢをＦｅ3+、Ｔｉ4+、Ｎｂ5+、Ｔ
ａ5+、Ｗ6+及びＭｏ6+のいずれか１つ、ｍを１以上の自
然数とした際に、化学式Ｂｉ2 Ａm Ｂm Ｏ3m+3で表され
るＢｉ系層状ペロブスカイト結晶構造を有することを特
徴とする請求項２に記載の強誘電体薄膜素子により達成
される。
【００１２】上述の目的は、前記少なくとも一方の電極
層がＢｉ及びＲｕ、Ｒｈ及びＩｒのいずれか１つを含む
酸化物導電体であることを特徴とする請求項３に記載の
強誘電体薄膜素子により達成される。
層がＢｉ及びＲｕ、Ｒｈ及びＩｒのいずれか１つを含む
酸化物導電体であることを特徴とする請求項３に記載の
強誘電体薄膜素子により達成される。
【００１３】上述の目的は、基板上に下部電極層と強誘
電体薄膜と上部電極層とを順番に形成する強誘電体薄膜
素子の製造方法であって、Ｂｉ系層状ペロブスカイト結
晶構造を有する強誘電体薄膜上にＲｕ、Ｒｈ及びＩｒの
いずれか１つを含む金属酸化物膜を形成し、固相反応に
よって該強誘電体膜表面を導電化することを特徴とする
請求項４に記載の強誘電体薄膜素子の製造方法により達
成される。
電体薄膜と上部電極層とを順番に形成する強誘電体薄膜
素子の製造方法であって、Ｂｉ系層状ペロブスカイト結
晶構造を有する強誘電体薄膜上にＲｕ、Ｒｈ及びＩｒの
いずれか１つを含む金属酸化物膜を形成し、固相反応に
よって該強誘電体膜表面を導電化することを特徴とする
請求項４に記載の強誘電体薄膜素子の製造方法により達
成される。
【００１４】本発明では、Ｂｉ系層状構造ペロブスカイ
ト構造を有する強誘電体がその構成元素として、全てＢ
ｉを含む事に注目した。すなわち、Ｂｉを含む酸化物電
極を用いる事で、強誘電体と電極の界面での仕事関数お
よび膨脹係数の差が低減できる。本発明では、Ｂｉを含
む酸化物導電体として、Ｂｉ2 Ｒｕ2 Ｏ7-X 、Ｂｉ2Ｒ
ｈ2 Ｏ7-X 、Ｂｉ2 Ｉｒ2 Ｏ7-X を用いた。すなわち、
強誘電体の構成元素を含む酸化物電極を用いる事で、強
誘電体への不純物導入を出来るだけ抑制すると共に、強
誘電体との格子マッチングを図る事で、強誘電体膜中の
残留応力の低減が可能となる。これらの導電性セラミッ
クスの結晶構造はパイロクロア型（立法晶系）であり、
その低効率はＢｉ2 Ｒｕ2 Ｏ7-X は７×１０-4Ωｃｍ、
Ｂｉ2 Ｒｈ2 Ｏ7-X は３×１０-3Ωｃｍ、Ｂｉ2 Ｉｒ2
Ｏ7-X は２×１０-3Ωｃｍである。
ト構造を有する強誘電体がその構成元素として、全てＢ
ｉを含む事に注目した。すなわち、Ｂｉを含む酸化物電
極を用いる事で、強誘電体と電極の界面での仕事関数お
よび膨脹係数の差が低減できる。本発明では、Ｂｉを含
む酸化物導電体として、Ｂｉ2 Ｒｕ2 Ｏ7-X 、Ｂｉ2Ｒ
ｈ2 Ｏ7-X 、Ｂｉ2 Ｉｒ2 Ｏ7-X を用いた。すなわち、
強誘電体の構成元素を含む酸化物電極を用いる事で、強
誘電体への不純物導入を出来るだけ抑制すると共に、強
誘電体との格子マッチングを図る事で、強誘電体膜中の
残留応力の低減が可能となる。これらの導電性セラミッ
クスの結晶構造はパイロクロア型（立法晶系）であり、
その低効率はＢｉ2 Ｒｕ2 Ｏ7-X は７×１０-4Ωｃｍ、
Ｂｉ2 Ｒｈ2 Ｏ7-X は３×１０-3Ωｃｍ、Ｂｉ2 Ｉｒ2
Ｏ7-X は２×１０-3Ωｃｍである。
【００１５】これらの酸化物導電体材料の温度特性は金
属的に振る舞う為、電極として十分に使用できる。更
に、下部電極として用いた場合、一般的な金属薄膜電極
上よりも同種の酸化物薄膜上の方が酸化物強誘電体の核
発生密度が大きくなり強誘電体薄膜自体の緻密化が実現
できる。
属的に振る舞う為、電極として十分に使用できる。更
に、下部電極として用いた場合、一般的な金属薄膜電極
上よりも同種の酸化物薄膜上の方が酸化物強誘電体の核
発生密度が大きくなり強誘電体薄膜自体の緻密化が実現
できる。
【００１６】本発明で用いられる基板としては、シリコ
ン単結晶基板の表面をＳｉＯ2 絶縁膜で被覆したもので
ある。勿論、シリコン単結晶基板としては、その表面に
トランジスタ等の素子が形成されていてもかまわない。
この基板上に下部電極として、上記の酸化物導電体膜を
形成する。その形成方法としては、スパッタリング法、
ＣＶＤ法、レーザーアブレーション法、反応性蒸着法等
種々の方法が可能である。電極として用いる場合の膜厚
は、１００〜５００ｎｍが好ましい。
ン単結晶基板の表面をＳｉＯ2 絶縁膜で被覆したもので
ある。勿論、シリコン単結晶基板としては、その表面に
トランジスタ等の素子が形成されていてもかまわない。
この基板上に下部電極として、上記の酸化物導電体膜を
形成する。その形成方法としては、スパッタリング法、
ＣＶＤ法、レーザーアブレーション法、反応性蒸着法等
種々の方法が可能である。電極として用いる場合の膜厚
は、１００〜５００ｎｍが好ましい。
【００１７】一方、上部電極として用いる場合には、Ｂ
ｉ系強誘電体薄膜上に上記の酸化物導電体膜を直接形成
する以外にも、強誘電体上にＲｕＯ2 、ＲｈＯ2 、Ｉｒ
Ｏ2を成膜した後、熱処理する事で強誘電体表面に導電
性を持たせる様にする方法がある。
ｉ系強誘電体薄膜上に上記の酸化物導電体膜を直接形成
する以外にも、強誘電体上にＲｕＯ2 、ＲｈＯ2 、Ｉｒ
Ｏ2を成膜した後、熱処理する事で強誘電体表面に導電
性を持たせる様にする方法がある。
【００１８】
【発明の実施の形態】以下、本発明における強誘電体薄
膜キャパシタおよびその製造方法の実施の形態を図を参
照しながら説明する。
膜キャパシタおよびその製造方法の実施の形態を図を参
照しながら説明する。
【００１９】まず、本発明の強誘電体キャパシタの第１
の実施の形態について説明する。
の実施の形態について説明する。
【００２０】図１は、本発明の強誘電体キャパシタの第
１の実施の形態を示す図である。図１の強誘電体キャパ
シタは、シリコンウエハ１の表面を熱酸化法により膜厚
２００ｎｍのＳｉＯ2 層２を形成し、さらにその上にＰ
ｔ電極層３を膜厚１００ｎｍで形成したものを基板とし
て用いる。
１の実施の形態を示す図である。図１の強誘電体キャパ
シタは、シリコンウエハ１の表面を熱酸化法により膜厚
２００ｎｍのＳｉＯ2 層２を形成し、さらにその上にＰ
ｔ電極層３を膜厚１００ｎｍで形成したものを基板とし
て用いる。
【００２１】この基板に、下部電極４としてＢｉ2 Ｒｕ
2 Ｏ7-X 薄膜を形成し、さらに強誘電体としてＢｉ4 Ｔ
ｉ3 Ｏ12の膜５をＭＯＣＶＤ法により作製する。ルテニ
ウム原料として、Ｒｕ（Ｃ11Ｈ19Ｏ2 ）3 、ビスマス原
料としてＢｉ（ｏ−Ｃ7 Ｈ7）3 、チタン原料としてＴ
ｉ（ｉ−ＯＣ3 Ｈ7 ）4 を用いる。
2 Ｏ7-X 薄膜を形成し、さらに強誘電体としてＢｉ4 Ｔ
ｉ3 Ｏ12の膜５をＭＯＣＶＤ法により作製する。ルテニ
ウム原料として、Ｒｕ（Ｃ11Ｈ19Ｏ2 ）3 、ビスマス原
料としてＢｉ（ｏ−Ｃ7 Ｈ7）3 、チタン原料としてＴ
ｉ（ｉ−ＯＣ3 Ｈ7 ）4 を用いる。
【００２２】下部電極４は、ルテニウム原料を１４０℃
に、またビスマス原料を１６０℃にそれぞれ加熱気化
し、アルゴンガスをキャリヤとして反応ガス酸素と共に
５００℃に保持した基板上に供給する事でＢｉ2 Ｒｕ2
Ｏ7-X 薄膜を形成する。ここで、ルテニウム原料キャリ
ヤガス流量は１５０ｓｃｃｍ、ビスマス原料キャリヤガ
ス流量は１００ｓｃｃｍ、酸素ガス流量は５００ｓｃｃ
ｍとし、反応圧力は５Ｔｏｒｒとする。１時間の成膜で
膜厚１００ｎｍのＢｉ2 Ｒｕ2 Ｏ7-X 薄膜４が得られ
る。
に、またビスマス原料を１６０℃にそれぞれ加熱気化
し、アルゴンガスをキャリヤとして反応ガス酸素と共に
５００℃に保持した基板上に供給する事でＢｉ2 Ｒｕ2
Ｏ7-X 薄膜を形成する。ここで、ルテニウム原料キャリ
ヤガス流量は１５０ｓｃｃｍ、ビスマス原料キャリヤガ
ス流量は１００ｓｃｃｍ、酸素ガス流量は５００ｓｃｃ
ｍとし、反応圧力は５Ｔｏｒｒとする。１時間の成膜で
膜厚１００ｎｍのＢｉ2 Ｒｕ2 Ｏ7-X 薄膜４が得られ
る。
【００２３】強誘電体Ｂｉ4 Ｔｉ3 Ｏ12の膜５は、ルテ
ニウム原料の供給を止め、チタン原料を５０℃に加熱気
化しガス流量５０ｓｃｃｍのアルゴンキャリヤガスでバ
ブリングし、ビスマス原料および酸素ガスと共にＢｉ2
Ｒｕ2 Ｏ7-X 薄膜電極上に供給する。この時の成膜温度
は６００℃とする。１時間の成膜で膜厚２００ｎｍのＢ
ｉ4 Ｔｉ3 Ｏ12膜５が得られる。この様にして作製した
強誘電体薄膜上に上部電極６として、膜厚１００ｎｍの
Ｐｔを蒸着してキャパシタ構造を作製する。
ニウム原料の供給を止め、チタン原料を５０℃に加熱気
化しガス流量５０ｓｃｃｍのアルゴンキャリヤガスでバ
ブリングし、ビスマス原料および酸素ガスと共にＢｉ2
Ｒｕ2 Ｏ7-X 薄膜電極上に供給する。この時の成膜温度
は６００℃とする。１時間の成膜で膜厚２００ｎｍのＢ
ｉ4 Ｔｉ3 Ｏ12膜５が得られる。この様にして作製した
強誘電体薄膜上に上部電極６として、膜厚１００ｎｍの
Ｐｔを蒸着してキャパシタ構造を作製する。
【００２４】作成されたキャパシタのリーク電流は、３
Ｖ印加で３×１０-7Ａ／ｃｍ2 であった。図２は、この
キャパシタのヒステリシス測定の結果を示すグラフであ
る。残留分極については、Ｐｒ＝４．３μＣ／ｃｍ2 が
得られた。図３は、残留分極Ｐｒの疲労特性を示すグラ
フである。１０10回の分極反転後のＰｒは４．１μＣ／
ｃｍ2 であり、わずかに減少している事が分かる。比較
例として、下部電極としてＰｔのみを使用した場合に
は、リーク電流密度＝７×１０-7Ａ／ｃｍ2 、Ｐｒ＝
５．３μＣ／ｃｍ2 であり、１０10回の分極反転後は
２．６μＣ／ｃｍ2 に大きく減少した。
Ｖ印加で３×１０-7Ａ／ｃｍ2 であった。図２は、この
キャパシタのヒステリシス測定の結果を示すグラフであ
る。残留分極については、Ｐｒ＝４．３μＣ／ｃｍ2 が
得られた。図３は、残留分極Ｐｒの疲労特性を示すグラ
フである。１０10回の分極反転後のＰｒは４．１μＣ／
ｃｍ2 であり、わずかに減少している事が分かる。比較
例として、下部電極としてＰｔのみを使用した場合に
は、リーク電流密度＝７×１０-7Ａ／ｃｍ2 、Ｐｒ＝
５．３μＣ／ｃｍ2 であり、１０10回の分極反転後は
２．６μＣ／ｃｍ2 に大きく減少した。
【００２５】このように、Ｂｉ2 Ｒｕ2 Ｏ7-X電極を用
いる事で、Ｐｒの初期値は若干減少するが、膜疲労耐性
は大きく向上する事が分かる。又、下部電極としてＰｔ
のみを使用した場合には、Ｂｉ4 Ｔｉ3 Ｏ12成膜ウエハ
の一部に、膜剥離が見られたが、Ｂｉ2 Ｒｕ2 Ｏ7-X電
極の場合にはウエハ全面に均一な強誘電体薄膜が得られ
た。
いる事で、Ｐｒの初期値は若干減少するが、膜疲労耐性
は大きく向上する事が分かる。又、下部電極としてＰｔ
のみを使用した場合には、Ｂｉ4 Ｔｉ3 Ｏ12成膜ウエハ
の一部に、膜剥離が見られたが、Ｂｉ2 Ｒｕ2 Ｏ7-X電
極の場合にはウエハ全面に均一な強誘電体薄膜が得られ
た。
【００２６】次に、本発明の強誘電体キャパシタの第２
の実施の形態について説明する。
の実施の形態について説明する。
【００２７】前述の第１の実施の形態と同様に、ＭＯＣ
ＶＤ法により下部電極Ｂｉ2 Ｒｕ2 Ｏ7-X および強誘電
体Ｂｉ4 Ｔｉ3 Ｏ12を形成した後、引き続き下部電極と
同様な条件で上部電極Ｂｉ2 Ｒｕ2 Ｏ7-X を膜厚５０ｎ
ｍで形成する。さらに、この上部電極上に第１の実施の
形態と同様にＰｔ電極を蒸着して、強誘電体キャパシタ
構造を作製する。
ＶＤ法により下部電極Ｂｉ2 Ｒｕ2 Ｏ7-X および強誘電
体Ｂｉ4 Ｔｉ3 Ｏ12を形成した後、引き続き下部電極と
同様な条件で上部電極Ｂｉ2 Ｒｕ2 Ｏ7-X を膜厚５０ｎ
ｍで形成する。さらに、この上部電極上に第１の実施の
形態と同様にＰｔ電極を蒸着して、強誘電体キャパシタ
構造を作製する。
【００２８】作成されたキャパシタのリーク電流は、４
×１０-8Ａ／ｃｍ2 という低い値が得られた。これは、
第１の実施の形態では強誘電体とＰｔ電極が直接接触し
ていた為に、Ｂｉ4 Ｔｉ3 Ｏ12とＰｔの膨脹係数の差に
よって強誘電体薄膜中に残留応力が発生し、リーク電流
が増大していたのに対して、この第２の実施の形態では
強誘電体とＰｔ電極の間に応力緩和に有効な酸化物電極
が介在した為に、リーク電流の低減が可能となったもの
と考えられる。また、図４は、該キャパシタのヒステリ
シス測定の結果を示すグラフであり、図５は、残留分極
Ｐｒの疲労特性を示すグラフである。３Ｖ印加でＰｒ＝
５．３μＣ／ｃｍ2 であり、１０10回の分極反転後も
５．３μＣ／ｃｍ2 と全く疲労は見られなかった。これ
から、強誘電体薄膜の上下を酸化物電極で挟む事によっ
て、従来のＰｔの様な金属電極の問題点（仕事関数の差
に起因する膜疲労、膜中残留応力に起因するリーク電流
の増大）が解決できることが分かる。
×１０-8Ａ／ｃｍ2 という低い値が得られた。これは、
第１の実施の形態では強誘電体とＰｔ電極が直接接触し
ていた為に、Ｂｉ4 Ｔｉ3 Ｏ12とＰｔの膨脹係数の差に
よって強誘電体薄膜中に残留応力が発生し、リーク電流
が増大していたのに対して、この第２の実施の形態では
強誘電体とＰｔ電極の間に応力緩和に有効な酸化物電極
が介在した為に、リーク電流の低減が可能となったもの
と考えられる。また、図４は、該キャパシタのヒステリ
シス測定の結果を示すグラフであり、図５は、残留分極
Ｐｒの疲労特性を示すグラフである。３Ｖ印加でＰｒ＝
５．３μＣ／ｃｍ2 であり、１０10回の分極反転後も
５．３μＣ／ｃｍ2 と全く疲労は見られなかった。これ
から、強誘電体薄膜の上下を酸化物電極で挟む事によっ
て、従来のＰｔの様な金属電極の問題点（仕事関数の差
に起因する膜疲労、膜中残留応力に起因するリーク電流
の増大）が解決できることが分かる。
【００２９】次に、本発明の強誘電体キャパシタの第３
の実施の形態について説明する。
の実施の形態について説明する。
【００３０】これは第２の実施の形態の上部Ｂｉ2 Ｒｕ
2 Ｏ7-X 電極の形成方法として、強誘電体Ｂｉ4 Ｔｉ3
Ｏ12表面の導電化を試みたものである。すなわち、第１
の実施の形態のＢｉ4 Ｔｉ3 Ｏ12薄膜形成の後、ルテニ
ウム原料と酸素ガスを短時間（５分）供給する。
2 Ｏ7-X 電極の形成方法として、強誘電体Ｂｉ4 Ｔｉ3
Ｏ12表面の導電化を試みたものである。すなわち、第１
の実施の形態のＢｉ4 Ｔｉ3 Ｏ12薄膜形成の後、ルテニ
ウム原料と酸素ガスを短時間（５分）供給する。
【００３１】この様にして得られた薄膜上にＰｔ電極を
形成して、電気特性を測定した。その結果、リーク電流
は７×１０-8Ａ／ｃｍ2 であった。またヒステリシス測
定の結果はＰｒ＝５．０μＣ／ｃｍ2 と第２の実施の形
態に比べて、少し特性は劣るものの第１の実施の形態よ
りも改善が見られた。これは、この第３の実施の形態で
はＢｉ4 Ｔｉ3 Ｏ12の表面において膜中のＢｉとＲｕが
反応して、強誘電体薄膜表面が導電化した結果、第２の
実施の形態と同様な効果が得られたものと考えられる。
形成して、電気特性を測定した。その結果、リーク電流
は７×１０-8Ａ／ｃｍ2 であった。またヒステリシス測
定の結果はＰｒ＝５．０μＣ／ｃｍ2 と第２の実施の形
態に比べて、少し特性は劣るものの第１の実施の形態よ
りも改善が見られた。これは、この第３の実施の形態で
はＢｉ4 Ｔｉ3 Ｏ12の表面において膜中のＢｉとＲｕが
反応して、強誘電体薄膜表面が導電化した結果、第２の
実施の形態と同様な効果が得られたものと考えられる。
【００３２】以上の実施の形態では、強誘電体としてＢ
ｉ4 Ｔｉ3 Ｏ12、酸化物電極としてＢｉ2 Ｒｕ2 Ｏ7-X
を用いたが、ＳｒＢｉ2 Ｔａ2 Ｏ9 を初めとした他のＢ
ｉ系層状ペロブスカイト強誘電体およびＢｉ2 Ｒｈ2 Ｏ
7-X やＢｉ2 Ｉｒ2 Ｏ7-X 電極を用いても同様の効果が
得られる。また成膜法としても、ＭＯＣＶＤ法以外の方
法、すなわちスパッタリング法、レーザーアブレーショ
ン法、ゾルーゲル法を初めとした他の成膜方法を用いる
事も可能な事は言うまでもない。
ｉ4 Ｔｉ3 Ｏ12、酸化物電極としてＢｉ2 Ｒｕ2 Ｏ7-X
を用いたが、ＳｒＢｉ2 Ｔａ2 Ｏ9 を初めとした他のＢ
ｉ系層状ペロブスカイト強誘電体およびＢｉ2 Ｒｈ2 Ｏ
7-X やＢｉ2 Ｉｒ2 Ｏ7-X 電極を用いても同様の効果が
得られる。また成膜法としても、ＭＯＣＶＤ法以外の方
法、すなわちスパッタリング法、レーザーアブレーショ
ン法、ゾルーゲル法を初めとした他の成膜方法を用いる
事も可能な事は言うまでもない。
【００３３】
【発明の効果】本発明によれば、Ｂｉ系層状ペロブスカ
イト強誘電体を用いたキャパシタにおいて、電極として
Ｂｉを含む酸化物導電体Ｂｉ2 Ｒｕ2 Ｏ7-X 、Ｂｉ2 Ｒ
ｈ2 Ｏ 7-X 、Ｂｉ2 Ｉｒ2 Ｏ7-X を用いる事により、従
来のＰｔ電極を用いた場合の膜疲労やリーク電流等の問
題点が大きく改善できる。さらには、テバイスを作製す
る際に必要な微細加工においても、ドライエッチングの
困難なＰｔに比べて、酸化物電極はＯ2 ガスを用いて容
易にエッチングできると共に、プロセス時の膜剥離がな
い。従って、本発明を用いる事により、Ｂｉ系強誘電体
の優れた特性を有効に引き出せると共に、ＦＲＡＭ等の
デバイス作製プロセスを簡便にする事が可能となる。
イト強誘電体を用いたキャパシタにおいて、電極として
Ｂｉを含む酸化物導電体Ｂｉ2 Ｒｕ2 Ｏ7-X 、Ｂｉ2 Ｒ
ｈ2 Ｏ 7-X 、Ｂｉ2 Ｉｒ2 Ｏ7-X を用いる事により、従
来のＰｔ電極を用いた場合の膜疲労やリーク電流等の問
題点が大きく改善できる。さらには、テバイスを作製す
る際に必要な微細加工においても、ドライエッチングの
困難なＰｔに比べて、酸化物電極はＯ2 ガスを用いて容
易にエッチングできると共に、プロセス時の膜剥離がな
い。従って、本発明を用いる事により、Ｂｉ系強誘電体
の優れた特性を有効に引き出せると共に、ＦＲＡＭ等の
デバイス作製プロセスを簡便にする事が可能となる。
【図１】本発明の強誘電体キャパシタの断面構造を示す
図である。
図である。
【図２】本発明のキャパシタの第１の実施の形態のヒス
テリシス特性を示すグラフである。
テリシス特性を示すグラフである。
【図３】本発明のキャパシタの第１の実施の形態の疲労
特性を示すグラフである。
特性を示すグラフである。
【図４】本発明のキャパシタの第２の実施の形態のヒス
テリシス特性を示すグラフである。
テリシス特性を示すグラフである。
【図５】本発明のキャパシタの第２の実施の形態の疲労
特性を示すグラフである。
特性を示すグラフである。
１ シリコンウエハ ２ 絶縁膜 ３ 電極層 ４ 下部電極 ５ 強誘電体薄膜 ６ 上部電極
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8247 Ｈ０１Ｌ 29/78 ３７１ 29/788 41/18 １０１Ｚ 29/792 41/22 Ｚ 37/02 41/18 41/22
Claims (4)
- 【請求項１】 基板上に下部電極層と強誘電体薄膜と上
部電極層とを順番に備える強誘電体薄膜素子であって、
前記下部電極層及び前記上部電極層の少なくとも一方が
前記強誘電体薄膜を構成する元素を少なくとも一つ含む
酸化物導電体からなることを特徴とする強誘電体薄膜素
子。 - 【請求項２】 前記強誘電体薄膜が、ＡをＮａ1+、
Ｋ1+、Ｐｂ2+、Ｃａ2+、Ｓｒ2+、Ｂａ2+及びＢｉ3+のい
ずれか１つ、ＢをＦｅ3+、Ｔｉ4+、Ｎｂ5+、Ｔａ5+、Ｗ
6+及びＭｏ6+のいずれか１つ、ｍを１以上の自然数とし
た際に、化学式Ｂｉ2 Ａm Ｂm Ｏ3m+3で表されるＢｉ系
層状ペロブスカイト結晶構造を有することを特徴とする
請求項１に記載の強誘電体薄膜素子。 - 【請求項３】 前記少なくとも一方の電極層がＢｉ及び
Ｒｕ、Ｒｈ及びＩｒのいずれか１つを含む酸化物導電体
であることを特徴とする請求項１又は２に記載の強誘電
体薄膜素子。 - 【請求項４】 基板上に下部電極層と強誘電体薄膜と上
部電極層とを順番に形成する強誘電体薄膜素子の製造方
法であって、Ｂｉ系層状ペロブスカイト結晶構造を有す
る強誘電体薄膜上にＲｕ、Ｒｈ及びＩｒのいずれか１つ
を含む金属酸化物膜を形成し、固相反応によって該強誘
電体膜表面を導電化することを特徴とする強誘電体薄膜
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23135395A JP3545850B2 (ja) | 1995-09-08 | 1995-09-08 | 強誘電体薄膜素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23135395A JP3545850B2 (ja) | 1995-09-08 | 1995-09-08 | 強誘電体薄膜素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0982906A true JPH0982906A (ja) | 1997-03-28 |
| JP3545850B2 JP3545850B2 (ja) | 2004-07-21 |
Family
ID=16922297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23135395A Expired - Fee Related JP3545850B2 (ja) | 1995-09-08 | 1995-09-08 | 強誘電体薄膜素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3545850B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000014804A1 (fr) * | 1998-09-03 | 2000-03-16 | Hitachi, Ltd. | Element dielectrique, procede de production associe, et dispositif a semi-conducteur |
| US6194228B1 (en) | 1997-10-22 | 2001-02-27 | Fujitsu Limited | Electronic device having perovskite-type oxide film, production thereof, and ferroelectric capacitor |
| US6392265B2 (en) | 2000-01-12 | 2002-05-21 | Fujitsu Limited | Semiconductor device |
| JP2010195679A (ja) * | 2001-06-13 | 2010-09-09 | Seiko Epson Corp | 圧電素子 |
-
1995
- 1995-09-08 JP JP23135395A patent/JP3545850B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194228B1 (en) | 1997-10-22 | 2001-02-27 | Fujitsu Limited | Electronic device having perovskite-type oxide film, production thereof, and ferroelectric capacitor |
| KR100329533B1 (ko) * | 1997-10-22 | 2003-12-31 | 후지쯔 가부시끼가이샤 | 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터 |
| WO2000014804A1 (fr) * | 1998-09-03 | 2000-03-16 | Hitachi, Ltd. | Element dielectrique, procede de production associe, et dispositif a semi-conducteur |
| US6392265B2 (en) | 2000-01-12 | 2002-05-21 | Fujitsu Limited | Semiconductor device |
| JP2010195679A (ja) * | 2001-06-13 | 2010-09-09 | Seiko Epson Corp | 圧電素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3545850B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5998819A (en) | Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same | |
| JP3133922B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| US7247504B2 (en) | Ferroelectric capacitor, process for production thereof and semiconductor device using the same | |
| US5821005A (en) | Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate | |
| JP3480624B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JP2003532275A (ja) | プロセスによるダメージを受けた強誘電体膜の電圧サイクリングによる回復 | |
| JP3891603B2 (ja) | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 | |
| US7148532B2 (en) | Ferroelectric element and method of manufacturing ferroelectric element | |
| JP3095944B2 (ja) | 酸化物結晶薄膜の製造方法及び薄膜素子 | |
| US7183601B2 (en) | Semiconductor device and method for manufacturing thereof | |
| JP3545850B2 (ja) | 強誘電体薄膜素子 | |
| JPH104181A (ja) | 強誘電体素子及び半導体装置 | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| JPH1056140A (ja) | 強誘電体メモリ素子及びその製造方法 | |
| JP3292795B2 (ja) | 半導体メモリ素子の製造方法 | |
| JP3411367B2 (ja) | 強誘電体薄膜と基体との複合構造体 | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JPH09260516A (ja) | 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子 | |
| JPH08340084A (ja) | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 | |
| JPH1027888A (ja) | 強誘電体容量絶縁膜用積層電極およびこれを用いた強誘電体容量素子 | |
| JPH088403A (ja) | 強誘電体結晶薄膜被覆基板及び該基板を含む強誘電体薄膜素子及び該強誘電体薄膜素子の製造方法 | |
| JP3277097B2 (ja) | 強誘電体薄膜の製造方法 | |
| JPH09321234A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 | |
| JPH10223847A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| JPH1012833A (ja) | 強誘電体膜被覆基体及びその用途 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040409 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |