JP2001148377A - 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法 - Google Patents

薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法

Info

Publication number
JP2001148377A
JP2001148377A JP2000280373A JP2000280373A JP2001148377A JP 2001148377 A JP2001148377 A JP 2001148377A JP 2000280373 A JP2000280373 A JP 2000280373A JP 2000280373 A JP2000280373 A JP 2000280373A JP 2001148377 A JP2001148377 A JP 2001148377A
Authority
JP
Japan
Prior art keywords
chamber
dielectric film
thin film
post
forming apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000280373A
Other languages
English (en)
Inventor
Chang-Seok Kang
昌 錫 姜
斗 燮 ▲黄▼
Doo-Sup Hwang
Cha-Young Yoo
次 英 柳
Young-Wook Park
泳 旭 朴
Kobai Boku
洪 培 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001148377A publication Critical patent/JP2001148377A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

(57)【要約】 【課題】 薄膜形成装置及びこれを用いた半導体素子の
キャパシタ形成方法を提供する。 【解決手段】 半導体ウェーハをローディング／アンロ
ーディングするロボットアームを具備するトランスファ
チャンバに連結されており、誘電膜を蒸着する多機能チ
ャンバと、前記多機能チャンバにオゾン発生器またはプ
ラズマ発生器のアニール手段が連結されて前記多機能チ
ャンバで下部電極の前処理、前記誘電膜の後処理及び上
部電極の後処理を行う。そして、本発明の薄膜形成装置
を用いてキャパシタの下部電極上に形成された誘電膜を
アニール手段で後処理することによってキャパシタの漏
れ電流を減少させうる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄膜形成装置及び
これを用いた半導体素子のキャパシタ形成方法に係り、
特にマルチチャンバ（ｍｕｌｔｉ−ｃｈａｍｂｅｒ）を
有する薄膜形成装置及びこれを用いた半導体素子のキャ
パシタ形成方法に関する。
【０００２】
【従来の技術】半導体素子の集積度の増加につれ、制限
されたセル面積でキャパシタンスを増加させるための多
様な方法が提案されている。例えば、誘電膜を薄膜化す
る方法、電極の有効表面積を増加させる方法、誘電率の
大きな誘電物質（高誘電体あるいは強誘電体）を誘電膜
として使用する方法などである。本明細書において高誘
電膜という用語は強誘電体を含んで誘電率の大きな誘電
膜のことである。
【０００３】この中、電極の有効表面的を広くする手法
は、狭い領域内で電極を３次元的に形成する必要がある
ため物理的に多くの制約が伴う。また、誘電膜の薄膜化
方法は、薄膜が薄膜化されるほど漏れ電流が増加する難
点がある。従って、半導体素子の高集積化に適し、かつ
キャパシタンスを増加させるために高誘電膜を使用する
方法が効果的である。
【０００４】前述した高誘電膜である強誘電体として
は、例えばＰｂＺｒＴｉＯ3（ＰＺＴ）、ＢａＳｒＴｉ
Ｏ3（ＢＳＴ）が挙げられるが、強誘電体はシリコン酸
化膜、シリコン窒化膜あるいはタンタル酸化膜とは違っ
て自発分極現象を有し、数１００乃至数１０００の誘電
率を有する物質である。従って、高誘電膜をキャパシタ
に使用する場合、５００Åの厚さに形成しても等価酸化
膜の厚さとして１０Å以下に薄膜化した場合と同様にキ
ャパシタンスを大きく増加させうる。
【０００５】ところで、ＢＳＴ、ＰＺＴなどの高誘電膜
を実際の半導体素子のキャパシタに適用するためには、
高誘電膜の誘電率が高いだけでなく、段差塗布性（ｓｔ
ｅｐｃｏｖｅｒａｇｅ）及びキャパシタの漏れ電流特性
にも優れるべきである。このために、高誘電膜の形成
時、金属有機化学気相蒸着法（ＭＯＣＶＤ）を用いて形
成する。
【０００６】しかし、前記高誘電膜、例えばＢＳＴ膜を
ＭＯＣＶＤ方法で形成してキャパシタに適用する場合、
漏れ電流の特性を向上させるために高誘電膜を５００℃
以上の高温で形成する。ところが、５００℃以上の高温
で高誘電膜を形成する場合、キャパシタの漏れ電流特性
は優れるが、段差塗布性が５０％以下で非常に悪いとい
うことを本発明者らが確認した。このように段差塗布性
が劣ると、ストレージ電極（キャパシタの下部電極）間
の間隔が狭くなる高集積された半導体素子に適用できな
くなる。また、５００℃以上の高温で高誘電膜を形成す
る場合、障壁金属膜が酸化されてしまう問題をも引き起
こす。
【０００７】このような問題点を解決するためには、高
誘電膜を段差塗布性の良好な５００℃以下の低温で蒸着
すべきである。しかし、低温で高誘電膜を蒸着する場
合、蒸着される高誘電膜が誘電率５０以下の非晶質膜と
して蒸着された後アニーリングが必要であり、高誘電膜
の原料物質の有機金属ソースから発生する不純物、例え
ば炭素成分が高誘電膜内に残留して漏れ電流特性が劣化
する問題点がある。
【０００８】このような高誘電膜内に残留する不純物を
除去するために５００℃以下の低温で蒸着された高誘電
膜を６００℃以上の高温で後処理する方法が提案され
た。しかし、前述した６００℃以上の高温で後処理する
場合、半導体素子のキャパシタの電極と障壁金属膜が酸
化されたり、高誘電膜が劣化されたりする。また、５０
０℃以下の低温で蒸着された高誘電膜を６００℃以上の
高温で後処理しても前述した残留不純物は除去されない
ということを本発明者らが確認した。
【０００９】
【発明が解決しようとする課題】従って、本発明が解決
しようとする技術的課題は、前記残留不純物を減らし、
電極や高誘電膜をインサイチュで形成しうるマルチチャ
ンバを有する薄膜形成装置を提供することである。
【００１０】また、本発明が解決しようとする他の技術
的課題は、前記薄膜形成装置を用いて残留不純物を減ら
して漏れ電流特性に優れた半導体素子のキャパシタ形成
方法を提供することである。
【００１１】
【課題を解決するための手段】前記技術的課題を達成す
るための本発明の薄膜形成装置は、複数個の半導体ウェ
ーハのローディングされたカセットが位置するロードロ
ックチャンバと、前記ロードロックチャンバに連結され
て前記半導体ウェーハをローディング／アンローディン
グするロボットアームを具備するトランスファチャンバ
と、前記トランスファチャンバに連結されて誘電膜を蒸
着する多機能チャンバと、前記多機能チャンバに連結さ
れたアニール手段を含んで前記多機能チャンバで下部電
極前処理、前記誘電膜後処理及び上部電極後処理を行う
ことを特徴とする。
【００１２】前記アニール手段はオゾン発生器またはＲ
Ｆ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）プラズマ発生器
やＥＣＲ（ｅｌｅｃｔｒｏｎ ｃｙｃｌｏｔｒｏｎ ｒ
ｅｓｏｎａｎｃｅ）プラズマ発生器で構成しうる。前記
多機能チャンバにアニール手段としてオゾン発生器が連
結されている場合、前記多機能チャンバの排気端にはオ
ゾン除去装置が連結されている。前記多機能チャンバの
下部は半導体ウェーハが位置する支持台とその下部にヒ
ーターが設けられており、前記多機能チャンバの上部は
ソース供給装置から供給された液体有機ソースを均一に
噴射するソース噴射装置が設けられている。前記トラン
スファチャンバには電極蒸着チャンバ、結晶化アニール
チャンバ、前処理チャンバまたは冷却及び予熱チャンバ
が１つまたはそれ以上さらに連結することができる。
【００１３】また、本発明の薄膜形成装置は複数枚の半
導体ウェーハがローディングされたカセットが位置する
ロードロックチャンバと、前記ロードロックチャンバに
連結されて前記半導体ウェーハをローディング／アンロ
ーディングしうるロボットアームを具備するトランスフ
ァチャンバと、前記トランスファチャンバに連結されて
誘電膜を蒸着しうる誘電膜蒸着チャンバと、前記トラン
スファチャンバに連結された電極蒸着チャンバと、前記
トランスファチャンバに連結された結晶化アニールチャ
ンバと、前記結晶化アニールチャンバに連結されたアニ
ール手段とを含んで前記結晶化チャンバで前記誘電膜の
後処理及び上部電極の後処理を行うことを特徴とする。
前記アニール手段はオゾン発生器またはプラズマ発生器
で構成しうる。
【００１４】また、本発明は複数枚の半導体ウェーハの
ローディングされたカセットが位置するロードロックチ
ャンバと、前記ロードロックチャンバに連結されて前記
半導体ウェーハをローディング／アンローディングする
ロボットアームを具備するトランスファチャンバと、前
記トランスファチャンバに連結されて誘電膜を蒸着する
誘電膜蒸着チャンバと、前記トランスファチャンバに連
結された後処理チャンバと、前記後処理チャンバに連結
されたアニール手段とを含んで前記後処理チャンバで前
記誘電膜の後処理を行うことを特徴とする。
【００１５】前記アニール手段はオゾン発生器またはプ
ラズマ発生器で構成しうる。前記トランスファチャンバ
には前処理チャンバ、結晶化アニールチャンバ、冷却及
び予熱チャンバまたは電極蒸着チャンバが１つまたはそ
れ以上連結されうる。
【００１６】前記他の技術的課題を達成するために本発
明の半導体素子のキャパシタ形成方法は、半導体基板上
に下部電極を形成する段階と、前記下部電極上に誘電膜
を形成する段階と、前記誘電膜を酸素ラジカルまたはプ
ラズマ雰囲気でアニーリングして後処理する段階と、前
記後処理された誘電膜上に上部電極を形成する段階とを
含んでなる。
【００１７】前記誘電膜蒸着及び後処理は同一なチャン
バで行う。前記酸素ラジカル雰囲気はオゾンが含まれた
酸化性雰囲気であり、前記プラズマ雰囲気はＮ2Ｏ、
Ｏ2、ＮＨ3、Ａｒ、Ｎ2のＥＣＲあるいはＲＦプラズマ
雰囲気である。前記誘電膜形成及び後処理は少なくとも
１回以上繰り返すこともできる。前記誘電膜はＴａ
2Ｏ5、Ａｌ2Ｏ3、ＴｉＯ2、Ｙ2Ｏ3、ＳｒＴｉＯ3、（Ｂ
ａ、Ｓｒ）ＴｉＯ3、ＰｂＺｒＴｉＯ3、ＳｒＢｉ2Ｔａ2
Ｏ9、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3またはＢｉ4Ｔ
ｉ3Ｏ12のうち何れか１つで形成しうる。
【００１８】前記誘電膜の形成前に前記下部電極を前処
理し、前記下部電極の前処理、誘電膜蒸着及び誘電膜の
後処理は同一なチャンバで行う。さらに、前記下部電極
の前処理から上部電極の形成まで１つの薄膜形成装置で
インサイチュで行う。
【００１９】前記上部電極の蒸着段階後に結晶化アニー
ルを行い、前記下部電極の前処理や下部電極の形成から
結晶化アニールまで１つの薄膜形成装置でインサイチュ
で行う。
【００２０】前記誘電膜の後処理後に結晶化アニールを
さらに行い、前記誘電膜の後処理及び結晶化アニールは
同一なチャンバで行う。前記誘電膜の蒸着から上部電極
の蒸着まで１つの薄膜形成装置でインサイチュで行う。
【００２１】また、本発明の半導体装置のキャパシタ形
成方法は半導体基板上に下部電極を形成する段階と、前
記下部電極上に誘電膜を形成する段階と、前記誘電膜上
に上部電極を形成する段階と、前記上部電極を酸素ラジ
カルの含まれた雰囲気で後処理する段階を含む。
【００２２】前記酸素ラジカルの含まれた雰囲気は、オ
ゾンの含まれた酸化性雰囲気である。前記誘電膜はＴａ
2Ｏ5、Ａｌ2Ｏ3、ＴｉＯ2、Ｙ2Ｏ3、ＳｒＴｉＯ3、（Ｂ
ａ、Ｓｒ）ＴｉＯ3、ＰｂＺｒＴｉＯ3、ＳｒＢｉ2Ｔａ2
Ｏ9、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3またはＢｉ4Ｔ
ｉ3Ｏ12のうち何れか１つで形成しうる。前記酸素ラジ
カルで後処理された上部電極上に第２上部電極を形成し
て全体上部電極の厚さを増加させうる。
【００２３】
【発明の実施の形態】まず、本発明者らは有機金属化学
気相蒸着法を用いて５００℃以下の低温で高誘電膜を形
成した場合、電気的特性、例えばキャパシタの漏れ電流
特性をどのように向上させるかを考えた。以下では高誘
電膜の一例としてペロブスカイト構造を有するＢＳＴ膜
を用いたが、その他に高誘電膜、例えばＴａ2Ｏ5、Ａｌ
2Ｏ3、ＴｉＯ2、Ｙ2Ｏ3、ＳｒＴｉＯ3、（Ｂａ、Ｓｒ）
ＴｉＯ3、ＰｂＺｒＴｉＯ3、ＳｒＢｉ2Ｔａ2Ｏ9、（Ｐ
ｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3またはＢｉ4Ｔｉ3Ｏ12に
対しても同一に適用しうる。
【００２４】以下、添付した図面に基づき本発明を詳し
く説明する。
【００２５】図１は本発明によって高誘電膜の形成後オ
ゾンアニールの有無に応じる漏れ電流を示すグラフであ
る。
【００２６】具体的に、図１は白金膜（下部電極）／Ｂ
ＳＴ膜（高誘電膜）／白金膜（上部電極）よりなるキャ
パシタの漏れ電流特性を示す。前記ＢＳＴ膜は白金膜の
形成された基板温度を４２０℃にして非晶質状態で１５
０Åの厚さに形成した。参照符号ａ及びｂは各々ＢＳＴ
膜の形成後、酸素ラジカル、例えばオゾンでアニールし
た場合とそうでない場合である。
【００２７】図１に示されたように漏れ電流値として１
０-7Ａ／ｃｍ2を基準とすればオゾンでアニールした場
合は、そうでない場合より印加電圧をさらに大きくしう
る。即ち、オゾンでアニールした場合がそうでない場合
に比べて漏れ電流が低い。このような結果から高誘電膜
の形成後、オゾンアニールを行なう場合ＢＳＴ膜内に残
留不純物を減らしてキャパシタの漏れ電流特性を改善さ
せることが分かる。
【００２８】図２は本発明に係る高誘電膜の形成後プラ
ズマアニールの有無に応じる漏れ電流を示すグラフであ
る。
【００２９】具体的に、図２は白金膜（下部電極）／Ｂ
ＳＴ膜（高誘電膜）／白金膜（上部電極）よりなるキャ
パシタの漏れ電流特性を示す。前記ＢＳＴ膜は白金膜の
形成された基板温度を４２０℃として非晶質状態で２２
０Åの厚さに形成した。参照符号ａ及びｂは各々ＢＳＴ
膜の形成後Ｎ2Ｏ雰囲気でプラズマアニールを行った場
合とプラズマアニールを行わない場合とを示す。
【００３０】図２に示されたように漏れ電流値として１
０-7Ａ／ｃｍ2を基準にＮ2Ｏプラズマアニールを行なっ
た場合がそうでない場合より印加電圧を大きくしうる。
即ち、Ｎ2Ｏ雰囲気でプラズマをアニールをした場合の
漏れ電流がそうでない場合よりさらに低い。このように
ＢＳＴ膜の形成後Ｎ2Ｏ雰囲気でプラズマアニールを行
う場合、ＢＳＴ膜内の残留不純物を減らしてキャパシタ
の漏れ電流特性を改善しうることが分かる。
【００３１】図３は本発明によって高誘電膜の蒸着後ア
ニール条件による残留炭素の分布を示すグラフである。
【００３２】具体的に、５００℃以下の低温で非晶質状
態に蒸着されたＢＳＴ膜内には不純物、例えば炭素など
が排出されることなく残留する。従って、１５０ÅのＢ
ＳＴ膜を非晶質状態で蒸着した後、アニール条件によっ
て残留炭素がどのように分布するかをＴＯＦ−ＳＩＭＳ
（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ−ｓｅｃｏｎｄａｒｙ
Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用
いて観察した。用いたＢＳＴ膜のサンプルは下記表１の
とおりである。
【００３３】
【表１】
【００３４】図３において、参照符号ａ、ｂ、ｃ及びｄ
は、各々サンプル１、２、３及び４の結果を示す。図３
から、オゾン処理を行ったサンプル３の炭素検出量が他
の条件より少ないことわかる。
【００３５】このようにＢＳＴ膜の蒸着後オゾンアニー
ルしたサンプルで残留炭素が少なく、これにより漏れ電
流を減少させうる。
【００３６】また、本発明者らは、下部電極／高誘電膜
／上部電極よりなる半導体素子のキャパシタの漏れ電流
は、電極と高誘電膜との仕事関数（ｗｏｒｋ ｆｕｎｃ
ｔｉｏｎ）の差によって発生するショットキー障壁（ｓ
ｈｏｔｔｋｙ ｂａｒｒｉｅｒ）によって抑制されるの
で下部電極に吸着される不純物、例えばＣＯ2、Ｃなど
を減らせば漏れ電流値が低められるということを見出し
た。このために、本発明者らは高誘電膜を形成する前に
下部電極に吸着される不純物を減らすために下部電極の
前処理を行った。
【００３７】図４は、本発明によって下部電極の前処理
有無による漏れ電流を示すグラフである。
【００３８】具体的に、図４はロジウム膜（Ｒｕ、下部
電極）／ＢＳＴ膜（高誘電膜）／ロジウム膜（上部電
極）の漏れ電流特性を示す。前記下部電極は酸素ラジカ
ル、例えばオゾンを用いて前処理した場合（参照符号
ａ）とそうでない場合（参照符号ｂ）である。オゾンを
用いた前記下部電極の前処理は３５０℃で５分間１０％
のオゾン濃度で行った。
【００３９】図４に示されたように、オゾンで下部電極
を前処理していない場合は、１．０Ｖで５×１０-3Ａ／
ｃｍ2の漏れ電流を示すのに対し、オゾンで下部電極を
前処理した場合は１．０Ｖで１×１０-5Ａ／ｃｍ2で約
１／１００ほど漏れ電流が減少する。従って、下部電極
をオゾンで前処理する場合、残留不純物を減らしてキャ
パシタの漏れ電流特性を改善しうることが分かる。
【００４０】また、本発明者らは、６５０℃以上の高温
還元性雰囲気、例えば窒素雰囲気で結晶化熱処理と上部
電極の形成を同時に行う場合、ＢＳＴ膜内に酸素キャビ
ティ（ｖａｃａｎｃｙ）の形成が容易で、上部電極のＰ
ｔのマイグレーション（ｍｉｇｒａｔｉｏｎ）によって
ＢＳＴ膜がストレスを受けて漏れ電流が増加することが
分かった。これを解決するために、上部電極の形成時に
酸素を添加してみた。
【００４１】図５は、本発明によって上部電極の蒸着時
酸素の添加有無に応じる漏れ電流を示すグラフである。
【００４２】具体的に、図５はＰｔ膜（下部電極）／Ｂ
ＳＴ膜（高誘電膜）／Ｐｔ膜（上部電極）の漏れ電流特
性を示す。前記上部電極はＢＳＴ膜の結晶化のために６
５０℃の還元性雰囲気のＮ2雰囲気で蒸着するとき、酸
素を添加した場合（参照符号ａで表示）及び酸素を添加
しない場合（参照符号ｂで表示）である。図５に示され
たように、酸素を添加しない場合は漏れ電流が１．０Ｖ
で５×１０-3Ａ／ｃｍ 2を示すが、酸素を添加した条件
では漏れ電流が１．０Ｖで２×１０-6Ａ／ｃｍ2を示し
て約１０００倍小さいことが分かる。このように上部電
極の蒸着時、酸素を添加する場合漏れ電流が小さくなる
ことは上部電極がＰｔＯとなって上部電極に含まれてい
る酸素がＢＳＴ膜内の酸素キャビティの形成を防ぐと同
時に窒素熱処理時上部電極のＰｔがマイグレーションさ
れる現象を減らすからである。
【００４３】さらに、上部電極の形成時、酸素を添加す
る時より上部電極蒸着後の酸素ラジカル、例えばオゾン
の含まれた雰囲気でアニーリングする場合ＰｔＯ上部電
極の形成が容易で、上部電極と高誘電膜との結合も強く
しうる。特に、上部電極を薄く蒸着した後、酸素ラジカ
ルの含まれた雰囲気でアニーリングする場合、ＢＳＴ膜
の結晶化温度を低め、ＢＳＴ膜と上部電極との界面特性
を向上させ、還元性雰囲気でアニーリングする場合上部
電極のＰｔのマイグレーションを減らしうる。
【００４４】前述した図１乃至図５を考慮すれば、下部
電極の前処理、高誘電膜の形成後オゾンアニールまたは
プラズマアニールの後処理を行うと下部電極上にまたは
高誘電膜内に残留する炭素を減らして漏れ電流値が低め
られる。また、上部電極の形成後にオゾンアニールを行
うと高誘電膜内に酸素キャビティの形成を抑制して漏れ
電流が低められる。また、下部電極または誘電膜上に吸
着される不純物、例えばＣＯ2、Ｃなどを減らすことが
できれば漏れ電流値をさらに低められる。このために、
本発明者らは下部電極や高誘電膜の形成された半導体基
板を大気中に露出せず、不純物吸着を防止し、前記下部
電極の前処理、高誘電膜の後処理、上部電極の後処理な
どを行う薄膜形成装置を開発した。
【００４５】以下より具体的な本発明による薄膜形成装
置の実施例を、図面を参照して説明する。なお、以下に
説明する実施例は、本発明の薄膜形成装置の多様な形態
を説明するためのものである。したがって、様々な形に
変形でき、本発明の範囲が下記実施例に限定されるもの
ではない。本発明の実施例は当業者に本発明をさらに完
全に説明するために提供されるものである。
【００４６】なお、図面において、層や領域の厚さは明
細書の明確性のために誇張されたものである。図面上、
同じ符号は同じ要素を意味する。そして、本明細書にお
いて「インサイチュ（ｉｎ−ｓｉｔｕ）」とは１つの装
備から他の装備に移動せずに工程を進行することを意味
する。
【００４７】第１実施例 図６は、本発明の第１実施例による薄膜形成装置を概略
的に示した図面である。
【００４８】具体的に、本発明の第１実施例による薄膜
形成装置は、半導体ウェーハ（半導体基板）１のローデ
ィングされたカセット３が位置するロードロックチャン
バ５と、前記ロードロックチャンバ５に連結されて前記
半導体ウェーハ１をローディング／アンローディングす
る手段、例えばロボットアーム７を具備するトランスフ
ァチャンバ９と、前記トランスファチャンバ９に連結さ
れた多機能チャンバ１１と、前記多機能チャンバ１１に
連結されたアニール手段１３、例えば酸素ラジカルを発
生させるオゾン発生器またはプラズマ発生器を具備す
る。
【００４９】特に、前記多機能チャンバ１１は高誘電膜
を蒸着できるだけでなくオゾン発生器あるいはプラズマ
発生器のようなアニール手段１３が連結されているため
に酸素ラジカルが含まれたオゾンやプラズマで下部電極
の前処理を行ったり、高誘電膜の後処理を行ったり、上
部電極の後処理を行う。また、多機能チャンバを用いる
と半導体ウェーハのローディング／アンローディング、
予熱及び冷却に必要な時間を短縮し、半導体ウェーハが
個々のチャンバに移動するのに必要な時間を短縮できて
半導体素子の製造費用が低減される。また、トランスフ
ァチャンバを１つだけ使用することによって装備のコス
ト及びクリーンルーム面積の効率化が得られる。
【００５０】ここで、図７及び図８を参照してオゾン発
生器またはプラズマ発生器で構成されたアニール手段と
連結された多機能チャンバを詳しく説明する。図７及び
図８はオゾンアニール可能な多機能チャンバとプラズマ
アニール可能な多機能チャンバを分離して示したが、１
つに統合してオゾンアニールとプラズマアニールとが可
能な多機能チャンバを具現しうる。
【００５１】図７は、図６のアニール手段としてオゾン
発生器と連結された多機能チャンバの一例を概略的に示
す図面である。
【００５２】図７を参照すれば、多機能チャンバ１１の
上部には高誘電膜、例えばＢＳＴ膜を蒸着するための有
機ソース１７、例えばＢａ（ＴＨＤ）2、Ｓｒ（ＴＨ
Ｄ）2及びＴｉ（ＴＨＤ）2（Ｏ−ｉ−Ｃ3Ｈ7）2溶液を
供給するソース供給装置１９、２１、２３を具備する。
【００５３】前記ソース供給装置１９、２１、２３は液
体有機ソースを定量化する液体定量装置１９と、前記液
体定量装置（Ｌｉｑｕｉｄ ＭＦＣ）１９に連結されて
前記液体有機ソースを気化させる気化器２１と、前記気
化器２１から出てくる有機ソースを移送させる移送ガ
ス、例えばアルゴンガスが排出される移送ガスソース２
３よりなる。
【００５４】本実施例においては、気化器は１つで構成
したが１乃至３個で構成することもできる。
【００５５】気化されたソースガスは、ソース噴射装置
２５、例えばシャワーヘッドを通して多機能チャンバ１
１内に均一に噴射される。
【００５６】前記有機ソースを溶かすための溶媒として
はＴＨＦ（Ｔｅｔｒａ ＨｙｄｒｏＦｕｒａｎ）、ｎ−
ブチルアセテート、アセトン、アルコールなどを用い
る。そして、前記多機能チャンバ１１には前記気化され
たソースガスと反応させて高誘電膜を形成する酸化ガス
ソース２２が連結されている。
【００５７】なお、本実施例においては、ＢＳＴ膜を例
としたが、Ｔａ2Ｏ5膜を形成する場合、ソースとしては
Ｔａ（Ｏ−Ｃ2Ｈ5）2を用いる。
【００５８】そして、前記多機能チャンバ１１の下部は
引込部２４を通してローディングされた半導体ウェーハ
（半導体基板）２７が置かれる支持台２８と、前記半導
体ウェーハを３００〜７００℃の温度で調節するヒータ
ー２９が含まれている。前記ヒーター２９は高誘電膜の
蒸着温度と前後処理の温度が違う場合に迅速に温度を昇
降させうるランプ形に構成する。
【００５９】そして、前記多機能チャンバ１１にはアニ
ール手段として酸素ラジカルの含まれた雰囲気のアニー
ル工程のためにオゾンを発生させるオゾン発生器１５が
連結されている。前記オゾン発生器１５では酸素と窒素
の混合ガスを、入力ガスとしてオゾンを発生させる。前
記入力ガスの量、入力ガス中の窒素の量及びオゾン濃度
は各々１０００ｓｃｃｍ〜１０ｓｌｍ、１〜３０％、
０．１〜１０Ｖｏｌ％に調節する。そして、発生された
オゾンは多機能チャンバ１１に流入させてアニール工程
を行う。また、使われたオゾン含有ガスは多機能チャン
バ１１の排気端に設けられたオゾン除去装置３１、ポン
プ３３及びガススクラバ３５によってオゾンが除去され
て最終的に外部に排出される。前記ポンプは前記多機能
チャンバの圧力を１３．３３〜１．３３×１０3Ｐａの
範囲で調節しうる。
【００６０】そして、オゾンアニール時に半導体ウェー
ハの上部、即ちシャワーヘッドの下段部にオゾンアニー
ル効果を高めるために紫外線ランプ（図示せず）をさら
に設置することもある。そして、多機能チャンバ１１の
外壁を洗浄するための洗浄ガス、例えばＣｌＦ3を供給
するための洗浄ガスソース３７が多機能チャンバ１１に
連結されている。
【００６１】図８は、図６のアニール手段としてプラズ
マ発生器に連結された多機能チャンバの一例を概略的に
示す図面である。
【００６２】図８は、プラズマ発生器を中心に示し、多
機能チャンバは図６と同一である。そして、図８のプラ
ズマ発生器はＥＣＲプラズマを用いているが他のプラズ
マ、例えば１３．５６ＭＨｚのＲＦプラズマを使用して
も差し支えない。
【００６３】図８を参照すれば、多機能チャンバ１１は
２．５４ＧＨｚのマイクロ波を用いるＥＣＲプラズマを
発生させるプラズマ発生器と連結されている。前記プラ
ズマ発生器は発生されたマイクロ波をガイドするウェー
ブガイド４３と、マグネットコイル４５及びプラズマガ
スソース４７を含む。前記プラズマガスソース４７から
はＯ2、ＮＨ3、Ａｒ、Ｎ2またはＮ2Ｏのようなガスが排
出されてマグネチックコイル４５の間でＯ2、ＮＨ3、Ａ
ｒ、Ｎ2またはＮ2Ｏのプラズマが発生される。このよう
に発生されたプラズマは多機能チャンバ１１に流入され
る。
【００６４】第２実施例 図９は、本発明の第２実施例に係る薄膜形成装置を概略
的に示す図面である。本発明の第２実施例は、前述の第
１実施例と比較して電極を蒸着しうる電極蒸着チャンバ
５１を含むことを除いては同一である。
【００６５】具体的に、本発明の第２実施例に係る薄膜
形成装置は、下部電極の前処理、高誘電膜の蒸着、高誘
電膜の後処理及び上部電極の後処理が可能な多機能チャ
ンバ１１と、電極を蒸着する電極蒸着チャンバ５１を具
備する。従って、第１実施例に係る効果だけでなく高誘
電膜の後処理後に大気中に露出されずインサイチュで上
部電極を蒸着し、下部電極の形成から上部電極の後処理
までインサイチュで進行しうる。従って、高誘電膜内及
び高誘電膜上に残留不純物の発生を抑制して高誘電膜内
にキャビティの形成を抑制させ、漏れ電流を画期的に減
少させうる。
【００６６】図１０は、図９の電極蒸着チャンバの一例
を概略的に示す図面である。
【００６７】具体的に、電極蒸着チャンバ５１は電極と
して形成される導電性物質を蒸着するチャンバとして図
６の多機能チャンバと類似に構成される。即ち、電極蒸
着チャンバ５１はＲｕ膜のような電極を形成するための
有機ソース５３、例えばｂｉｓ（ｅｔｃｈｙｃｙｃｌｏ
ｐｅｎｔａｄｉａｎ）［Ｒｕ（ＥｔＣｐ）２］、Ｒｕ
（ＴＨＤ）３（ＴＨＤ：Ｔｅｔｒａｍｅｔｈｙｌ ｈｅ
ｐｔａｄｉｏｎａｔｅ）を溶媒に溶かした溶液を液体ソ
ース定量装置５５を通して気化器５７で気化させる。こ
のように気化されたソースガスは移送ガスソース５９か
ら出る移送ガス、例えばアルゴンガスを用いてソース噴
射装置６１、例えばシャワーヘッドを通過させて電極蒸
着チャンバ５１として均一に入射させる。
【００６８】そして、前記電極蒸着チャンバ５１には引
込部６３を通して支持台６４にローディングされた半導
体ウェーハ（半導体基板）６５を３００〜６００℃の温
度で調節するヒーター６７と１３．３３〜１．３３×１
０3Ｐａの圧力を調節するポンプ６９を具備する。そし
て、電極蒸着チャンバ５１壁に蒸着された蒸着物質を洗
浄する洗浄ガス、ＣｌＦ3ガスを供給する洗浄ガスソー
ス７０が電極蒸着チャンバ５１に連結されている。本実
施例では電極としてＲｕ膜の形成を例として説明した
が、本電極蒸着チャンバは白金族金属、白金族金属の酸
化物、金属窒化物または耐熱性金属よりなる膜を蒸着し
うる。
【００６９】第３実施例 図１１は、本発明の第３実施例に係る薄膜形成装置を概
略的示す図面である。本発明の第３実施例は、第２実施
例の多機能チャンバ１１及び電極蒸着チャンバ５１に結
晶化アニールチャンバ７１がさらに含まれたことを除い
ては同一である。
【００７０】具体的に、本発明の第３実施例に係る薄膜
形成装置は、下部電極の前処理、高誘電膜の蒸着、高誘
電膜の後処理及び上部電極の後処理が可能な多機能チャ
ンバ１１と、電極を蒸着する電極蒸着チャンバ５１と、
非晶質状態で蒸着された誘電膜を結晶化温度以上でアニ
ールして結晶化させる結晶化アニールチャンバ７１とを
含む。
【００７１】前記結晶化アニールチャンバ７１は、温度
を迅速に昇降させることができる急速加熱式炉または通
常のホットウォール枚葉式炉で構成する。前記結晶化ア
ニールチャンバ７１は３００〜９００℃の基板温度、１
３．３３〜１０１３２４．７２Ｐａの圧力、酸化性雰囲
気または非酸化性雰囲気の調節が可能である。従って、
本発明の第３実施例によれば第２実施例による効果だけ
でなく上部電極の蒸着前後に結晶化アニールをインサイ
チュで行って漏れ電流を減少させうる。
【００７２】第４実施例 図１２は、本発明の第４実施例に係る薄膜形成装置を概
略的に示す図面である。本発明の第４実施例は、第２実
施例の多機能チャンバ１１を誘電膜蒸着チャンバ７３に
限定したことを除いては同一である。前記誘電膜蒸着チ
ャンバ７３は多機能チャンバ１１とは構造的に同一に構
成する。
【００７３】具体的に、本発明の第４実施例に係る薄膜
形成装置は、高誘電膜蒸着、高誘電膜の後処理及び上部
電極の後処理が可能な誘電膜蒸着チャンバ７３と、電極
を蒸着する電極蒸着チャンバ５１を具備する。従って、
本発明の第４実施例によれば高誘電膜の後処理後に大気
中に露出されずインサイチュで上部電極を蒸着し、また
下部電極の形成から上部電極の後処理までもインサイチ
ュで行う。従って、高誘電膜内あるいは下部電極上への
水分、炭素などの残留不純物の吸着を防止し、高誘電膜
内に酸素キャビティを減らし漏れ電流を減少させうる。
【００７４】第５実施例 図１３は、本発明の第５実施例に係る薄膜形成装置を概
略的に示す図面である。本発明の第５実施例は、第４実
施例に結晶化アニールチャンバ７１が含まれたことを除
いては同一である。
【００７５】具体的に、本発明の第５実施例に係る薄膜
形成装置は、高誘電膜蒸着、高誘電膜の後処理及び上部
電極の後処理を行う誘電膜蒸着チャンバ７３と、電極を
蒸着する電極蒸着チャンバ５１と、非晶質状態で蒸着さ
れた誘電膜をアニールして結晶化させる結晶化アニール
チャンバ７１とを含む。結晶化アニールチャンバ７１は
温度を迅速に昇降させる急速加熱式炉または通常のホッ
トウォール枚葉式炉で構成する。前記結晶化アニールチ
ャンバ７１は４００〜９００℃の基板温度、１３．３３
〜１０１３２４．７２Ｐａの圧力、酸化性雰囲気及び非
酸化性雰囲気の調節が可能に構成する。
【００７６】従って、本発明の第５実施例によれば、第
４実施例による効果だけでなく下部電極の蒸着前後に結
晶化アニールを行って漏れ電流を減少させうる。
【００７７】第６実施例 図１４は、本発明の第６実施例に係る薄膜形成装置を概
略的に示す図面である。本発明の第６実施例は、第４実
施例に電極前処理を行う前処理チャンバ７７を含むこと
を除いては同一である。
【００７８】具体的に、本発明の第６実施例に係る薄膜
形成装置は、高誘電膜蒸着、高誘電膜の後処理及び上部
電極の後処理を行う誘電膜蒸着チャンバ７３と、電極を
蒸着する電極蒸着チャンバ５１と、下部電極を前処理す
る前処理チャンバ７７を含む。従って、本発明の第６実
施例によれば、第４実施例の効果だけでなく電極を前処
理した後、高誘電膜蒸着及び後処理をインサイチュで行
って漏れ電流を減少させうる。
【００７９】第７実施例 図１５は、本発明の第７実施例に係る薄膜形成装置を概
略的に示す図面である。本発明の第７実施例は、第５実
施例の結晶化アニールチャンバ７１にオゾン発生器また
はプラズマ発生器のようなアニール手段１３を連結し、
誘電膜蒸着チャンバ７３にはアニール手段を接続してい
ないことを除いては同一である。
【００８０】具体的に、本発明の第７実施例に係る薄膜
形成装置は、誘電膜を蒸着する誘電膜蒸着チャンバ７３
と、電極を蒸着する電極蒸着チャンバ５１と、非晶質状
態で蒸着された誘電膜をアニールして結晶化させる結晶
化アニールチャンバ７１と、前記結晶化アニールチャン
バ７１に連結されたオゾン発生器またはプラズマ発生器
のアニール手段１３を含む。前記結晶化アニールチャン
バは上部電極の後処理も行う。従って、誘電膜蒸着後処
理と結晶化アニールを行ったチャンバで行って大気中に
露出されずインサイチュで上部電極を蒸着し、また下部
電極から上部電極の後処理もインサイチュで形成しう
る。従って、高誘電膜内または上に水分、炭素などの残
留不純物の発生を抑制して高誘電膜内の酸素キャビティ
の形成を抑制させて漏れ電流を減少させうる。
【００８１】第８実施例 図１６は、本発明の第８実施例に係る薄膜形成装置を概
略的に示す図面である。本発明の第８実施例は、第５実
施例に冷却チャンバ７９がさらに含まれたことを除いて
は同一である。
【００８２】具体的に、本発明の第８実施例に係る薄膜
形成装置は、冷却チャンバ７９を含む。冷却チャンバ７
９は導電膜の蒸着後あるいはアニール後に高温に保たれ
ている基板がカセットに入る前に予め冷却する役割をす
る。本実施例においては、前記冷却チャンバのみを設け
たが予熱チャンバ（図示せず）をさらに設けてもよい。
この場合、予熱チャンバは誘電膜の蒸着前に基板温度を
誘電膜の蒸着温度付近で予熱することによって誘電膜蒸
着チャンバ７３で基板の温度の安定化時間を短縮する役
割をする。
【００８３】第９実施例 図１７は、本発明の第９実施例に係る薄膜形成装置を概
略的に示す図面である。本発明の第９実施例は、第４実
施例の誘電膜蒸着チャンバ７３からアニール手段を除去
し、誘電膜後処理チャンバ８１及びこれに連結されたア
ニール手段１３を含むことを除いては同一である。
【００８４】具体的に、第９実施例に係る薄膜形成装置
は、誘電膜を蒸着する誘電膜蒸着チャンバ７３と、前記
誘電膜を後処理する誘電膜後処理チャンバ８１と、前記
誘電膜後処理チャンバ８１に連結されたオゾン発生器ま
たはプラズマ発生器のようなアニール手段１３と、電極
を蒸着する電極蒸着チャンバ５１を具備する。前記誘電
膜後処理チャンバ８１は上部電極の後処理も可能であ
る。
【００８５】従って、本発明の第９実施例に係る薄膜形
成装置は高誘電膜の蒸着及び後処理をインサイチュで行
い、下部電極から上部電極までもインサイチュで形成で
きてキャパシタの漏れ電流を減少させうる。
【００８６】第１０実施例 図１８は、本発明の第１０実施例に係る薄膜形成装置を
概略的に示す図面である。本発明の第１０実施例は、第
９実施例に電極前処理チャンバ７７を構成したことを除
いては同一である。
【００８７】具体的に、本発明の第１０実施例に係る薄
膜形成装置は、下部電極の形成後前処理しうる電極前処
理チャンバ７７を具備する。従って、第９実施例による
効果以外にも高誘電膜の蒸着前に下部電極を前処理して
下部電極上に存在する炭素及び欠陥などを除去すること
によってキャパシタの漏れ電流を減少させうる。
【００８８】第１１実施例 図１９は、本発明の第１１実施例に係る薄膜形成装置を
概略的に示す図面である。本発明の第１１実施例は、第
９実施例に結晶化アニールチャンバ７１が含まれたこと
を除いては同一である。
【００８９】具体的に、本発明の第１１実施例に係る薄
膜形成装置は、結晶化アニールチャンバ７１を具備す
る。従って、第９実施例による効果だけでなく非晶質の
高誘電膜の蒸着後に結晶化アニールチャンバ７１で結晶
化アニールを行ってキャパシタの漏れ電流を減少させう
る。
【００９０】第１２実施例 図２０は本発明の第１２実施例に、係る薄膜形成装置を
概略的に示す図面である。本発明の第１２実施例は、第
１０実施例及び第１１実施例に予熱チャンバ８３及び冷
却チャンバ７９がさらに含まれたことを除いては同一で
ある。
【００９１】具体的に、第１２実施例に係る薄膜形成装
置は、予熱あるいは冷却させる予熱チャンバ８３及び冷
却チャンバ７９が含まれている。予熱チャンバ８１は誘
電膜の蒸着前に基板温度を誘電膜蒸着温度付近で予熱す
ることによって誘電膜蒸着チャンバ７３で基板の温度の
安定化時間を短縮する役割をする。また、冷却チャンバ
７９は導電膜の蒸着後あるいはアニール後に高温に保た
れている基板がカセットに入る前に予め冷却する役割を
する。
【００９２】以下さらに、前記本発明の薄膜形成装置を
用いて半導体素子のキャパシタを製造する方法を図２１
乃至図２９を用いて説明する。以下の製造方法の実施例
は、本発明の薄膜形成装置を用いてキャパシタを製造す
る多様な例のうちその一部として変更しうる。そして、
下記実施例での参照符号ａは本発明の薄膜形成装置の１
つのチャンバで行えることを示し、参照符号ｂは本発明
の薄膜形成装置でインサイチュで行う工程を示す。ま
た、キャパシタにおいて下部電極形成工程、誘電膜蒸着
工程、上部電極蒸着工程は必須工程であり、残り工程は
必要に応じて行える。
【００９３】図２１は、本発明に係る半導体素子のキャ
パシタ製造方法の第１実施例を説明するための流れ図で
ある。即ち、第１実施例において下部電極の前処理、誘
電膜蒸着及び誘電膜の後処理は多機能チャンバで行い、
下部電極の前処理から上部電極の蒸着まではインサイチ
ュで行う。
【００９４】具体的には、まず、半導体基板（半導体ウ
ェーハ）上に５０〜１００００Åの厚さにキャパシタの
下部電極を形成する（ステップ１０１）。前記下部電極
は白金族金属、ＲｕＯ2、ＩｒＯ2、（Ｂａ、Ｓｒ）Ｒｕ
Ｏ3などの白金族金属の酸化物、金属窒化物または耐熱
性金属を用いられる。下部電極としてはＰｔ、Ｒｕ、Ｉ
ｒのような白金族金属が望ましく、スパッタリング法、
有機化学気相蒸着法または電気メッキ法などを用いて形
成しうる。
【００９５】次いで、下部電極が形成された基板を多機
能チャンバで注入させて酸素ラジカルの含まれた雰囲
気、例えばオゾン雰囲気またはプラズマ雰囲気で下部電
極を前処理する（ステップ１０３）。
【００９６】前記下部電極の前処理にオゾン雰囲気を用
いる場合、基板温度は常温〜７００℃、望ましくは３０
０〜４５０℃及びオゾン濃度は０．１〜１０Ｖｏｌ％で
約５分間進行する。さらに、前記オゾンアニール時紫外
線光をさらに照射することもある。前記下部電極前処理
をプラズマ雰囲気を使用する場合Ｎ2Ｏ、Ｏ2、ＮＨ3、
Ａｒ、Ｎ2のＥＣＲあるいはＲＦプラズマ雰囲気を用い
て常温〜５００℃の基板温度、１３．３３〜１．３３×
１０3Ｐａのチャンバ圧力条件で行う。本実施例ではＮ2
Ｏガスを用いたＥＣＲプラズマを使用し、２００℃の基
板温度で１〜１０分の条件で実施した。
【００９７】次いで、多機能チャンバで前記下部電極上
に高誘電膜、例えばＢＳＴ膜を１００〜５００Åの厚さ
に化学気相蒸着法またはスパッタリング法で蒸着する
（ステップ１０５）。前記高誘電膜としてＢＳＴ膜を有
機金属化学気相蒸着法で形成する場合、Ｂａ（ＴＨＤ）
2、Ｓｒ（ＴＨＤ）2、Ｔｉ（ＴＨＤ）2を基本とする有
機ソースとＯ2とＮ2Ｏの混合ガスを酸化ガスとして４０
０〜６００℃の基板温度、１３．３３〜１．３３×１０
3Ｐａ圧力条件で形成する。
【００９８】次いで、多機能チャンバで誘電膜の後処理
工程を実施する（ステップ１０７）。前記誘電膜後処理
時の条件は前記下部電極の前処理条件と同一に酸素ラジ
カルの含まれた雰囲気またはプラズマ雰囲気で行う。さ
らに、前記誘電膜の後処理効果を高めるために誘電膜蒸
着及び後処理段階をｎ回反復することもある。この際、
１サイクルで蒸着される高誘電膜の厚さは２０〜２００
Åが望ましい。これを通して誘電膜の蒸着時含まれる炭
素などの不純物を効率よく除去しうる。
【００９９】次いで、後処理が完了された半導体基板を
電極蒸着チャンバに移動させて後処理された誘電膜上に
上部電極を５０〜３０００Åの厚さに蒸着する（ステッ
プ１０９）。前記上部電極は下部電極のような物質を用
いてスパッタリング法または有機金属化学気相蒸着法
（ＭＯＣＶＤ）で形成する。例えば、ＭＯＣＶＤ法でＲ
ｕを蒸着する場合、Ｒｕ（ＥｔＣｐ）2をソースとして
基板温度１５０〜５００℃、チャンバ圧力が１３．３３
〜１．３３×１０3Ｐａの条件でＲｕを蒸着しうる。
【０１００】次いで、上部電極が蒸着された半導体基板
を結晶化チャンバに移動させて結晶化アニールを行う
（ステップ１１１）。前記結晶化アニールはＢＳＴ膜を
５００〜８００℃、酸化性あるいは非酸化性雰囲気の１
３．３３〜１．３３×１０3Ｐａのチャンバ圧力で実施
する。ＲｕをＢＳＴの電極として使用する場合は酸素が
含まれたＲｕは酸化されるので、酸素を少量含んだり、
非酸化性の雰囲気が適当であり、Ｐｔの場合は酸素が１
〜１０％含まれた酸素と窒素の混合ガスが適当である。
結晶化アニール時間はアニール温度が低いほど長くなる
が７５０℃のアニール温度で３０秒乃至３０分が適当で
ある。そして、キャパシタ形成時のアニールが他の素子
の特性に及ぶ影響を減らすためにＲＴＡ（ｒａｐｉｄ
ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）工程を使用す
る。
【０１０１】図２２及び図２３は、各々本発明に係る半
導体素子のキャパシタ製造方法の第２実施例及び第３実
施例を説明するための流れ図である。
【０１０２】具体的に、図２２の第２実施例は下部電極
前処理から結晶化アニールまで本発明の薄膜形成装置で
インサイチュで行うことを除いては第１実施例と同一で
ある。そして、図２３の第３実施例は下部電極前処理か
ら上部電極蒸着まで本発明の薄膜形成装置でインサイチ
ュで進行して結晶化アニールを行わないことを除いては
第１実施例と同一である。
【０１０３】図２４及び図２５は、本発明に係る半導体
素子のキャパシタ製造方法の第４実施例及び第５実施例
を説明するための流れ図である。
【０１０４】具体的に、第４実施例は結晶化アニールを
上部電極蒸着前に行い、誘電膜の後処理及び結晶化アニ
ールは１つのチャンバで行い、下部電極前処理から上部
電極蒸着まで本発明の薄膜形成装置でインサイチュで進
行することを除いては前記第１実施例と同一である。そ
して、図２５の第５実施例は下部電極の前処理工程を略
すことを除いては第４実施例と同一である。
【０１０５】図２６及び図２７は、本発明に係る半導体
素子のキャパシタの製造方法の第６実施例及び第７実施
例を説明するための流れ図である。
【０１０６】具体的に、第６実施例は誘電膜の蒸着前に
基板予熱工程（ステップ１１３）を含み、上部電極蒸着
後には結晶化アニール及び基板冷却工程（ステップ１１
５）を含む。前記予熱工程は５分以内にその次の段階の
工程条件温度に到達可能にし、冷却は５分以内に常温で
基板温度が冷却されるようにする。そして、基板予熱工
程から基板冷却工程までインサイチュで進行して誘電膜
蒸着及び誘電膜の後処理は１つのチャンバで行う。以外
には第１実施例と同一である。そして、図２７の第７実
施例は下部電極形成から結晶化アニールまでインサイチ
ュで進行することを除いては第１実施例と同一である。
【０１０７】図２８は、本発明に係る半導体素子のキャ
パシタ製造方法の第８実施例を説明するための流れ図で
ある。
【０１０８】具体的に、第８実施例は第３実施例と比較
して下部電極を前処理せず上部電極を形成したことを除
いては同一である。第３実施例のように下部電極の形成
から上部電極蒸着まで同一に行う。次いで、前記上部電
極が形成された半導体基板を後処理する（ステップ１１
７）。前記上部電極の後処理は多機能チャンバで酸素ラ
ジカルが含まれた雰囲気、例えばオゾン雰囲気、基板温
度は２００〜６０００℃、オゾン濃度は０．１〜１０Ｖ
Ｏｌ％で約３０秒乃至３０分間行う。そして、上部電極
の後処理時紫外線を基板に照射することもできる。こう
すれば、前述したようにキャパシタの漏れ電流を低めら
れる。
【０１０９】図２９は、本発明に係る半導体素子のキャ
パシタ製造方法の第９実施例を説明するための流れ図で
ある。
【０１１０】具体的に、第９実施例は第８実施例と比較
して上部電極を２回に分けて形成したことを除いては同
一である。まず、第８実施例のように下部電極形成及び
誘電膜を形成してから第１上部電極を蒸着する（ステッ
プ１１９）。第１上部電極は酸素ラジカルが通過される
ように５０〜１０００Åの厚さに形成する。次いで、前
記第８実施例のような条件で第１上部電極を後処理する
（ステップ１２１）。引き続き、前記後処理された第１
上部電極上に第２上部電極を５０〜３０００Åの厚さに
形成する（ステップ１２３）。こうすれば、前述したよ
うにキャパシタの漏れ電流を低め、全体的に上部電極の
厚さを増加させうる。
【０１１１】図３０は、図２８に示す第８実施例を実際
の半導体素子のキャパシタの製造に用いることを説明す
るための図面である。
【０１１２】具体的に、フィールド絶縁膜２０３によっ
て限定された半導体基板２０１のアクティブ領域に通常
の方法でソース領域２０５、ドレイン領域２０７及びゲ
ート酸化膜２０９を組み込んだゲート電極２１１よりな
るトランジスタが形成されている。そして、前記ドレイ
ン領域２０７にはビットライン２１３が形成されてお
り、前記ソース領域２０５には層間絶縁膜２１５内のコ
ンタクトホールに形成されたプラグ２１７及び障壁金属
膜２１９を通して連結される下部電極２２１が形成され
ている。前記下部電極２２１は５０〜１００００Åの厚
さに白金族金属、白金族金属の酸化物、金属窒化物また
は耐熱性金属などをスパッタリング法、有機化学気相蒸
着法または電気メッキ法などを用いて形成する。
【０１１３】そして、前記下部電極２２１上には誘電膜
２２３及び上部電極２２５が形成されている。前記誘電
膜２２３は前述したように高誘電膜、例えばＴａ2Ｏ5、
Ａｌ 2Ｏ3、ＴｉＯ2、Ｙ2Ｏ3、ＳｒＴｉＯ3、（Ｂａ、Ｓ
ｒ）ＴｉＯ3、ＰｂＺｒＴｉＯ3、ＳｒＢｉ2Ｔａ2Ｏ9、
（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3またはＢｉ4Ｔｉ3Ｏ
12で形成する。そして、前記上部電極２２５は前記下部
電極２２１と同一な方法、同一な物質で形成される。
【０１１４】そして、前述したように前記上部電極の全
面に酸素ラジカルの含まれた雰囲気、例えばオゾン雰囲
気で後処理２２７を行うことによって前述したようにキ
ャパシタの漏れ電流が低められる。さらに、前記第９実
施例のように後処理された上部電極２２５上に第２上部
電極を形成して全体上部電極の厚さを増加させることも
できる。
【０１１５】
【発明の効果】前述したように本発明によれば、下部電
極の形成後オゾンやプラズマアニールで前処理したり、
高誘電膜の形成後オゾンアニールまたはプラズマアニー
ルの後処理を行うと、下部電極上にまたは高誘電膜内に
残留する不純物を減らして漏れ電流が低められる。ま
た、本発明は上部電極の形成後オゾンアニールを行う
と、高誘電膜内に酸素キャビティの形成を減らして漏れ
電流が低められる。また、本発明の薄膜形成装置は下部
電極や高誘電膜の形成された半導体基板を大気中に露出
させないために不純物の吸着を防止して漏れ電流が低め
られる。
【図面の簡単な説明】
【図１】 本発明に係る高誘電膜の形成後、オゾンアニ
ールの有無に応じる漏れ電流を示すグラフである。
【図２】 本発明に係る高誘電膜の形成後、プラズマア
ニールの有無に応じる漏れ電流を示すグラフである。
【図３】 本発明に係る高誘電膜の蒸着後、アニール条
件に応じる残留炭素の分布を示すグラフである。
【図４】 本発明に係る下部電極の前処理有無に応じる
漏れ電流を示すグラフである。
【図５】 本発明に係る上部電極の蒸着時酸素の添加有
無に応じる漏れ電流を示すグラフである。
【図６】 本発明の第１実施例に係る薄膜形成装置を概
略的に示す図面である。
【図７】 図６のオゾン発生器と連結された多機能チャ
ンバの一例を概略的に示す図面である。
【図８】 図５のプラズマ発生器に連結された多機能チ
ャンバの一例を概略的に示す図面である。
【図９】 本発明の第２実施例に係る薄膜形成装置を概
略的に示す図面である。
【図１０】 図９の電極蒸着チャンバの一例を概略的に
示す図面である。
【図１１】 本発明の第３実施例に係る薄膜形成装置を
概略的に示す図面である。
【図１２】 本発明の第４実施例に係る薄膜形成装置を
概略的に示す図面である。
【図１３】 本発明の第５実施例に係る薄膜形成装置を
概略的に示す図面である。
【図１４】 本発明の第６実施例に係る薄膜形成装置を
概略的に示す図面である。
【図１５】 本発明の７第実施例に係る薄膜形成装置を
概略的に示す図面である。
【図１６】 本発明の第８実施例に係る薄膜形成装置を
概略的に示す図面である。
【図１７】 本発明の第９実施例に係る薄膜形成装置を
概略的に示す図面である。
【図１８】 本発明の第１０実施例に係る薄膜形成装置
を概略的に示す図面である。
【図１９】 本発明の第１１実施例に係る薄膜形成装置
を概略的に示す図面である。
【図２０】 本発明の第１２実施例に係る薄膜形成装置
を概略的に示す図面である。
【図２１】 本発明に係る半導体素子のキャパシタ製造
方法の第１実施例を説明するための流れ図である。
【図２２】 本発明に係る半導体素子のキャパシタ製造
方法の第２実施例を説明するための流れ図である。
【図２３】 本発明に係る半導体素子のキャパシタ製造
方法の第３実施例を説明するための流れ図である。
【図２４】 本発明に係る半導体素子のキャパシタ製造
方法の第４実施例を説明するための流れ図である。
【図２５】 本発明に係る半導体素子のキャパシタ製造
方法の第５実施例を説明するための流れ図である。
【図２６】 本発明に係る半導体素子のキャパシタ製造
方法の第６実施例を説明するための流れ図である。
【図２７】 本発明に係る半導体素子のキャパシタ製造
方法の第７実施例を説明するための流れ図である。
【図２８】 本発明に係る半導体素子のキャパシタ製造
方法の第８実施例を説明するための流れ図である。
【図２９】 本発明に係る半導体素子のキャパシタ製造
方法の第９実施例を説明するための流れ図である。
【図３０】 図２８に示す第８実施例を実際の半導体素
子のキャパシタの製造に適用することを説明するための
図面である。
【符号の説明】
１ 半導体ウェーハ（半導体基板） ３ カセット ５ ロードロックチャンバ ７ ロボットアーム ９ トランスファチャンバ １１ 多機能チャンバ １３ アニール手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/10 ４５１ Ｈ０１Ｌ 27/10 ４５１ 27/108 ６２１Ｂ 21/8242 ６５１ (72)発明者 柳 次 英 大韓民国京畿道水原市勧善区金谷洞245− 70番地 プルンビラ−303号 (72)発明者 朴 泳 旭 大韓民国京畿道安養市東安区葛山洞1115番 地 セムマウル林光アパート301棟703号 (72)発明者 朴 洪 培 大韓民国ソウル特別市九老区九老６洞128 −４番地

Claims (41)

    【特許請求の範囲】
  1. 【請求項１】 複数枚の半導体ウェーハのローディング
    されたカセットが位置するロードロックチャンバと、 前記ロードロックチャンバに連結されて前記半導体ウェ
    ーハをローディング／アンローディングするロボットア
    ームを具備するトランスファチャンバと、 前記トランスファチャンバに連結されて誘電膜を蒸着す
    る多機能チャンバと、 前記多機能チャンバに連結されたアニール手段を含んで
    前記多機能チャンバで下部電極前処理、前記誘電膜後処
    理及び上部電極後処理を行うことを特徴とする薄膜形成
    装置。
  2. 【請求項２】 前記アニール手段はオゾン発生器または
    プラズマ発生器であることを特徴とする請求項１に記載
    の薄膜形成装置。
  3. 【請求項３】 前記誘電膜はＴａ2Ｏ5、Ａｌ2Ｏ3、Ｔｉ
    Ｏ2、Ｙ2Ｏ3、ＳｒＴｉＯ3、（Ｂａ、Ｓｒ）ＴｉＯ3、
    ＰｂＺｒＴｉＯ3、ＳｒＢｉ2Ｔａ2Ｏ9、（Ｐｂ、Ｌａ）
    （Ｚｒ、Ｔｉ）Ｏ3またはＢｉ4Ｔｉ3Ｏ12のうち何れか
    １つであることを特徴とする請求項１に記載の薄膜形成
    装置。
  4. 【請求項４】 前記多機能チャンバの下部は半導体ウェ
    ーハが位置する支持台と、その下部にヒーターが設けら
    れており、前記多機能チャンバの上部はソース供給装置
    から供給された液体有機ソースを均一に噴射するソース
    噴射装置が設けられていることを特徴とする請求項１に
    記載の薄膜形成装置。
  5. 【請求項５】 前記ソース供給装置は液体有機ソースを
    定量化する液体定量装置と、前記液体定量装置に連結さ
    れて前記液体ソースを気化させる気化器と、前記気化器
    から出る有機ソースを移送する移送ガスソースよりなる
    ことを特徴とする請求項４に記載の薄膜形成装置。
  6. 【請求項６】 前記気化器は１乃至３個で構成すること
    を特徴とする請求項５に記載の薄膜形成装置。
  7. 【請求項７】 前記多機能チャンバにオゾン発生器が連
    結されている場合、前記多機能チャンバの排気端にはオ
    ゾン除去装置が連結されていることを特徴とする請求項
    ２に記載の薄膜形成装置。
  8. 【請求項８】 前記プラズマ発生器はＲＦプラズマ発生
    器またはＥＣＲプラズマ発生器であることを特徴とする
    請求項２に記載の薄膜形成装置。
  9. 【請求項９】 前記プラズマ発生器はＮＨ3、Ｏ2、Ｎ2
    Ｏ、ＡｒまたはＮ2のプラズマを発生させることを特徴
    とする請求項２に記載の薄膜形成装置。
  10. 【請求項１０】 前記多機能チャンバは壁面に蒸着され
    た誘電膜を除去するための洗浄ガス供給装置が連結され
    ていることを特徴とする請求項１に記載の薄膜形成装
    置。
  11. 【請求項１１】 前記トランスファチャンバには電極蒸
    着チャンバがさらに連結されていることを特徴とする請
    求項１に記載の薄膜形成装置。
  12. 【請求項１２】 前記トランスファチャンバには結晶化
    アニールチャンバがさらに連結されていることを特徴と
    する請求項１１に記載の薄膜形成装置。
  13. 【請求項１３】 前記トランスファチャンバには前処理
    チャンバがさらに連結されていることを特徴とする請求
    項１１に記載の薄膜形成装置。
  14. 【請求項１４】 前記トランスファチャンバには冷却及
    び予熱チャンバがさらに連結されていることを特徴とす
    る請求項１１に記載の薄膜形成装置。
  15. 【請求項１５】 複数枚の半導体ウェーハのローディン
    グされたカセットが位置するロードロックチャンバと、 前記ロードロックチャンバに連結されて前記半導体ウェ
    ーハをローディング／アンローディングするロボットア
    ームを具備するトランスファチャンバと、 前記トランスファチャンバに連結されて誘電膜を蒸着す
    る誘電膜蒸着チャンバと、 前記トランスファチャンバに連結された電極蒸着チャン
    バと、 前記トランスファチャンバに連結された結晶化アニール
    チャンバと、 前記結晶化アニールチャンバに連結されたアニール手段
    を含んで前記結晶化チャンバで前記誘電膜の後処理及び
    上部電極後処理を行うことを特徴とする薄膜形成装置。
  16. 【請求項１６】 前記アニール手段はオゾン発生器また
    はプラズマ発生器であることを特徴とする請求項１５に
    記載の薄膜形成装置。
  17. 【請求項１７】 複数枚の半導体ウェーハのローディン
    グされたカセットが位置するロードロックチャンバと、 前記ロードロックチャンバに連結されて前記半導体ウェ
    ーハをローディング／アンローディングするロボットア
    ームを具備するトランスファチャンバと、 前記トランスファチャンバに連結されて誘電膜を蒸着す
    る誘電膜蒸着チャンバと、 前記トランスファチャンバに連結された後処理チャンバ
    と、 前記後処理チャンバに連結されたアニール手段を含んで
    前記後処理チャンバで前記誘電膜の後処理を行うことを
    特徴とする薄膜形成装置。
  18. 【請求項１８】 前記アニール手段はオゾン発生器また
    はプラズマ発生器であることを特徴とする請求項１７に
    記載の薄膜形成装置。
  19. 【請求項１９】 前記トランスファチャンバには前処理
    チャンバがさらに連結されていることを特徴とする請求
    項１７に記載の薄膜形成装置。
  20. 【請求項２０】 前記トランスファチャンバには結晶化
    アニールチャンバがさらに連結されていることを特徴と
    する請求項１７に記載の薄膜形成装置。
  21. 【請求項２１】 前記トランスファチャンバには冷却及
    び予熱チャンバがさらに連結されていることを特徴とす
    る請求項１７に記載の薄膜形成装置。
  22. 【請求項２２】 前記トランスファチャンバには電極蒸
    着チャンバがさらに連結されていることを特徴とする請
    求項１７に記載の薄膜形成装置。
  23. 【請求項２３】 半導体基板上に下部電極を形成する段
    階と、 前記下部電極上に誘電膜を形成する段階と、 前記誘電膜を酸素ラジカル雰囲気またはプラズマ雰囲気
    でアニーリングして後処理する段階と、 前記後処理された誘電膜上に上部電極を形成する段階と
    を含んでなることを特徴とする半導体素子のキャパシタ
    形成方法。
  24. 【請求項２４】 前記誘電膜蒸着及び後処理は同一なチ
    ャンバで行うことを特徴とする請求項２３に記載の半導
    体素子のキャパシタ形成方法。
  25. 【請求項２５】 前記酸素ラジカル雰囲気はオゾンの含
    まれた酸化性雰囲気であることを特徴とする請求項２３
    に記載の半導体素子のキャパシタ形成方法。
  26. 【請求項２６】 前記プラズマ雰囲気はＮ2Ｏ、Ｏ2、Ｎ
    Ｈ3、Ａｒ、Ｎ2のＲＦプラズマ雰囲気またはＥＣＲプラ
    ズマ雰囲気であることを特徴とする請求項２３に記載の
    半導体素子のキャパシタ形成方法。
  27. 【請求項２７】 前記誘電膜の形成及び後処理を少なく
    とも１回以上繰り返すことを特徴とする請求項２３に記
    載の半導体素子のキャパシタ形成方法。
  28. 【請求項２８】 前記誘電膜はＴａ2Ｏ5、Ａｌ2Ｏ3、Ｔ
    ｉＯ2、Ｙ2Ｏ3、ＳｒＴｉＯ3、（Ｂａ、Ｓｒ）Ｔｉ
    Ｏ3、ＰｂＺｒＴｉＯ3、ＳｒＢｉ2Ｔａ2Ｏ9、（Ｐｂ、
    Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3またはＢｉ4Ｔｉ3Ｏ12のうち
    何れか１つであることを特徴とする請求項２３に記載の
    半導体素子のキャパシタ形成方法。
  29. 【請求項２９】 前記誘電膜の形成前に前記下部電極を
    前処理する段階をさらに含むことを特徴とする請求項２
    ３に記載の半導体素子のキャパシタ形成方法。
  30. 【請求項３０】 前記下部電極の前処理、誘電膜の蒸着
    及び誘電膜の後処理は同一なチャンバで行うことを特徴
    とする請求項２９に記載の半導体素子のキャパシタ形成
    方法。
  31. 【請求項３１】 前記下部電極の前処理から上部電極の
    形成まで１つの薄膜形成装置でインサイチュで行うこと
    を特徴とする請求項２９に記載の半導体素子のキャパシ
    タ形成方法。
  32. 【請求項３２】 前記上部電極の蒸着段階後に結晶化ア
    ニールを行うことを特徴とする請求項２９に記載の半導
    体素子のキャパシタ形成方法。
  33. 【請求項３３】 前記下部電極の前処理から結晶化アニ
    ールまで１つの薄膜形成装置でインサイチュで行うこと
    を特徴とする請求項３２に記載の半導体素子のキャパシ
    タ形成方法。
  34. 【請求項３４】 前記下部電極の形成から結晶化アニー
    ルまで１つの薄膜形成装置でインサイチュで行うことを
    特徴とする請求項３２に記載の半導体素子のキャパシタ
    形成方法。
  35. 【請求項３５】 前記誘電膜の後処理後に結晶化アニー
    ルをさらに行うことを特徴とする請求項２３に記載の半
    導体素子のキャパシタ形成方法。
  36. 【請求項３６】 前記誘電膜の後処理及び結晶化アニー
    ルは同一なチャンバで行われることを特徴とする請求項
    ３５に記載の半導体素子のキャパシタ形成方法。
  37. 【請求項３７】 前記誘電膜の蒸着から上部電極の蒸着
    まで１つの薄膜形成装置でインサイチュで行うことを特
    徴とする請求項２３に記載の半導体素子のキャパシタ形
    成方法。
  38. 【請求項３８】 半導体基板上に下部電極を形成する段
    階と、 前記下部電極上に誘電膜を形成する段階と、 前記誘電膜上に上部電極を形成する段階と、 前記上部電極を酸素ラジカルの含まれた雰囲気で後処理
    する段階とを含んでなることを特徴とする半導体素子の
    キャパシタ形成方法。
  39. 【請求項３９】 前記酸素ラジカルの含まれた雰囲気は
    オゾンの含まれた酸化性雰囲気であることを特徴とする
    請求項３８に記載の半導体素子のキャパシタ形成方法。
  40. 【請求項４０】 前記誘電膜はＴａ2Ｏ5、Ａｌ2Ｏ3、Ｔ
    ｉＯ2、Ｙ2Ｏ3、ＳｒＴｉＯ3、（Ｂａ、Ｓｒ）Ｔｉ
    Ｏ3、ＰｂＺｒＴｉＯ3、ＳｒＢｉ2Ｔａ2Ｏ9、（Ｐｂ、
    Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3またはＢｉ4Ｔｉ3Ｏ12のうち
    何れか１つであることを特徴とする請求項３８に記載の
    半導体素子のキャパシタ形成方法。
  41. 【請求項４１】 前記後処理された上部電極上に第２上
    部電極を形成する段階を含んでなることを特徴とする請
    求項３８に記載の半導体素子のキャパシタ形成方法。
JP2000280373A 1999-09-16 2000-09-14 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法 Pending JP2001148377A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR99P39839 1999-09-16
KR1019990039839A KR100363081B1 (ko) 1999-09-16 1999-09-16 박막 형성장치

Publications (1)

Publication Number Publication Date
JP2001148377A true JP2001148377A (ja) 2001-05-29

Family

ID=19611840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000280373A Pending JP2001148377A (ja) 1999-09-16 2000-09-14 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法

Country Status (5)

Country Link
US (1) US6806183B2 (ja)
JP (1) JP2001148377A (ja)
KR (1) KR100363081B1 (ja)
DE (1) DE10046021B4 (ja)
TW (1) TW515027B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296923A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JP2004296735A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
US7132373B2 (en) 2001-10-02 2006-11-07 Toto Ltd. Thin metal oxide film and process for producing the same
JP2007110111A (ja) * 2005-10-12 2007-04-26 Seoul National Univ Industry Foundation ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
JP2007134733A (ja) * 2002-02-28 2007-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2008244018A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法
JP2009260333A (ja) * 2008-03-26 2009-11-05 Meidensha Corp 酸化膜改質方法とその装置及びプロセス装置
US7666793B2 (en) 2002-03-26 2010-02-23 Sony Corporation Method of manufacturing amorphous metal oxide film and methods of manufacturing capacitance element having amorphous metal oxide film and semiconductor device
JP2010226051A (ja) * 2009-03-25 2010-10-07 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8305554B2 (en) 2008-08-29 2012-11-06 Samsung Electro-Mechanics Co., Ltd. Roll-to-roll type apparatus for forming thin film pattern
JP2014514734A (ja) * 2011-03-11 2014-06-19 アプライド マテリアルズ インコーポレイテッド ランプアセンブリを使用した基板下面のオフアングル加熱

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808870B1 (ko) * 2000-10-20 2008-03-03 주성엔지니어링(주) 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법
JP2002167661A (ja) * 2000-11-30 2002-06-11 Anelva Corp 磁性多層膜作製装置
KR100415977B1 (ko) * 2001-02-08 2004-01-24 한국과학기술연구원 Ｅｃｒ을 이용한 도전성 고분자수지의 제조방법
KR100420935B1 (ko) * 2001-10-23 2004-03-02 네오뷰코오롱 주식회사 평판 표시 소자의 제조 장치
JP4234930B2 (ja) * 2002-01-24 2009-03-04 セイコーエプソン株式会社 成膜装置及び成膜方法
JP3921401B2 (ja) * 2002-03-15 2007-05-30 松下電器産業株式会社 容量素子の製造方法
US7927950B2 (en) * 2002-05-07 2011-04-19 Samsung Electronics Co., Ltd. Method of fabricating trap type nonvolatile memory device
KR100655441B1 (ko) * 2005-09-01 2006-12-08 삼성전자주식회사 트랩형 비휘발성 메모리 장치의 제조 방법
KR100517083B1 (ko) * 2002-06-18 2005-09-26 주식회사 엘티케이 반도체 제조용 장치
US7381595B2 (en) * 2004-03-15 2008-06-03 Sharp Laboratories Of America, Inc. High-density plasma oxidation for enhanced gate oxide performance
KR100450685B1 (ko) 2002-11-30 2004-10-01 삼성전자주식회사 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
US6893978B1 (en) * 2002-12-03 2005-05-17 Silicon Magnetic Systems Method for oxidizing a metal layer
JP4609621B2 (ja) * 2002-12-24 2011-01-12 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
US7723242B2 (en) * 2004-03-15 2010-05-25 Sharp Laboratories Of America, Inc. Enhanced thin-film oxidation process
KR100533974B1 (ko) * 2003-06-30 2005-12-07 주식회사 하이닉스반도체 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
JP2005041835A (ja) * 2003-07-24 2005-02-17 Fuji Xerox Co Ltd カーボンナノチューブ構造体、その製造方法、カーボンナノチューブ転写体および溶液
US7223665B2 (en) * 2003-09-04 2007-05-29 Murata Manufacturing Co., Ltd. Method for manufacturing dielectric thin film capacitor
JP4984558B2 (ja) * 2006-02-08 2012-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007266429A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd 半導体装置及びその製造方法
KR20070110748A (ko) * 2006-05-15 2007-11-20 주식회사 하이닉스반도체 커패시터 형성 방법
SK51082006A3 (sk) * 2006-12-05 2008-07-07 Fakulta Matematiky, Fyziky A Informatiky Univerzitfakulta Matematiky, Fyziky A Informatiky Univerzity Komensk�Hoy Komensk�Ho Zariadenie a spôsob úpravy povrchov kovov a metaloZariadenie a spôsob úpravy povrchov kovov a metaloidov, oxidov kovov a oxidov metaloidov a nitridovidov, oxidov kovov a oxidov metaloidov a nitridovkovov a nitridov metaloidovkovov a nitridov metaloidov
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US9053802B2 (en) 2013-06-04 2015-06-09 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
JP2016004610A (ja) * 2014-06-13 2016-01-12 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 電池用電極及びその製造方法
KR102071502B1 (ko) * 2015-09-30 2020-01-30 주식회사 원익아이피에스 반도체 소자의 제조방법
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164808A (en) * 1991-08-09 1992-11-17 Radiant Technologies Platinum electrode structure for use in conjunction with ferroelectric materials
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
US5534069A (en) 1992-07-23 1996-07-09 Canon Kabushiki Kaisha Method of treating active material
JPH0864763A (ja) * 1994-08-18 1996-03-08 Oki Electric Ind Co Ltd キャパシタ及びその製造方法
US6155198A (en) * 1994-11-14 2000-12-05 Applied Materials, Inc. Apparatus for constructing an oxidized film on a semiconductor wafer
US5989999A (en) * 1994-11-14 1999-11-23 Applied Materials, Inc. Construction of a tantalum nitride film on a semiconductor wafer
US6291343B1 (en) * 1994-11-14 2001-09-18 Applied Materials, Inc. Plasma annealing of substrates to improve adhesion
US5597754A (en) * 1995-05-25 1997-01-28 Industrial Technology Research Institute Increased surface area for DRAM, storage node capacitors, using a novel polysilicon deposition and anneal process
KR0165484B1 (ko) * 1995-11-28 1999-02-01 김광호 탄탈륨산화막 증착 형성방법 및 그 장치
KR100218269B1 (ko) 1996-05-30 1999-09-01 윤종용 건식 에칭기의 잔류 가스 제거 장치 및 방법
JPH1050960A (ja) * 1996-07-26 1998-02-20 Texas Instr Japan Ltd 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
KR100200739B1 (ko) 1996-10-16 1999-06-15 윤종용 장벽금속막 형성방법
US6055927A (en) 1997-01-14 2000-05-02 Applied Komatsu Technology, Inc. Apparatus and method for white powder reduction in silicon nitride deposition using remote plasma source cleaning technology
US5990006A (en) * 1997-02-10 1999-11-23 Micron Technology, Inc. Method for forming materials
US5863327A (en) * 1997-02-10 1999-01-26 Micron Technology, Inc. Apparatus for forming materials
KR100269314B1 (ko) * 1997-02-17 2000-10-16 윤종용 플라즈마처리를이용한반도체장치의커패시터제조방법
KR100252213B1 (ko) 1997-04-22 2000-05-01 윤종용 반도체소자제조장치및그제조방법
US6029602A (en) 1997-04-22 2000-02-29 Applied Materials, Inc. Apparatus and method for efficient and compact remote microwave plasma generation
KR100249307B1 (ko) 1997-05-13 2000-03-15 윤종용 이온주입설비의 분석기
KR100271758B1 (ko) 1997-06-25 2001-01-15 윤종용 반도체장치 제조설비 및 이의 구동방법
US6207005B1 (en) 1997-07-29 2001-03-27 Silicon Genesis Corporation Cluster tool apparatus using plasma immersion ion implantation
JPH11177057A (ja) * 1997-12-09 1999-07-02 Nec Corp 半導体装置の製造方法
KR19990055181A (ko) * 1997-12-27 1999-07-15 김영환 플라즈마 처리법을 이용한 강유전막 형성 방법
KR19990055204A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 캐패시터 형성 방법
US6383951B1 (en) * 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
KR100268432B1 (ko) 1998-09-05 2000-11-01 윤종용 플라즈마 에칭을 위한 장치
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6133086A (en) * 1999-06-24 2000-10-17 United Microelectronics Corp. Fabrication method of a tantalum pentoxide dielectric layer for a DRAM capacitor
KR100328454B1 (ko) * 1999-06-29 2002-03-16 박종섭 반도체 소자의 캐패시터 제조 방법
US6303518B1 (en) * 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132373B2 (en) 2001-10-02 2006-11-07 Toto Ltd. Thin metal oxide film and process for producing the same
JP2008147636A (ja) * 2002-02-28 2008-06-26 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP4505471B2 (ja) * 2002-02-28 2010-07-21 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP4505494B2 (ja) * 2002-02-28 2010-07-21 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP2007134733A (ja) * 2002-02-28 2007-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US7666793B2 (en) 2002-03-26 2010-02-23 Sony Corporation Method of manufacturing amorphous metal oxide film and methods of manufacturing capacitance element having amorphous metal oxide film and semiconductor device
JP2004296735A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JP4650602B2 (ja) * 2003-03-26 2011-03-16 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
JP2004296923A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JP2007110111A (ja) * 2005-10-12 2007-04-26 Seoul National Univ Industry Foundation ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
JP4709115B2 (ja) * 2005-10-12 2011-06-22 財団法人ソウル大学校産学協力財団 ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
JP2008244018A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法
JP2009260333A (ja) * 2008-03-26 2009-11-05 Meidensha Corp 酸化膜改質方法とその装置及びプロセス装置
US8305554B2 (en) 2008-08-29 2012-11-06 Samsung Electro-Mechanics Co., Ltd. Roll-to-roll type apparatus for forming thin film pattern
JP2010226051A (ja) * 2009-03-25 2010-10-07 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2014514734A (ja) * 2011-03-11 2014-06-19 アプライド マテリアルズ インコーポレイテッド ランプアセンブリを使用した基板下面のオフアングル加熱

Also Published As

Publication number Publication date
KR100363081B1 (ko) 2002-11-30
DE10046021B4 (de) 2008-08-21
TW515027B (en) 2002-12-21
KR20010027867A (ko) 2001-04-06
US20030096472A1 (en) 2003-05-22
US6806183B2 (en) 2004-10-19
DE10046021A1 (de) 2001-05-10

Similar Documents

Publication Publication Date Title
JP2001148377A (ja) 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法
US6204203B1 (en) Post deposition treatment of dielectric films for interface control
US5973911A (en) Ferroelectric thin-film capacitor
US6416584B1 (en) Apparatus for forming a film on a substrate
US6300212B1 (en) Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide
JP2003100908A (ja) 高誘電膜を備えた半導体素子及びその製造方法
US6472319B2 (en) Method for manufacturing capacitor of semiconductor memory device by two-step thermal treatment
US6815223B2 (en) Low thermal budget fabrication of ferroelectric memory using RTP
JPH11238861A (ja) 薄膜キャパシタ及びその製造方法
JP2001210799A (ja) 半導体装置のキャパシターの製造方法
JP4230596B2 (ja) 薄膜形成方法
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
KR20040047461A (ko) 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
WO2006085427A1 (ja) 容量素子の製造方法及び半導体装置の製造方法並びに半導体製造装置
US7217669B2 (en) Method of forming a metal oxide film
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
JP4488661B2 (ja) 強誘電体キャパシタの製造方法
KR20090052455A (ko) 강유전체 캐패시터 및 이의 제조 방법
JP2001250929A (ja) 拡張キャパシタを形成するための統合方法及び装置
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
JP2003324099A (ja) 誘電体膜の形成方法
KR20030010852A (ko) 반도체 장치의 제조 방법
KR100347534B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071225