JP2004296735A - 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 - Google Patents

強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 Download PDF

Info

Publication number
JP2004296735A
JP2004296735A JP2003086320A JP2003086320A JP2004296735A JP 2004296735 A JP2004296735 A JP 2004296735A JP 2003086320 A JP2003086320 A JP 2003086320A JP 2003086320 A JP2003086320 A JP 2003086320A JP 2004296735 A JP2004296735 A JP 2004296735A
Authority
JP
Japan
Prior art keywords
film
oxygen
ferroelectric
electrode
ferroelectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003086320A
Other languages
English (en)
Other versions
JP4650602B2 (ja
Inventor
Kenichi Kurokawa
賢一 黒川
Tatsuo Sawazaki
立雄 沢崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003086320A priority Critical patent/JP4650602B2/ja
Publication of JP2004296735A publication Critical patent/JP2004296735A/ja
Application granted granted Critical
Publication of JP4650602B2 publication Critical patent/JP4650602B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】誘電体特性が良くリーク電流も少ない高性能な強誘電体キャパシタを得ることが可能となる技術を提供すること。
【解決手段】第1電極及び第2電極の間に強誘電体膜を介在させてなる強誘電体キャパシタの製造方法であって、キャパシタ形成面に第1電極(16)を形成する第1工程と、第1電極(16)上に強誘電体膜(18)を形成する第2工程と、強誘電体膜(18)上に酸素含有膜(20)を形成する第3工程と、酸素含有膜(20)上に第2電極(24)を形成する第4工程と、強誘電体膜(18)の酸素欠損を回復させるための熱処理を行う第5工程と、を含み、第5工程の熱処理において、酸素含有膜(20)から酸素が放出されて当該酸素が強誘電体膜(18)に供給される。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、FeRAM(フェロエレクトリック・ランダム・アクセス・メモリ)等のメモリ装置に適用して好適な強誘電体キャパシタとその製造方法に関する。
【0002】
【従来の技術】
近年、強誘電体メモリ(FeRAM)が低電圧動作、高耐久性、低消費電力、不揮発性などの特長を有する理想的な記憶デバイスとして期待されており、開発が進められている。強誘電体メモリは、強誘電体薄膜を用いて形成される強誘電体キャパシタを主構成要素としている。強誘電体キャパシタは電界印加によって自発的な電気分極(自発分極)の方向を反転できるので、この自発分極の方向を“0”又は“1”に対応付けてデータ記憶に利用する。
【0003】
強誘電体としては、鉛系酸化物のPZT(Pb(ZrTi1−x)O)やビスマス層状化合物のSBT(SrBiTa)などが多く用いられている。これらの強誘電体を下部電極と上部電極の間に介在させることによって強誘電体キャパシタが構成される。現在では、上部電極及び下部電極として白金(Pt)を用い、強誘電体としてPZTを用いた、Pt/PZT/Pt構造が多く用いられている。また、上記構造において、上部電極に酸化白金(PtO)を用いてPtO/PZT/Pt構造とすることによりファティーグ特性(疲労特性)を改善する技術が文献「Fabrication and Characterization of Pt−Oxide Electrode for Ferroelectric Random Access Memory Application ; Woo Sik KIM et al. , Jpn.J.Appl.Phys, 2000, vol.39, pp.7097−7099」に記載されている。
【0004】
【非特許文献1】
「Fabrication and Characterization of Pt−Oxide Electrode for Ferroelectric Random Access Memory Application」, Woo Sik KIM et al. , Jpn.J.Appl.Phys, 2000, vol.39, pp.7097−7099
【発明が解決しようとする課題】
本願発明者の検討によれば、従来の強誘電体キャパシタにおいて誘電体特性の劣化やリーク電流の増大を生じる原因の一因として、強誘電体膜の酸素欠損による影響があることが判明した。この強誘電体膜の酸素欠損は、当該強誘電体膜の上面に上部電極を形成する際に生じるものであると考えられる。例えば、上部電極をスパッタリング法によって形成した場合には、強誘電体膜の表面がスパッタ粒子やプラズマにさらされてダメージを受けることにより上記酸素欠損が生じ得る。
【0005】
かかる酸素欠損状態は、熱処理によって強誘電体膜に酸素を供給することにより回復させることができる。しかし、当該熱処理は強誘電体膜上に電極が形成された後に行われるため、強誘電体膜に対して酸素を効率良く供給することは難しい。このため従来は、酸素欠損の回復のための熱処理が比較的に高温又は長時間になる傾向があった。このような高温又は長時間の熱処理は、強誘電体キャパシタの他の構成要素へ熱ダメージを与えたり製造時間の削減を妨げる等の不都合がある。
【0006】
そこで、本発明は、酸素欠損を回復させるための熱処理の際に強誘電体膜に対して効率よく酸素供給を行うことを可能とする技術を提供することを目的とする。
【0007】
また、本発明は、誘電体特性が良くリーク電流も少ない高性能な強誘電体キャパシタを得ることを可能とする技術を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明は、第1電極及び第2電極の間に強誘電体膜を介在させてなる強誘電体キャパシタの製造方法であって、キャパシタ形成面に第1電極を形成する第1工程と、第1電極上に強誘電体膜を形成する第2工程と、強誘電体膜上に酸素含有膜を形成する第3工程と、酸素含有膜上に第2電極を形成する第4工程と、強誘電体膜の酸素欠損を回復させるための熱処理を行う第5工程と、を含み、当該第5工程の熱処理において、酸素含有膜から酸素が放出されて当該酸素が強誘電体膜に供給されることを特徴とする。
【0009】
ここで、本明細書において「キャパシタ形成面」とは、本発明にかかる強誘電体キャパシタが形成されるべき面であり、例えば、シリコン等の半導体基板やその他各種の基板等の表面が該当する。或いは、これらの基板面上に他の膜(例えば、基板面と第1電極との密着性を向上させるための膜など)が形成されている場合にはその膜の表面が該当する。
【0010】
本発明の製造方法では、強誘電体膜に熱処理を行う際に、当該強誘電体膜と接している酸素含有膜から酸素が供給されるので、強誘電体膜に対する酸素供給を効率よく行い、酸素欠損状態を回復させることが可能となる。このように酸素供給が効率よく行われることにより、熱処理の低温下、短時間化を図ることが可能となる。また、第2電極の形成時に強誘電体膜が酸素含有膜によって保護されるのでダメージを受けにくく、強誘電体膜に酸素欠損等の不具合が生じること自体が少なくなる効果もある。そして、本発明の製造方法により、誘電体特性が良くリーク電流も少ない高性能な強誘電体キャパシタを得ることが可能となる。
【0011】
上述した酸素含有膜は、その果たすべき役割を達成できる限りは各種の材料を適用し得るが、特に金属酸化物からなることが好ましい。これにより、熱処理によって容易に酸素を放出させ、当該酸素を強誘電体膜に供給することができる。また、酸素放出後には、金属酸化物は単体金属により近い組成、或いはほぼ単体金属と見なせる組成に変わり抵抗率が低下するので都合がよい。金属酸化物としては、例えば、酸化白金(PtO)などが好適に用いられる。特に第2電極として白金を用いる場合には、金属酸化物として酸化白金を用いると両者の整合性、密着性等の観点から好ましい。
【0012】
上述した第3工程は、酸素添加反応性スパッタリング法によって酸素含有膜を形成することが好ましい。これにより、高品質な酸素含有膜を生産性良く形成することが可能となる。
【0013】
また、酸素含有膜として酸化白金等の金属酸化物を用いる場合に、上記第3工程は、室温以上500℃以下の雰囲気温度で当該酸素含有膜を形成することが好ましく、特に雰囲気温度を室温程度とすることが好ましい。ここで「室温」とは、概ね20℃〜30℃程度、より好適には25℃程度の温度を言う。この温度条件は、特に成膜方法としてスパッタリング法を適用する際に有効である。上記温度条件を採用することにより、良質な酸素含有膜(金属酸化物の膜)を形成することができる。
【0014】
また、上述した第4工程に先立って、酸素含有膜と第2電極との間に介在し、第5工程の熱処理時に酸素含有膜から放出される酸素の拡散を抑制する機能を担うバリア膜を形成する第6工程を更に含むことが好ましい。これにより、第2電極の方向への酸素拡散がバリア膜によって抑制されることにより、酸素含有膜から放出される酸素を強誘電体膜に更に効率よく供給することが可能となる。
【0015】
上述したバリア膜は、その果たすべき役割を達成できる限りは各種の材料を適用し得るが、特に金属酸化物からなることが好ましい。金属酸化物としては、例えば、イリジウム酸化物(IrO)などが好適に用いられる。これにより、必要十分な酸素バリア効果を得ることが可能となる。
【0016】
また、本発明は、上部電極及び下部電極の間に強誘電体膜を介在させてなる強誘電体キャパシタの製造方法であって、キャパシタ形成面に下部電極を形成する第1工程と、下部電極上に強誘電体膜を形成する第2工程と、強誘電体膜上に酸素含有性の第1導電膜を形成する第3工程と、第1導電膜上に第2導電膜を形成する第4工程と、強誘電体膜の酸素欠損を回復させるための熱処理を行う第5工程と、を含んでおり、第5工程における熱処理時に上述した第1導電膜から酸素が放出されて当該酸素が強誘電体膜に供給されることを特徴とする。
【0017】
かかる製造方法によっても、強誘電体膜に熱処理を行う際に、当該強誘電体膜と接している第1導電膜から酸素が供給されるので、強誘電体膜に対する酸素供給を効率よく行い、酸素欠損状態を回復させることが可能となる。このように酸素供給の効率よく行われることにより、熱処理の低温下、短時間化を図ることが可能となる。本発明の製造方法により、誘電体特性が良くリーク電流も少ない高性能な強誘電体キャパシタを得ることが可能となる。
【0018】
また、第1導電膜と第2導電膜との間に介在し、熱処理時に第1導電膜から放出される酸素の拡散を抑制する機能を担う第3導電膜を形成する第6工程を更に含むことが好ましい。これにより、第2導電膜の方向への酸素拡散が第3導電膜によって抑制されることにより、第1導電膜から放出される酸素を強誘電体膜に更に効率よく供給することが可能となる。
【0019】
なお、第1導電膜、第2導電膜及び第3導電膜として好適な条件は、上述した本発明における酸素含有膜、第2導電膜、バリア膜のそれぞれと同様である。
【0020】
また、本発明は、上述した製造方法を適用して形成される強誘電体キャパシタでもあり、より具体的には以下のような構造的特徴を備える。すなわち、本発明の強誘電体キャパシタは、第1電極と、この第1電極上に配置された強誘電体膜と、強誘電体膜上に配置された酸素含有性の機能膜と、当該機能膜上に配置された第2電極と、を備える
この構造を採用することにより、誘電体特性が良くリーク電流も少ない高性能な強誘電体キャパシタを得ることが可能となる。
【0021】
上述した酸素含有性の機能膜は、酸素を含有し、所定条件下(例えば高温下)においては酸素を放出し得る性質を備える膜であればよく、その役割を達成できる限りは種々の材料を適用し得るが、特に、金属酸化物に熱を与えて含有酸素を放出させることにより形成されるものであることが好ましい。金属酸化物としては、種々のものを適用し得るが特に酸化白金が好ましい。また、機能膜が酸化白金に由来するものである場合に、当該機能膜は白金と酸素との原子比が20%以下であることが好ましい。更に当該機能膜は、白金と酸素との原子比が80%以上の酸化白金に対して熱処理が加えられて酸素が放出され、上記原子比となったものであることが好ましい。また、機能膜は非晶質(アモルファス)状態であることが好ましい。これらの条件を採用することにより、本発明に好適な機能膜を得ることが可能となる。
【0022】
また、酸素の拡散を抑制する性質を有し、機能膜と第2電極の相互間に配置されるバリア膜を更に含むことが好ましい。当該バリア膜は、その役割を達成できる限りは種々の材料を適用し得るが、特に、金属酸化物からなることが好ましい。金属酸化物としては、イリジウム酸化物、ルテニウム−ストロンチウム複合酸化物などを採用し得る。これらの条件を採用することにより、本発明に好適なバリア膜を得ることが可能となる。
【0023】
また、第2電極は、白金、イリジウム、ルテニウム、ストロンチウム、ロジウム、レニウム、オスミウム、パラジウムの中から選択される少なくとも1種を含む金属または当該金属の酸化物を用いて構成することができる。特に、Pt、Ir、Ir酸化物、Ru、Ru酸化物、SrRu複合酸化物あるいはこれらの合金が好適に用いられる。また、第2電極は、上述した各種の材料を用いて形成される膜を2層以上重ね合わせた積層膜であってもよい。これらの条件を採用することにより、本発明に好適な第2電極を得ることができる。
【0024】
また、強誘電体膜は、SrBiTa複合酸化物、PbZrTi複合酸化物、BiTi複合酸化物、BiLaTi複合酸化物のいずれかを含んで構成されることが好ましい。これらの材料を用いた場合に、本発明による作用効果がより顕著に得られ、特性の優れた強誘電体キャパシタを得ることが可能となる。
【0025】
また、本発明の強誘電体キャパシタは、上部電極及び下部電極の間に強誘電体膜を介在させてなる強誘電体キャパシタであって、上部電極は、強誘電体膜上に配置される酸素含有性の第1導電膜と、この第1導電膜上に配置される第2導電膜と、を含んで構成される。また、酸素の拡散を抑制する性質を有し、第1導電膜と第2導電膜の相互間に配置される第3導電膜を含むと更に好適である。
【0026】
この構造を採用することにより、誘電体特性が良くリーク電流も少ない高性能な強誘電体キャパシタを得ることが可能となる。なお、第1導電膜、第2導電膜及び第3導電膜として好適な条件は、上述した本発明における酸素含有性の機能膜、第2電極、バリア膜のそれぞれと同様である。
【0027】
また、本発明は、上述した強誘電体キャパシタを含んで構成される記憶素子(メモリ素子)でもある。ここで記憶素子とは、本発明にかかる強誘電体キャパシタにおける自発分極の反転を“0”又は“1”の情報に対応付けて保持するものであればその構成に限定はないが、例えば、帯状の電極を上下に直交させて上側電極と下側電極の交点に強誘電体キャパシタを配置する構成(いわゆるクロスポイント型)のメモリ装置において各交点に形成される記憶素子や、強誘電体キャパシタとトランジスタを組み合わせて構成される記憶素子などが挙げられる。本発明の強誘電体キャパシタを用いることにより、特性のよいメモリ素子を得ることができる。
【0028】
また、本発明は、上述した強誘電体キャパシタを含んで構成される電子素子でもある。ここで電子素子とは、本発明にかかる強誘電体キャパシタを用いた素子であり、電子回路等に含まれて電気的な作用を奏するものであればその構成に限定はないが、例えば、大容量のキャパシタ(容量素子)、焦電センサや圧力センサ等のセンサなど各種の素子が挙げられる。本発明の強誘電体キャパシタを用いることにより、特性のよい電子素子を得ることができる。
【0029】
また、本発明は、上述した記憶素子を複数用いて構成されるメモリ装置でもあり、当該メモリ装置を含んで構成される電子機器でもある。ここで「電子機器」とは、本発明に係るメモリ装置を備えた機器一般をいい、その構成に特に限定が無いが、例えば、ICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、デジタルカメラ、PDA、電子手帳等が含まれる。
【0030】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0031】
図1は、本発明を適用した一実施形態の強誘電体キャパシタの構造について説明する図である。同図に示す本実施形態の強誘電体キャパシタ1は、基板10の一方面に形成された下地絶縁膜12上に、密着層14、第1電極16、強誘電体膜18、酸素含有膜(酸素含有性の機能膜)20、バリア膜22、第2電極24を積層して構成されている。
【0032】
基板10は、例えばシリコン基板等の半導体基板により構成される。下地絶縁膜12は、例えば酸化シリコン膜により構成される。
【0033】
密着層14は、下地絶縁膜12と第1電極16との密着性を向上させる機能を担うものであり、例えばTi、Ta、或いはこれらの酸化物であるTi酸化物やTa酸化物などにより構成される。また、本実施形態にかかる強誘電体キャパシタ1を用いてスタック型強誘電体メモリを構成する場合などにおいては、トランジスタ等の接続に用いるプラグの酸化防止のために、密着層14としてTiN、TiAlNなどを用いることが好適である。
【0034】
第1電極16は、例えばPt、Ru、Ru酸化物、Ir、Ir酸化物、SrRu複合酸化物などにより構成される。強誘電体膜18は、例えば、SBT(SrBiTa)膜、PZT(Pb(ZrTi1−x)O)膜、、SrBiTa複合酸化物、PbZrTi複合酸化物、BiLaTi複合酸化物などにより構成される。
【0035】
酸素含有膜20は、例えば、酸化白金(PtO)などの金属酸化物によって形成される。本実施形態における酸素含有膜20とは、酸素を含有し、所定条件下(例えば高温下)においては酸素を放出し得る性質を備える機能膜である。本実施形態では、詳細を後述するように、強誘電体膜18に対して酸素欠損を回復するための熱処理を行う際に、当該酸素含有膜20が強誘電体膜18に対して酸素を供給する機能を担う。このため、酸素含有膜20としては、成膜時においては必要十分に酸素を含有すると共に、後の熱処理時には酸素を放出し、強誘電体膜18に対して十分に酸素を供給できるような材料が選択される。
【0036】
バリア膜22は、酸素含有膜20と第2電極24との間に介在し、上述した強誘電体膜18に対する熱処理時に酸素含有膜20から放出される酸素の拡散を抑制する機能を担うものである。このバリア膜22は、金属酸化物からなることが好ましく、特にイリジウム酸化物(IrO)やルテニウム−ストロンチウム複合酸化物(RuStO)などが好適に用いられる。
【0037】
第2電極24は、例えばPt、Ir、Ir酸化物、Ru、Ru酸化物、SrRu複合酸化物、あるいはこれらの合金などにより構成される。
【0038】
なお、図1に示す本実施形態の強誘電体キャパシタ1は、上部電極及び下部電極の間に強誘電体膜を介在させてなる強誘電体キャパシタであって、上部電極が、酸素含有性の第1導電膜と、この第1導電膜上に配置される第2導電膜と、第1及び第2導電膜の相互間に配置され、酸素の拡散を抑制する性質を有する第3導電膜とを含む積層膜によって構成されている、と捉えることもできる。この場合には、上述した第1電極16が下部電極に、酸素含有膜20が第1導電膜に、バリア膜22が第3導電膜に、第2電極24が第2導電膜にそれぞれ対応する。
【0039】
本実施形態の強誘電体キャパシタ1はこのような構成を有しており、次にその製造方法について詳細に説明する。
【0040】
図2〜図3は、一実施形態の強誘電体キャパシタの製造方法について説明する図である。なお、以下の説明では、まず本実施形態にかかる製造方法について概略的に説明し、その後、更に具体的な実施例について説明する。
【0041】
まず図2(a)に示すように、基板10上に下地絶縁膜12を形成し、この下地絶縁膜12上に密着層14を形成する。次に図2(b)に示すように、密着層14上に第1電極16を形成する。次に図2(c)に示すように、第1電極16上に強誘電体膜18を形成する。
【0042】
次に図2(d)に示すように、強誘電体膜18上に酸素含有膜(第1導電膜)20を形成する。上述したように、当該酸素含有膜20としては、次工程における熱処理時に強誘電体膜18に対して十分に酸素を供給し得る材料等が選択される。
【0043】
次に図2(e)に示すように、酸素含有膜20上にバリア膜22を形成する。上述したように、当該バリア膜22としては、次工程における熱処理時に酸素含有膜20から放出される酸素の拡散を抑制し、当該酸素が強誘電体膜18に対して効率的に供給されるようにし得る材料等が選択される。
【0044】
次に図3(a)に示すように、バリア膜22上に第2電極(第2導電膜)24を形成する。このとき、酸素含有膜20及びバリア膜22は、第2電極24の形成時に強誘電体膜18の表面がダメージを受けて酸素欠損が生じることを防ぐ役割も果たす。このようなバリア膜22等を用いない従来方法では、第2電極24を例えばスパッタリング法によって形成した場合に、強誘電体膜18の表面がプラズマやスパッタ粒子と直接的に接触するためにダメージを受けやすく酸素欠損を生じる場合が多いが、本実施形態ではかかる不都合を回避することが可能となる。
【0045】
次に図3(b)に示すように、強誘電体膜18、酸素含有膜20、バリア膜22及び第2電極24を所望の形状にパターニングする。本工程における当該パターニングは、周知のフォトリソグラフィ技術及びエッチング技術を用いて行うことができる。
【0046】
次に図3(c)に示すように、強誘電体膜18の酸素欠損を回復するために、強誘電体膜18に対して熱処理を行う。熱処理の温度は、酸素含有膜20として選択した材料等の条件により異なるが、金属酸化物を用いた場合には概ね500℃以上とすることが好ましい。このとき、酸素含有膜20から放出される酸素が強誘電体膜18に供給されて、当該強誘電体膜18の酸素欠損が回復する。このように、強誘電体膜18上に配置された酸素含有膜20から放出された酸素を用いることにより、酸素供給を効率よく行うことができる。また、第2電極24の方向への酸素拡散がバリア膜22によって抑制されることにより、酸素含有膜20から放出される酸素を強誘電体膜18に更に効率よく供給することが可能となる。以上の工程を経て、本実施形態の強誘電体キャパシタ1が完成する。
【0047】
(実施例)
基板10としてシリコン基板を用い、当該シリコン基板に対して熱酸化処理を行って、下地絶縁膜12として酸化シリコン膜を約400nm成膜した。次に、DCスパッタリング法により酸化シリコン膜上にTi膜を約20nm成膜した。そして、当該Ti膜を650℃の酸素雰囲気中で30分間加熱し、酸化することによりTi酸化膜を形成し、これを密着層14とした。次に、当該Ti酸化膜上にDCスパッタリング法によりPt膜を約200nm成膜し、これを第1電極16とした。
【0048】
次に、上記Pt膜上に、強誘電体膜18として約120nmのPZT膜をゾルゲル法によって形成した。具体的には、出発原料として、Pb(CHCOO)・3HO、Zr(n−OC、Ti(i−OCの2−メトキシエタノールを溶媒とした溶液を用いた。この混合溶液をスピンコート法によって塗布した後に、150℃で1分間乾燥させ、さらに400℃の酸素雰囲気中で30分間乾燥させた。これにより、塗布膜中に含まれる不要な化合物のほとんどが酸化、分解されて膜中から消失する。以上の塗布、乾燥の工程を所望の膜厚が得られるまで何度か(例えば、2、3度)繰り返す。その後、結晶化のための熱処理を行った。当該熱処理は、600℃〜700℃程度の温度で行った。この結果、160nmのPZT膜を得た。
【0049】
次に、PZT膜上に、酸素添加反応性スパッタリング法によりPtO膜を約50nm成膜し、これを酸素含有膜20とした。成膜は、アルゴンに酸素を添加した雰囲気中(流量比Ar/O=20/7sccm)においてスパッタ電力を1kWとして行った。
【0050】
次に、PtO膜上に、酸素添加反応性スパッタリング法によりIrO膜を約50nm成膜し、これをバリア膜22とした。成膜は、アルゴンに酸素を添加した雰囲気中(流量比Ar/O=20/25sccm)においてスパッタ電力を1kWとして行った。
【0051】
次に、IrO膜上に、DCスパッタリング法によりPt膜を約100nm成膜し、これを上部電極24とした。成膜は、アルゴン雰囲気中(流量=50sccm)においてスパッタ電力を1kWとして行った。
【0052】
次に、周知のパターニングプロセスによって、第2電極24としてのPt膜、バリア膜22としてのIrO膜、酸素含有膜20としてのPtO膜、強誘電体膜16としてのPZT膜を所望形状にパターニングした。次に、ファーネスアニール装置を用いて700℃30分間の熱処理を行った。この熱処理により、上記酸素含有膜20としてのPtO膜からPZT膜に酸素が供給され、PZT膜表面の酸素欠損が回復する。本実施形態においては、酸素を必要としている箇所(強誘電体膜の表面)に対して集中的に酸素補填を行うことができるので、熱処理雰囲気はN等の不活性ガスで行うことが可能となる。これにより、本実施形態の強誘電体キャパシタを含む素子にW(タングステン)プラグ等の酸化されやすく、或いは酸化させたくない部材が含まれる場合に、当該箇所への酸素流入を極力抑えることが可能となる。また、上部電極側がPt/IrO構造となっているので、500℃以上の熱処理によってIrO膜の表面が荒れることを防ぐことができる。
【0053】
図4は、上述した実施例の方法によって作製した強誘電体キャパシタのヒステリシス特性を示す図である。また、本実施例の作用効果を説明するためにいくつかの比較例を以下に示す。
【0054】
図5は、実施例1に対する比較例(比較例1)の強誘電体キャパシタのヒステリシス特性を示す図である。この比較例1の強誘電体キャパシタは、上記実施例1と同様の方法によってPZT膜の成膜までのプロセスを行った後に、当該PZT膜上にDCスパッタリング法により上部電極としてのPt膜を200nm成膜し、その後酸素雰囲気中で700℃30分間の熱処理を行ってPZT膜表面の酸素欠損を回復させたものである。
【0055】
図6は、実施例1に対する他の比較例(比較例2)の強誘電体キャパシタのヒステリシス特性を示す図である。この比較例2の強誘電体キャパシタは、上記実施例1と同様の方法によってPZT膜の成膜までのプロセスを行った後に、当該PZT膜上に酸素添加反応性スパッタリング法によりIrO膜を約50nm成膜し、更にIrO膜上にDCスパッタリング法により上部電極としてのPt膜を150nm成膜し、その後酸素雰囲気中で700℃30分間の熱処理を行ってPZT膜表面の酸素欠損を回復させたものである。
【0056】
図7は、本実施例及び比較例1,2の強誘電体キャパシタにおけるファティーグ特性を示す図である。図8は、本実施例及び比較例1,2の強誘電体キャパシタにおけるリーク特性を示す図である。図9は、本実施例及び比較例1、2の強誘電体キャパシタにおける特性差を示す図である。
【0057】
図4〜図9に示す特性から、本実施例の強誘電体キャパシタでは、ヒステリシス特性(分極量、角型性)を犠牲にすることなくファティーグ特性の劣化が改善されていることが分かる。これに対して、比較例1の強誘電体キャパシタは、ファティーグ特性が劣っている。これは、PZT膜の表面が上部電極の形成中にスパッタ粒子に叩かれて、酸素欠損を生じていることが要因の1つとなっていると推測される。このため、上部電極にPtを用いても、酸素雰囲気中での熱処理によってPZT膜の酸素欠損を十分に補うことができない。また、比較例2の強誘電体キャパシタは、ファティーグ特性は改善されるものの角型性が悪くなり、リーク特性も悪い。特に角型性に関してはクロスポイント型の強誘電体メモリにとっては重要な特性であり、比較例2の強誘電体キャパシタでは十分な特性を得られていないことが分かる。
【0058】
このように、本実施形態によれば、強誘電体膜に熱処理を行う際に、当該強誘電体膜と接している酸素含有膜から酸素が供給されるので、強誘電体膜に対する酸素供給を効率よく行い、酸素欠損状態を回復させることが可能となる。このように酸素供給の効率よく行われることにより、熱処理の低温下、短時間化を図ることが可能となる。また、第2電極の形成時に強誘電体膜が酸素含有膜によって保護されるのでダメージを受けにくく、強誘電体膜に酸素欠損等の不具合が生じること自体も少なくなる効果もある。そして、本発明の製造方法により、誘電体特性が良くリーク電流も少ない高性能な強誘電体キャパシタを得ることが可能となる。
【0059】
本実施形態の構造を採用することにより、誘電体特性が良くリーク電流も少ない高性能な強誘電体キャパシタを得ることが可能となる。また、本発明にかかる強誘電体キャパシタを用いることにより、優れた特性を有するメモリ素子を製造することが可能となる。更に、当該メモリ素子を複数形成することにより、優れた特性を有するメモリ装置(いわゆる強誘電体メモリ)を製造することが可能となる。また、かかるメモリ装置を用いて各種の電子機器を構成することが可能である。
【0060】
なお、本発明は上述した実施形態及び各実施例の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、本実施形態の強誘電体キャパシタは、メモリ素子以外にも、大容量のキャパシタとして用いることも可能であり、更には焦電センサや圧力センサ等のセンサに用いるなど、各種の電子素子の製造に応用することが可能である。
【図面の簡単な説明】
【図1】強誘電体キャパシタの構造について説明する図である。
【図2】強誘電体キャパシタの製造方法について説明する図である。
【図3】強誘電体キャパシタの製造方法について説明する図である。
【図4】実施例の方法によって作製した強誘電体キャパシタのヒステリシス特性を示す図である。
【図5】実施例に対する比較例の強誘電体キャパシタのヒステリシス特性を示す図である。
【図6】実施例に対する他の比較例の強誘電体キャパシタのヒステリシス特性を示す図である。
【図7】実施例及び比較例1,2の強誘電体キャパシタにおけるファティーグ特性を示す図である。
【図8】実施例及び比較例1,2の強誘電体キャパシタにおけるリーク特性を示す図である。
【図9】実施例及び比較例1,2の強誘電体キャパシタにおける特性差を示す図である。
【符号の説明】
1…強誘電体キャパシタ、 10…基板、 12…下地絶縁膜、 14…密着層、 16…第1電極(下部電極)、 18…強誘電体膜、 20…酸素含有膜(酸素含有性の機能膜)、 22…バリア膜、 24…第2電極(上部電極)

Claims (24)

  1. 第1電極及び第2電極の間に強誘電体膜を介在させてなる強誘電体キャパシタの製造方法であって、
    キャパシタ形成面に前記第1電極を形成する第1工程と、
    前記第1電極上に強誘電体膜を形成する第2工程と、
    前記強誘電体膜上に酸素含有膜を形成する第3工程と、
    前記酸素含有膜上に前記第2電極を形成する第4工程と、
    前記強誘電体膜の酸素欠損を回復させるための熱処理を行う第5工程と、
    を含み、前記第5工程の熱処理において、前記酸素含有膜から酸素が放出されて当該酸素が前記強誘電体膜に供給される、強誘電体キャパシタの製造方法。
  2. 前記酸素含有膜は金属酸化物からなる、請求項1に記載の強誘電体キャパシタの製造方法。
  3. 前記第3工程は、酸素添加反応性スパッタリング法によって前記酸素含有膜を形成する、請求項1又は2に記載の強誘電体キャパシタの製造方法。
  4. 前記第3工程は、室温以上500℃以下の雰囲気温度で前記酸素含有膜を形成する、請求項2又は3に記載の強誘電体キャパシタの製造方法。
  5. 前記酸素含有膜と前記第2電極との間に介在し、前記熱処理時に前記酸素含有膜から放出される前記酸素の拡散を抑制するバリア膜を形成する第6工程を更に含む、請求項1乃至4のいずれかに記載の強誘電体キャパシタの製造方法。
  6. 前記バリア膜は金属酸化物からなる、請求項5に記載の強誘電体キャパシタの製造方法。
  7. キャパシタ形成面に下部電極を形成する第1工程と、
    前記下部電極上に強誘電体膜を形成する第2工程と、
    前記強誘電体膜上に酸素含有性の第1導電膜を形成する第3工程と、
    前記第1導電膜上に第2導電膜を形成する第4工程と、
    前記強誘電体膜の酸素欠損を回復させるための熱処理を行う第5工程と、を含み、
    前記第5工程における熱処理時に前記第1導電膜から酸素が放出されて当該酸素が強誘電体膜に供給される、強誘電体キャパシタの製造方法。
  8. 前記第1導電膜と前記第2導電膜との間に介在し、前記熱処理時に前記第1導電膜から放出される前記酸素の拡散を抑制する機能を担う第3導電膜を形成する第6工程を更に含む、請求項7に記載の強誘電体キャパシタの製造方法。
  9. 第1電極と、
    前記第1電極上に配置された強誘電体膜と、
    前記強誘電体膜上に配置された酸素含有性の機能膜と、
    前記機能膜上に配置された第2電極と、
    を備える強誘電体キャパシタ。
  10. 前記機能膜は金属酸化物に熱を与えて含有酸素を放出させることにより形成されるものである、請求項9に記載の強誘電体キャパシタ。
  11. 前記金属酸化物を酸化白金とする、請求項10に記載の強誘電体キャパシタ。
  12. 前記機能膜は白金と酸素との原子比が20%以下である、請求項11に記載の強誘電体キャパシタ。
  13. 前記機能膜は非晶質状態である、請求項9乃至12のいずれかに記載の強誘電体キャパシタ。
  14. 酸素の拡散を抑制する性質を有し、前記機能膜と前記第2電極の相互間に配置されるバリア膜を更に含む、請求項9乃至13のいずれかに記載の強誘電体キャパシタ。
  15. 前記バリア膜は金属酸化物からなる、請求項14に記載の強誘電体キャパシタ。
  16. 前記バリア膜は、イリジウム酸化物、ルテニウム−ストロンチウム複合酸化物のいずれかからなる、請求項15に記載の強誘電体キャパシタ。
  17. 前記第2電極は、白金、イリジウム、ルテニウム、ストロンチウム、ロジウム、レニウム、オスミウム、パラジウムの中から選択される少なくとも1種を含む金属または当該金属の酸化物からなる、請求項9乃至16のいずれかに記載の強誘電体キャパシタ。
  18. 前記強誘電体膜は、SrBiTa複合酸化物、PbZrTi複合酸化物、BiTi複合酸化物、BiLaTi複合酸化物のいずれかを含む、請求項9乃至17のいずれかに記載の強誘電体キャパシタ。
  19. 上部電極及び下部電極の間に強誘電体膜を介在させてなる強誘電体キャパシタであって、
    前記上部電極は、
    前記強誘電体膜上に配置される酸素含有性の第1導電膜と、
    前記第1導電膜上に配置される第2導電膜と、
    を含んで構成される、強誘電体キャパシタ。
  20. 酸素の拡散を抑制する性質を有し、前記第1導電膜と前記第2導電膜の相互間に配置される第3導電膜を更に含む、請求項19に記載の強誘電体キャパシタ。
  21. 請求項7乃至20のいずれかに記載の強誘電体キャパシタを含んで構成される記憶素子。
  22. 請求項7乃至20のいずれかに記載の強誘電体キャパシタを含んで構成される電子素子。
  23. 請求項21に記載の記憶素子を複数用いて構成されるメモリ装置。
  24. 請求項23に記載のメモリ装置を含んで構成される電子機器。
JP2003086320A 2003-03-26 2003-03-26 強誘電体キャパシタの製造方法 Expired - Fee Related JP4650602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003086320A JP4650602B2 (ja) 2003-03-26 2003-03-26 強誘電体キャパシタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003086320A JP4650602B2 (ja) 2003-03-26 2003-03-26 強誘電体キャパシタの製造方法

Publications (2)

Publication Number Publication Date
JP2004296735A true JP2004296735A (ja) 2004-10-21
JP4650602B2 JP4650602B2 (ja) 2011-03-16

Family

ID=33401009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003086320A Expired - Fee Related JP4650602B2 (ja) 2003-03-26 2003-03-26 強誘電体キャパシタの製造方法

Country Status (1)

Country Link
JP (1) JP4650602B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075471A1 (ja) 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
JP2008244344A (ja) * 2007-03-28 2008-10-09 Mitsubishi Materials Corp 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法
JP2008294288A (ja) * 2007-05-25 2008-12-04 Mitsubishi Materials Corp 薄膜サーミスタ素子及びその製造方法
JP2009218411A (ja) * 2008-03-11 2009-09-24 Fujitsu Ltd 抵抗記憶素子及びその製造方法
US7960228B2 (en) 2006-11-14 2011-06-14 Fujitsu Semiconductor Limited Methods of making a ferroelectric memory device having improved interfacial characteristics

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274270A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 電子部品
JPH1027886A (ja) * 1996-07-09 1998-01-27 Hitachi Ltd 高誘電体素子とその製造方法
JPH11135743A (ja) * 1997-10-27 1999-05-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH11204734A (ja) * 1998-01-14 1999-07-30 Sony Corp 電極、キャパシタおよびメモリならびにそれらの製造方法
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JP2000260955A (ja) * 1999-03-09 2000-09-22 Seiko Epson Corp キャパシター
JP2001148377A (ja) * 1999-09-16 2001-05-29 Samsung Electronics Co Ltd 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法
JP2002329786A (ja) * 2001-04-27 2002-11-15 Furuya Kinzoku:Kk 容量素子及びその製造方法
JP2003068990A (ja) * 2001-08-23 2003-03-07 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2004296929A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274270A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 電子部品
JPH1027886A (ja) * 1996-07-09 1998-01-27 Hitachi Ltd 高誘電体素子とその製造方法
JPH11135743A (ja) * 1997-10-27 1999-05-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH11204734A (ja) * 1998-01-14 1999-07-30 Sony Corp 電極、キャパシタおよびメモリならびにそれらの製造方法
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JP2000260955A (ja) * 1999-03-09 2000-09-22 Seiko Epson Corp キャパシター
JP2001148377A (ja) * 1999-09-16 2001-05-29 Samsung Electronics Co Ltd 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法
JP2002329786A (ja) * 2001-04-27 2002-11-15 Furuya Kinzoku:Kk 容量素子及びその製造方法
JP2003068990A (ja) * 2001-08-23 2003-03-07 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2004296929A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960228B2 (en) 2006-11-14 2011-06-14 Fujitsu Semiconductor Limited Methods of making a ferroelectric memory device having improved interfacial characteristics
US8344434B2 (en) 2006-11-14 2013-01-01 Fujitsu Semiconductor Limited Semiconductor device having ferroelectric capacitor
WO2008075471A1 (ja) 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
US8227782B2 (en) 2006-12-19 2012-07-24 Fujitsu Limited Resistance change element and method of manufacturing the same
JP2008244344A (ja) * 2007-03-28 2008-10-09 Mitsubishi Materials Corp 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法
JP2008294288A (ja) * 2007-05-25 2008-12-04 Mitsubishi Materials Corp 薄膜サーミスタ素子及びその製造方法
JP2009218411A (ja) * 2008-03-11 2009-09-24 Fujitsu Ltd 抵抗記憶素子及びその製造方法
JP4549401B2 (ja) * 2008-03-11 2010-09-22 富士通株式会社 抵抗記憶素子の製造方法

Also Published As

Publication number Publication date
JP4650602B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
US6194228B1 (en) Electronic device having perovskite-type oxide film, production thereof, and ferroelectric capacitor
JP3249496B2 (ja) 半導体装置及び半導体装置の製造方法
JP4578774B2 (ja) 強誘電体キャパシタの製造方法
JP4800627B2 (ja) 強誘電体メモリ素子
JP4827653B2 (ja) 半導体装置とその製造方法
US20020185668A1 (en) Semiconductor device having a ferroelectric capacitor and fabrication process thereof
JP2007294995A (ja) 半導体装置
JP4104342B2 (ja) 半導体装置の製造方法
JP2008010634A (ja) キャパシタを含む半導体装置及びその製造方法
JP2005327699A (ja) 金属薄膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置
JP2004296929A (ja) 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JPH11111930A (ja) 半導体記憶素子の製造方法
JP5655585B2 (ja) 半導体装置の製造方法
JP2005183841A (ja) 半導体装置の製造方法
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP4650602B2 (ja) 強誘電体キャパシタの製造方法
JP2007242841A (ja) 強誘電体キャパシタ及び強誘電体メモリ
JP2005108876A (ja) 半導体装置及びその製造方法
JP2009105223A (ja) 半導体装置及びその製造方法
JP2008270596A (ja) 強誘電体メモリおよび強誘電体メモリの製造方法
JP2004214601A (ja) 強誘電体メモリ素子のキャパシタ形成方法
JP2003197772A (ja) キャパシタ、半導体記憶装置およびその製造方法
JP2003243628A (ja) 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法
JPWO2005081317A1 (ja) 半導体装置の製造方法
JP2002057297A (ja) 半導体メモリセルの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101130

R150 Certificate of patent or registration of utility model

Ref document number: 4650602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees