JP2007294995A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007294995A JP2007294995A JP2007174271A JP2007174271A JP2007294995A JP 2007294995 A JP2007294995 A JP 2007294995A JP 2007174271 A JP2007174271 A JP 2007174271A JP 2007174271 A JP2007174271 A JP 2007174271A JP 2007294995 A JP2007294995 A JP 2007294995A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- opening
- capacitor
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 35
- 238000002955 isolation Methods 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 4
- 239000010936 titanium Substances 0.000 claims 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims 2
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000000926 separation method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 31
- 230000008569 process Effects 0.000 description 30
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 28
- 239000010410 layer Substances 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 19
- 229910052697 platinum Inorganic materials 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 230000010287 polarization Effects 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 229910052741 iridium Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 229910052703 rhodium Inorganic materials 0.000 description 8
- 229910052707 ruthenium Inorganic materials 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 229910010413 TiO 2 Inorganic materials 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】高温での使用やリード/ライトの繰り返し使用に対しても劣化が防止でき、また、センシングマージンが大きい半導体装置を提供する。
【解決手段】活性領域と非活性領域を定義するための素子分離領域を有する半導体基板の活性領域上に形成された導電層と、導電層を含んで半導体基板上に形成された第1絶縁膜と、第1絶縁膜上に順に積層された下部電極と、強誘電体膜と、上部電極とを含むキャパシタであって、上部電極及び強誘電体膜と下部電極の一部がオーバーラップされるように形成されるキャパシタと、キャパシタを含んで第1絶縁膜上に形成された第2絶縁膜と、第2絶縁膜を貫いて下部電極を露出させるように形成された第1開口部と、第2絶縁膜と第1絶縁膜を貫いて導電層の一側の半導体基板の上部表面を露出させる第2開口部と、第1開口部と第2開口部を通して下部電極と導電層の側の半導体基板を電気的に接続させるコンタクト層と、を含む。
【選択図】図10
【解決手段】活性領域と非活性領域を定義するための素子分離領域を有する半導体基板の活性領域上に形成された導電層と、導電層を含んで半導体基板上に形成された第1絶縁膜と、第1絶縁膜上に順に積層された下部電極と、強誘電体膜と、上部電極とを含むキャパシタであって、上部電極及び強誘電体膜と下部電極の一部がオーバーラップされるように形成されるキャパシタと、キャパシタを含んで第1絶縁膜上に形成された第2絶縁膜と、第2絶縁膜を貫いて下部電極を露出させるように形成された第1開口部と、第2絶縁膜と第1絶縁膜を貫いて導電層の一側の半導体基板の上部表面を露出させる第2開口部と、第1開口部と第2開口部を通して下部電極と導電層の側の半導体基板を電気的に接続させるコンタクト層と、を含む。
【選択図】図10
Description
本発明は、半導体装置及びその製造方法に関するものであり、より詳しくはFRAM(Ferroelectric Random Access Memory)装置及びその製造方法に関するものである。
FRAM装置は、フラッシュメモリのような非揮発性(nonvolatile)特性を有しながらも、フラッシュメモリに比べて相対的にはるかに速い動作速度(FLASH MEMORY:数msec、FRAM:数10nsec)を有している。また、かなり強い耐久性(endurance)を有しながらも、相対的に低いライティング電圧(Writing voltage)(FLASH MEMORY:18-22V、FRAM:5V以下)、そしてDRAMとSRAMに比べて低い消費電力(待機電流(stanby current):1μA以下)を持っている。また、DRAMよりは大きいがSRAMよりはかなり小さい適正なセル寸法を有しており、最近多くの研究と関心が集中している。
しかし、このような長所を有するFRAM装置を製品で実現するためには、1T/1C(1つのメモリ要素が一つのトランジスタと一つの強誘電体キャパシタで構成される)セル構造、多層配線層の具備のみならず、FRAM装置製造過程中に生じる劣化を最小化するという難題を解決しなければならない。
FRAMで強誘電体物質としてPZT物質を用いる場合、劣化はPZT物質の結晶性と密接な関係がある。PZT物質の結晶性は、PZT物質の結晶性のための工程後、例えば、熱処理工程後、PZT物質内のペロブスカイト(perovskite)構造の形成程度と密接な関係があり、このペロブスカイト構造の形成程度は、PZT物質内のZrとTiの組成比と密接な関係がある。
また、PZT物質が不均質強誘電体物質(heterogeneous ferroelectric material)であるため、PZT物質と接触する物質により結晶性に多くの影響を受けることになる。
また、PZT物質と接触する物質により劣化される程度が非常に大きくなる場合がある。FRAM装置でPZT物質と接触する下部電極または、上部電極をPt物質として用いる場合、Pt物質の触媒作用(catalitic effect)による還元反応によって、上部電極と、Pt物質と強誘電体物質と、PZT物質の界面領域の欠陥と、Ti組成の欠乏を発生させることによって、FRAM装置の信頼性に問題が生じることになる。
本発明は、上述の諸般問題点を解決するために提案されたものとして、強誘電体物質の結晶性を向上させ、強誘電体物質と電極の界面領域で生じる欠陥を除去することによって、高い温度だけではなく多くのリード/ライト(read/write)の繰り返し遂行でも劣化を防止でき、大きい残留分極を有することによって十分なセンシングマージン(sensing margin)を確保できる半導体装置及びその製造方法を提供する。
上述の目的を達成するために提案された本発明の特徴によると、半導体装置の製造方法は、活性領域と非活性領域を定義するための素子分離領域を有する半導体基板の活性領域上に導電層を形成する段階と、導電層を含んで半導体基板上に第1絶縁膜を形成する段階と、キャパシタ下部電極と、ZrよりTi成分を相対的に多く含む強誘電体膜と、そしてキャパシタ上部電極を第1絶縁膜上に順に形成してキャパシタを形成し、上部電極及び強誘電体膜が、下部電極の一部とオーバーラップ(overlap)されるように形成する段階と、半導体基板全面に第2絶縁膜を形成する段階と、第2絶縁膜を部分的にエッチングして下部電極の上部表面の一部を露出させる第1オープニング(開口部)を形成する段階と、下部電極と強誘電体膜の界面における反応を防止する熱処理を遂行する工程と、第2絶縁膜及び第1絶縁膜をエッチングして導電層の一側の活性領域の一部を露出させる第2オープニング(開口部)を形成する段階と、第2絶縁膜上に、第1オープニング(開口部)と第2オープニング(開口部)を通して下部電極と活性領域を電気的に接続させるコンタクト層を形成する段階とを含む。
上述の目的を達成するために提案された本発明の特徴によると、半導体装置は、活性領域と非活性領域を定義するための素子隔離領域を有する半導体基板の活性領域上に形成された導電層と、導電層を含んで半導体基板上に形成された第1絶縁膜と、第1絶縁膜上に順に積層されたキャパシタ下部電極と、強誘電体膜と、そして上部電極を含むキャパシタと、上部電極及び強誘電体膜と下部電極の一部がオーバーラップされるように形成されており、キャパシタを含んで第1絶縁膜上に形成された第2絶縁膜と、第2絶縁膜を貫いて上部電極を露出させるように形成された第1オープニングと、第2絶縁膜と第1絶縁膜を貫いて導電層の一側の半導体基板の上部表面を露出させる第2オープニングと、第1オープニングと第2オープニングを通して下部電極と上部電極を電気的に接続させるコンタクト層とを含む。
図10を参照すると、本発明の実施形態による新規した半導体装置及びその製造方法では、キャパシタ下部電極と上部電極とも間にZrよりTi成分を相対的に多く含む強誘電体膜が形成され、下部電極の上部表面の一部を露出させる第1オープニングが形成された後、下部電極と強誘電体膜の界面における反応を防止する熱処理が遂行される。続いて、活性領域の一部を露出させる第2オープニングが形成され、第1オープニングと第2オープニングを通して下部電極と活性領域を電気的に接続させるコンタクト層が形成される。このような半導体装置及びその製造方法により、強誘電体物質の結晶性が向上でき、強誘電体物質と電極の界面領域で生じる欠陥が除去されることができ、高い温度でだけではなく、多くのリード/ライトの繰り返し遂行でも劣化が防止でき、大きい残留分極が確保されることによって十分なセンシングマージンが確保できる。
本発明は、従来の半導体装置及びその製造方法で、強誘電体物質が容易に劣化されて安全な性能を発揮できない問題点を解決したことであり、強誘電体物質の結晶性を向上させ、強誘電体物質と電極の界面領域で生じる欠陥を除去して高い温度でだけではなく多くのリード/ライトの繰り返し遂行でも劣化されなく安定な性能を発揮でき、大きい残留分極量を確保して十分なセンシングマージンを確保できる効果がある。
以下、図1乃至図10を参照して本発明の実施例を詳しく説明する。図1乃至図10は、本発明による半導体装置の製造方法を順次的に示す流れ図である。図1を参照すると、まず半導体基板100上に活性領域と非活性領域を定義するように素子分離領域102が形成される。活性領域の半導体基板100上に酸化膜(図示せず)を間に置いて導電層、例えばゲート電極104が形成される。ゲート電極104両側の半導体基板100内にソース/ドレーン領域(図示せず)が形成される。ゲート電極104を含んで半導体基板100上に第1絶縁膜106が形成される。
図2を参照すると、第1絶縁膜106上に物質層108が形成される。物質層108は第1絶縁膜106とキャパシタの下部電極との接合を強化させ、また下部物質と後続工程で形成される上部物質が拡散されることを防止する。例えば、物質層108は、TiO2で形成できる。
物質層108上にキャパシタの下部電極が形成される。下部電極は酸化膜110と白金膜112が順に積層されて形成される。例えば、酸化膜110はIrO2膜である。IrO2膜112はDCマグネトロンスパッタリング(magnetron sputtering)工程で形成され、膜質を強化させるため酸素雰囲気で約600℃の温度で熱処理される。IrO2膜110は約500Åの厚さを有し、白金膜112は約2700Åの厚さを有する。白金膜112は後続工程で形成される強誘電体膜の結晶化に有利な格子構造を提供してより安定した強誘電体膜が形成できるようにする。このような下部電極以外にも下部電極はIr、Rh及びRuなどの一金属膜で置き換えられることもでき、IrO2膜、ITO膜、RhO2膜、RuO2膜及びMoO3膜の中から選択された一膜とPt、Ir、Rh及びRu金属膜の中のいずれか一膜が順に積層されて形成される場合もある。
次に白金膜102上に強誘電体膜が形成される。強誘電体膜114はPZT膜やPLZT膜で形成でき、強誘電体膜114はゾルーゲル(sol−gel)工程で約2500Åの厚さを有し、Tiの組成比が大きいように形成される。例えば、Zr対Tiの組成比が2:3、3:7、そして1:4の中の一つになるように形成される。次に強誘電体膜114が強誘電体特性を示すための結晶化工程が遂行される。結晶化工程は酸素雰囲気で約650℃以上の温度で遂行されるRTP(Rapid Thermal Process)工程で遂行されたり、拡散炉で遂行される。遂行温度はもっと具体的に約700℃である。
次に、強誘電体膜114上に上部電極が形成される。例えば、上部電極はIrO2膜116とIr膜118が順に積層された多層膜で形成される。IrO2膜116はDCマグネトロンスパッタリング工程で約300Åの厚さを有するように形成される。続いて、IrO2膜116は酸素雰囲気で約450℃の温度で熱処理されて安定な酸化膜伝導層が形成され、続いてIr膜118が約1700Å厚さを有するように形成される。このような上部電極以外にも上部電極はIr、Rh及びRuなどの一金属膜で置き換えられることもでき、IrO2膜、ITO膜、RhO2膜、RuO2膜及びMoO3膜中選択された一膜とPt、Ir、Rh及びRu金属膜中いずれか一膜が順に積層されて形成される場合もある。次に、Ir膜118上に上部電極エッチング工程で用いられるマスク形成のためにハードマスク用膜120が形成される。例えばTiO2膜が約500Å厚さを有するように形成される。
図3及び図4を参照すると、TiO2膜120がよく知られたフォトレジストを用いるエッチング工程でパターニングされ、上部電極のエッチング工程で用いられるハードマスクが形成される。ハードマスクを用いて、Cl:O2化学(chemistry)を用いるRIE(reactive ion etching)工程で上部電極116、118が乾式エッチングされる。続いて、強誘電体膜114であるPZT膜の上部表面が露出され、PZT膜114がよく知られたフォトレジストを用いるエッチング工程でエッチングされる。その後、エッチング工程によるエッチング損傷を除去するため約450℃の温度で熱処理工程が遂行される。よく知られたフォトレジストを用いるエッチング工程で下部電極112、110と物質層108が順にエッチングされ、上部電極116、118及び強誘電体膜114と下部電極112、110の一部がオーバーラップ(overlap)されるキャパシタが形成される。
次に、キャパシタを含んで第1絶縁膜106上に物質の拡散を防止する拡散防止膜122が形成される。例えば、拡散防止膜122は、約500Å-1000Å範囲内の厚さを有するTiO2膜で形成できる。拡散防止膜122は、キャパシタ内の物質が拡散されることを防止する。拡散防止膜122の膜質を緻密化するための熱処理工程が遂行される。熱処理工程は、酸素雰囲気で約650℃以上の温度で遂行される。拡散防止膜122が部分的にエッチングされて図4のような生成物が形成される。
図5及び図6を参照すると、図4のような生成物と第1絶縁膜106上に第2絶縁膜124が形成される。第2絶縁膜124は、よく知られたCVD酸化膜で形成される。次に、第2絶縁膜124と拡散防止膜122が順にエッチングされ、下部電極の白金層112を露出させる第1オープニング125が形成される。この場合、白金層112は、還元作用を促進する役割をすることとよく知られている。このような白金の性質は、酸化物系であるPZT膜等に酸素還元反応を引き起こし下部電極とPZTの界面に欠陥を発生させ、欠陥はキャパシタ特性に悪影響を及ぼすことと知られている。
このような影響を最小化するため第1オープニング125形成後、酸素雰囲気で約450℃以上の温度で熱処理工程が遂行される。熱処理工程は、拡散炉を利用した熱処理工程やRTP工程で遂行できる。この場合酸素は下部電極を形成している酸化膜即ち、本実施形態ではIrO2膜110の安定的形成を助け、前述のような下部電極と白金の界面領域に発生する欠陥のサイズも最小化できる。またIrO2膜110と白金膜112が順に積層された構造でIrO2膜110のストレス変化を最小化させることができる。IrO2膜110のストレスは、後続熱処理工程時IrO2がIrへ変化しようとする性質によって生じる。この場合白金膜112は酸素雰囲気で熱処理工程が遂行されても酸化されないためコンタクト抵抗におよぶ影響は微々である。
図6及び図7を参照すると、次に第1オープニング125を含んで第2絶縁膜124上に第1障壁(barrier)膜126が形成される。例えば、TiN膜が約900Åの厚さを有するように形成される。そして、ソース/ドレーン領域と後続工程で形成されるコンタクト層との電気的接続のため第1障壁膜126、第2絶縁膜124及び第1絶縁膜106が順にエッチングされてソース/ドレーン領域が露出される第2オープニング128が形成される。
図8及び図9を参照すると、第1オープニング125及び第2オープニング128を含んでTiN膜126上に第2障壁膜130が形成される。第2障壁膜130は、約300Åの厚さのTi膜と約900Åの厚さのTiN膜が順に積層されて形成される。次に、数千Åの厚さを有するAl膜と250ÅのTiN膜が順に積層された第1メタルライン132が第2障壁膜130上に形成される。フォトレジストを用いるよく知られたエッチング工程で第1メタルライン132、第2障壁膜130、第1障壁膜126が部分的にエッチングされ、第1オープニング125と第2オープニングを通してキャパシタの下部電極とソース/ドレーン領域を電気的に接続させるコンタクト層とビットラインが形成され、第2絶縁膜124の一部が露出される。
図10を参照すると、コンタクト層とビットラインを含んで第2絶縁膜124上に第3絶縁膜134が形成される。例えば、第3絶縁膜134はCVD工程で形成されたECR形態の酸化膜で形成される。第3絶縁膜134は、まずECR形態の酸化膜約5000Åの厚さを有するように形成され、このECR(Electron Cyclotron Resonance)形態の酸化膜が平坦化エッチングされた後、再びECR形態の酸化膜が約6500Å厚さで追加形成される。この場合、第3絶縁膜134はCVD工程で形成されたTEOS膜で形成される場合もある。
続いて、第3絶縁膜134と、第2絶縁膜124と、拡散防止膜と、ハードマスクとが順にエッチングされて上部電極の上部表面が露出される第3オープニング136が形成される。この場合、周辺回路領域やコア(core)領域の第1メタルラインを露出させるオープニング(図示せず)が形成される。第2オープニング128内のTi膜とシリコン基板を活性化させるための目的で窒素雰囲気で約450℃以上の温度で熱処理工程が遂行される。
第3オープニング136を含んで第3絶縁膜134上に約250Åの厚さを有するTiN膜と約6000Åの厚さを有するAl膜が順に形成される。TiN膜とAl膜がフォトレジストを用いるよく知られたエッチング工程でエッチングされて第2メタルライン138が形成される。第2メタルライン138を含んでECR形態の酸化膜上にパッシベーション膜(passivation)が形成される。
本発明による半導体装置は、半導体基板100上に形成された絶縁膜106上に下部電極と絶縁膜との接合力を強化させるTiO2の物質層108が形成されている。そして、この膜108上にIr、Rh及びRuなどの一金属膜で形成されていたり、IrO2膜、ITO膜、RhO2膜、RuO2膜及びMoO3膜中選択された一膜とPt、Ir、Rh及びRu金属膜中、いずれか一膜が順に積層されて形成されている下部電極110、112上にZr成分よりTi成分を相対的に多く含む(例えば、Zrに対するTiの組成比が4:6、3:7、2:8の)PZTやPLZTの強誘電体膜114が形成されており強誘電体膜114上にIr、Rh及びRu等の一金属膜で形成されていたり、IrO2膜、ITO膜、RhO2膜、RuO2膜及びMoO3膜中選択された一膜とPt、Ir、Rh及びRu金属膜中いずれか一膜が順に積層されて形成される上部電極116、118が形成されている。このように、形成されたキャパシタを含んで半導体基板上に絶縁膜124が形成されており、絶縁膜124を貫いて下部電極半導体基板の一部を露出させるオープニングが形成されており、オープニングを通してコンタクト層に半導体基板と下部電極が電気的に連結されるように形成されている。
図11は、本発明による半導体装置の分極特性を示すグラフである。図11を参照すると、約1010疲労(fatigue)が進められる前のグラフ曲線10と進行後のグラフ曲線12がほぼ等しいことが分かる。これは長時間に渡りキャパシタが用いられてもほぼ劣化されなく初期の性能を維持できることを示す。
図12は、従来による半導体装置の誘電特性を示すグラフである。図12を参照すると、Zr:Ti組成比が52:48であるPZTが用いられ、上部電極がPtのみで形成されたキャパシタの分極特性は次の通りである。約1010疲労が進められる前のグラフ曲線13と進行後のグラフ曲線14が相当な差を示していることが分かる。これは長時間に渡りキャパシタが用いられる場合劣化が生じ、これにより、キャパシタの性能がかなり低下されることを意味する。
表1は、図11と図12の性能を示すキャパシタの特性を数値的に示した表である。表1を参照すると、5V及び3Vにおけるスイッチングチャージ(charge)密度が従来のキャパシタに比べてかなり高い数値を示し、ノンスイッチングチャージ密度はほぼ二倍以上で本発明のキャパシタが小さい数値を持っていることが分かる。従って、残留分極もほぼ二倍に近い差を示している。従って、本発明のキャパシタが従来のキャパシタよりはるかに優れた性能を有することが分かる。また、約1010疲労が与えられた後残留分極を比較すると、本発明のキャパシタは、疲労前47μC/cm2の残留分極量を有し、疲労後は46.4μC/cm2で疲労前の残留分極の90.8%に該当する残留分極を示し、従来のキャパシタは疲労前25.3μC/cm2であり、疲労後は6.8μC/cm2で疲労前の残留量の5.8%より小さい分極を有する。これは本発明のキャパシタが劣化に対して従来のキャパシタよりはるかに強いことを示している。
100 半導体基板
102 素子隔離領域
104 ゲート
106 層間絶縁膜
108、120 TiO2
110、112 下部電極
114 強誘電体膜
116、118 上部電極
126 障壁膜
130、132 コンタクト層
102 素子隔離領域
104 ゲート
106 層間絶縁膜
108、120 TiO2
110、112 下部電極
114 強誘電体膜
116、118 上部電極
126 障壁膜
130、132 コンタクト層
Claims (5)
- 活性領域と非活性領域を定義するための素子分離領域を有する半導体基板の前記活性領域上に形成された導電層と、
前記導電層を含んで前記半導体基板上に形成された第1絶縁膜と、
前記第1絶縁膜上に順に積層されたキャパシタ下部電極と、強誘電体膜と、キャパシタ上部電極とを含むキャパシタであって、前記キャパシタ上部電極及び前記強誘電体膜と前記キャパシタ下部電極の一部がオーバーラップされるように形成されるキャパシタと、
前記キャパシタを含んで前記第1絶縁膜上に形成された第2絶縁膜と、
前記第2絶縁膜を貫いて前記キャパシタ下部電極を露出させるように形成された第1開口部と、
前記第2絶縁膜と前記第1絶縁膜を貫いて前記導電層の一側の前記半導体基板の上部表面を露出させる第2開口部と、
前記第1開口部と前記第2開口部を通して前記キャパシタ下部電極と前記導電層の側の前記半導体基板を電気的に接続させるコンタクト層と、を含み、
前記コンタクト層は、前記第1開口部に順に形成される窒化チタン、チタン及び窒化チタンと、前記第2開口部に順に形成されるチタン及び窒化チタンとを含むことを特徴とする半導体装置。 - 前記キャパシタ下部電極と前記第1絶縁膜との間には、前記キャパシタ下部電極と前記第1絶縁膜との接合力を増加させるため形成された物質層を付加的に含むことを特徴とする請求項1に記載の半導体装置。
- 前記強誘電体膜は、PZT膜またはPLZT膜であることを特徴とする請求項1に記載の半導体装置。
- 前記PZT膜は、4:6、3:7及び2:8の中から選択された一組成比を有するジルコニウムとチタンを含む膜であることを特徴とする請求項3に記載の半導体装置。
- 前記PLZT膜は、4:6、3:7及び2:8の中から選択された一組成比を有するジルコニウムとチタンを含む膜であることを特徴とする請求項3に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980023272A KR100279297B1 (ko) | 1998-06-20 | 1998-06-20 | 반도체 장치 및 그의 제조 방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17471499A Division JP4005270B2 (ja) | 1998-06-20 | 1999-06-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007294995A true JP2007294995A (ja) | 2007-11-08 |
Family
ID=19540170
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17471499A Expired - Fee Related JP4005270B2 (ja) | 1998-06-20 | 1999-06-21 | 半導体装置の製造方法 |
JP2007174271A Pending JP2007294995A (ja) | 1998-06-20 | 2007-07-02 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17471499A Expired - Fee Related JP4005270B2 (ja) | 1998-06-20 | 1999-06-21 | 半導体装置の製造方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US6172386B1 (ja) |
JP (2) | JP4005270B2 (ja) |
KR (1) | KR100279297B1 (ja) |
CN (1) | CN100539013C (ja) |
DE (1) | DE19926711B4 (ja) |
FR (1) | FR2780199B1 (ja) |
GB (1) | GB2338595B (ja) |
TW (1) | TW418523B (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
KR100279297B1 (ko) * | 1998-06-20 | 2001-02-01 | 윤종용 | 반도체 장치 및 그의 제조 방법 |
KR100292819B1 (ko) * | 1998-07-07 | 2001-09-17 | 윤종용 | 커패시터및그의제조방법 |
US6586790B2 (en) * | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US6174735B1 (en) * | 1998-10-23 | 2001-01-16 | Ramtron International Corporation | Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation |
JP3475100B2 (ja) * | 1998-11-26 | 2003-12-08 | シャープ株式会社 | 半導体装置の製造方法 |
US6440850B1 (en) * | 1999-08-27 | 2002-08-27 | Micron Technology, Inc. | Structure for an electrical contact to a thin film in a semiconductor structure and method for making the same |
JP3276351B2 (ja) * | 1999-12-13 | 2002-04-22 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US6420262B1 (en) * | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
US7262130B1 (en) * | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
US6376370B1 (en) * | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
US6651658B1 (en) * | 2000-08-03 | 2003-11-25 | Sequal Technologies, Inc. | Portable oxygen concentration system and method of using the same |
KR100382719B1 (ko) * | 2000-08-25 | 2003-05-09 | 삼성전자주식회사 | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 |
US6887716B2 (en) * | 2000-12-20 | 2005-05-03 | Fujitsu Limited | Process for producing high quality PZT films for ferroelectric memory integrated circuits |
JP2004523924A (ja) * | 2001-03-21 | 2004-08-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイス |
DE10114406A1 (de) * | 2001-03-23 | 2002-10-02 | Infineon Technologies Ag | Verfahren zur Herstellung ferroelektrischer Speicherzellen |
JP2003059905A (ja) * | 2001-07-31 | 2003-02-28 | Applied Materials Inc | エッチング方法、キャパシタの製造方法、および半導体装置 |
JP2003204043A (ja) * | 2001-10-24 | 2003-07-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003152165A (ja) * | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP4641702B2 (ja) * | 2002-11-20 | 2011-03-02 | ソニー株式会社 | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
US20040153611A1 (en) * | 2003-02-04 | 2004-08-05 | Sujat Jamil | Methods and apparatus for detecting an address conflict |
US7287126B2 (en) * | 2003-07-30 | 2007-10-23 | Intel Corporation | Methods and apparatus for maintaining cache coherency |
US7220665B2 (en) * | 2003-08-05 | 2007-05-22 | Micron Technology, Inc. | H2 plasma treatment |
JP4308691B2 (ja) * | 2004-03-19 | 2009-08-05 | 富士通マイクロエレクトロニクス株式会社 | 半導体基板および半導体基板の製造方法 |
CN100463182C (zh) * | 2004-10-19 | 2009-02-18 | 精工爱普生株式会社 | 铁电体存储器及其制造方法 |
JP4257537B2 (ja) * | 2005-06-02 | 2009-04-22 | セイコーエプソン株式会社 | 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法 |
JP2007073909A (ja) * | 2005-09-09 | 2007-03-22 | Oki Electric Ind Co Ltd | 半導体メモリの製造方法 |
US7772014B2 (en) * | 2007-08-28 | 2010-08-10 | Texas Instruments Incorporated | Semiconductor device having reduced single bit fails and a method of manufacture thereof |
US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
JP2013120825A (ja) | 2011-12-07 | 2013-06-17 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US11621269B2 (en) * | 2019-03-11 | 2023-04-04 | Globalfoundries U.S. Inc. | Multi-level ferroelectric memory cell |
CN113400696B (zh) * | 2021-06-26 | 2022-02-22 | 宜宾学院 | 大口径高压纤维增强柔性复合管连接方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786528A (ja) * | 1993-07-22 | 1995-03-31 | Sharp Corp | 半導体記憶装置 |
JPH08191133A (ja) * | 1994-11-10 | 1996-07-23 | Sony Corp | 半導体素子のキャパシタ構造及びその作製方法 |
JPH09102587A (ja) * | 1995-10-05 | 1997-04-15 | Olympus Optical Co Ltd | 強誘電体薄膜素子 |
JPH1022463A (ja) * | 1996-07-02 | 1998-01-23 | Sony Corp | 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ |
JPH1056143A (ja) * | 1996-06-07 | 1998-02-24 | Samsung Electron Co Ltd | 強誘電体メモリ装置及びその製造方法 |
JPH10144681A (ja) * | 1996-10-08 | 1998-05-29 | Ramtron Internatl Corp | 誘電体の望ましくない水分保持と引き続く水素の放出拡散の影響とを減少させる、集積回路のプロセスのための歩留り向上技術 |
JPH10163437A (ja) * | 1996-08-20 | 1998-06-19 | Ramtron Internatl Corp | 強誘電体キャパシタの部分的にあるいは完全に被包された上部電極 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992006498A1 (en) * | 1990-09-28 | 1992-04-16 | Seiko Epson Corporation | Semiconductor device |
JPH04158570A (ja) * | 1990-10-22 | 1992-06-01 | Seiko Epson Corp | 半導体装置の構造及びその製造方法 |
EP0516031A1 (en) * | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Stacked ferroelectric memory cell and method |
US5206788A (en) * | 1991-12-12 | 1993-04-27 | Ramtron Corporation | Series ferroelectric capacitor structure for monolithic integrated circuits and method |
US5468684A (en) * | 1991-12-13 | 1995-11-21 | Symetrix Corporation | Integrated circuit with layered superlattice material and method of fabricating same |
US5723171A (en) * | 1992-10-23 | 1998-03-03 | Symetrix Corporation | Integrated circuit electrode structure and process for fabricating same |
JPH07111318A (ja) * | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | 強誘電体メモリ |
US5965942A (en) * | 1994-09-28 | 1999-10-12 | Sharp Kabushiki Kaisha | Semiconductor memory device with amorphous diffusion barrier between capacitor and plug |
US5977577A (en) * | 1994-11-15 | 1999-11-02 | Radiant Technologies, Inc | Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation |
CN1075243C (zh) * | 1994-12-28 | 2001-11-21 | 松下电器产业株式会社 | 集成电路用电容元件及其制造方法 |
US5739049A (en) * | 1995-08-21 | 1998-04-14 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating semiconductor device having a capacitor and a method of forming metal wiring on a semiconductor substrate |
KR100197566B1 (ko) * | 1996-06-29 | 1999-06-15 | 윤종용 | 강유전체 메모리 장치 |
KR100268453B1 (ko) * | 1998-03-30 | 2000-11-01 | 윤종용 | 반도체 장치 및 그것의 제조 방법 |
KR100279297B1 (ko) * | 1998-06-20 | 2001-02-01 | 윤종용 | 반도체 장치 및 그의 제조 방법 |
-
1998
- 1998-06-20 KR KR1019980023272A patent/KR100279297B1/ko not_active IP Right Cessation
-
1999
- 1999-04-23 TW TW088106497A patent/TW418523B/zh not_active IP Right Cessation
- 1999-04-23 GB GB9909488A patent/GB2338595B/en not_active Expired - Fee Related
- 1999-06-10 FR FR9907317A patent/FR2780199B1/fr not_active Expired - Fee Related
- 1999-06-11 DE DE19926711A patent/DE19926711B4/de not_active Expired - Fee Related
- 1999-06-18 US US09/335,699 patent/US6172386B1/en not_active Expired - Fee Related
- 1999-06-18 CN CNB991090896A patent/CN100539013C/zh not_active Expired - Fee Related
- 1999-06-21 JP JP17471499A patent/JP4005270B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-30 US US09/698,262 patent/US6515323B1/en not_active Expired - Fee Related
-
2007
- 2007-07-02 JP JP2007174271A patent/JP2007294995A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786528A (ja) * | 1993-07-22 | 1995-03-31 | Sharp Corp | 半導体記憶装置 |
JPH08191133A (ja) * | 1994-11-10 | 1996-07-23 | Sony Corp | 半導体素子のキャパシタ構造及びその作製方法 |
JPH09102587A (ja) * | 1995-10-05 | 1997-04-15 | Olympus Optical Co Ltd | 強誘電体薄膜素子 |
JPH1056143A (ja) * | 1996-06-07 | 1998-02-24 | Samsung Electron Co Ltd | 強誘電体メモリ装置及びその製造方法 |
JPH1022463A (ja) * | 1996-07-02 | 1998-01-23 | Sony Corp | 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ |
JPH10163437A (ja) * | 1996-08-20 | 1998-06-19 | Ramtron Internatl Corp | 強誘電体キャパシタの部分的にあるいは完全に被包された上部電極 |
JPH10144681A (ja) * | 1996-10-08 | 1998-05-29 | Ramtron Internatl Corp | 誘電体の望ましくない水分保持と引き続く水素の放出拡散の影響とを減少させる、集積回路のプロセスのための歩留り向上技術 |
Also Published As
Publication number | Publication date |
---|---|
US6172386B1 (en) | 2001-01-09 |
CN1239828A (zh) | 1999-12-29 |
GB2338595B (en) | 2000-08-23 |
FR2780199A1 (fr) | 1999-12-24 |
GB2338595A (en) | 1999-12-22 |
US6515323B1 (en) | 2003-02-04 |
KR20000002485A (ko) | 2000-01-15 |
JP2000031404A (ja) | 2000-01-28 |
DE19926711B4 (de) | 2006-08-24 |
FR2780199B1 (fr) | 2005-04-15 |
TW418523B (en) | 2001-01-11 |
JP4005270B2 (ja) | 2007-11-07 |
DE19926711A1 (de) | 1999-12-23 |
KR100279297B1 (ko) | 2001-02-01 |
CN100539013C (zh) | 2009-09-09 |
GB9909488D0 (en) | 1999-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4005270B2 (ja) | 半導体装置の製造方法 | |
JP4838811B2 (ja) | 強誘電性キャパシタ積層エッチ・クリーニング | |
JP2000036571A (ja) | キャパシタ及びその製造方法 | |
JP2008294194A (ja) | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ | |
JP5076890B2 (ja) | 半導体装置及びその製造方法 | |
JP4050004B2 (ja) | 半導体装置及びその製造方法 | |
JP4515333B2 (ja) | 半導体装置の製造方法 | |
US7459738B2 (en) | Ferroelectric memory element and method for manufacturing the same | |
US7368298B2 (en) | Method of manufacturing ferroelectric semiconductor device | |
US6524868B2 (en) | Method for fabricating semiconductor memory device | |
JP2005217044A (ja) | 半導体装置及びその製造方法 | |
US20040195603A1 (en) | Ferroelectric capacitor and semiconductor device having a ferroelectric capacitor | |
JP2004296929A (ja) | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 | |
JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
JP2001237395A (ja) | 半導体記憶装置 | |
JPH10341004A (ja) | 強誘電体メモリ | |
JP4996113B2 (ja) | 強誘電体キャパシタ及び強誘電体メモリ | |
JP3795882B2 (ja) | 半導体装置およびその製造方法 | |
JP2002203948A (ja) | 半導体装置 | |
JP3400964B2 (ja) | 半導体記憶装置の製造方法 | |
KR100604673B1 (ko) | 반도체 소자의 강유전체 캐패시터 | |
KR100362198B1 (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
JPWO2005081317A1 (ja) | 半導体装置の製造方法 | |
JP2005129852A (ja) | 半導体装置 | |
JP4749218B2 (ja) | 強誘電体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |