JP2004523924A - 電子デバイス - Google Patents

Abstract

【課題】少なくとも１つの能動素子と少なくとも１つのコンデンサとを有する半導体基板を有する改良された集積回路構成が装着された電子部品を有する電子デバイスを提供すること。
【解決手段】本発明は、半導体基板と、能動素子と、キャパシタンス値の高い／低いコンデンサおよび／または抵抗器などの受動素子とを有する集積回路構成を有する電子部品が設けられた電子デバイスに関する。本発明は、さらに、送信機と、受信機と、電子部品と、周辺回路と、電源回路と、フィルタモジュールと、集積回路構成とに関する。
【選択図】図２

Description

【０００１】
【発明が属する技術分野】
本発明は、少なくとも１つの能動素子と、半導体基板上に形成されかつ前記能動素子に電気的に接続される少なくとも１つのコンデンサとを有する前記半導体基板を有する集積回路構成を有する電子部品が設けられた電子デバイスに関する。本発明は、さらに、送信機と、受信機と、周辺回路と、電源回路と、フィルタモジュールと、電子部品と、集積回路構成とにも、関する。
【０００２】
【従来の技術】
今日、コンデンサネットワークまたはコンデンサ−抵抗器ネットワークは、電子データ処理または移動通信用の膨大なデバイスに使用されている。これらのネットワークは、厚膜技術を使用してセラミック基板上に製造されることが多い。この技術における欠点は、キャパシタンス値の低いコンデンサのみしか実現できないことである。さらなる欠点は、形成するコンデンサの容量値と抵抗器の抵抗値の許容差の範囲が大きくなってしまうことである。さらに、例えばダイオードなどの非能動素子をこれらのネットワークに集積させることができない。
【０００３】
コンデンサネットワークまたはコンデンサ−抵抗器ネットワークは、薄膜技術を使用して、集積能動素子を有するＳｉ基板上に形成することもできる。例えば、能動素子と、半導体基板上に存在する絶縁層の上に形成されるコンデンサと抵抗器とを有する半導体基板を有するハイブリッド回路が、米国４，３４４，２２３から公知である。この回路内のコンデンサの誘電体は、タンタルの電解酸化を通じて形成されるＴａ_２Ｏ_５を有する。
【０００４】
Ｔａ_２Ｏ_５を使用する場合、欠点として、５００ ｐＦ／ｍｍ^２〜１．５ ｎＦ／ｍｍ^２までの低いキャパシタンス密度しか達成できない。高いキャパシタンス値が達成できれば、並列に接続される多数のコンデンサを有する大規模なコンデンサネットワークを製造できる。
【０００５】
【課題を解決するための手段】
従って、本発明の目的は、従来技術の欠点を抑えて、少なくとも１つの能動素子と少なくとも１つのコンデンサとを有する半導体基板を有する改良された集積回路構成が装着された電子部品を有する電子デバイスを提供することである。
【０００６】
この目的は、少なくとも１つの能動素子と、半導体基板上に形成されかつ能動素子に電気的に接続される少なくとも１つのコンデンサとを有する前記半導体基板を有する集積回路構成を有する電子部品が設けられた電子デバイスであって、前記コンデンサが、誘電率ｅ_ｒ＞ ２０の誘電体化合物をその誘電体として有する、電子デバイスによって達成される。
【０００７】
コンデンサの誘電体に誘電率ｅ_ｒ ＞ ２０の誘電体化合物を使用することにより、２〜１００ ｎＦ／ｍｍ^２のキャパシタンス密度を実現することが可能になる。このことは、集積回路構成を有する電子部品を有する電子デバイスの応用範囲を広げることができるという利点を有する。さらに、必要なコンデンサの数を減らすことができるため、関連するデバイスを小型化できる。また、キャパシタンス密度がより高いためにコンデンサの外形寸法も小さくできるため、貴重な半導体材料を節約し、工程コストを下げることができる。
【０００８】
コンデンサの誘電体に、請求項２に請求される誘電体化合物を使用することにより、高いキャパシタンス密度を実現することが可能になり、なぜなら、これらの誘電体化合物は、いずれも誘電率ｅ_ｒが２０より大きいためである。
【０００９】
請求項３に定義される薄膜コンデンサの有利な実施例により、コンデンサの誘電体の層厚さｄをより小さくし（ｄ ＜ １ μｍ）、従ってキャパシタンス密度をより高くすることが可能になる。
【００１０】
請求項４に定義されるコンデンサ配置の代替の構成により、電子デバイスに課される必要条件に応じて、幅広いさまざまな用途向けに、回路構成が大きく異なる電子部品を実現することが可能になる。
【００１１】
請求項５に定義される回路構成の有利な実施例により、電子部品と、従って電子デバイスの応用範囲を広げることができる。
【００１２】
本発明は、さらに、送信機と、受信機と、周辺回路と、電源回路と、フィルタモジュールであって、それぞれが、
集積回路構成を有する電子部品と、
少なくとも１つの能動素子と、半導体基板上に形成されかつ前記能動素子に電気的に接続される少なくとも１つのコンデンサとを有する集積回路構成と
を有し、前記コンデンサが、その誘電体として誘電率ｅ_ｒ ＞ ２０の誘電体化合物を有する、送信機と、受信機と、周辺回路と、電源回路と、フィルタモジュールにも関する。
【００１３】
高い容量値を有するコンデンサは、特に低周波数範囲において作動する電子部品および回路（例：周辺回路）に必要である。コンデンサの誘電体に誘電率ｅ_ｒ＞ ２０の誘電体化合物を使用することにより、２〜１００ ｎＦ／ｍｍ^２ のキャパシタンス密度を実現できる。必要なコンデンサの数を少なくできるため、さらに、関連する電子部品または対応する回路を小型化できる。また、キャパシタンス密度がより高いためにコンデンサの外形寸法も小さくできるため、貴重な半導体材料を節約し、工程コストを下げることができる。
【００１４】
本発明について、１５個の図と９個の実施例を参照しながら以下に詳しく説明する。
【００１５】
【発明を実施するための形態】
本発明における電子デバイスは、例えば、コンピュータ、ラップトップ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）など、電子データ処理のためのデバイスである。これに代えて、本発明における電子デバイスは、移動電話などのモバイルデータ伝送デバイスでもよい。
【００１６】
移動電話デバイスは、例えば、電源ユニット、ディスプレイデバイス、スピーカ、マイクロホン、入力デバイス、ストレージデバイス、アンテナ、送信機、受信機、周辺回路、フィルタモジュール、電流供給回路を有する。送信機、受信機、周辺回路、フィルタモジュール、電流供給回路は、それぞれ、少なくとも１つの能動素子と、半導体基板上の少なくとも１つのコンデンサとを有する半導体基板を有する集積回路構成を有する電子部品を有する。
【００１７】
能動素子は、例えば、ダイオードまたはトランジスタである。ダイオードは、回路構成における過電圧保護としての役割を果たす。ダイオードは、例えば、ｐｎダイオード、ツェナーダイオード、バックツーバック（逆直列）ダイオード（ｂａｃｋ−ｔｏ−ｂａｃｋｄｉｏｄｅ）、フロントツーバック（直列）ダイオード（ｆｒｏｎｔ−ｔｏ−ｂａｃｋ ｄｉｏｄｅ）、または浮動ダイオードである。
【００１８】
トランジスタは、例えば、バイポーラトランジスタまたは電界効果トランジスタ（ＦＥＴ）であり、後者は例えば、接合電界効果トランジスタ（ＪＦＥＴ）、Ｐチャネル金属酸化物半導体電界効果トランジスタ（ＰＭＯＳ−ＦＥＴ）、Ｎチャネル金属酸化物半導体電界効果トランジスタ（ＮＭＯＳ−ＦＥＴ）、相補型金属酸化物半導体電界効果トランジスタ（ＣＭＯＳ−ＦＥＴ）などである。
【００１９】
誘電体に誘電率ｅ_ｒが２０より大きい誘電体化合物を有するコンデンサを、以降、大型コンデンサと呼ぶ。誘電体に誘電率ｅ_ｒが２０より小さい誘電体化合物を有するコンデンサを、以降、小型コンデンサと呼ぶ。
【００２０】
図１は、ダイオードと１つのコンデンサのネットワークを有する回路構成の一部を示す。図１は、ｐｎダイオードと大型コンデンサを有する半導体基板１の線図的な横断面図である。半導体基板１は、例えば、第一ドーピング濃度ｎ１の第一ドーピング型のドーパントを用いたＳｉか、またはＩＩＩ／Ｖ半導体、例えば、第一ドーピング濃度ｎ１の第一ドーピング型のドーパントを用いたＧａＡｓ、または第一ドーピング濃度ｎ１の第一ドーピング型のドーパントを用いたＳｉＣ半導体、第一ドーピング濃度ｎ１の第一ドーピング型のドーパントを用いたＳｉＧｅ半導体を有する。半導体基板１には、第一半導体領域２が存在し、この領域は、第二ドーピング濃度ｎ２の第一ドーピング型のドーパントを用いたＳｉか、またはＩＩＩ／Ｖ半導体、例えば、第二ドーピング濃度ｎ２の第一ドーピング型のドーパントを用いたＧａＡｓ、第二ドーピング濃度ｎ２の第一ドーピング型のドーパントを用いたＳｉＣ半導体を有する。第一半導体領域２におけるドーピング濃度ｎ２は、半導体基板１におけるドーピング濃度ｎ１より小さい。第一半導体領域２には、より小さい第二の半導体領域３が存在し、この領域３は、第三ドーピング濃度ｎ３の第二ドーピング型のドーパントを用いたＳｉか、またはＩＩＩ／Ｖ半導体、例えば、第三ドーピング濃度ｎ３の第二ドーピング型のドーパントを用いたＧａＡｓ、第三ドーピング濃度ｎ３の第二ドーピング型のドーパントを用いたＳｉＣを有する。第一ドーピング型のドーパントは、例えば、Ｂ、Ａｌ、またはＧａでよく、第二ドーピング型のドーパントは、例えば、Ｐ、Ａｓ、またはＳｂでよい。第一半導体領域２と第二半導体領域３は、合わせてｐｎダイオードを形成する。
【００２１】
半導体基板１の上には、例えばＳｉＯ_２、または例えばホウ素酸化物またはリン酸化物などのドーピング酸化物によってドーピングされたＳｉＯ_２、またはＳｉＮ（Ｈ）を有する絶縁層４が形成される。絶縁層４の上には、障壁層５が存在し、この障壁層は、ＳｉＮ（Ｈ）、ＳｉＯ_２、ＴｉＯ_２、Ａｌ_２Ｏ_３、ＨｆＯ_２、ＭｇＯ、ＺｒＯ_２、またはこれらの材料の組合せから成る。第一導電層６は、障壁層５の上に形成され、大型コンデンサの第一電極を形成するように構造化される。この第一導電層６は、例えば、Ｐｔ（層の厚さ５０ｎｍ〜１ μｍ）、Ｔｉ（層の厚さ１〜５０ ｎｍ）／Ｐｔ（層の厚さ２０〜６００ ｎｍ）、Ｔｉ（層の厚さ１〜５０ ｎｍ）／Ｐｔ（層の厚さ２０〜６００ ｎｍ）／Ｔｉ（層の厚さ１〜２０ｎｍ）、Ｔａ_{１−ｘ−ｙ}Ｓｉ_ｘＮ_ｙ／Ｒｕ （０≦ｘ≦１， ０≦ｙ≦１）、Ｔｉ_１−ｘＮ_ｘ／Ｉｒ （０≦ｘ≦１）、Ｔｉ_１−ｘＮ_ｘ／ Ｐｔ （０≦ｘ≦１）、Ｔｉ_１−ｘＮ_ｘ／Ｒｕ （０≦ｘ≦１）、Ｔａ_１−ｘＮ_ｘ／Ｉｒ （０≦ｘ≦１）、Ｔａ_１−ｘＮ_ｘ／Ｐｔ （０≦ｘ≦１）、Ｔａ_１−ｘＮ_ｘ／ Ｒｕ （０≦ｘ≦１）、Ｔｉ_{１−ｘ−ｙ}Ａｌ_ｘＮ_ｙ／Ｐｔ（０≦ｘ≦１， ０≦ｙ≦１）、Ｔｉ_１−ｘ− Ａｌ_ｘＳｉ_ｙ／Ｒｕ （０≦ｘ≦１， ０≦ｙ≦１）、Ｔｉ_{１−ｘ−ｙ}Ａｌ_ｘＳｉ_ｙ／Ｉｒ（０≦ｘ≦１， ０≦ｙ≦１）、Ｗ、Ｎｉ、Ｍｏ、Ａｕ、Ｃｕ、Ｔｉ／Ｐｔ／Ａｌ、Ｔｉ／Ａｇ、Ｔｉ／Ａｇ／Ｔｉ、Ｔｉ／Ａｇ／Ｉｒ、Ｔｉ／Ｉｒ、Ｔｉ／Ｐｄ、Ｔｉ／Ａｇ_１−ｘＰｔ_ｘ（０≦ｘ≦１）、Ｔｉ／Ａｇ_１−ｘＰｄ_ｘ （０≦ｘ≦１）、Ａｇ_１−ｘＰｔ_ｘ（０≦ｘ≦１）、Ｔｉ／Ｐｔ_１−ｘＡｌ_ｘ （０≦ｘ≦１）、Ｐｔ_１−ｘＡｌ_ｘ（０≦ｘ≦１）、Ｔｉ／Ａｇ／Ｐｔ_１−ｘＡｌ_ｘ （０≦ｘ≦１）、Ｔｉ／Ａｇ／Ｒｕ、Ｒｕ、Ｒｕ／ＲｕＯ_２、Ｔｉ／Ｒｕ、Ｔｉ／Ｉｒ、Ｔｉ／Ｉｒ／ＩｒＯ_２、Ｉｒ／ＩｒＯ_２／Ｐｔ、Ｔｉ／Ｒｕ／Ｒｕ_ｘＰｔ_１−ｘ（０≦ｘ≦１）、Ｔｉ／Ａｇ／Ｉｒ／ＩｒＯ_ｘ （０≦ｘ≦２）、Ｔｉ／Ａｇ／Ｒｕ／ＲｕＯ_ｘ （０≦ｘ≦２）、Ｔｉ／Ａｇ／Ｒｕ／Ｒｕ_ｘＰｔ_１−ｘ（０≦ｘ≦１）、Ｔｉ／Ａｇ／Ｒｕ／Ｒｕ_ｘＰｔ_１−ｘ／ＲｕＯ_ｙ （０≦ｘ≦１， ０≦ｙ≦２）、Ｔｉ／Ａｇ／Ｒｕ／ＲｕＯ_ｘ／Ｒｕ_ｙＰｔ_１−ｙ（０≦ｘ≦２， ０≦ｙ≦１）、Ｔｉ／Ａｇ／Ｒｕ_ｘＰｔ_１−ｘ （０≦ｘ≦１）、Ｔｉ／Ａｇ／Ｐｔ_ｘＡｌ_１−ｘ（０≦ｘ≦１）、Ｐｔ_ｘＡｌ_１−ｘ／Ａｇ／Ｐｔ_ｙＡｌ_１−ｙ （０≦ｘ≦１，０≦ｙ≦１）、Ｔｉ／Ａｇ／Ｐｔ_ｙ（ＲｈＯ_ｘ）_１−ｙ （０≦ｘ≦２， ０≦ｙ≦１）、Ｔｉ／Ａｇ／Ｒｈ／ＲｈＯ_ｘ（０≦ｘ≦２）、Ｒｈ、Ｒｈ／ＲｈＯ_２、Ｔｉ／Ａｇ／Ｐｔ_ｘＲｈ_１−ｘ （０≦ｘ≦１）、Ｔｉ／Ａｇ／Ｐｔ_ｙ（ＲｈＯ_ｘ）_１−ｙ／Ｐｔ_ｚＲｈ_{１ −ｚ}（０≦ｘ≦２， ０≦ｙ≦１， ０≦ｚ≦１）、Ｔｉ／Ａｇ_ｘＰｔ_１−ｘ／Ｉｒ （０≦ｘ≦１）、Ｔｉ／Ａｇ_ｘＰｔ_１−ｘ／Ｉｒ／ＩｒＯ_ｙ（０≦ｘ≦１， ０≦ｙ≦２）、Ｔｉ／Ａｇ_ｘＰｔ_１−ｘ／Ｐｔ_ｙＡｌ_１−ｙ（０≦ｘ≦１， ０≦ｙ≦１）、Ｔｉ／Ａｇ_ｘＰｔ_１−ｘ／Ｒｕ （０≦ｘ≦１）、Ｔｉ／Ａｇ_ｘＰｔ_１−ｘ／Ｒｕ／ＲｕＯ_ｙ（０≦ｘ≦１， ０≦ｙ≦２）、Ｔｉ／Ａｇ／Ｃｒ、Ｔｉ／Ａｇ／Ｔｉ／ＩＴＯ、Ｔｉ／Ａｇ／Ｃｒ／ＩＴＯ、Ｔｉ／Ａｇ／ＩＴＯ、Ｔｉ／Ｎｉ／ＩＴＯ、Ｔｉ／Ｒｈ、Ｔｉ／Ｒｈ／ＲｈＯ_２、Ｔｉ／Ｎｉ／Ａｌ／ＩＴＯ、Ｔｉ／Ｎｉ、Ｔｉ／Ｗ／Ｔｉ、Ｗ_ｘＴｉ_１−ｘ（０≦ｘ≦１）、Ｗ_ｘＴｉ_１−ｘ／Ａｌ（Ｃｕ） （０≦ｘ≦１）、Ｗ_ｘＴｉ_１−ｘ／Ａｌ（Ｓｉ）（０≦ｘ≦１）、Ｗ_ｘＴｉ_１−ｘ／Ａｌ （０≦ｘ≦１）、Ａｌ、ＣｕによってドーピングされたＡｌ、ＳｉによってドーピングされたＡｌ、Ｎｉ_ｘＣｒ_ｙＡｌ_ｚ／Ａｌ（０≦ｘ≦１， ０≦ｙ≦１， ０≦ｚ≦１）、Ｎｉ_ｘＣｒ_ｙＡｌ_ｚ／ＣｕによってドーピングされたＡｌ（０≦ｘ≦１， ０≦ｙ≦１， ０≦ｚ≦１）、Ｎｉ_ｘＣｒ_ｙＡｌ_ｚ／ＳｉによってドーピングされたＡｌ（０≦ｘ≦１， ０≦ｙ≦１， ０≦ｚ≦１）、β−Ｔａ／Ａｌ、Ｔｉ／Ｃｕを有する。第一誘電層７は、第一導電層６の上と、障壁層５の上の領域のうち第一導電層６によって覆われない領域とに存在する。第一誘電層７は、誘電率ｅ_ｒ＞ ２０を有する誘電体化合物を有する。第一誘電層に使用される材料は、例えば、ドーパントＬａおよび／またはＭｎおよび／またはＮｂを使用するかまたは使用せず、かつ余分な鉛を使用するかまたは使用しないＰｂＺｒ_ｘＴｉ_１−ｘＯ_３ （０≦ｘ≦１）、ドーパントＬａおよび／またはＭｎおよび／またはＮｂを使用するかまたは使用せず、かつ余分な鉛を使用するかまたは使用しないＰｂＺｒ_ｘＴｉ_１−ｘＯ_３（０≦ｘ≦１）とＰｂＺｒ_ｘＴｉ_１−ｘＯ_３（０≦ｘ≦１）との層パッケージ（ｌａｙｅｒ ｐａｃｋａｇｅ）、ドーパントを使用するかまたは使用せず、かつ余分な鉛を使用するかまたは使用しないＰｂＺｒ_ｘＴｉ_１−ｘＯ_３（０≦ｘ≦１）と、ドーパントを使用するかまたは使用しない［ＰｂＭｇ_１／３Ｎｂ_２／３Ｏ_３］_ｘ−［ＰｂＴｉＯ_３］_１−ｘ（０≦ｘ≦１）との層パッケージ、ドーパントを使用するかまたは使用しないＢａ_１−ｘＳｒ_ｘＴｉＯ_３（０≦ｘ≦１）、添加物ＶＯ_ｘ（１≦ｘ≦２．５）および／またはＳｉＯ_２を使用するかまたは使用しないＢａ_１−ｘＳｒ_ｘＴｉＯ_３（０≦ｘ≦１）、［Ｂａ_１−ｘＳｒ_ｘＴｉＯ_３］−Ｐｂ_１−ｙＣａ_ｙ
ＴｉＯ_３（０≦ｘ≦１， ０≦ｙ≦１）、ドーパントを使用するかまたは使用しないＢａ_１−ｘＳｒ_ｘＺｒ_ｙＴｉ_１−ｙＯ_３（０≦ｘ≦１， ０≦ｙ≦１）、余分な鉛を使用するかまたは使用しないＢａ_１−ｘＰｂ_ｘＴｉＯ_３（０≦ｘ≦１）、Ｂａ_１−ｘＣａ_ｘＴｉＯ_３ （０≦ｘ≦１）、ドーパントを使用するかまたは使用しないＳｒＺｒ_ｘＴｉ_１−ｘＯ_３（０≦ｘ≦１）、［ＰｂＭｇ_１／３Ｎｂ_２／３Ｏ_３］_ｘ−［ＰｂＴｉＯ_３］_１−ｘ（０≦ｘ≦１）、ドーパントを使用するかまたは使用せず、かつ余分な鉛を使用するかまたは使用しない（Ｐｂ，Ｂａ，Ｓｒ）（Ｍｇ_１／３Ｎｂ_２／３）_ｘＴｉ_ｙ（Ｚｎ_１／３Ｎｂ_２／３）_{１−ｘ−ｙ}Ｏ_３（０≦ｘ≦１， ０≦ｙ≦１）、Ｐｂ_{１ −ｘ}Ｃａ_ｘＴｉＯ_３ （０≦ｘ≦１）、余分なＮａ^＋を使用するかまたは使用しない（Ｂａ_{１−ｘ＋ｙ／８}Ｓｒ_{ｘ＋ｙ／８}）_２Ｎａ_１−ｙＮｂ_５Ｏ_１５（０≦ｘ≦１， ０≦ｙ≦１）、余分なＫ^＋を使用するかまたは使用しない（Ｂａ_{１−ｘ＋ｙ／８}Ｓｒ_{ｘ＋ｙ／８}）_２Ｋ_１−ｙＮｂ_５Ｏ_１５ （０≦ｘ≦１， ０≦ｙ≦１）、（Ｂａ_１−ｘＳｒ_ｘ）_２Ｋ_１−３ｙＳＥ_ｙＮｂ_５Ｏ_１５（０≦ｘ≦１， ０≦ｙ≦１， ＳＥ ＝ 希土類金属グループからのイオン）、Ｓｒ_２Ｂａ_４Ｔｉ_２Ｎｂ_８Ｏ_３０、（Ｔａ_２Ｏ_５）_ｘ−（Ａｌ_２Ｏ_３）_１−ｘ
（０≦ｘ≦１）、（Ｔａ_２Ｏ_５）_ｘ−（ＴｉＯ_２）_１−ｘ
（０≦ｘ≦１）、（Ｔａ_２Ｏ_５）_ｘ−（Ｎｂ_２Ｏ_５）_１−ｘ
（０≦ｘ≦１）、（Ｔａ_２Ｏ_５）_ｘ−（ＳｉＯ_２）_１−ｘ
（０≦ｘ≦１）、（Ｔａ_２Ｏ_５）_ｘ−（ＺｒＯ_２）_１−ｘ
（０≦ｘ≦１）、ＴｉＯ_２、Ｎｂ_２Ｏ_５ Ｚｒ（Ｓｎ，Ｔｉ）Ｏ_４、ＶＯ_ｘ（１≦ｘ≦２．５）および／またはＣｕＯドーパントを使用するかまたは使用しないＢｉＮｂＯ_４（Ｂｉ_２−ｘＺｎ_ｘ）（Ｎｂ_２−ｙＺｎ_ｙ）Ｏ_ｘ，、Ｂｉ_２（Ｚｎ_１／３Ｎｂ_２／３）_２Ｏ_７、
ＰｂＴｉＯ_３および／またはＰｂＭｇ_１／３Ｎｂ_２／３Ｏ_３を有する以下の化合物、すなわち
ａ） ＰｂＭｇ_１／２Ｗ_１／２Ｏ_３
ｂ） ＰｂＦｅ_１／２Ｎｂ_１／２Ｏ_３
ｃ） ＰｂＦｅ_２／３Ｗ_１／３Ｏ_３
ｄ） ＰｂＮｉ_１／３Ｎｂ_２／３Ｏ_３
ｅ） ＰｂＺｎ_１／３Ｎｂ_２／３Ｏ_３
ｆ） ＰｂＳｃ_１／２Ｔａ_１／２Ｏ_３、
および化合物ａ）〜ｆ）の組合せ、
ＣａＯ_ｘＺｎＯ_ｙ（Ｎｂ_２Ｏ_５）_ｚ （ｘ ＝０．０１〜０．０５， ｙ ＝ ０．４３〜０．５５， ｚ ＝ ０．４４〜０．５２）、（ＢａＴｉＯ_３）_{０．１８ 〜 ０．２７}
＋ （Ｎｄ_２Ｏ_３）_{０．３１６ 〜 ０．３５５} ＋ （ＴｉＯ_２）_{０．２７６ 〜 ０．３５５}＋（Ｂｉ_２Ｏ_３）_{０．０２５ 〜 ０．０８１} ＋ ｘ ＺｎＯ、ＣａＴｉＯ_３
＋ ＣａＴｉＳｉＯ_５、（Ｓｒ，Ｃａ）（Ｔｉ，Ｚｒ）Ｏ_３、（Ｓｒ，Ｃａ，Ｍ）（Ｔｉ，Ｚｒ）Ｏ_３
（Ｍ ＝ ＭｇまたはＺｎ）、（Ｓｒ，Ｃａ，Ｍｇ，Ｚｎ）（Ｔｉ，Ｚｒ，Ｓｉ）Ｏ_３、（Ｓｒ，Ｃａ，Ｃｕ，Ｍｎ，Ｐｂ）ＴｉＯ_３
＋Ｂｉ_２Ｏ_３、ＢａＯ−ＴｉＯ_２−Ｎｄ_２Ｏ_３−Ｎｂ_２Ｏ_５、添加物ＳｉＯ_２またはＭｎＯ_２、ＰｂＯを有する（Ｂｉ_２Ｏ_３）_ｘ（Ｎｂ_２Ｏ_５）_１−ｘ、（Ｂａ，Ｃａ）ＴｉＯ_３＋ Ｎｂ_２Ｏ_５， Ｃｏ_２Ｏ_３、ＭｎＯ_２、ＢａＯ−ＰｂＯ−Ｎｄ_２Ｏ_３−ＴｉＯ_２、Ｂａ（Ｚｎ，Ｔａ）Ｏ_３、ＢａＺｒＯ_３、Ｂａ_２Ｔｉ_９Ｏ_２０、Ｍｎドーピング処理を使用するかまたは使用しないＢａ_２Ｔｉ_９−ｘＺｒ_ｘＯ_２０（０≦ｘ≦１）、ＢａＴｉ_５Ｏ_１１、ＢａＴｉ_４Ｏ_９、Ｃａ_ｘＳｍ_ｙＴｉ_ｚＯ_ｎ（０≦ｘ≦１， ０．５≦ｙ≦１， ０≦ｚ≦１， ０≦ｎ≦１）、［Ｂｉ_３（Ｎｉ_２Ｎｂ）Ｏ_９］_１−ｘ−（Ｂｉ_２（ＺｎＮｂ_{２（１＋ｄ）ｙ}Ｏ_{３＋６ｙ＋５ｙｄ}）_ｘ（０≦ｘ≦１， ０．５≦ｙ≦１．５， −０．０５≦ｄ≦０．０５）、ＣａＺｒＯ_３、Ｎｄ_２Ｔｉ_２Ｏ_７、ＰｂＮｂ_４／５ｘ（（Ｚｒ_０．６Ｓｎ_０．４）_１−ｙＴｉ_ｙ）_１−ｘＯ_３（０≦ｘ≦０．９， ０≦ｙ≦１）である。第一誘電層７の上には、第二導電層１０が存在し、この層は、例えば、β−Ｔａ／Ａｌ、β−Ｔａ／ＳｉによってドーピングされたＡｌ、β−Ｔａ／ＣｕによってドーピングされたＡｌ、Ｗ_ｘＴｉ_１−ｘ（０≦ｘ≦１）、Ｗ_ｘＴｉ_１−ｘ／Ａｌ（Ｃｕ）（０≦ｘ≦１）、Ｗ_ｘＴｉ_１−ｘ／Ａｌ（Ｓｉ） （０≦ｘ≦１）、Ｗ_ｘＴｉ_１−ｘ／Ａｌ（０≦ｘ≦１）、Ａｌ、ＣｕによってドーピングされたＡｌ、ＳｉによってドーピングされたＡｌ、Ｎｉ_ｘＣｒ_ｙＡｌ_ｚ／Ａｌ（０≦ｘ≦１， ０≦ｙ≦１， ０≦ｚ≦１）、Ｎｉ_ｘＣｒ_ｙＡｌ_ｚ／ＣｕによってドーピングされたＡｌ（０≦ｘ≦１， ０≦ｙ≦１， ０≦ｚ≦１）、Ｎｉ_ｘＣｒ_ｙＡｌ_ｚ／ＳｉによってドーピングされたＡｌ（０≦ｘ≦１， ０≦ｙ≦１， ０≦ｚ≦１）、Ｔｉ／Ｃｕ、Ｐｔ（層厚さ５０ ｎｍ〜１μｍ）、Ｔｉ（層厚さ１〜５０ ｎｍ）／Ｐｔ（層厚さ２０〜６００ ｎｍ）、Ｔｉ（層厚さ１〜５０ｎｍ）／Ｐｔ（層厚さ２０〜６００ ｎｍ）／Ｔｉ（層厚さ１〜２０ ｎｍ）、Ｔａ／Ｐｔ、Ｔｉ_１−ｘＷ_ｘ／Ｐｔ （０≦ｘ≦１）、Ｔｉ_１−ｘＷ_ｘ／Ｒｕ（０≦ｘ≦１）、Ｔｉ_１−ｘＷ_ｘ／Ｉｒ （０≦ｘ≦１）、Ｔａ／Ｐｔ、Ｔａ_{１−ｘ−ｙ}Ｓｉ_ｘＮ_ｙ／Ｉｒ（０≦ｘ≦１， ０≦ｙ≦１）、Ｔａ_{１−ｘ−ｙ}Ｓｉ_ｘＮ_ｙ／Ｐｔ（０≦ｘ≦１， ０≦ｙ≦１）、Ｔａ_{１−ｘ−ｙ}Ｓｉ_ｘＮ_ｙ／Ｒｕ （０≦ｘ≦１， ０≦ｙ≦１）、Ｔｉ_１−ｘＮ_ｘ／Ｉｒ（０≦ｘ≦１）、Ｔｉ_１−ｘＮ_ｘ／ Ｐｔ （０≦ｘ≦１）、Ｔｉ_１−ｘＮ_ｘ／Ｒｕ（０≦ｘ≦１）、ａ_１−ｘＮ_ｘ／Ｉｒ （０≦ｘ≦１）、Ｔａ_１−ｘＮ_ｘ／Ｐｔ （０≦ｘ≦１）、Ｔａ_１−ｘＮ_ｘ／ Ｒｕ （０≦ｘ≦１）、Ｔｉ_{１−ｘ−ｙ}Ａｌ_ｘＮ_ｙ／Ｐｔ（０≦ｘ≦１， ０≦ｙ≦１）、Ｔｉ_{１−ｘ−ｙ}Ａｌ_ｘＳｉ_ｙ／Ｒｕ （０≦ｘ≦１， ０≦ｙ≦１）、Ｔｉ_{１−ｘ−ｙ}Ａｌ_ｘＳｉ_ｙ／Ｉｒ（０≦ｘ≦１， ０≦ｙ≦１）、Ｉｒ／ＩｒＯ_２，／Ｐｔ、Ｗ、Ｎｉ、Ｍｏ、Ａｕ、Ｃｕ、Ｔｉ／Ｐｔ／Ａｌ、Ｔｉ／Ａｇ、Ｔｉ／Ａｇ／Ｔｉ、Ｔｉ／Ａｇ／Ｉｒ、Ｔｉ／Ｉｒ、Ｔｉ／Ｐｄ、Ｔｉ／Ａｇ_１−ｘＰｔ_ｘ（０≦ｘ≦１）、Ｔｉ／Ａｇ_１−ｘＰｄ_ｘ （０≦ｘ≦１）、Ａｇ_１−ｘＰｔ_ｘ（０≦ｘ≦１）、Ｔｉ／Ｐｔ_１−ｘＡｌ_ｘ （０≦ｘ≦１）、Ｐｔ_１−ｘＡｌ_ｘ（０≦ｘ≦１）、Ｔｉ／Ａｇ／Ｐｔ_１−ｘＡｌ_ｘ （０≦ｘ≦１）、Ｔｉ／Ａｇ／Ｒｕ、Ｒｕ、Ｒｕ／ＲｕＯ_２、Ｔｉ／Ｒｕ、Ｔｉ／Ｉｒ、Ｔｉ／Ｉｒ／ＩｒＯ_２、Ｔｉ／Ｒｕ／Ｒｕ_ｘＰｔ_１−ｘ（０≦ｘ≦１）、Ｔｉ／Ａｇ／Ｉｒ／ＩｒＯ_ｘ （０≦ｘ≦２）、Ｔｉ／Ａｇ／Ｒｕ／ＲｕＯ_ｘ （０≦ｘ≦２）、Ｔｉ／Ａｇ／Ｒｕ／Ｒｕ_ｘＰｔ_１−ｘ（０≦ｘ≦１）、Ｔｉ／Ａｇ／Ｒｕ／Ｒｕ_ｘＰｔ_１−ｘ／ＲｕＯ_ｙ （０≦ｘ≦１， ０≦ｙ≦２）、Ｔｉ／Ａｇ／Ｒｕ／ＲｕＯ_ｘ／Ｒｕ_ｙＰｔ_１−ｙ（０≦ｘ≦２， ０≦ｙ≦１）、Ｔｉ／Ａｇ／Ｒｕ_ｘＰｔ_１−ｘ （０≦ｘ≦１）、Ｔｉ／Ａｇ／Ｐｔ_ｘＡｌ_１−ｘ
（０≦ｘ≦１）、Ｐｔ_ｘＡｌ_１−ｘ／Ａｇ／Ｐｔ_ｙＡｌ_１−ｙ （０≦ｘ≦１，０≦ｙ≦１）、Ｔｉ／Ａｇ／Ｐｔ_ｙ（ＲｈＯ_ｘ）_１−ｙ （０≦ｘ≦２， ０≦ｙ≦１）、Ｔｉ／Ａｇ／Ｒｈ／ＲｈＯ_ｘ（０≦ｘ≦２）、Ｒｈ、Ｒｈ／ＲｈＯ_２、Ｔｉ／Ａｇ／Ｐｔ_ｘＲｈ_１−ｘ （０≦ｘ≦１）、Ｔｉ／Ａｇ／Ｐｔ_ｙ（ＲｈＯ_ｘ）_１−ｙＰｔ_ｚＲｈ_１−ｚ
（０≦ｘ≦２， ０≦ｙ≦１， ０≦ｚ≦１）、Ｔｉ／Ａｇ_ｘＰｔ_１−ｘ／Ｉｒ （０≦ｘ≦１）、Ｔｉ／Ａｇ_ｘＰｔ_１−ｘ／Ｉｒ／ＩｒＯ_ｙ（０≦ｘ≦１， ０≦ｙ≦２）、Ｔｉ／Ａｇ_ｘＰｔ_１−ｘ／Ｐｔ_ｙＡｌ_１−ｙ（０≦ｘ≦１， ０≦ｙ≦１）、Ｔｉ／Ａｇ_ｘＰｔ_１−ｘ／Ｒｕ （０≦ｘ≦１）、Ｔｉ／Ａｇ_ｘＰｔ_１−ｘ／Ｒｕ／ＲｕＯ_ｙ（０≦ｘ≦１， ０≦ｙ≦２）、Ｔｉ／Ａｇ／Ｃｒ、Ｔｉ／Ａｇ／Ｔｉ／ＩＴＯ、Ｔｉ／Ａｇ／Ｃｒ／ＩＴＯ、Ｔｉ／Ａｇ／ＩＴＯ、Ｔｉ／Ｎｉ／ＩＴＯ、Ｔｉ／Ｒｈ、Ｔｉ／Ｒｈ／ＲｈＯ_２、Ｔｉ／Ｎｉ／Ａｌ／ＩＴＯ、Ｔｉ／Ｎｉ、Ｔｉ／Ｗ／Ｔｉである。第二導電層１０は、大型コンデンサの第二電極を形成するように構造化される。第一誘電層７は、第一導電層６と第二導電層１０の間の領域に、大型コンデンサの誘電体を形成する。保護層１１は、例えば有機材料または無機材料または無機材料の組合せ、または有機材料と無機材料の組合せから成り、回路構成全体の上に形成される。使用される有機材料は、例えば、ポリベンゾシクロブテンまたはポリイミドであり、無機材料は、例えば、ＳｉＮ（Ｈ）、またはＳｉＯ_２、Ｓｉ_ｘＯ_ｙＮ_ｚ（０≦ｘ≦１， ０≦ｙ≦１， ０≦ｚ≦１）である。保護層１１は、回路構成の入力１２と出力１３を定義する開口を有する。ｐｎダイオードの第二半導体領域３は、回路構成の入力１２と第二導電層１０とに、第一電流供給リード８を介して電気的に接続されている。第一導電層６は、回路構成の出力１３に第二電流供給リード９を介して電気的に接続されることが望ましい。第一電流供給リード８と第二電流供給リード９は、第二導電層１０と同じ材料を有することが望ましい。
【００２２】
これに代えて、直列コンデンサを製造できる。この目的のため、第一導電層に電流供給リード９が接触しない。この場合には、電流供給リード９は、出力１３に直接接続される。
【００２３】
図２は、ダイオードとコンデンサ−抵抗器ネットワークとを有する回路構成を有する、本発明の１つの可能な実施例の一部を示す。図２は、ｐｎダイオードと、大型コンデンサと、抵抗器とを有する半導体基板１の線図的な横断面図である。この目的のために、この電子部品は、第一誘電層７の上に形成される抵抗層１４をさらに有する。この抵抗層１４は、例えば、β−Ｔａ、またはＴａ_ｘＮ_ｙ（０≦ｘ≦１，０≦ｙ≦１）、ポリＳｉ、Ｎｉ_ｘＣｒ_ｙ（０≦ｘ≦１， ０≦ｙ≦１）、Ｎｉ_ｘＣｒ_ｙＡｌ_ｚ（０≦ｘ≦１，０≦ｙ≦１， ０≦ｚ≦１）、Ｔｉ_ｘＷ_ｙＮ_ｚ（０≦ｘ≦１， ０≦ｙ≦１， ０≦ｚ≦１）、Ｓｉ_ｘＣｒ_ｙＯ_ｚ（０≦ｘ≦１， ０≦ｙ≦１， ０≦ｚ≦１）、Ｓｉ_ｘＣｒ_ｙＮ_ｚ（０≦ｘ≦１，０≦ｙ≦１， ０≦ｚ≦１）、Ｔｉ_ｘＷ_ｙ（０≦ｘ≦１， ０≦ｙ≦１）、Ｔａ_{１−ｘ−ｙ}Ｓｉ_ｘＮ_ｙ（０≦ｘ≦１，０≦ｙ≦１）、Ｔｉ_{１−ｘ−ｙ}Ａｌ_ｘＮ_ｙ （０≦ｘ≦１， ０≦ｙ≦１）、Ｔｉ_１−ｘＮ_ｘ（０≦ｘ≦１）、Ｃｕ_ｘＮｉ_ｙ（０≦ｘ≦１，０≦ｙ≦１）を有する。第二導電層１０の領域においては、第二導電層１０と抵抗層１４が大型コンデンサの第二電極を形成する。さらに、抵抗層１４は、第一電流供給リード８と第二電流供給リード９の領域にも形成され、従って回路構成の個々の要素を電気的に接触させる役割を果たす。この実施例においては、ｐｎダイオードの第二半導体領域３は、回路構成の入力１２と抵抗器とに、第一電流供給リード８と抵抗層１４とを介して電気的に接続される。
【００２４】
図３は、ダイオードとコンデンサ−抵抗器ネットワークとを有する回路構成を有する、本発明のさらなる実施例の一部を示す。図３も、ｐｎダイオードと、大型コンデンサと、抵抗器とを有する半導体基板１の線図的な横断面図である。図１の実施例と対照的に、この実施例における抵抗層１４は、抵抗器を存在させる領域にのみ形成されるように構造化される。この実施例においては、抵抗層１４、従って抵抗器は、回路構成の入力１２とｐｎダイオードの第二半導体領域３とに、第一電流供給リード８を介して電気的に接続される。さらに、抵抗層１４は、回路構成の出力１３と第二導電層１０とに電気的に接続される。第一導電層６は、保護層１１におけるさらなる開口によって定義されるアース端子１５と、半導体基板１とに、第二電流供給リード９を介して電気的に接続される。
【００２５】
図４は、ダイオードとコンデンサ−抵抗器ネットワークとを有する回路構成を有する本発明のさらなる可能な実施例を示す。図４は、ｐｎダイオードと、大型コンデンサと、抵抗器とを有する半導体基板１の線図的な横断面図である。図３に示されている実施例と対照的に、抵抗層１４が、抵抗器が存在する領域のみならず、第一電流供給リード８の領域と、第二電流供給リード９の領域と、第一誘電層７と第二導電層１０の間にも存在する。第二導電層１０の領域においては、この抵抗層１４は第二導電層１０と共に大型コンデンサの第二電極を形成する。さらに、抵抗層１４は、第一電流供給リード８と第二電流供給リード９の領域にも形成され、従って、回路構成の個々の要素を電気的に接触させる役割も果たす。
【００２６】
図５は、ダイオードとコンデンサ−抵抗器ネットワークとを有する回路構成を有する本発明のさらなる可能な実施例を示す。図５は、ｐｎダイオードと、大型コンデンサと、抵抗器と、さらに小型コンデンサとを有する半導体基板１の線図的な横断面図である。この目的のため、この電子部品は、図４の実施例に示されている要素に加えて、第三導電層１６を有し、この第三導電層は、保護層１１に埋め込まれている。第三導電層１６は、第二導電層１０と、この２つの導電層１０、１６の間に存在する保護層１１の材料と共に小型コンデンサを形成するように、構造化される。この実施例においては、保護層１１は、例えば、ＳｉＯ_２またはＳｉＮ（Ｈ）、またはこれらの材料の組合せなど、無機材料のみを有する。小型コンデンサのキャパシタンス密度は、これらの材料の低誘電率ｅ_ｒによって定義され、従って、大型コンデンサのキャパシタンス密度より低い。この実施例においては、出力１３は、第三導電層１６に接続される。
【００２７】
これに代えて、小型コンデンサの誘電体は、個別の誘電層によって形成してもよく、この誘電層は、例えば、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、（Ｔａ_２Ｏ_５）_ｘ−（Ａｌ_２Ｏ_３）_１−ｘ
（０≦ｘ≦１）、（Ｔａ_２Ｏ_５）_ｘ−（ＴｉＯ_２）_１−ｘ
（０≦ｘ≦１）、（Ｔａ_２Ｏ_５）_ｘ−（Ｎｂ_２Ｏ_５）_１−ｘ
（０≦ｘ≦１）、（Ｔａ_２Ｏ_５）_ｘ−（ＳｉＯ_２）_１−ｘ
（０≦ｘ≦１）、またはＴｉＯ_２を有する。この個別の誘電体の上に、第三導電層１６が形成され、この導電層は、例えば、Ａｌ、ＳｉによってドーピングされたＡｌ、ＣｕによってドーピングされたＡｌ、Ｗ_ｘＴｉ_１−ｘ／Ａｌ（Ｃｕ）（０≦ｘ≦１）、Ｗ_ｘＴｉ_１−ｘ／Ａｌ（Ｓｉ） （０≦ｘ≦１）、Ｗ_ｘＴｉ_１−ｘ／Ａｌ（０≦ｘ≦１）、Ｎｉ_ｘＣｒ_ｙＡｌ_ｚ／Ａｌ （０≦ｘ≦１， ０≦ｙ≦１， ０≦ｚ≦１）、Ｎｉ_ｘＣｒ_ｙＡｌ_ｚ／ＣｕによってドーピングされたＡｌ（０≦ｘ≦１，０≦ｙ≦１， ０≦ｚ≦１）、Ｎｉ_ｘＣｒ_ｙＡｌ_ｚ／ＳｉによってドーピングされたＡｌ（０≦ｘ≦１，０≦ｙ≦１， ０≦ｚ≦１）、またはＴｉ／Ｃｕを有する。保護層１１は、第三導電層１６と、第三導電層１６によって覆われない個別の誘電層の領域の上とに形成される。
【００２８】
図６は、ダイオードとコンデンサ−抵抗器ネットワークとを有する回路構成を有する本発明の別の可能な実施例の一部を示す。図６は、ｐｎダイオードと、大型コンデンサと、抵抗器と、小型コンデンサとを有する半導体基板１の線図的な横断面図である。この電子部品も、第一半導体領域２と第二半導体領域３とを有する半導体基板１を有する。絶縁層４には、いくつかの領域が中に存在する。絶縁層４が半導体基板１の上に存在しない領域に、望ましくはＳｉＯ_２から成る薄い酸化物層２１が存在する。例えばＳｉＮ（Ｈ）を有する第二誘電層１７は、絶縁層４と酸化物層２１の上に存在する。第四導電層１８は、第二誘電層１７の上のいくつかの領域に存在する。第四導電層１８の材料は、特定の抵抗を示し、例えばＴａを有する。第四導電層１８は、いくつかの領域においては抵抗器として機能し、他の領域においては小型コンデンサの第二電極として機能する。反応防止層２０は、例えばＳｉＮ（Ｈ）またはＳｉＯ_２から成り、第四導電層１８の上に形成される。障壁層５は、反応防止層２０の上といくつかの第二誘電層１７の上に存在する。第一導電層６は、障壁層５の上の一部の領域に形成される。第一誘電層７は、第一導電層６の上と、障壁層５の上の領域のうちこの第一導電層６によって覆われない領域に存在する。第二導電層１０は、第一誘電層７の一部の領域の上に形成される。保護層１１は、回路構成全体の上に形成される。ダイオードの第二半導体領域３は、回路構成の入力１２と、抵抗器として機能する第四導電層１８の領域とに、第一電流供給リード８を介して電気的に接続される。この抵抗器は、第二導電層１０に電気的にさらに接続される。別の領域においては、第四導電層１８は、小型コンデンサの第二電極を形成する。小型コンデンサそれぞれの第一電極は、半導体基板１によって形成され、導電層１８と半導体基板１の間に存在する酸化物層２１と第二誘電層１７の領域が、小型コンデンサの誘電体を形成する。大型コンデンサの第一導電層６は、回路構成の出力１３に第二電流供給リード９を介して電気的に接続される。半導体基板１は、回路構成のアース端子１５に電流供給リード１９を介して電気的に接続される。
【００２９】
これに代えて、第二誘電層１７を、絶縁層によって覆われない半導体基板１の領域の上に直接形成できる。
【００３０】
図７は、ダイオードとコンデンサ−抵抗器ネットワークとを有する回路構成を有する本発明の別の可能な実施例の一部を示す。図７は、ｐｎダイオードと、大型コンデンサと、抵抗器と、さらなる小型コンデンサとを有する半導体基板１の線図的な横断面図である。図６に示されている実施例と対照的に、この実施例における第四導電層１８は、小型コンデンサの第二電極として機能し、抵抗器は、第一誘電層７の上に形成される個別の抵抗層１４によって形成される。この実施例における第四導電層１８は、例えば多結晶シリコンなど抵抗がそれほど大きくない材料を有する。この実施例においては、抵抗層１４は、回路構成１２の入力に電流供給リード８を介して電気的に接続される。第一接続線２２は、第二導電層１０と同じ材料を有することが望ましく、ｐｎダイオードの第二半導体領域３に抵抗層１４を接続する。図７には示されていないが、抵抗層１４とｐｎダイオードの第二半導体領域３は、第一接続線２２を介して第二導電層１０に接続される。第四導電層１８は、第二導電層１０と電気的に接触する。この実施例においては、さらに、抵抗層１４は、各抵抗器を形成する領域のみならず、第一電流供給リード８と、第一接続線２２と、第二導電層１０と、第二電流供給リード９と、第三電流供給リード１９の各領域にも蒸着される。これらの位置においては、抵抗層１４は、回路構成の個々の要素を電気的に接触させる役割を果たす。
【００３１】
これに代えて、第二誘電層１７は、絶縁層によって覆われない半導体基板１の領域の上に直接形成してもよい。さらに、抵抗器を存在させる領域のみに抵抗層１４を存在させることも可能である。
【００３２】
図８は、ダイオードとコンデンサ−抵抗器ネットワークとを有する回路構成を有する本発明の別の可能な実施例の一部を示す。図８は、ｐｎダイオードと、大型コンデンサと、抵抗器と、小型コンデンサとを有する半導体基板１の線図的な横断面図である。図７に示されている実施例と対照的に、さらなるコンデンサの第二電極は、個別に蒸着される第四導電層１８によって形成されるのではなく、適切に構造化される第二導電層１０によって形成される。
【００３３】
これに代えて、第二誘電層１７を、絶縁層によって覆われない半導体基板１の領域の上に直接形成してもよい。さらに、後から抵抗器を形成する領域のみに抵抗層１４を存在させることも可能である。すべての実施例においては、大型コンデンサおよび／または小型コンデンサは、多積層コンデンサである。
【００３４】
図９は、少なくともダイオードＤと、抵抗器Ｒと、大型コンデンサＣ_Ｂとを有するネットワークの、１つの可能な回路構成を示す。抵抗器ＲとコンデンサＣ_Ｂは、入力１２と出力１３の間に存在する。この回路構成においては、抵抗器は入力１２に接続され、コンデンサＣ_Ｂは出力１３に接続される。ダイオードＤは、入力１２とアースの間に存在する。ｎについて、

があてはまる。
【００３５】
図１０は、少なくともダイオードＤと、抵抗器Ｒと、大型コンデンサＣ_Ｂとを有するネットワークの、さらなる可能な回路構成を示す。この実施例においては、ダイオードＤは、抵抗器ＲとコンデンサＣ_Ｂの間に接続される。ダイオードＤの第二端子は、アースに接続される。ｎについて、

があてはまる。
【００３６】
図１１は、少なくともダイオードＤと、抵抗器Ｒと、大型コンデンサＣ_Ｂのネットワークの、さらなる可能な回路構成を示す。抵抗器Ｒは、入力１２と出力１３の間に接続される。ダイオードＤは、入力１２とアースの間に接続される。コンデンサＣ_Ｂの第一端子は、抵抗器Ｒと出力１３の間に接続される。コンデンサＣ_Ｂの第二端子は、アース端子１５に接続される。ｎについて、

があてはまる。
【００３７】
図１２は、少なくともダイオードＤと、抵抗器Ｒと、大型コンデンサＣ_Ｂと、小型コンデンサＣ_Ｓとを有するネットワークの、１つの可能な回路構成を示す。抵抗器Ｒと大型コンデンサＣ_Ｂは、回路構成の入力１２と出力１３の間に接続される。抵抗器Ｒは、入力１２に接続され、コンデンサＣ_Ｂは出力１３に接続される。ダイオードＤは、入力１２とアースの間に存在する。小型コンデンサＣ_Ｓの第一端子は、抵抗器Ｒと大型コンデンサＣ_Ｂの間に存在する。小型コンデンサＣ_Ｓの第二端子は、アース端子１５に接続される。ｎについて、

があてはまる。
【００３８】
これに代えて、小型コンデンサＣ_Ｓを、抵抗器Ｒと出力１３の間に接続してもよい。その場合には、大型コンデンサＣ_Ｂの第一端子は、抵抗器Ｒと小型コンデンサＣ_Ｓの間に接続され、第二端子は、アース端子１５に接続される。
【００３９】
図１３は、少なくともダイオードＤと、抵抗器Ｒと、コンデンサＣ_Ｂと、小型コンデンサＣ_Ｓとを有するネットワークの、さらなる可能な回路構成を示す。抵抗器Ｒと小型コンデンサＣ_Ｓは、回路構成の入力１２と出力１３の間に接続される。この回路構成においては、抵抗器Ｒは入力１２に接続され、小型コンデンサＣ_Ｓは出力１３に接続される。ダイオードＤは、抵抗器Ｒとアースの間に存在する。大型コンデンサＣ_Ｂの第一端子は、抵抗器Ｒと小型コンデンサＣ_Ｓの間に存在する。大型コンデンサＣ_Ｂの第二端子は、アース端子１５に接続される。ｎについて、

があてはまる。
【００４０】
これに代えて、ダイオードとコンデンサ−抵抗器ネットワークとを有する回路構成は、個々の要素の数が異なっていてよい。従って、例えば、大型コンデンサの総数が、ダイオードの総数と抵抗器の総数より少なくてもよい。さらに、回路構成は、ダイオード、大型コンデンサ、小型コンデンサ、抵抗器のさまざまな組合せをさまざまな配置で有してよい。
【００４１】
図１４は、トランジスタＱと、抵抗器Ｒおよび大型コンデンサＣ_Ｂのネットワークとを有する可能な回路構成を示す。この回路構成においては、入力１２は、トランジスタＱ１のベースにコンデンサＣ１_Ｂを介して接続される。出力１３は、トランジスタＱ１のコレクタに接続される。トランジスタＱ１のエミッタとアース端子１５の間には、抵抗器Ｒ２と並列のコンデンサＣ２_Ｂとが存在する。アース端子１５は、Ｑ１のコレクタに、２個の直列の抵抗器Ｒ３およびＲ４と、さらなる抵抗器Ｒ１と、電力入力端子Ｖ_ＣＣとを介して接続される。
【００４２】
図１５は、電界効果トランジスタ（ＦＥＴ）と、抵抗器Ｒおよび大型コンデンサＣ_Ｂのネットワークとを有する可能な回路構成を示す。入力１２は、ＦＥＴＭ１のゲートにコンデンサＣ４_Ｂを介して接続されている。ＦＥＴ Ｍ１のソースは、アース端子１５に接続される。出力１３は、ＦＥＴ Ｍ１のドレインにコンデンサＣ３_Ｂを介して接続される。さらに、供給電圧源Ｖ_ＤＤが設けられ、その片側が抵抗器Ｒ５を介してＦＥＴＭ１のドレイン電極に接続され、他方の側がコンデンサＣ５_Ｂを介してアース端子１５に接続される。ＦＥＴ Ｍ１のゲートは、供給電圧源Ｖ_ＤＤに抵抗器Ｒ６を介して接続される。
【００４３】
これに代えて、回路構成は、大型コンデンサのネットワークか、または抵抗器と大型コンデンサと小型コンデンサのネットワークを有してもよい。
【００４４】
ダイオードと大型コンデンサを有する回路構成の製造においては、最初にダイオードを製造する。ｐｎダイオードを製造する目的で、最初に、第一ドーピング濃度ｎ１の第一ドーピング型のドーパントを有する半導体基板１に、第二ドーピング濃度ｎ２の第一ドーピング型のドーパントを有するエピタキシャルシリコン層をコーティングする。第二ドーピング濃度ｎ２は、第一ドーピング濃度ｎ１より小さい、等しい、または大きくてよい。エピタキシャルシリコン層の上に、ＳｉＯ_２の薄い酸化物層を形成し、第一半導体領域２を存在させる領域にこの酸化物層が残るように構造化する。第一ドーピング型のドーパントの原子を、酸化物層によって覆われないエピタキシャルシリコン層の領域に注入して拡散させ、これにより、ドーピング濃度ｎ２の第一ドーピング型のドーパントを有する第一半導体領域２を有する、第一ドーピング濃度ｎ１の第一ドーピング型のドーパントを有する半導体基板１を形成する。拡散過程において形成される酸化物層に、第一半導体領域２までの開口を形成する。これは、リソグラフ構造化プロセスおよび／またはウエット化学エッチングプロセスによって行うことができる。ドーピング濃度ｎ３の第二ドーピング型のドーパントを有する、より小さい第二半導体領域３が、第一半導体領域２それぞれに形成されるように、第二ドーピング型のドーパントの原子を露出している第一半導体領域２に注入して拡散させる。この拡散過程においては、開口の中にＳｉＯ_２の層を成長させ、この層は、半導体基板１の上にすでに存在する酸化物層と共に絶縁層４を形成する。障壁層５を、望ましくはスパッタリング過程において絶縁層４の上に形成する。障壁層５の上に第一導電層６を蒸着し、この層が大型コンデンサの第一電極を形成するように、例えば反応性イオンエッチングによって構造化する。このアセンブリの上に、第一誘電層７を、例えばスピニング過程によって形成する。第一誘電層７に、それぞれ大型コンデンサの第一電極を形成する第一導電層６の領域まで、ウェット化学エッチングプロセスまたはドライエッチングプロセスによって開口をエッチングする。さらに、第二半導体領域３まで開口をエッチングする。この目的のために、第一誘電層７、障壁層５、絶縁層４を貫いて延びる開口を形成する。第二導電層１０を第一誘電層７の上に蒸着し、大型コンデンサの第二電極としてと、回路構成の個々の要素の間の接続線として機能するように構造化する。望ましくは、同じ材料を開口内に蒸着することにより、第一電流供給リード８と第二電流供給リード９を形成する。これは、代わりに、第二導電層の蒸着との組み合わせによって行ってもよい。保護層１１を、例えば気相における蒸着またはスピニング過程を通じて、アセンブリ全体の上に形成する。回路の入力１２と出力１３を定義する開口を、ウェット化学エッチングプロセスまたはドライエッチングプロセスによって保護層１１にエッチングする。入力１２と出力１３の電気的な接触のために、例えばＮｉＶ／Ｃｕ／Ｐｂ_１−ｘＳｎ_ｘ
（０≦ｘ≦１）のバンプ接点を成長させる。
【００４５】
直列コンデンサの製造において、小さい開口を第一導電層６までエッチングする。
【００４６】
ダイオードと、抵抗器と、大型コンデンサとを有する回路構成を製造する目的で、第二導電層１０を蒸着する前に、抵抗層１４を第一誘電層７の上と開口内に蒸着する。抵抗層１４は、抵抗器を形成するように構造化する。抵抗層１４は、導電層１０の領域においては、第二導電層１０と共に大型コンデンサの第二電極を形成するように、構造化する。第二導電層１０は、この第一電流供給リード８とこの第二電流供給リード９の領域においては、個々の要素と入力１２および出力１３を電気的に接触させる役割も果たす。
【００４７】
これに代えて、抵抗器を形成する位置にのみ第一誘電層７の上に抵抗層１４が残るように、第二導電層１０の蒸着の前に、リソグラフプロセスまたはウェット化学エッチングプロセスによって、抵抗層１４を構造化してもよい。さらなる代替の実施例においては、第二導電層１０を最初に形成して構造化する。次いで、導電層１０の上に抵抗層１４を蒸着して構造化する。
【００４８】
大型コンデンサをアースに接続する場合には、第一導電層６と第二半導体領域３までの開口に加えて、半導体基板１までの開口をエッチングし、この開口に導電材料を満たす。さらに、入力１２と出力１３に加えて、さらなる開口を保護層１１にエッチングする。この開口は、回路構成のアース接続１５を定義する。電流供給リード９それぞれは、大型コンデンサの第一電極をアース端子１５に接続する。
【００４９】
ダイオード、抵抗器、大型コンデンサ、および小型コンデンサを有する回路構成を製造する目的で、適切な構造の第三導電層１６を、保護層１１に埋め込む。この目的のため、保護層１１の材料の第一部分のみを、最初にアセンブリ全体の上に蒸着する。この部分の上に第三導電層１６を蒸着し、これが小型コンデンサの第二電極として機能するように構造化する。次いで、このアセンブリの上に保護層１１の残りの材料を蒸着する。これに代えて、保護層１１の材料の第一部分の代わりに、個別の誘電層を蒸着して、この誘電層の上に第三導電層を蒸着してもよい。次いで、アセンブリ全体の上に保護層１１を蒸着する。
【００５０】
ダイオードと、抵抗器と、大型コンデンサと、小型コンデンサとを有する回路構成を製造するための別の可能な方法においては、半導体基板１にダイオードを製造した後に、絶縁層４に半導体基板１まで開口をエッチングする。別の開口を、半導体領域３までエッチングしてもよい。これらの開口内に熱プロセスによって絶縁層４を再び成長させ、その層厚さは、残りの絶縁層４の層厚さより小さい。アセンブリ全体の上に第二誘電層１７を蒸着する。特定の抵抗値を有する第四導電層１８を、この第二誘電層１７の上に蒸着し、導電層１８が、元は半導体基板まで達していた開口の領域内と、抵抗器を形成する領域とに残ったままになるように構造化する。抵抗値を有するこの第四導電層１８の上に反応防止層２０を形成する。この構造全体の上に障壁層５を形成する。障壁層５の上に第一導電層６を形成し、前述されている回路構成の実施例に従って構造化する。このアセンブリ全体の上に第一誘電層７を形成する。ウェット化学またはドライエッチングプロセスにより、第一誘電層７に第一導電層６までの開口をエッチングする。さらに、第二半導体領域３までと、抵抗値を有する第四導電層１８までと、半導体基板１まで開口をエッチングする。第一誘電層７の上に第二導電層１０を蒸着し、誘電層７が、大型コンデンサの第二電極としてと、回路構成の個々の要素を相互接続する接続線としての役割を果たすように構造化する。望ましくは、同じ材料を開口内に蒸着することにより、第一電流供給リード８と第二電流供給リード９と、第三電流供給リード１９を形成する。アセンブリ全体の上に保護層１１を形成し、回路構成の入力１２と出力１３とアース端子１５を定義するための開口を、保護層１１にエッチングする。
【００５１】
入力１２と、出力１３と、アース端子１５の電気的な接触のために、バンプ接点を成長させる。
【００５２】
これに代えて、小型コンデンサの誘電体が、第二誘電層１７のみを有してもよい。その場合には、半導体基板１と第二誘電層１７の間に絶縁層４を形成しない。
【００５３】
これに代えて、抵抗器を、個別の抵抗層１４を蒸着することによって製造してもよい。この目的のため、元は半導体基板１まで達していた開口内にのみ、第四導電層１８を形成する。第一誘電層７を形成して開口を作成した後、最初に抵抗層１４を蒸着して構造化する。その後、第二導電層１０を蒸着して構造化する。その後、またはこれらと同時に、電流供給リード８、９、１９を製造する。
【００５４】
ダイオード、抵抗器、大型コンデンサ、小型コンデンサを有する回路構成を製造するためのさらなる可能な方法によると、半導体基板１にダイオードを製造した後に、絶縁層４に半導体基板１まで開口をエッチングする。さらに、半導体領域３まで開口をエッチングしてもよい。次いで、アセンブリ全体の上と、従ってこの開口内とに、絶縁層４を再び形成する。この層の厚さは残りの絶縁層４の厚さより薄い。次いで、第二誘電層１７を形成し、この第二誘電層１７の上に、障壁層５を蒸着する。この障壁層５の上に、第一導電層６を形成して構造化する。このアセンブリ全体の上に、第一誘電層７を形成する。ウェット化学エッチングプロセスまたはドライエッチングプロセスにより、第一誘電層７に第一導電層６まで開口をエッチングしてもよい。さらに、第二半導体領域３までと半導体基板１まで開口をエッチングする。さらに、第二誘電層１７まで開口をエッチングし、この開口の形状は、導電材料を満たした後に小型コンデンサの第二電極として機能するようなものである。第一誘電層７の上に抵抗層１４を蒸着し、この誘電層が、抵抗器と、大型コンデンサの第二電極と、電流供給リード８、９、１９を形成する位置に残るように、構造化する。次いで、第二導電層１０を蒸着する。この導電層１０は、大型コンデンサの第二電極としてと、回路構成の個々の要素を相互接続するための接続線として機能するように構造化する。また、望ましくは、同じ材料を開口内にも蒸着することにより、第一電流供給リード８と、第二電流供給リード９と、第三電流供給リード１９と、小型コンデンサの第二電極とを製造する。アセンブリ全体の上に保護層１１を形成し、保護層１１に開口をエッチングする。この開口は、回路構成の入力１２と、出力１３と、アース端子１５を定義する。入力１２と、出力１３と、アース端子１５の電気的な接触のために、バンプ接点を形成する。
【００５５】
これに代えて、抵抗器を形成する第一誘電層７の上の位置のみに抵抗層１４が残るように、導電層１０を蒸着する前にリソグラフプロセスまたはウエット化学エッチングプロセスによって、抵抗層１４を構造化してもよい。さらなる代替の実施例においては、第二導電層１０を最初に形成して構造化する。次いで、この導電層１０の上に抵抗層１４を蒸着して構造化する。
【００５６】
これに代えて、小型コンデンサの誘電体が、第二誘電層１７のみを有してもよい。この目的のため、半導体基板１と第二誘電層１７の間に絶縁層４を形成しない。
【００５７】
トランジスタと、大型コンデンサのネットワークとを有する回路構成、またはトランジスタと、大型コンデンサおよび抵抗器のネットワークとを有する回路構成、またはトランジスタと、大型コンデンサと小型コンデンサと抵抗器のネットワークとを有する回路構成を製造する目的で、最初に、トランジスタを公知の方法によって製造する。次に、コンデンサおよび／または抵抗器を、上述されているように形成し、それらの用途に従って電気的に相互接続する。これに代えて、１つ以上の電流供給リード８、９、１９および／または第一接続線２２を、これらがインダクタンスとしても機能するように構造化することができる。この場合、この回路構成は１つ以上のインダクタンスも有する。
【００５８】
完成した電子部品には、例えば標準の半導体ハウジング、またはフリップチップハウジング、プラスチックハウジング、チップスケールパッケージ、セラミックハウジングを設けることができる。この電子部品の電気的な接触は、ワイヤボンディングまたはバンプ接点によって行うことができる。バンプ接点は、例えば、ＮｉＶ／Ｃｕ／（Ｐｂ_０．３５Ｓｎ_０．６５）、またはＮｉＶ／Ｃｕ／（Ｐｂ_０．４Ｓｎ_０．６）、ＮｉＣｒ／Ｃｕ／Ｎｉ／Ａｕを有する。
本発明の実施例について、本発明を実施する方法の例を示すことにより、以下にさらに詳細に説明する。
【００５９】
実施例１
回路構成の入力１２と出力１３の間に接続されている抵抗器Ｒと、回路構成の入力１２と出力１３の間に接続されているコンデンサＣ_Ｂと、回路構成の入力１２とアースの間に接続されているｐｎダイオードＤとを有する、図９に示されている回路構成を有する図２に示されている電子部品は、第一ドーピング濃度ｎ１の第一ドーピング型のドーパントとしてＰを用いたＳｉの半導体基板１を有する。この半導体基板１は、第一半導体領域２を有し、この領域２は、第二ドーピング濃度ｎ２の第一ドーピング型のドーパントとしてＢを用いたＳｉを有する。ドーピング濃度ｎ１は、ドーピング濃度ｎ２より大きい。各第一半導体領域２の中には、第三ドーピング濃度ｎ３の第二ドーピング型のドーパントとしてＰを用いたＳｉを有する、より小さい第二半導体領域３が存在する。半導体基板１の上にＳｉＯ_２の絶縁層４が形成される。絶縁層４の上には、ＴｉＯ_２の障壁層５が存在する。適切に構造化したＴｉ／Ｐｔの第一導電層６を、障壁層５の上に形成する。この第一導電層６の上には、２％のランタンドーピングによるＰｂＺｒ_０．５３Ｔｉ_０．４７Ｏ_３を有する第一誘電層７が存在する。この第一誘電層７の上には、ｂ−Ｔａの構造化された抵抗層１４が存在する。この抵抗層１４の上には、ＣｕによってドーピングされたＡｌの構造化された第二導電層１０が存在する。この回路構成は、さらに、ＣｕによってドーピングされたＡｌの第一電流供給リード８（第二半導体領域３を回路構成の入力１２に接続する）と、Ａｌの第二電流供給リード９（第一導電層６を回路構成の出力１３に接続する）とを有する。抵抗層１４は、一方で、抵抗器を形成し、その一方で、第二導電層１０と共に大型コンデンサの第二電極を形成するように、構造化する。さらに、抵抗層１４は、第一および第二電流供給リード８、９の領域にも存在する。アセンブリ全体の上には、ＳｉＮ（Ｈ）とベンゾシクロブテンの保護層１１が存在する。この保護層１１には、回路配置の入力１２と出力１３を定義する開口が存在する。
【００６０】
入力１２と、出力１３と、アース端子の電気的な接触のために、ＮｉＶ／Ｃｕ／（Ｐｂ_０．４Ｓｎ_０．６）のバンプ接点を、開口内に成長させる。
【００６１】
このような電子部品は、移動電話デバイスの周辺回路にローパスフィルタとして組み込まれた。
【００６２】
実施例２
回路構成の入力１２と出力１３の間に接続されている抵抗器Ｒと、回路構成の入力１２と出力１３の間に接続されているコンデンサＣ_Ｂと、回路構成の入力１２とアースの間に接続されているｐｎダイオードＤとを有する、図９に示されている回路構成を有する電子部品を製造するために、最初に、第一ドーピング濃度ｎ１の第一ドーピング型のドーパントとしてＰを用いたＳｉの半導体基板１に、第四ドーピング濃度ｎ４の第一ドーピング型のドーパントとしてＢから成るエピタキシャルシリコン層をコーティングした。第四ドーピング濃度ｎ４は、第一ドーピング濃度ｎ１より小さかった。このエピタキシャルシリコン層の上にＳｉＯ_２の薄い酸化物層を形成し、ｐｎダイオードの第二半導体領域３を形成する位置に酸化物層が残るように、構造化した。酸化物層によって覆われないエピタキシャルシリコン層の領域にホウ素原子を注入して拡散させることにより、第一ドーピング濃度ｎ１の第一ドーピング型のドーパントとしてホウ素を有する半導体基板１を形成し、この半導体基板１は、ドーピング濃度ｎ２の第一ドーピング型のドーパントとしてホウ素を有する第一半導体領域２を有した。拡散過程において形成された酸化物層に、リソグラフ構造化方法によって第一半導体領域２まで開口を形成した。露出している第一半導体領域２にリン原子を注入して拡散させることにより、第一半導体領域２の中により小さい第二半導体領域３を形成した。この領域３は、ドーピング濃度ｎ３の第二ドーピング型のドーパントとしてリンを有した。この拡散過程において、開口内にＳｉＯ_２層が成長し、この層は、半導体基板１の上にすでに存在する酸化物層と共に絶縁層４を形成した。この絶縁層４の上に、ＴｉＯ_２の障壁層５をスパッタした。この障壁層５の上に、Ｔｉ／Ｐｔの第一導電層６を蒸着し、この層が大型コンデンサの第一電極を形成するように、反応性イオンエッチングによって構造化した。このアセンブリの上に、２％のランタンドーピングによるＰｂＺｒ_０．５３Ｔｉ_０．４７Ｏ_３の第一誘電層７をスピニング法によって形成した。この第一誘電層７に、大型コンデンサそれぞれの第一電極を形成する第一導電層６の領域まで、ウエット化学エッチングプロセスによって開口をエッチングした。さらに、第二半導体領域３それぞれまで開口をエッチングした。この目的のため、第一誘電層７と、障壁層４と、絶縁層４を貫くそれぞれの開口を形成した。窒素ドーピングによるＴｉ_０．９Ｗ_０．１の抵抗層１４を、第一誘電層７の上と開口内に蒸着した。ＣｕによってドーピングされたＡｌの第二導電層１０を、この抵抗層１４の上と、開口の残りの領域とに蒸着し、導電層１０がこれらの領域において抵抗層１４と共に、大型コンデンサの第二電極としてと、各ｐｎダイオードの第二半導体領域３を回路構成の入力１２と抵抗器とに接続する第一電流供給リード８としてと、大型コンデンサの第一電極を形成する第一導電層６の領域を回路構成の出力１３に接続する第二電流供給リード９としてと、回路構成の個々の要素を相互接続する接続線としての役割を果たすように、構造化した。構造全体の上に、気相からの蒸着によってＳｉＮ（Ｈ）の保護層１１を形成した。回路の入力１２と出力１３を定義する開口を、ウエット化学エッチングプロセスによって、保護層１１にエッチングした。
【００６３】
入力１２と出力１３の電気的な接触のために、ＮｉＶ／Ｃｕ／（Ｐｂ_０．４Ｓｎ_０．６）のバンプ接点を保護層１１における開口内に成長させた。
【００６４】
このような電子部品は、移動電話デバイスの周辺回路にローパスフィルタとして組み込まれた。
【００６５】
実施例３
図９に示されている回路構成を有する電子部品を、実施例２に類似する方法によって製造した。唯一の違いは、ｂ−Ｔａの抵抗層１４を蒸着した後に、この層が回路構成において抵抗器を形成する位置のみに残るように、構造化したことである。
【００６６】
実施例４
図１１に示されている回路構成を有する図３に示されている電子部品を製造するために、半導体基板１に、実施例２と同じ方法によって、第一半導体領域２と、より小さい第二半導体領域３とを形成した。半導体基板１の上に、絶縁層４と、障壁層５と、第一導電層６と、第一誘電層７を、実施例２について説明されているのと同じ方法によって形成した。絶縁層はＳｉＯ_２を有し、障壁層５はＡｌ_２Ｏ_３を有し、導電層６はＰｔを有し、誘電層はＰｂ（Ｍｇ_１／３Ｎｂ_２／３）Ｏ_３−ＰｂＴｉＯ_３を有した。第一誘電層７を経て、大型コンデンサの各第一電極を形成する第一導電層６の領域まで、ウエット化学エッチングプロセスによって、開口をエッチングした。大型コンデンサの各第一電極付近に、半導体基板１に開口を形成した。さらに、第二半導体領域３それぞれまで開口をエッチングした。これらの開口に、ＣｕによってドーピングされたＡｌ／Ｔｉ_０．９Ｗ_０．１を満たし、ＣｕによってドーピングされたＡｌ／Ｔｉ_０．９Ｗ_０．１の層を、第一誘電層７の上に形成した。このＡｌ／Ｔｉ_０．９Ｗ_０．１層を次のように構造化し、すなわちこの層は、一方で、大型コンデンサの第二電極を形成して第二導電層１０として機能し、他方で、ＣｕによってドーピングされたＡｌ／Ｔｉ_０．９Ｗ_０．１を満たした開口内においては第一電流供給リード８と第二電流供給リード９として機能する。第一誘電層７の領域のうち、第二導電層１０、第一電流供給リード８、第二電流供給リード９のいずれも形成されず、かつ抵抗器を形成する領域の上に、Ｔａの層１４を蒸着した。この抵抗層１４は、抵抗器の接触を目的として、その一部が第一電流供給リード８と第二導電層１０と重なるように形成した。構造全体の上に、ＳｉＮ（Ｈ）とポリイミドの保護層１１を形成した。
【００６７】
回路の入力１２と、出力１３と、アース端子１５を定義する開口を、ウエット化学エッチングプロセスによって、保護層１１にエッチングした。
【００６８】
入力１２と、出力１３と、アース端子１５の電気的な接触のために、ＮｉＣｒ／Ｃｕ／Ｎｉ／Ａｕのバンプ接点を保護層１１における開口内に形成した。回路構成の入力１２は、第一電流供給リード８と電気的に接触し、アース端子１５は、第二電流供給リード９と電気的に接触する。第一電流供給リード８は、入力１２を、ｐｎダイオードの第二半導体領域３と、抵抗層１４とに接続した。第二電流供給リード９は、第一導電層６を、アース端子１５と半導体基板１とに接続する。
【００６９】
このような電子部品は、移動電話デバイスの周辺回路にローパスフィルタとして組み込まれた。
【００７０】
実施例５
図１１に示されている回路構成を有する図４に示されている電子部品を、実施例４について説明されているように製造した。唯一の違いは、抵抗層１４を第一誘電層７の上と開口内とに蒸着したことである。次いで、第二導電層１０と第一および第二電流供給リード８、９を、ＣｕによってドーピングされたＡｌを蒸着して構造化することにより製造した。
【００７１】
実施例６
図１１に示されている回路構成を有する図５に示されている電子部品を、保護層１１の蒸着まで、実施例５の場合と同じ方法によって製造した。しかしながら、保護層１１を形成するときに、最初は材料の一部のみを構造全体の上に形成した。次いで、ＣｕによってドーピングされたＡｌの第三導電層１６を形成し、この層が小型コンデンサの第二電極を形成するように構造化した。保護層１１の残りの材料を、アセンブリ全体の上に形成した。出力１３を第三導電層１６に接続した。
【００７２】
実施例７
図１２に示されている回路構成を有する図６に示されている電子部品の製造のために、半導体基板１に、実施例２の場合と同じ方法によって、第一半導体領域２と第二半導体領域３を設けた。ＳｉＯ_２の絶縁層４に、半導体領域３までと半導体基板１まで、ウエット化学エッチングプロセスによって開口をエッチングした。これらの開口内に、絶縁層４を熱的プロセスによって再び成長させ、その層厚さは、絶縁層４の残りの層厚さよりも小さい。アセンブリ全体の上に、ＳｉＮ（Ｈ）の第二誘電層１７を蒸着した。この第二誘電層１７の上に、Ｔａの第四導電層１８を蒸着し、この層が、元は半導体基板１まで延びていた開口の領域と、抵抗器を形成する領域とに残るように、構造化した。この第四導電層１８の上に、ＳｉＮ（Ｈ）の反応防止層２０を形成した。この構造全体の上にＴｉＯ_２の障壁層５を形成した。この障壁層５の上にＴｉ／Ｐｔの第一導電層６を形成し、この層が大型コンデンサの第一電極を形成するように、構造化した。２％のランタンドーピングによるＰｂＺｒ_０．５３Ｔｉ_０．４７Ｏ_３の第一誘電層７を、このアセンブリ全体の上に形成した。ウエット化学エッチングプロセスによって、第一誘電層７に、第一導電層６まで開口をエッチングした。さらに、第二半導体領域３それぞれまで開口をエッチングした。また、第四導電層１８までと半導体基板１までの開口もエッチングした。開口に、ＣｕによってドーピングされたＡｌ／Ｔｉ_０．９Ｗ_０．１を満たし、第一誘電体７の上に、ＣｕによってドーピングされたＡｌ／Ｔｉ_０．９Ｗ_０．１の層を形成した。ＣｕによってドーピングされたＡｌ／Ｔｉ_０．９Ｗ_０．１のこの層を次のように構造化し、すなわちこの層は、一方で、第二導電層１０を構成して大型コンデンサの第二電極を形成し、他方において、ＣｕによってドーピングされたＡｌ／Ｔｉ_０．９Ｗ_０．１を満たした開口の領域において、第一電流供給リード８としてと、第二電流供給リード９としてと、第三電流供給リード１９としてと、回路構成の個々の要素の間の接続線として機能する。
【００７３】
アセンブリ全体の上に、ＳｉＮ（Ｈ）／ベンゾシクロブテンの保護層１１を形成した。回路の入力１２と出力１３とアース端子１５とを定義する開口を、ウエット化学エッチングプロセスによって、保護層１１にエッチングした。
【００７４】
入力１２と出力１３とアース端子１５の電気的な接触のために、ＮｉＣｒ／Ｃｕ／Ｎｉ／Ａｕのバンプ接点を、保護層１１の開口内に成長させた。回路の各入力１２は第一電流供給リードと電気的に接触し、各アース端子１５は第三電流供給リード１９と電気的に接触し、各出力１３は第二電流供給リード９に電気的に接続した。第一電流供給リード８は、入力１２を、ｐｎダイオードの第二半導体領域３と、第四導電層１８の領域のうちこの層が抵抗器として機能する領域とに接続する。第二電流供給リード９は、第一導電層６を出力１３に接続する。導電層１０は、接続線としての役割も果たし、第四導電層１８の領域のうち、この層が抵抗器として機能する領域と、この層が小型コンデンサの第二電極として機能する領域と電気的に接触していた。
【００７５】
このような電子部品は、移動電話デバイスの周辺回路にローパスフィルタとして組み込まれた。
【００７６】
実施例８
図７に示されている電子部品を製造するため、半導体基板１に、第一半導体領域２と第二半導体領域３を、実施例７について説明されるように設けた。ＳｉＯ_２の絶縁層４に、第二半導体領域３までと半導体基板１までの開口を、ウエット化学エッチングプロセスによってエッチングした。これらの開口内に、絶縁層４を熱的プロセスによって再び成長させ、その層厚さは、絶縁層４の残りの層厚さよりも小さい。構造全体の上に、ＳｉＮ（Ｈ）の第二誘電層１７を蒸着した。この第二誘電層１７の上に、多結晶シリコンの第四導電層１８を蒸着し、この層が、元は半導体基板１まで達していた開口の領域にのみ残るように、構造化した。この第四導電層１８の上にＳｉＮ（Ｈ）の反応防止層２０を形成した。この構造全体の上にＴｉＯ_２の障壁層５を形成した。この障壁層５の上に、Ｔｉ／Ｐｔの第一導電層６を形成し、この層が大型コンデンサの第一電極を形成するように、構造化した。２％のランタンドーピングによるＰｂＺｒ_０．５３Ｔｉ_０．４７Ｏ_３の第一誘電層７を、このアセンブリ全体の上に形成した。第一誘電層７に、第一導電層６までの開口を、ウエット化学エッチングプロセスによってエッチングした。さらに、第二半導体領域３それぞれまでと、第四導電層１８までの開口をエッチングした。さらに、半導体基板までの開口もエッチングした。これらの開口内と、第一誘電層７の上に、窒素ドーピングによるＴｉ_０．９Ｗ_０．１の抵抗層を蒸着した。開口に、ＣｕによってドーピングされたＡｌを満たし、この抵抗層１４の上にＡｌの層を形成した。このＡｌ層は次のように構造化し、すなわちこの層は、一方で、それぞれの領域における抵抗層１４と共に、第二導電層１０として機能し、従って大型コンデンサの第二電極を形成し、他方において、窒素ドーピングによるＴｉ_０．９Ｗ_０．１／ＣｕによってドーピングされたＡｌを満たした開口の領域において、第一電流供給リード８としてと、第二電流供給リード９としてと、第三電流供給リード１９としてと、第一接続線２２として機能する。
【００７７】
アセンブリ全体の上に、ＳｉＮ（Ｈ）／ベンゾシクロブテンの保護層１１を形成した。回路の入力１２と出力１３とアース端子１５とを定義する開口を、ウエット化学エッチングプロセスによって、保護層１１にエッチングした。
【００７８】
入力１２と出力１３とアース端子１５の電気的な接触のために、ＮｉＶ／Ｃｕ／（Ｐｂ_０．４Ｓｎ_０．６）のバンプ接点を、保護層１１における開口内に成長させた。回路の入力１２は第一電流供給リード８と電気的に接触し、アース端子１５は第三電流供給リード１９と電気的に接触し、出力１３は第二電流供給リード９に電気的に接続した。第一電流供給リード８それぞれは、入力１２を、抵抗器として機能する抵抗層１４の領域に接続する。第一接続線２２それぞれは、抵抗層１４のこの領域を、さらに第二半導体領域３に接続する。第二電流供給リード９それぞれは、第一導電層６を出力１３に接続する。導電層１０は、接続線としての役割も果たし、大型コンデンサを小型コンデンサに電気的に接続し、第四導電層１８と電気的に接触する。第三電流供給リード１９それぞれは、アース端子１５を半導体基板１に接続する。
【００７９】
このような電子部品は、移動電話デバイスの周辺回路にローパスフィルタとして組み込まれた。
【００８０】
実施例９
図８に示されている電子部品を、実施例８について説明されているのと同じ方法によって製造した。唯一の違いは、第四導電層１８と反応防止層２０を形成しないことである。第四導電層１８までの開口の代わりに、誘電層１７まで開口を形成した。この開口の直径は、ＣｕによってドーピングされたＡｌとｂ−Ｔａによって開口を満たした後に小型コンデンサの第二電極が形成されるように選択した。
【図面の簡単な説明】
【図１】ダイオードとコンデンサを有する半導体基板の線図的な横断面図である。
【図２】ダイオードと、コンデンサと、抵抗器とを有する半導体基板の線図的な横断面図である。
【図３】ダイオードと、コンデンサと、抵抗器とを有する半導体基板のさらなる線図的な横断面図である。
【図４】ダイオードと、コンデンサと、抵抗器とを有する半導体基板の別の線図的な横断面図である。
【図５】ダイオードと、コンデンサと、抵抗器とを有する半導体基板の線図的な横断面図である。
【図６】ダイオードと、コンデンサと、抵抗器とを有する半導体基板のさらなる線図的な横断面図である。
【図７】ダイオードと、コンデンサと、抵抗器とを有する半導体基板の別の線図的な横断面図である。
【図８】ダイオードと、コンデンサと、抵抗器とを有する半導体基板のさらに別の線図的な横断面図である。
【図９】可能な回路構成を示す。
【図１０】可能な回路構成を示す。
【図１１】可能な回路構成を示す。
【図１２】可能な回路構成を示す。
【図１３】可能な回路構成を示す。
【図１４】可能な回路構成を示す。
【図１５】可能な回路構成を示す。
【符号の説明】
１ 半導体基板
２ 第一半導体領域
３ 第二半導体領域
４ 絶縁層
５ 障壁層
６ 第一導電層
７ 第一誘電層
８ 第一電流供給リード
９ 第二電流供給リード
１０ 第二導電層
１１ 保護層
１２ 入力
１３ 出力
１４ 抵抗層
１５ アース端子
１６ 第三導電層
１７ 第二誘電層
１８ 第四導電層
１９ 電流供給リード
２０ 反応防止層
２１ 酸化物層
２２ 第一接続線
Ｄ ダイオード
Ｒ 抵抗器
Ｃ_Ｂ 大型コンデンサ
Ｃ_Ｓ 小型コンデンサ
Ｑ トランジスタ

Claims (12)

1. 少なくとも１つの能動素子と、半導体基板上に形成されかつ前記能動素子に電気的に接続される少なくとも１つのコンデンサとを有する前記半導体基板を有する集積回路構成を有する電子部品が設けられた電子デバイスであって、前記コンデンサが、誘電率ｅ_ｒ＞ ２０の誘電体化合物をその誘電体として有する、電子デバイス。
2. 請求項１に記載の電子部品が設けられた電子デバイスにおいて、誘電体化合物が、以下の要素から成るグループ、すなわち、
   ドーパントＬａおよび／またはＭｎおよび／またはＮｂを使用するかまたは使用せず、かつ余分な鉛を使用するかまたは使用しないＰｂＺｒ_ｘＴｉ_１−ｘＯ_３（０≦ｘ≦１）、ドーパントＬａおよび／またはＭｎおよび／またはＮｂを使用するかまたは使用せず、かつ余分な鉛を使用するかまたは使用しないＰｂＺｒ_ｘＴｉ_１−ｘＯ_３（０≦ｘ≦１）とＰｂＺｒ_ｘＴｉ_１−ｘＯ_３（０≦ｘ≦１）との層パッケージ、ドーパントを使用するかまたは使用せず、かつ余分な鉛を使用するかまたは使用しないＰｂＺｒ_ｘＴｉ_１−ｘＯ_３（０≦ｘ≦１）と、ドーパントを使用するかまたは使用しない［ＰｂＭｇ_１／３Ｎｂ_２／３Ｏ_３］_ｘ−［ＰｂＴｉＯ_３］_１−ｘ（０≦ｘ≦１）との層パッケージ、添加物ＶＯ_ｘ（１≦ｘ≦２．５）および／またはＳｉＯ_２を使用するかまたは使用しないＢａ_１−ｘＳｒ_ｘＴｉＯ_３（０≦ｘ≦１）、［Ｂａ_１−ｘＳｒ_ｘＴｉＯ_３］−Ｐｂ_１−ｙＣａ_ｙＴｉＯ_３（０≦ｘ≦１，０≦ｙ≦１）、ドーパントを使用するかまたは使用しないＢａ_１−ｘＳｒ_ｘＺｒ_ｙＴｉ_１−ｙＯ_３（０≦ｘ≦１，０≦ｙ≦１）、余分な鉛を使用するかまたは使用しないＢａ_１−ｘＰｂ_ｘＴｉＯ_３（０≦ｘ≦１）、Ｂａ_１−ｘＣａ_ｘＴｉＯ_３（０≦ｘ≦１）、ドーパントを使用するかまたは使用しないＳｒＺｒ_ｘＴｉ_１−ｘＯ_３（０≦ｘ≦１）、［ＰｂＭｇ_１／３Ｎｂ_２／３Ｏ_３］_ｘ−［ＰｂＴｉＯ_３］_１−ｘ（０≦ｘ≦１）、ドーパントを使用するかまたは使用せず、かつ余分な鉛を使用するかまたは使用しない（Ｐｂ，Ｂａ，Ｓｒ）（Ｍｇ_１／３Ｎｂ_２／３）_ｘＴｉ_ｙ（Ｚｎ_１／３Ｎｂ_２／３）_{１−ｘ−ｙ}Ｏ_３（０≦ｘ≦１，０≦ｙ≦１）、Ｐｂ_１−ｘＣａ_ｘＴｉＯ_３ （０≦ｘ≦１）、余分なＮａ^＋を使用するかまたは使用しない（Ｂａ_{１−ｘ＋ｙ／８}Ｓｒ_{ｘ＋ｙ／８}）_２Ｎａ_１−ｙＮｂ_５Ｏ_１５（０≦ｘ≦１， ０≦ｙ≦１）、余分なＫ^＋を使用するかまたは使用しない（Ｂａ_{１−ｘ＋ｙ／８}Ｓｒ_{ｘ＋ｙ／８}）_２Ｋ_１−ｙ
   Ｎｂ_５Ｏ_１５（０≦ｘ≦１， ０≦ｙ≦１）、（Ｂａ_１−ｘＳｒ_ｘ）_２Ｋ_１−３ｙＳＥ_ｙＮｂ_５Ｏ_１５（０≦ｘ≦１，０≦ｙ≦１， ＳＥ ＝ 希土類金属グループからのイオン）、Ｓｒ_２Ｂａ_４Ｔｉ_２Ｎｂ_８Ｏ_３０、（Ｔａ_２Ｏ_５）_ｘ−（Ａｌ_２Ｏ_３）_１−ｘ
   （０≦ｘ≦１）、（Ｔａ_２Ｏ_５）_ｘ−（ＴｉＯ_２）_１−ｘ
   （０≦ｘ≦１）、（Ｔａ_２Ｏ_５）_ｘ−（Ｎｂ_２Ｏ_５）_１−ｘ
   （０≦ｘ≦１）、（Ｔａ_２Ｏ_５）_ｘ−（ＳｉＯ_２）_１−ｘ
   （０≦ｘ≦１）、（Ｔａ_２Ｏ_５）_ｘ−（ＺｒＯ_２）_１−ｘ（０≦ｘ≦１）、ＴｉＯ_２、Ｎｂ_２Ｏ_５Ｚｒ（Ｓｎ，Ｔｉ）Ｏ_４、ＶＯ_ｘ（１≦ｘ≦２．５）および／またはＣｕＯドーパントを使用するかまたは使用しないＢｉＮｂＯ_４、（Ｂｉ_２−ｘＺｎ_ｘ）（Ｎｂ_２−ｙＺｎ_ｙ）Ｏ_ｘ，、Ｂｉ_２（Ｚｎ_１／３Ｎｂ_２／３）_２Ｏ_７、ＰｂＴｉＯ_３および／またはＰｂＭｇ_１／３Ｎｂ_２／３Ｏ_３を有する以下の化合物、すなわち
   ａ） ＰｂＭｇ_１／２Ｗ_１／２Ｏ_３
   ｂ） ＰｂＦｅ_１／２Ｎｂ_１／２Ｏ_３
   ｃ） ＰｂＦｅ_２／３Ｗ_１／３Ｏ_３
   ｄ） ＰｂＮｉ_１／３Ｎｂ_２／３Ｏ_３
   ｅ） ＰｂＺｎ_１／３Ｎｂ_２／３Ｏ_３
   ｆ） ＰｂＳｃ_１／２Ｔａ_１／２Ｏ_３、
   および化合物ａ）〜ｆ）の組合せ、
   ＣａＯ_ｘＺｎＯ_ｙ（Ｎｂ_２Ｏ_５）_ｚ （ｘ ＝０．０１〜０．０５， ｙ ＝ ０．４３〜０．５５， ｚ ＝ ０．４４〜０．５２）、（ＢａＴｉＯ_３）_{０．１８ 〜 ０．２７}
   ＋ （Ｎｄ_２Ｏ_３）_{０．３１６ 〜 ０．３５５} ＋ （ＴｉＯ_２）_{０．２７６ 〜 ０．３５５}＋（Ｂｉ_２Ｏ_３）_{０．０２５ 〜 ０．０８１} ＋ ｘ ＺｎＯ、ＣａＴｉＯ_３
   ＋ ＣａＴｉＳｉＯ_５、（Ｓｒ，Ｃａ）（Ｔｉ，Ｚｒ）Ｏ_３、（Ｓｒ，Ｃａ，Ｍ）（Ｔｉ，Ｚｒ）Ｏ_３
   （Ｍ ＝ ＭｇまたはＺｎ）、（Ｓｒ，Ｃａ，Ｍｇ，Ｚｎ）（Ｔｉ，Ｚｒ，Ｓｉ）Ｏ_３、（Ｓｒ，Ｃａ，Ｃｕ，Ｍｎ，Ｐｂ）ＴｉＯ_３
   ＋ Ｂｉ_２Ｏ_３、ＢａＯ−ＴｉＯ_２−Ｎｄ_２Ｏ_３−Ｎｂ_２Ｏ_５、添加物ＳｉＯ_２またはＭｎＯ_２、ＰｂＯを有する（Ｂｉ_２Ｏ_３）_ｘ（Ｎｂ_２Ｏ_５）_１−ｘ、（Ｂａ，Ｃａ）ＴｉＯ_３＋ Ｎｂ_２Ｏ_５， Ｃｏ_２Ｏ_３、ＭｎＯ_２、ＢａＯ−ＰｂＯ−Ｎｄ_２Ｏ_３−ＴｉＯ_２、Ｂａ（Ｚｎ，Ｔａ）Ｏ_３、ＢａＺｒＯ_３、Ｂａ_２Ｔｉ_９Ｏ_２０、Ｍｎドーパントを使用するかまたは使用しないＢａ_２Ｔｉ_９−ｘＺｒ_ｘＯ_２０
   （０≦ｘ≦１）、ＢａＴｉ_５Ｏ_１１、ＢａＴｉ_４Ｏ_９、Ｃａ_ｘＳｍ_ｙＴｉ_ｚＯ_ｎ
   （０≦ｘ≦１， ０．５≦ｙ≦１， ０≦ｚ≦１， ０≦ｎ≦１）、［Ｂｉ_３（Ｎｉ_２Ｎｂ）Ｏ_９］_１−ｘ−（Ｂｉ_２（ＺｎＮｂ_{２（１＋ｄ）ｙ}Ｏ_{３＋６ｙ＋５ｙｄ}）_ｘ（０≦ｘ≦１， ０．５≦ｙ≦１．５， −０．０５≦ｄ≦０．０５）、ＣａＺｒＯ_３、Ｎｄ_２Ｔｉ_２Ｏ_７、ＰｂＮｂ_４／５ｘ（（Ｚｒ_０．６Ｓｎ_０．４）_１−ｙＴｉ_ｙ）_１−ｘＯ_３（０≦ｘ≦０．９， ０≦ｙ≦１）、
   から成るグループから選択されることを特徴とする、電子デバイス。
3. 前記コンデンサが、薄膜技術によって構築されることを特徴とする、請求項１に記載の電子部品が設けられた電子デバイス。
4. 前記コンデンサが、前記回路構成の前記入力と前記出力の間か、または前記入力とアースの間か、前記出力とアースの間に接続されることを特徴とする、請求項１に記載の電子部品が設けられた電子デバイス。
5. 前記回路構成が、抵抗器とコンデンサから成るグループから選択される少なくとも１つのさらなる受動素子を有することを特徴とする、請求項１に記載の電子部品が設けられた電子デバイス。
6. 少なくとも１つの能動素子と、半導体基板上に形成されかつ前記能動素子に電気的に接続される少なくとも１つのコンデンサとを有する前記半導体基板を有する集積回路構成を有する電子部品が設けられた受信機であって、前記コンデンサが、誘電率ｅ_ｒ＞ ２０の誘電体化合物をその誘電体として有する、受信機。
7. 少なくとも１つの能動素子と、半導体基板上に形成されかつ前記能動素子に電気的に接続される少なくとも１つのコンデンサとを有する前記半導体基板を有する集積回路構成を有する電子部品が設けられた送信機であって、前記コンデンサが、誘電率ｅ_ｒ＞ ２０の誘電体化合物をその誘電体として有する、送信機。
8. 少なくとも１つの能動素子と、半導体基板上に形成されかつ前記能動素子に電気的に接続される少なくとも１つのコンデンサとを有する前記半導体基板を有する集積回路構成を有する周辺回路であって、前記コンデンサが、誘電率ｅ_ｒ＞ ２０の誘電体化合物をその誘電体として有する、周辺回路。
9. 少なくとも１つの能動素子と、半導体基板上に形成されかつ前記能動素子に電気的に接続される少なくとも１つのコンデンサとを有する前記半導体基板を有する集積回路構成を有する電源回路であって、前記コンデンサが、誘電率ｅ_ｒ＞ ２０の誘電体化合物をその誘電体として有する、電源回路。
10. 少なくとも１つの能動素子と、半導体基板上に形成されかつ前記能動素子に電気的に接続される少なくとも１つのコンデンサとを有する前記半導体基板を有する集積回路構成を有するフィルタモジュールであって、前記コンデンサが、誘電率ｅ_ｒ＞ ２０の誘電体化合物をその誘電体として有する、フィルタモジュール。
11. 少なくとも１つの能動素子と、半導体基板上に形成されかつ前記能動素子に電気的に接続される少なくとも１つのコンデンサとを有する前記半導体基板を有する集積回路構成を有する電子部品であって、前記コンデンサが、誘電率ｅ_ｒ＞ ２０の誘電体化合物をその誘電体として有する、電子部品。
12. 少なくとも１つの能動素子と、半導体基板上に形成されかつ前記能動素子に電気的に接続される少なくとも１つのコンデンサとを有する前記半導体基板を有する集積回路構成であって、前記コンデンサが、誘電率ｅ_ｒ＞ ２０の誘電体化合物をその誘電体として有する、集積回路構成。

Images