CN1653590A - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN1653590A
CN1653590A CNA028017439A CN02801743A CN1653590A CN 1653590 A CN1653590 A CN 1653590A CN A028017439 A CNA028017439 A CN A028017439A CN 02801743 A CN02801743 A CN 02801743A CN 1653590 A CN1653590 A CN 1653590A
Authority
CN
China
Prior art keywords
electric capacity
contain
semiconductor chip
dielectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028017439A
Other languages
English (en)
Inventor
M·K·克利
R·基维特
M·居
W·格尔默
H·-W·布兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1653590A publication Critical patent/CN1653590A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明涉及一种电子设备，该设备配备有一种包括集成电路装置的电子元件，所述集成电路装置包括具有半导体基片、有源元件和诸如高电容值和/或低电容值的电容及电阻的无源元件。本发明还涉及发射器、接收器、电子元件、外围电路、电源电路、滤波模块和集成电路装置。

Description

电子设备
本发明涉及一种电子设备，该设备配备有一种包括集成电路装置的电子元件，所述集成电路装置包括具有至少一个有源元件的半导体基片和在该半导体基片上提供的至少一个电容器，该电容器电气连接到所述有源元件。本发明还涉及发送器、接收器、外设电路、电源电路、滤波器模块、电子元件、以及集成电路装置。
现在，在许多设备中采用电容网络或电容-电阻网络进行电子数据处理或移动通讯。这些网络常常是用厚膜技术在陶瓷基片上制造的。这种技术有一个缺点，就是电容器只能实现较低的电容值。另一个缺点是只能提供电容器的电容值和电阻器的电阻值的较大公差范围。此外，象二极管等的有源元件不能集成在这些网络中。
电容网络或电容-电阻网络也可以用薄膜技术在包括有源元件的硅基片上提供。例如，从US4,344,233中可以知道一种混合电路，该电路包括一个半导体基片，在该半导体基片上的一个绝缘层上提供一个有源元件和一个电容和电阻。该电路中的电容的电介质包括通过电解氧化钽而制备的Ta2O5。
用Ta2O5的一个缺陷是只能获得500pF/mm2，最高1.5nF/mm2的电容密度。如果要获得高电容值，则需要制造由多个电容器并联构成的大电容网络。
本发明的目的就是克服现有技术的缺点，提供一种包含有电子元件的电子设备，该电子元件能够满足改进集成电路装置的需求，所述集成电路装置包含至少一个有源元件和至少一个电容。
这个目的通过配备有电子组件的电子设备来实现，该电子组件包含一个集成电路装置，所述集成电路装置包含具有至少一个有源元件的半导体基片和在该半导体基片上提供的至少一个电容器，电容与有源元件电气连接。电容使用介电常数εr＞20的电介质化合物作为电介质。
使用介电常数εr＞20的电介质化合物作为电容的电介质使得实现2-100nF/mm2的电容密度成为可能。这样做的优点是使包含所述带集成电路装置的电子元件的电子设备的应用范围可以扩大。此外，由于所需电容数目的减少，相关设备可以缩小。由于较高的电容密度导致电容外部尺寸减小，可以节约昂贵的半导体材料并降低处理成本。
由于电介质化合物的介电常数εr＞20，所以使用如权利要求2所述的电介质化合物作为电容的电介质使得实现高电容密度成为可能。
使用如权利要求3所述的薄膜电容的优选实施例使电介质可以有较薄的层厚度d(d＜1μm)，从而可以获得更高的电容密度。
如权利要求4所述的电容布置的另外一种排列方式使得对于区别较大的应用，根据对电子设备的要求，可以用区别较大的电路装置实现电子元件。
通过权利要求5中所定义的电子元件的优选实施例，电子元件的应用范围，以及由此电子设备的应用范围被扩大了。
本发明还涉及发送器、接收器、外设电路、电源电路、滤波模块，每个都包含带所述集成电路装置的电子元件、包括所述集成电路装置的电子元件、以及包括带有至少有一个有源元件的半导体基片的集成电路，在该半导体基片上至少有一个与所述有源元件电气连接的电容，电容使用介电常数εr＞20的电介质化合物作为电介质。
电容具有高电容值是必要的，特别对于运行在低频范围内的电子元件和电路，如外设电路。利用介电常数εr＞20的电介质化合物作为电容的电介质，可以实现2-100nF/mm2的电容密度。此外，由于所需电容数目能够减少，相关电子元件或相应电路可以缩小。由于较高电容密度导致的电容外部尺寸减小，可以节约昂贵的半导体材料并使处理成本降低。
下面将参照15个图和9个实施例对本发明进行详细的解释：
图1是带一个二极管和一个电容的半导体基片的截面图，
图2是带一个二极管和一个电容及一个电阻的半导体基片截面图，
图3是带一个二极管和一个电容及一个电阻的半导体基片的另一种截面图，
图4是带一个二极管和一个电容及一个电阻的半导体基片的一种不同截面图，
图5是带一个二极管和一个电容及一个电阻的半导体基片截面图，
图6是带一个二极管和一个电容及一个电阻的半导体基片的另一种截面图，
图7是带一个二极管和一个电容及一个电阻的半导体基片的另一种截面图，
图8是带一个二极管和一个电容及一个电阻的半导体基片的另一种截面图，
图9-15示出了可能的电路装置。
电子设备可能是，例如用于数据处理的计算机、笔记本电脑或PDA(个人数字助理)。电子设备也可能是移动数字传输设备如移动电话。
移动电话设备包括如电源单元、显示设备、扬声器、麦克风、输入设备、存贮设备、天线、发送器、接收器、外设电路、滤波模块和电流源电路。所述发送器、接收器、外设电路、滤波模块和电流源电路可能分别包含一种包括集成电路装置的电子元件，所述集成电路装置包括具有至少一个有源元件的半导体基片和在该半导体基片上提供的至少一个电容器。
有源元件可能是，例如二极管或晶体管。二极管在电路装置中起过电压保护作用。二极管可能是，例如pn二极管、齐纳二极管、背靠背(反向串联)二极管、前靠背(串联)二极管或浮置二极管。
晶体管可能是，例如双极性晶体管或场效应管(FET)，如结型场效应管(JFET)、P沟道金属氧化物半导体场效应管(PMOS-FET)、N沟道金属氧化物半导体场效应管(NMOS-FET)、或互补型金属氧化物半导体场效应管(CMOS-FET)。
使用介电常数εr＞20的电介质化合物作为电介质的电容，在下文中称为大电容。使用介电常数εr＜20的电介质化合物作为电介质的其它电容在下文中称为小电容。
图1示出带二极管和一个电容网络的电路装置的部分。图1是带一个二极管和一个电容的半导体基片的截面图。半导体基片1包含，例如，带第一搀杂密度n1的第一搀杂类型搀杂剂的Si，或III/V半导体，例如带第一搀杂密度n1的第一搀杂类型搀杂剂的GaAs，或带第一搀杂密度n1的第一搀杂类型搀杂剂的SiC半导体，或带第一搀杂密度n1的第一搀杂类型搀杂剂的SiGe半导体。在半导体基片1中有第一半导体区域2，该区域包含带第二搀杂密度n2的第一搀杂类型搀杂剂的Si，或III/V半导体，例如带第二搀杂密度n2的第一搀杂类型搀杂剂的GaAs，或带第二搀杂密度n2的第一搀杂类型搀杂剂的SiC。第一半导体区域2中的搀杂密度n2小于半导体基片1的搀杂密度n1。在第一半导体区域2中有第二个较小的半导体区域3。区域3包含带第三搀杂密度n3的第二搀杂类型搀杂剂的Si，或III/V半导体，例如带第三搀杂密度n3的第二搀杂类型搀杂剂的GaAs，或带第三搀杂密度n3的第二搀杂类型搀杂剂的SiC。第一搀杂类型的搀杂剂可能是，例如，B、AL或Ga，第二搀杂类型的搀杂剂可能是，例如P、As或Sb。第一半导体区域2和第二半导体区域3共同形成一个pn二极管。
绝缘层4包含，半导体基片1上提供的如SiO2，用掺杂氧化物如氧化硼或氧化磷掺杂的SiO2或SiN(H)。绝缘层4之上是阻挡层5。阻挡层5由，例如SiN(H)、SiO2、TiO2、Al2O3、HfO2、MgO、ZrO2或这些材料的混合物制成。在阻挡层5之上是第一导电层6，第一导电层6形成了大电容的第一电极。第一导电层6可能包含，例如，层厚度在50nm至1μm的Pt，层厚度在1nm至50nm的Ti/层厚度在20nm至600nm的Pt，层厚度在1nm至50nm的Ti/层厚度在20nm至600nm的Pt/层厚度在1nm至20nm的Ti，Ti1-xWx/Pt(0≤x≤1)，Ti1-xWx/Ru(0≤x≤1)，Ti1-xWx/Ir(0≤x≤1)，Ta/Pt，Ta1-x-ySixNy/Ir(0≤x≤1，0≤y≤1)，Ta1-x-ySixNy/Pt(0≤x≤1，0≤y≤1)，Ta1-x-ySixNy/Ru(0≤x≤1，0≤y≤1)，Ti1-xNx/Ir(0≤x≤1)，Ti1-xNx/Pt(0≤x≤1)，Ti1-xNx/Ru(0≤x≤1)，Ta1-xNx/Ir(0≤x≤1)，Ta1-xNx/Pt(0≤x≤1)，Ta1-xNx/Ru(0≤x≤1)，Ti1-x-yAlxNy/Pt(0≤x≤1，0≤y≤1)，Ti1-x-yAlxSiy/Ru(0≤x≤1，0≤y≤1)，Ti1-x-yAlxSiy/Ir(0≤x≤1，0≤y≤1)，W，Ni，Mo，Au，Cu，Ti/Pt/Al，Ti/Ag，Ti/Ag/Ti，Ti/Ag/Ir，Ti/Ir，Ti/Pd，Ti/Ag1-xPtx(0≤x≤1)，Ti/Ag1-xPdx(0≤x≤1)，Ag1-xPtx(0≤x≤1)，Ti/Pt1-xAlx(0≤x≤1)，Pt1-xAlx(0≤x≤1)，Ti/Ag/Pt1-xAlx(0≤x≤1)，Ti/Ag/Ru，Ru，Ru/RuO2，Ti/Ru，Ti/Ir，Ti/Ir/IrO2，Ir/IrO2/Pt，Ti/Ru/RuxPt1-x(0≤x≤1)，Ti/Ag/Ir/IrOx(0≤x≤2)，Ti/Ag/Ru/RuOx(0≤x≤2)，Ti/Ag/Ru/RuxPt1-x(0≤x≤1)，Ti/Ag/Ru/RuxPt1-x/RuOy(0≤x≤1，0≤y≤2)，Ti/Ag/Ru/RuOx/RuyPt1-y(0≤x≤2，0≤y≤1)，Ti/Ag/RuxPt1-x(0≤x≤1)，Ti/Ag/PtxAl1-x(0≤x≤1)，PtxAl1-x/Ag/PtyAl1-y(0≤x≤1，0≤y≤1)，Ti/Ag/Pty(RhOx)1-y(0≤x≤2，0≤y≤1)，Ti/Ag/Rh/RhOx(0≤x≤2)，Rh，Rh/RhO2，Ti/Ag/PtxRh1-x(0≤x≤1)，Ti/Ag/Pty(RhOx)1-y/PtzRh1-z(0≤x≤2，0≤y≤1，0≤z≤1)，Ti/AgxPt1-x/Ir(0≤x≤1)，Ti/AgxPt1-x/Ir/IrOy(0≤x≤1，0≤y≤2)，Ti/AgxPt1-x/PtyAl1-y(0≤x≤1，0≤y≤1)，Ti/AgxPt1-x/Ru(0≤x≤1)，Ti/AgxPt1-x/Ru/RuOy(0≤x≤1，0≤y≤2)，Ti/Ag/Cr，Ti/Ag/Ti/ITO，Ti/Ag/Cr/ITO，Ti/Ag/ITO，Ti/Ni/ITO，Ti/Rh，Ti/Rh/RhO2，Ti/Ni/Al/ITO，Ti/Ni，Ti/W/Ti，WxTi1-x(0≤x≤1)，WxTi1-x/Al(Cu)(0≤x≤1)，WxTi1-x/Al(Si)(0≤x≤1)，WxTi1-x/Al(0≤x≤1)，Al，用Cu搀杂的Al，用Si搀杂的Al，NixCryAlz/Al(0≤x≤1，0≤y≤1，0≤z≤1)，NixCryAlz/Al(0≤x≤1，0≤y≤1，0≤z≤1)搀杂Cu，NixCryAlz/Al(0≤x≤1，0≤y≤1，0≤z≤1)搀杂Si，β-Ta/Al，或Ti/Cu。
第一电介质层7位于第一导电层6以及阻挡层5不被第一导电层6所包含的部分上。第一电介质层7包含介电常数εr＞20的电介质化合物。用于第一电介质层的材料可能是，例如，带或不带La和/或Mn和/或Nb搀杂剂和带或不带过量的石墨的PbZrxTi1-xO3(0≤x≤1)，PbZrxTi1-xO3(0≤x≤1)的层封装和带La和/或Mn和/或Nb搀杂剂和带或不带过量的石墨的PbZrxTi1-xO3(0≤x≤1)，PbZrxTi1-xO3(0≤x≤1)的层封装和带或不带搀杂剂和带或不带过量的石墨的PbZrxTi1-xO3(0≤x≤1)以及带或不带搀杂剂的[PbMg1/3Nb2/3O3]x-[PbTiOx]1-x(0≤x≤1)，带或不带搀杂剂的Ba1-xSrxTiO3(0≤x≤1)，带或不带VOx(1≤x≤2.5)和/或SiO2添加剂的Ba1-xSrxTiO3(0≤x≤1)，[Ba1-xSrxTiO3]-Pb1-yCayTiO3(0≤x≤1，0≤y≤1)，带或不带搀杂剂的Ba1-xSrxZryTi1-yO3(0≤x≤1，0≤y≤1)，或带或不带过量的石墨的Ba1-xPbxTiO3(0≤x≤1)，Ba1-xCaxTiO3(0≤x≤1)，带或不带搀杂剂的SrZrxTi1-xO3(0≤x≤1)，带或不带搀杂剂以及带或不带过量的石墨的[PbMg1/3Nb2/3O3]x-[PbTiOx]1-x(0≤x≤1)，(Pb，Ba，Sr)(Mg1/3Nb2/3)xTiy(Zn1/3Nb2/3)1-x-yO3(0≤x≤1，0≤y≤1)，Pb1-xCaxTiO3(0≤x≤1)，带和不带过量Na+的(Ba1-x+y/8Srx+y/8)2Na1-yNb5O15(0≤x≤1，0≤y≤1)，带和不带过量K+的(Ba1-x+y/8Srx+y/8)2K1-yNb5O15(0≤x≤1，0≤y≤1)，(Ba1-xSrx)2K1-3ySEyNb5O15(0≤x≤1，0≤y≤1，SE＝从稀土金属组提取的离子)，Sr2Ba4Ti2Nb8O30，(Ta2O5)x-(Al2O3)1-x(0≤x≤1)，(Ta2O5)x-(TiO2)1-x(0≤x≤1)，(Ta2O5)x-(Nb2O5)1-x(0≤x≤1)，(Ta2O5)x-(SiO2)1-x(0≤x≤1)，(Ta2O5)x-(ZrO2)1-x(0≤x≤1)，TiO2，Nb2O5Zr(Sn，Ti)O4，带或不带VOx(1≤x≤2.5)和/或CuO搀杂剂的BiNbO4，(Bi2-xZnx)(Nb2-yZny)Ox，Bi2(Zn1/3Nb2/3)2O7，
a)PbMg1/2W1/2O3
b)PbFe1/2Nb1/2O3
c)PbFe2/3W1/3O3
d)PbNi1/3Nb2/3O3
e)PbZn1/3Nb2/3O3
f)PbSc1/2Ta1/2O3
以及带PbTiO3和/或PbMg1/3Nb2/3O3的a)-f)的混合物，CaOxZnOy(Nb2O5)y(x＝0.01至0.05，y＝0.43至0.55，z＝0.44至0.52)，(BaTiO3)0.18至0.27+(Nd2O3)0.316至0.355+(TiO2)0.276至0.355+(Bi2O3)0.025至 0.081+xZnO，CaTiO3+CaTiSiO5，(Sr，Ca)(Ti，Zr)O3，(Sr，Ca，M)(Ti，Zr)O3(M＝Mg或Zn)，(Sr，Ca，Mg，Zn)(Ti，Zr，Si)O3，(Sr，Ca，Cu，Mn，Pb)TiO3+Bi2O3，BaO-TiO2-Nd2O3-Nb2O5，(Bi2O3)x(Nb2O5)1-x加SiO2，MnO2或PbO，(Ba，Ca)TiO3+Nb2O5，Co2O3，MnO2，或BaO-PbO-Nd2O3-TiO2，Ba(Zn，Ta)O3，BaZrO3，Ba2Ti9O20，带或不带Mn搀杂剂的Ba2Ti9-xZrxO20(0≤x≤1)，BaTi5O11，BaTi4O9，CaxSmyTizOn(0≤x≤1，0.5≤y≤1，0≤z≤1，0≤n≤1)，[Bi3(Ni2Nb)O9]1-x-(Bi2(ZnNb2(1-d)yO3+6y+5yd)x(0≤x≤1，0.5≤y≤1.5，-0.05≤d≤0.05)，CaZrO3，Nd2Ti2O7和PbNb4/5x((Zr0.6Sn0.4)1-yTiy)1-xO3(0≤x≤0.9，0≤y≤1)。第二导电层10位于第一电介质层7之上，第二导电层10包含，例如，β-Ta/Al，带搀杂剂Si的β-Ta/Al，带搀杂剂Cu的β-Ta/Al，WxTi1-x(0≤x≤1)，WxTi1-x/Al(Cu)(0≤x≤1)，WxTi1-x/Al(Si)(0≤x≤1)，WxTi1-x/Al(0≤x≤1)，Al，搀杂了Cu的Al，搀杂了Si的Al，NixCryAlz/Al(0≤x≤1，0≤y≤1，0≤z≤1)，搀杂Cu的NixCryAlz/Al(0≤x≤1，0≤y≤1，0≤z≤1)，搀杂Si的NixCryAlz/Al(0≤x≤1，0≤y≤1，0≤z≤1)，Ti/Cu，层厚度为50nm至1μm的Pt，层厚度为1nm至50nm的Ti/层厚度为20nm至600nm的Pt/层厚度为1nm至20nm的Ti，Ta/Pt，Ti1-xWx/Pt(0≤x≤1)，Ti1-xWx/Ru(0≤x≤1)，Ti1-xWx/Ir(0≤x≤1)，Ta/Pt，Ta1-x-ySixNy/Ir(0≤x≤1，0≤y≤1)，Ta1-x-ySixNy/Pt(0≤x≤1，0≤y≤1)，Ta1-x-ySixNy/Ru(0≤x≤1，0≤y≤1)，Ti1-xNx/Ir(0≤x≤1)，Ti1-xNx/Pt(0≤x≤1)，Ti1-xNx/Ru(0≤x≤1)，Ta1-xNx/Ir(0≤x≤1)，Ta1-xNx/Pt(0≤x≤1)，Ta1-xNx/Ru(0≤x≤1)，Ti1-x-yAlxNy/Pt(0≤x≤1，0≤y≤1)，Ti1-x-yAlxSiy/Ru(0≤x≤1，0≤y≤1)，Ti1-x-yAlxSiy/Ir(0≤x≤1，0≤y≤1)，Ir/IrO2/Pt，W，Ni，Mo，Au，Cu，Ti/Pt/Al，Ti/Ag，Ti/Ag/Ti，Ti/Ag/Ir，Ti/Ir，Ti/Pd，Ti/Ag1-x/Ptx(0≤x≤1)，Ti/Ag1-x/Pdx(0≤x≤1)，Ag1-x/Ptx(0≤x≤1)，Ti/Pt1-xAlx(0≤x≤1)，Pt1-xAlx(0≤x≤1)，Ti/Ag/Pt1-xAlx(0≤x≤1)，Ti/Ag/Ru，Ru，Ru/RuO2，Ti/Ru，Ti/Ir，Ti/Ir/IrO2，Ti/Ru/RuxPt1-x(0≤x≤1)，Ti/Ag/Ir/IrO2(0≤x≤2)，Ti/Ag/Ru/RuO2(0≤x≤2)，Ti/Ag/Ru/RuxPt1-x(0≤x≤1)，Ti/Ag/Ru/RuxPt1-x/RuOy(0≤x≤1，1≤y≤2)，Ti/Ag/Ru/RuOx/RuyPt1-y(0≤x≤2，0≤y≤1)，Ti/Ag/RuxPt1-x(0≤x≤1)，Ti/Ag/PtxAl1-x(0≤x≤1)，PtxAl1-x/Ag/PtyAl1-y(0≤x≤1，0≤y≤1)，Ti/Ag/Pty(RhOx)1-y(0≤x≤2，0≤y≤1)，Ti/Ag/Rh/RhOx(0≤x≤2)，Rh，Rh/RhO2，Ti/Ag/PtxRh1-x(0≤x≤1)，Ti/Ag/Pty(RhOx)1-y/PtzRh1-z(0≤x≤2，0≤y≤1，0≤z≤1)，Ti/AgxPt1-x/Ir(0≤x≤1)，Ti/AgxPt1-x/Ir/IrOy(0≤x≤1，0≤y≤2)，Ti/AgxPt1-x/PtyAl1-y(0≤x≤1，0≤y≤1)，Ti/AgxPt1-x/Ru(0≤x≤1)，Ti/AgxPt1-x/Ru/RuOy(0≤x≤1，0≤y≤2)，Ti/Ag/Cr，Ti/Ag/Ti/ITO，Ti/Ag/Cr/ITO，Ti/Ag/ITO，Ti/Ni/ITO，Ti/Rh，Ti/Rh/RhO2，Ti/Ni/Al/ITO，Ti/Ni，或Ti/W/Ti。第二导电层10形成了大电容的第二电极。第一电介质层7在第一导电层6和第二导电层10之间的区域形成了大电容的电介质层。保护层11位于整个装置之上。保护层11由有机材料，或无机材料，或无机材料的混合物，或有机和无机材料的混合物构成。所用的有机材料可能是，例如多溴化联笨或聚纤亚胺。无机材料可能是，例如，SiN(H)，SiO2，或SixOyNz(0≤x≤1，0≤y≤1，0≤z≤1)。保护层11上有开口，这些开口规定了电路装置的输入12和输出13。通过第一电流管脚8，pn二极管的第二半导体区3与电路装置的输入12以及第二导电层10电气连接。最好通过第二电流管脚9，第一导电层6与电路装置的输出13电气连接。第一电流管脚8和第二电流管脚9最好包含与第二导电层10相同的材料。
可选地，也可以制造串联电容。第一导电层不与电流管脚9相接触，管脚9直接与输出13相连。
图2示出了本发明的可能实施例的部分，该实施例带二极管和一个电容电阻网络的电路装置。图2是带一个二极管和一个电容及一个电阻的半导体基片截面图。为此，所述电子元件还包含位于第一电介质层7上的电阻层14。电阻层14可能包含，例如，β-Ta，TaxNy(0≤x≤1，0≤y≤1)，聚-Si，NixCry(0≤x≤1，0≤y≤1)，NixCryAlz(0≤x≤1，0≤y≤1，0≤z≤1)，TixWyNz(0≤x≤1，0≤y≤1，0≤z≤1)，SixCryOz(0≤x≤1，0≤y≤1，0≤z≤1)，SixCryNz(0≤x≤1，0≤y≤1，0≤z≤1)，TixWy(0≤x≤1，0≤y≤1)，Ta1-x-ySixNy(0≤x≤1，0≤y≤1)，Ti1-x-yAlxNy(0≤x≤1，0≤y≤1)，Ti1-xNx(0≤x≤1)或CuxNiy(0≤x≤1，0≤y≤1)。在第二导电层10的区域，第二导电层10和电阻层14形成了所述大电容的第二电极。此外，电阻层14也存在于第一电流管脚8和第二电流管脚9的区域，从而作为电路装置中独立元件的电连接。在本实施例中，通过第一电流管脚8和电阻层14，pn二极管的第二半导体区域3与输入12和电阻相连。
图3示出了本发明的更进一步的实施例的部分，该实施例中有带二极管和一个电容电阻网络的电路装置。图3也是带一个二极管和一个电容及一个电阻的半导体基片的另一种截面图。与图1不同，本实施例中的电阻层14只出现在电阻需要出现的区域。本实施例中的电阻层14，以及相应的电阻，通过第一电流管脚8与电路的输入12电气连接，同时与pn二极管的第二半导体区域3电气连接。此外，电阻层14与电路的输出13以及第二导电层10电气连接。第一导电层6通过第二电流管脚9与接地端子15和半导体基片1电气连接，接地端子15由保护层11中的另一个开口定义。
图4示出了本发明的另一种可能实施例，带二极管和一个电容-电阻网络的电路装置。图4是带一个pn二极管、一个大电容和一个电阻的半导体基片1的截面图。与图3不同，本实施例中的电阻层14不仅出现在电阻出现的区域，还出现在第一电流管脚8的区域，第二电流管脚9的区域，以及第一电介质层7和第二导电层10之间的区域。在第二导电层10的区域，所述层14和所述层10一起形成了所述大电容的第二电极。此外，电阻层14还存在于第一电流管脚8和第二电流管脚9的区域，所以也作为电路装置的单独元件的电接触。
图5示出了本发明的另一种可能的实施例，具有一个带二极管和一个电容-电阻网络的电路装置。图5是带一个PN结二极管、一个大电容和一个电阻和另一个较小电容的半导体基片1的截面图。为此，除图4的实施例所示部分之外，所述电子组件还包括第三导电层16，该第三导电层嵌在保护层11内。第三导电层16与第二导电层10以及位于它们两层之间的保护层11的材料形成了所述小电容。在本实施例中，保护层11只包含无机材料，如SiO2或SiN(H)或这些材料的混合物。所述小电容的电容密度由这些材料的低介电常数εr规定，比所述大电容的电容密度小。在本实施例中，输出13连接到第三导电层16。
可选地，小电容的电介质可以由一个独立的电介质层来形成，该电介质层包含，如Al2O3，Ta2O5，(Ta2O5)x-(Al2O3)1-x(0≤x≤1)，(Ta2O5)x-(TiO2)1-x(0≤x≤1)，(Ta2O5)x-(Nb2O5)1-x(0≤x≤1)，(Ta2O5)x-(SiO2)1-x(0≤x≤1)，或TiO2。第三导电层16在这个独立的电介质层之上，第三导电层16包含，如Al，Si搀杂的Al，Cu搀杂的Al，WxTi1-x/Al(Cu)(0≤x≤1)，WxTi1-x/Al(Si)(0≤x≤1)，WxTi1-x/Al(0≤x≤1)，NixCryAlz/Al(0≤x≤1，0≤y≤1，0≤z≤1)，Cu搀杂的NixCryAlz/Al(0≤x≤1，0≤y≤1，0≤z≤1)，Si搀杂的NixCryAlz/Al(0≤x≤1，0≤y≤1，0≤z≤1)，或Ti/Cu。保护层11在第三导电层16及独立电介质层的不被第三导电层16所覆盖的区域上。
图6示出了本发明的另一种可能实施例的局部，具有带二极管和一个电容-电阻网络的电路装置。图6是带一个PN结二极管、一个大电容和一个电阻和一个小电容的半导体基片1的截面图。所述电子组件还包含带有第一导电区域区域2和第二导电区域3的半导体基片1。绝缘层4在有些区域是中断的。最好由Si2O制成的薄氧化物层21位于半导体基片1上不被绝缘层4覆盖的区域。第二电介质层17，例如包含SiN(H)，位于绝缘层4和氧化物层21之上。第四导电层18在第二电介质层17上的部分区域。第四导电层18的材料有一定的电阻并可能包含，例如Ta。第四导电层18在某些区域作为电阻和其它区域作为所述小电容的第二电极。反-反作用层20，例如由SiN(H)或SiO2制成，在第四导电层之上。阻挡层5位于反-反作用层20和第二电介质层17之上。第一导电层6位于阻挡层5的某些区域。第一电介质层7位于第一导电层6及阻挡层5中不被第一导电层6所包括的区域之上。第二导电层10位于第一电介质层7的某些区域之上。保护层11位于整个电路装置的上面。二极管的第二半导体区域3通过第一电流管脚8与电路装置的输入12电气连接，并与第四导电层18充当电阻的区域电气连接。此外，该电阻还与第二导电层10电气连接。在另一个区域，第四导电层18形成了所述小电容的第二电极。每个小电容的第一电极由半导体基片1形成，氧化物层21和位于导电层18和半导体基片1之间的第二电介质层17的某些区域形成所述小电容的电介质。所述大电容的第一导电层6通过第二电流管脚9与电路装置的输出13电气连接。半导体基片1通过第三电流管脚19与电路装置的地端子15电气连接。
第二电介质层17也可以直接在半导体基片1上不被绝缘层覆盖的区域上提供。
图7示出了本发明的另一种可能实施例的部分，具有带二极管和一个电容-电阻网络的电路装置。图7是带一个PN结二极管、一个大电容和一个电阻和一个小电容的半导体基片1的截面图。与图6所示实施例不同，本实施例中，第四导电层18作为所述小电容的第二电极，电阻由位于第一电介质层7上的独立电阻层14形成。本实施例中第四导电层18包含无可感知电阻的材料，例如多晶硅。本实施例中，电阻层14通过电流管脚8与电路装置的输入12电气连接。最好包含与第二导电层10相同材料的第一连接线22将电阻层14连接到pn二极管的第二半导体区域3。在图7中未示出的是电阻层14和pn二极管的第二半导体区域3通过第一连接线22与第二导电层10电气相连。第四导电层18由第二导电层10电气接触。而且，在本实施例中，电阻层14不仅位于应当存在相关电阻的区域，还位于第一电流管脚8、第一连接线22、第二导电层10、第二电流管脚9、以及第三电流管脚15的区域。在这些区域，它用来连接电路装置中的单个元件。
第二电介质层17也可能直接在半导体基片1上不被绝缘层覆盖的区域上提供。此外，电阻层14也可位于应当存在电阻的地方。
图8示出了本发明的另一种可能实施例的部分，具有带二极管和一个电容-电阻网络的电路装置。图8是带一个PN结二极管、一个大电容和一个电阻和一个小电容的半导体基片1的截面图。与图7不同，本实施例中，电容的第二电极不是由分离沉积的第四导电层18形成，而是由适当构造的第二导电层10形成。
第二电介质层17也可以直接位于半导体基片1上不被绝缘层覆盖的区域。此外，电阻层14也可能只位于以后应当出现电阻的地方。在所有实施例中，大电容和/或小电容都是多层叠加电容。
图9示出了用于一个网络的可能的电路装置，包括至少一个二极管D、一个电阻R、一个大电容CB。电阻R和电容CB位于输入12和输出13之间。该电阻与输入12相连，该电容CB与输出13相连。二极管D位于输入12和地之间。对于n＝1，2，3，4，…∝的n，都成立。
图10示出了用于一个网络的另一种可能的电路装置，包括至少一个二极管D、一个电阻R、一个大电容CB。在本实施例中，二极管D连接在电阻R和电容CB之间。二极管D的第二端子连接到地。对于n＝1，2，3，4，…∝的n，都成立。
图11示出了用于一个网络的另一种可能的电路装置，包括至少一个二极管D、一个电阻R、一个大电容CB。电阻R连接在输入1 2和输出13之间。二极管D连接在输入12和地之间。电容CB的第一端子位于电阻R和输出13之间。电容CB的第二端子连接地端子15。对于n＝1，2，3，4，…∝的n，都成立。
图1 2示出了用于一个网络的可能的电路装置，包括至少一个二极管D、一个电阻R、一个大电容CB和一个小电容Cs。电阻R和电容CB位于电路装置的输入12和输出13之间。电阻R连接输入12，电容CB连接输出13。二极管D位于输入12和地之间。小电容Cs的第一端子位于电阻R和大电容CB之间。小电容Cs的第二端子连接地端子15。对于n＝1，2，3，4，…∝的n，都成立。
小电容CB也可能连接在电阻R和输出13之间。在这种情况下，大电容CB的第一端子连接电阻R和小电容Cs之间，第二端子连接接地端子15。
图13示出了用于一个网络可能的电路装置，包括至少一个二极管D、一个电阻R、一个大电容CB和一个小电容Cs。电阻R和小电容Cs连接在电路装置的输入12和输出13之间。此处电阻R与输入12相连，小电容Cs与输出13相连。二极管D位于电阻R和地之间。大电容CB的第一端子位于电阻R和小电容Cs之间。大电容CB的第二端子与接地端子15连接。对于n＝1，2，3，4，…∝的n，都成立。
具有二极管和一个电容-电阻网络的电路装置也可以带不同数目的独立的元件。这样，例如，大电容的总数可能小于二极管的总数和电阻的总数。此外，在有很大不同的装置中，电路装置可能包含二极管、大电容、小电容和电阻的区别很大的各种组合。
图14示出了一个可能的电路装置，包括一个晶体管Q和由电阻R与大电容CB组成的网络。在该电路装置中，输入12通过电容C1b与晶体管Q1的基极相连。输出13与晶体管Q1的集电极相连。在晶体管Q1的发射极与接地端子15之间有一个电阻R2和并联电容C2b。接地端子15通过两个串联电阻R3、R4、功率输入端子Vcc以及另一个电阻R1与晶体管Q1的集电极相连。
图15示出了一个可能的电路装置，具有一个场效应管(FET)和由电阻R与大电容CB组成的网络。输入12通过电容C4B与场效应管M1的栅极相连。场效应管M1的源极与接地端子15连接。输出13通过电容C3B与场效应管M1的漏极相连。还提供了电压源Vdd，在一侧通过电阻R5与场效应管M1的漏极相连，在另一侧通过电容C5B与地端子15相连。场效应管M1的栅极通过电阻R6与电压源Vdd相连。
电路装置也可能包含大电容网络或电阻、大电容和小电容网络。
制造带二极管和大电容的电路装置时，首先制造的是二极管。要制造pn二极管，包含第一搀杂密度n1的第一搀杂类型搀杂剂的半导体基片1首先涂上取向附生的硅层，该硅层包含第二搀杂密度n2的第一搀杂类型搀杂剂。第二搀杂密度n2可以小于、等于或大于第一搀杂密度n1。SiO2构成的薄氧化物层在取向附生的硅层之上提供，并且存在于应当存在第一半导体区域2的区域。第一搀杂类型搀杂剂的原子被注入并灌输扩散到取向附生的硅层上不被氧化物层所覆盖的区域中。于是形成了具有第一搀杂密度n1的第一搀杂类型搀杂剂的半导体基片1，它包含了包括搀杂密度n2的第一搀杂类型搀杂剂的第一半导体区域2。在扩散过程中形成的氧化物层的第一半导体区域2上形成开口。这可以通过平板印刷方法和/或湿-化学蚀刻实现。第二搀杂类型搀杂剂的原子注入并扩散到暴露的第一半导体区域2中，使得在每个第一半导体区域2中生成了较小的第二半导体区域3，该第二半导体区域3包含搀杂密度n3的第二搀杂类型搀杂剂。在该扩散过程中，在开口处生长SiO2层，该SiO2层与已经在半导体基片1上存在的氧化物层共同形成了绝缘层4。阻挡层5在绝缘层4上提供，最好通过溅射方法形成。第一导电层6在阻挡层5之上沉积，并通过例如活性离子蚀刻调整其结构，使其形成所述大电容的第一电极。第一电介质层7在这些部件之上提供，可以通过例如旋转(spinning)处理形成。通过湿-化学或干蚀刻方法，在第一电介质层7中蚀刻开口直到第一导电层6的区域，该第一导电层6各自形成大电容的第一电极。此外，开口还蚀刻到第二半导体区域3。为此，将产生延伸通过第一电介质层7、阻挡层5和绝缘层4的开口。第二导电层10在第一电介质层7之上沉积，并构造为使其作为大电容的第二电极和电路装置中各独立元件之间的连接线。最好在开口中沉积相同的材料，从而产生第一电流管脚8和第二电流管脚9。这也可以与第二导电层的沉积一起来完成。通过例如在气态或旋转处理中的沉积，在整个装置之上提供保护层11。通过湿-化学或干蚀刻方法，在保护层11中蚀刻开口，从而定义电路的输入12和输出13。生长由例如NiV/Cu/Pb1-xSnx(0≤x≤1)构成的凸缘连接，用作输入12和输出13的电气接点。
在制造串联电容时，小开口蚀刻到第一导电层6。
为了制造带二极管、电阻、大电容的电路，电阻层14在沉积第二导电层10之前沉积在第一电介质层7上和开口中。电阻层14形成了电阻。电阻层14在导电层10的区域中构成，从而与导电层10协作形成了大电容的第二电极。在第一电流管脚8和第二电流管脚9的区域中，第二导电层10也作为独立元件和输入12、输出13的电接触。
可选地，在第二导电层10沉积之前，通过平板印刷或湿-化学蚀刻方法形成电阻层14，使其只保留在第一电介质层7的应当形成电阻的地方。在另一个实施例中，首先提供并形成第二导电层10。电阻层14沉淀到导电层10上并形成。
如果大电容要接地，那么除了在第一导电层6和第二半导体区域3上的开口外，在半导体基片1上也蚀刻开口，且用导电材料填充该开口。此外，除了输入12和输出13外，还在保护层11中蚀刻一个开口，该开口定义了电路装置的接地连接15。电流管脚9将大电容的第一电极连接到接地端子15。
为了制造带二极管、电阻、大电容、小电容的电路装置，第三结构化导电层16嵌到保护层11中。为此，只有保护层1的第一部分材料开始时沉积到整个装置上。第三导电层16沉积到本部分上并被构造作为所述小电容的第二电极。然后，保护层11的其它材料沉积到该装置上。可选地，可以沉积独立的电介质层，而不是保护层11材料的第一部分，在该独立的电介质层上沉积独立的第三导电层。然后保护层11沉积到整个装置上。
在另一种制造带二极管、电阻、大电容和小电容的电路装置的可能方式中，当半导体基片1上的二极管制造完毕后，在绝缘层4上蚀刻开口，直到半导体基片1。也可以在半导体区域3蚀刻另外的开口。通过热处理，再在这些开口中生长绝缘层4，其层厚度要小于其余的绝缘层4。第二电介质层17沉积在整个装置上。带一定电阻值的第四导电层18沉淀在第二电介质层17上，调整其结构使其保持在原来到达半导体基片的开口所在的区域以及应当存在电阻的区域。反-反作用层20在带一定电阻值的所述第四导电层18之上提供。阻挡层5在该整个结构之上提供。第一导电层6在阻挡层5上提供，并根据上述电路装置的实施例构造。第一电介质层7在整个装置之上提供。通过湿-化学或干蚀刻方法，在第一电介质层7上蚀刻开口，直到第一导电层6。此外，在第二半导体区域3上蚀刻开口，直到带电阻值的第四导电层18，以及到半导体基片1。第二导电层10沉积到第一电介质层7上，并调整其结构，使其作为大电容的第二电极，并作为电路装置中独立元件的连接线。相同的材料最好也沉积到开口中，形成第一电流管脚8、第二电流管脚9、和第三电流管脚19。保护层11在整个装置之上提供，在保护层11中蚀刻开口，以规定电路装置的输入12、输出13和接地端子15。
生长凸缘连接，用于输入12和输出13和接地端子15的电气连接。
小电容的电介质还可以只包含第二电介质层17。在这种情况下，在半导体基片1和第二电介质层17之间不生长绝缘层4。
可选地，电阻通过沉积独立电阻层14来制造。为此，第四导电层18只在原来到达半导体基片1的开口中提供。当提供了第一电介质层7，并形成开口后，电阻层14首先沉积并结构化。之后，第二导电层10沉积并结构化。电流管脚8、9、19在上述过程之后或与之同时制造成。
根据制造带二极管、电阻、大电容和小电容的电路装置的另一种可能作法，当半导体基片1上的二极管制造完毕后，在绝缘层4中蚀刻开口，直到半导体基片1。此外，在半导体区域3也蚀刻开口。然后，在整个装置上，从而也在所说的开口里，再生长厚度要小于绝缘层4其余部分的绝缘层4。然后沉积第二电介质层17和该第二电介质层17上的阻挡层5。在阻挡层5上提供第一导电层6并结构化。第一电介质层7在该整个装置上提供。使用湿-化学方法或干蚀刻方法，在第一电介质层7中蚀刻开口，直到第一导电层6。此外，在第二半导体区域3和半导体基片1中蚀刻开口。另外，在第二电介质层17中蚀刻特殊形状的开口，使得当填充了导电材料后，它们作为小电容的第二电极。电阻层14沉积到第一电介质层7上，并结构化，使其保留在电阻、大电容的第二电极、电流管脚8、9、19应当存在的区域。然后沉积第二导电层10。第二导电层10构造为使其作为大电容的第二电极，也作为电路装置独立元件的连接线。最好使用相同的材料沉积进开口，从而制造出第一电流管脚8、第二电流管脚9、第三电流管脚19、和小电容的第二电极。在整个装置之上提供保护层11，并在该保护层11中蚀刻开口，从而规定电路装置的输入12、输出13和接地端子15。生长凸缘连接，用于输入12和输出13和地端子15的电气连接。
可选地，在导电层10沉积之前，利用平面印刷或湿-化学方法构造电阻层14，使得该电阻层14只保留在第一电介质层7上应当产生电阻的地方。在另一个可选实施例中，首先提供导电层10并结构化。然后，在导电层10上沉积电阻层14并结构化。
小电容的电介质也可以只包含第二电介质层17。为此目的，在半导体基片1和第二电介质层17之间不生长绝缘层4。
为了制造带晶体管和大电容网络、晶体管网络、大电容和电阻网络、大电容和晶体管网络、大电容和小电容及电阻网络的电路装置时，首先利用已知方法制造晶体管。然后，如上所述提供电容和/或电阻，并按照它们的应用进行电连接。可选地，一个或多个电流管脚8、9、19和/或第一连接线22可以构造为使其也充当电感。在这种情况下，所述电路装置也包含一个或多个电感。
制造出来的电子元件可以备有，例如，标准半导体外壳、翻盖外壳、塑料外壳、芯片大小的封装或陶瓷外壳。通过导线接合或凸缘连接可以实现电子元件的电接触。凸缘连接包含，例如NiV/Cu/(Pb0.35Sn0.65)，NiV/Cu/(Pb0.4Sn0.6)或NiCr/Cu/Ni/Au。
本发明的实施例将在下面做详细的解释，这些实施例说明了本发明如何应用到实际中。
实施例1：
图2所示的带有图9所示电路装置的电子元件包含用第一搀杂密度n1的第一搀杂类型搀杂剂P搀杂的硅半导体基片1，在该电路装置中，电阻R连接在输入12与输出13之间，电容CB连接在输入12和输出13之间，pn二极管D连接在输入12与地之间。半导体基片1有第一半导体区域2，该区域包括用第二搀杂密度n2的第一搀杂类型搀杂剂B搀杂的Si。搀杂密度n1大于搀杂密度n2。每个第一半导体区域2中存在第二较小的半导体区域3，该区域包括用第三搀杂密度n3的第二搀杂类型搀杂剂P搀杂的Si。在半导体基片1上提供SiO2绝缘层4，在绝缘层4上提供TiO2阻挡层5。在阻挡层5上提供Ti/Pt构成的第一导电层6。在第一导电层6上存在包括用2％的镧搀杂的LaPbZr0.53Ti0.47O3的第一电介质层7。β-Ta构成的电阻层14位于第一电介质层7之上。由搀杂了Cu的Al构成的第二导电层10位于电阻层14之上。所述电路装置还包含：由搀杂了Cu的Al构成的第一电流管脚8，管脚8将第二半导体区域3连接到电路装置的输入12；Al构成的将第一导电层6连接到电路装置的输出13的第二电流管脚9。电阻层14构造为使其一方面形成电阻，另一方面与第二导电层10配合形成大电容的第二电极。此外，电阻层14还存在于第一、第二电流管脚8、9的区域。SiN(H)和苯环丁烯构成的保护层存在于整个装置之上。规定电路装置的输入12和输出13的开口位于保护层11之上。
由NiV/Cu(Pb0.4Sn0.6)构成的凸缘连接在用于输入12和输出13和地端子15的电气连接的开口中生长。
这种电子元件在移动电话的外围电路中作为低通滤波器使用。
实施例2：
为了制造带如图9所示电路装置的电子元件，其中电阻R连接在输入12和输出13之间，大电容CB连接在输入12和输出13之间，pn二极管D连接在输入12与地之间，在用B作为第一搀杂密度n1的第一搀杂类型搀杂剂的Si第一半导体基片1上涂覆包含B作为第四搀杂密度n4的第一搀杂类型搀杂剂的取向附生的Si层。第四搀杂密度n4小于第一搀杂密度n1。在取向附生的Si层之上提供SiO2氧化物薄层，使得该氧化物层保留在将要形成pn二极管的第二半导体区域3的位置。硼原子注入并扩散到取向附生的硅层的不被氧化物层覆盖的区域。从而产生以B作为搀杂密度n2的第一搀杂类型搀杂剂的半导体基片1，该基片包括以B作为搀杂密度n2的第一搀杂类型搀杂剂的第一半导体区域2。利用平板印刷结构方法，通过向下到第一半导体区域2的扩散处理，在所述氧化物层形成开口。磷原子被注入扩散到暴露的第一半导体区域2，从而在第一半导体区域2中生成第二半导体区域3，该区域3包含磷作为搀杂密度n3的第二搀杂类型搀杂剂。在扩散过程中，在开口中生长SiO2层，与半导体基片1上已经存在的氧化物层一起形成了绝缘层4。TiO2构成的阻挡层5溅射到绝缘层4上。Ti/Pt构成的第一导电层6沉积在阻挡层5上，通过活性离子蚀刻调整结构，使其形成大电容的第一电极。用2％的镧搀杂的PbZr0.53Ti0.47O3构成的第一电介质层7通过旋转处理在该装置之上提供。利用湿-化学蚀刻方法，在第一电介质层7中蚀刻开口，直到形成大电容第一电极的第一导电层6。另外，开口还蚀刻向下直到每个第二半导体区域3。为此，形成穿过第一电介质层7、阻挡层5和绝缘层4的相关开口。在第一电介质层7和开口中沉积由用氮搀杂的Ti0.9W0.1构成的电阻层14到。在电阻层14上和开口的其余区域中沉积由Al搀杂Cu构成的第二导电层10，并调整结构使其与电阻层14一起在这些区域中作为大电容的第二电极、作为将pn二极管的第二半导体区域3各自连接到所述电路装置的输入12和电阻的第一电流管脚8、作为将第一导电层6中形成大电容电极的区域连接到所述电路装置的输出13第二电流管脚9、以及作为连接电路中独立元件的连接线。通过从气态沉积，在整个装置上提供SiN(H)构成的保护层11。使用湿-化学蚀刻方法，在保护层11中蚀刻开口，规定电路的输入12和输出13。
在保护层11的开口中生长NiV/Cu(Pb0.4Sn0.6)构成的凸缘连接，用于电气连接输入12和输出13。
这种电子元件在移动电话的外围电路中作为低通滤波器使用。
实施例3：
除了β-Ta构成的电阻层14在沉积之后只保留在电路装置中应当存在电阻的地方这一事实外，带有如图9所示电路装置的电子元件制造方法与实施例2类似。
实施例4：
为了制造如图3所示带图11所示电路装置的电子元件，以与实施例2一样的方式为半导体基片1提供第一半导体区域2和第二个较小的半导体区域3。绝缘层4、阻挡层5、第一导电层6、第一电介质层7都以与实施例2相同的方式在该半导体基片1上提供。绝缘层包括SiO2，阻挡层5包含Al2O3，导电层6包含Pt，电介质层包含Pb(Mg1/3Nb2/3)O3-PbTiO3。使用湿-化学蚀刻方法，通过第一电介质层7蚀刻开口，直到第一导电层6上形成大电容的相应的第一电极的区域。在半导体基片1上大电容的每个第一电极附近形成开口。另外，开口蚀刻到每个第二半导体区域3。用搀杂Cu的Ti0.9W0.1/Al填充开口，并在第一电介质层7上提供搀杂Cu的Ti0.9W0.1/Al层。该成形层的结构使其一方面形成所述大电容的第二电极，充当第二导电层10；另一方面在搀杂Cu的Ti0.9W0.1/Al填充的区域充当第一电流提供管脚8、第二电流提供管脚9。Ta构成的电阻层14沉积在第一电介质7上无第二导电层10、无第一电流管脚8、无第二电流管脚9的区域和应当产生电阻的地方。电阻层14是为连接电阻的目的而提供的，从而它部分地与第一电流管脚8和第二导电层10交跌。在整个结构之上提供由SiN(H)和聚酰亚胺构成的保护层11。
在保护层11上使用湿-化学蚀刻方法蚀刻开口，定义输入12和输出13以及电路的接地端子15。
在保护层11中的开口中生长NiCr/Cu/Ni/Au构成的凸缘连接，用于连接输入12、输出13和接地端子15。电路装置的输入12与第一电流管脚8电气相连，接地端子15与第二电流管脚9电气相连。第一电流管脚8将输入12连接到pn二极管的第二半导体区域3和电阻层14。第二电流管脚9将第一导电层6连接到接地端子15和半导体基片1。
这种电子元件在移动电话的外围电路中作为低通滤波器使用。
实施例5：
以针对实施例4描述的相同方法制造如图4所示带如图11所示的电路装置的电子元件，除了首先在第一电介质层7和开口中沉积电阻层14的事实。然后通过沉积搀杂剂为Cu的Al来制造第二导电层10和第一、二电流提供管脚8、9。
实施例6：
制造如图5所示带图11所示电路装置的电子元件，直到保护层11的沉积，其制造方式与实施例5相同。但是在提供保护层11过程中，起初只有部分材料提供到整个结构上。然后，提供搀杂剂为Cu的Al构成的第三导电层16，并调整其结构，使其形成小电容的第二电极。保护层11的其余材料在整个装置上提供。输出13与第三导电层16相连。
实施例7：
为了制造如图6所示带图12所示的电路装置的电子元件，以与实施例2相同的方式为半导体基片1提供第一半导体区域2和第二半导体区域3。利用湿-化学蚀刻方法在SiO2构成的绝缘层4中蚀刻开口，直到半导体区域3，和直到半导体基片1。在热处理中，在这些开口中生长绝缘层4，其层厚度比绝缘层4的其它部分小。SiN(H)构成的第二电介质层17沉积到整个装置上。Ta构成的第四导电层沉积到第二电介质层17上，并调整其结构，使其保留在原来延伸到半导体基片1上的开口的区域以及应当存在电阻的区域。SiN(H)构成的反-活性层20在第四导电层18上提供。TiO2构成的阻挡层5在整个结构上提供。Ti/Pt构成的第一导电层6在阻挡层5之上提供，并构造为使其形成大电容的第一电极。用2％的镧搀杂的PbZr0.53Ti0.47O3构成的第一电介质层7在该整个装置上提供。通过湿-化学蚀刻处理，在第一电介质层7中蚀刻开口，直到第一导电层6。此外，蚀刻开口直到每个第二半导体区域3。还蚀刻开口直到第四导电层18和半导体基片1。用搀杂Cu的Ti0.9W0.1/Al填充开口，并在第一电介质层7上提供搀杂Cu的Ti0.9W0.1/Al。调整该层的结构，使其一方面构成第二导电层10，形成大电容的第二电极；另一方面在用搀杂Cu的Ti0.9W0.1/Al填充的开口的区域充当第一电流管脚8、第二电流管脚9、第三电流管脚19，以及电路装置中独立元件之间的连接线。
SiN(H)和苯环丁烯构成的保护层在整个装置之上提供。定义电路装置的输入12、输出13和接地端子15的开口通过湿-化学蚀刻方法在保护层11中蚀刻。
在保护层11的开口中生长NiCr/Cu/Ni/Au构成的凸缘连接，用于电气连接输入12和输出13和接地端子15。电路的每个输入12与第一电流管脚电气相连，每个接地端子15与第三电流管脚19电气相连，每个输出13与第二电流输入管脚9电气相连。第一电流管脚8将输入12连接到pn二极管的第二半导体区域3以及连接到第四导电层18上后者充当电阻的区域。第二电流管脚9将第一导电层6连接到输出13。同时作为连接线的导电层10在它作为电阻的区域和它作为小电容的第二电极的区域与第四导电层18电气连接。
这种电子元件在移动电话的外围电路中作为低通滤波器使用。
实施例8：
为了制造如图7所示的电子元件，如对实施例7所描述的一样，为半导体基片1提供第一半导体区域2和第二半导体区域3。利用湿-化学蚀刻方法，在SiO2构成的绝缘层4中蚀刻开口，直到半导体区域3，还蚀刻直到半导体基片1的开口。在热处理中，再在这些开口中生长绝缘层4，其层厚度比绝缘层4的其它部分小。SiN(H)构成的第二电介质层17沉积到整个装置上。多晶硅构成的第四导电层18沉积到第二电介质层17上，并调节其结构，使其只保留于原来扩展到半导体基片1的开口的区域中。SiN(H)构成的反活性层20在第四导电层18上提供。TiO2构成的阻挡层5在整个结构上提供。Ti/Pt构成的第一导电层6在阻挡层5之上提供，并被构造为使其形成大电容的第一电极。由用搀杂2％的镧La搀杂的PbZr0.53Ti0.47O3构成的第一电介质层7在整个装置上提供。通过湿-化学处理，在第一电介质层7中蚀刻开口，直到第一导电层6。此外，还在每个第二半导体区域3中蚀刻开口。还在第四导电层18中蚀刻开口，向下直到半导体基片1。由氮搀杂的Ti0.9W0.1构成的电阻层沉积在开口中和第一电介质层7上。用搀杂Cu的Al填充开口，并且在电阻层14之上提供Al层。该Al层被构造为使其与在相关区域的电阻层14一起作为第二导电层10，从而形成大电容的第二电极；另一方面，使其在由氮搀杂的Ti0.9W0.1/Cu掺杂的Al填充的开口区域中作为第一电流管脚8，第二电流管脚9，第三电流管脚19和第一连接线21。
SiN(H)和苯环丁烯构成的保护层在整个装置之上提供。通过湿-化学蚀刻方法在保护层11中蚀刻定义电路装置的输入12、输出13、和接地端子15的开口。
NiV/Cu/(Pb0.4Sn0.6)构成的凸缘连接在保护层11的开口中生长，用于电气连接输入12、输出13和接地端子15。电路的输入12与第一电流管脚8电气连接，接地端子15与第三电流管脚19电气连接，输出13与第二电流管脚9电气连接。每个第一电流管脚8连接输入12到电阻层14上充当电阻的区域。每个第一连接线21连接电阻层14上的这个区域到第二半导体区域3。每个第二电流管脚9连接第一导电层6到输出13。同时充当连接线并将所述大电容电气连接到小电容的导电层10与第四导电层18电气连接。每个第三电流管脚19连接地端子15到半导体基片1。
这种电子元件在移动电话的外围电路中作为低通滤波器使用。
实施例9：
用与实施例8相同的方式制造如图8所示的电子元件，除了没有提供第四导电层18和反-活性层20。与在第四导电层18上开口不同，在电介质层17上产生开口。开口的直径被选择为使得当用β-Ta和搀杂Cu的Al填充开口之后，形成所述小电容的第二电极。

Claims (12)

1.一种电子设备，该设备配备有一种包括集成电路装置的电子元件，所述集成电路装置包括具有至少一个有源元件的半导体基片和在该半导体基片上提供的至少一个电容器，该电容器电气连接到所述有源元件，其中，所述电容器具有一种介电常数εr＞20的电介质化合物作为其电介质。
2.如权利要求1所述的配备有电子元件的电子设备，其特征在于所述电介质化合物是从下列组中选择的：含有和不含镧和/或锰和/或铌搀杂剂以及含有和不含过量石墨的PbZrxTi1-xO3(0≤x≤1)、含有镧和/或锰和/或铌搀杂剂以及含有和不含过量石墨的PbZrxTi1-xO3(0≤x≤1)和PbZrxTi1-xO3(0≤x≤1)的层封装、含有和不含搀杂剂以及含有和不含过量石墨的PbZrxTi1-xO3(0≤x≤1)及含有和不含搀杂剂的[PbMg1/3Nb2/3O3]x-[PbTiO3]1-x(0≤x≤1)的层封装、含有和不含VOx(1≤x≤2.5)和SiO2添加剂的Ba1-xSrxTiO3(0≤x≤1)、[Ba1-xSrxTiO3]-Pb1-yCayTiO3(0≤x≤1，0≤y≤1)、含有和不含搀杂剂的Ba1-xSrxZryTi1-yO3(0≤x≤1，0≤y≤1)、含有和不含过量石墨的Ba1-xPbxTiO3(0≤x≤1)、Ba1-xCaxTiO3(0≤x≤1)、含有和不含搀杂剂的SrZrxTi1-xO3(0≤x≤1)、含有和不含搀杂剂以及含有和不含过量石墨的[PbMg1/3Nb2/3O3]x-[PbTiO3]1-x(0≤x≤1)、(Pb，Ba，Sr)(Mg1/3Nb2/3)xTiy(Zn1/3Nb2/3)1-x-yO3(0≤x≤1，0≤y≤1)、Pb1-xCaxTiO3(0≤x≤1)、含有和不含过量Na+的(Ba1-x+y/8Srx+y/8)2Na1-yNb5O15(0≤x≤1，0≤y≤1)、含有和不含过量K+的(Ba1-x+y/8Srx+y/8)2K1-yNb5O15(0≤x≤1，0≤y≤1)、(Ba1-xSrx)2K1-3ySEyNb5O15(0≤x≤1，0≤y≤1，SE为稀土金属族中的离子)、Sr2Ba4Ti2Nb8O30、(Ta2O5)x-(Al2O3)1-x(0≤x≤1)、(Ta2O5)x-(TiO2)1-x(0≤x≤1)、(Ta2O5)x-(Nb2O5)1-x(0≤x≤1)、(Ta2O5)x-(SiO2)1-x(0≤x≤1)、(Ta2O5)x-(ZrO2)1-x(0≤x≤1)、TiO2、Nb2O5、Zr(Sn，Ti)O4、含有和不含VOx(1≤x≤2.5)和CuO搀杂剂的BiNbO4、(Bi2-xZnx)(Nb2-yZny)Ox、Bi2(Zn1/3Nb2/3)2O7、
a)PbMg1/2W1/2O3
b)PbFe1/2Nb1/2O3
c)PbFe2/3W1/3O3
d)PbNi1/3Nb2/3O3
e)PbZn1/3Nb2/3O3
f)PbSc1/2Ta1/2O3
以及化合物a)-f)与PbTiO3和/或PbMg1/3Nb2/3O3混合物、CaOxZnOy(Nb2O5)z(x＝0.01-0.05，y＝0.43-0.55，z＝0.44-0.52)、(BaTiO3)0.18-0.27+(Nd2O3)0.316-0.355+(TiO2)0.276-0.355+(Bi2O3)0.025-0.081+xZnO、CaTiO3+CaTiSiO5、(Sr，Ca)(Ti，Zr)O3、(Sr，Ca，M)(Ti，Zr)O3(M＝Mg或Zn)、(Sr，Ca，Mg，Zn)(Ti，Zr，Si)O3，(Sr，Ca，Cu，Mn，Pb)TiO3+Bi2O3、BaO-TiO2-Nd2O3-Nb2O5、添加SiO2、MnO2或PbO的(Bi2O3)x(Nb2O5)1-x、(Ba，Ca)TiO3+Nb2O5、Co2O3、MnO2、BaO-PbO-Nd2O3-TiO2、Ba(Zn，Ta)O3、BaZrO3、Ba2Ti9O20、含有和不含锰掺杂剂的Ba2Ti9-xZrxO20(0≤x≤1)、BaTi5O11、BaTi4O9、CaxSmyTizOn(0≤x≤1，0.5≤y≤1，0≤z≤1，0≤n≤1)、[Bi3(Ni2Nb)O9]1-x-(Bi2(ZnNb2(1+d)yO3+6y+5yd)x(0≤x≤1，0.5≤y≤1.5，-0.05≤d≤0.05)、CaZrO3、Nd2Ti2O7和PbNb4/5x((Zr0.6Sn0.4)1-yTiy))1-xO3(0≤x≤0.9，0≤y≤1)。
3.如权利要求1所述的配备有电子元件的电子设备，其特征在于所述电容通过薄膜技术构成。
4.如权利要求1所述的配备有电子元件的电子设备，其特征在于所述电容连接在所述电路装置的输入和输出之间、输入和地之间或者输出和地之间。
5.如权利要求1所述的配备有电子元件的电子设备，其特征在于所述电路装置至少还包括一个选自包含电阻和电容的组中的无源元件。
6.一种接收器，配备有一种包括集成电路装置的电子元件，所述集成电路装置具有一个半导体基片和在该半导体基片上提供的至少一个有源元件和至少一个电容，该电容与所述有源元件电气连接，其中，所述电容使用介电常数εr＞20的电介质化合物作为其电介质。
7.一种发射器，配备有一种包括集成电路装置的电子元件，所述集成电路装置具有一个半导体基片和在该半导体基片上提供的至少一个有源元件和至少一个电容，该电容与所述有源元件电气连接，其中，所述电容使用介电常数εr＞20的电介质化合物作为其电介质。
8.一种外设电路，包括一种集成电路装置，所述集成电路装置具有一个半导体基片和在该半导体基片上提供的至少一个有源元件和至少一个电容，该电容与所述有源元件电气连接，其中，所述电容使用介电常数εr＞20的电介质化合物作为其电介质。
9.一种电源电路，包括一种集成电路装置，所述集成电路装置具有一个半导体基片和在该半导体基片上提供的至少一个有源元件和至少一个电容，该电容与所述有源元件电气连接，其中，所述电容使用介电常数εr＞20的电介质化合物作为其电介质。
10.一种滤波模块，包括一种集成电路装置，所述集成电路装置具有一个半导体基片和在该半导体基片上提供的至少一个有源元件和至少一个电容，该电容与所述有源元件电气连接，其中，所述电容使用介电常数εr＞20的电介质化合物作为其电介质。
11.一种电子元件，包括一种集成电路装置，所述集成电路装置具有一个半导体基片和在该半导体基片上提供的至少一个有源元件和至少一个电容，该电容与所述有源元件电气连接，其中，所述电容使用介电常数εr＞20的电介质化合物作为其电介质。
12.一种集成电路装置，具有一个半导体基片和在该半导体基片上提供的至少一个有源元件和至少一个电容，该电容与所述有源元件电气连接，其中，所述电容使用介电常数εr＞20的电介质化合物作为其电介质。
CNA028017439A 2001-03-21 2002-03-15 电子设备 Pending CN1653590A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27773601P 2001-03-21 2001-03-21
US60/277,736 2001-03-21

Publications (1)

Publication Number Publication Date
CN1653590A true CN1653590A (zh) 2005-08-10

Family

ID=23062150

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028017439A Pending CN1653590A (zh) 2001-03-21 2002-03-15 电子设备

Country Status (5)

Country Link
US (1) US6936877B2 (zh)
EP (1) EP1425782A2 (zh)
JP (1) JP2004523924A (zh)
CN (1) CN1653590A (zh)
WO (1) WO2002075780A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146793A (zh) * 2016-03-01 2017-09-08 纳姆实验有限责任公司 反铁电类材料在非易失性存储器件中的应用

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI270919B (en) 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP2005123378A (ja) * 2003-10-16 2005-05-12 Sony Corp 半導体装置およびその製造方法
US6919244B1 (en) * 2004-03-10 2005-07-19 Motorola, Inc. Method of making a semiconductor device, and semiconductor device made thereby
JP2008532308A (ja) 2005-03-02 2008-08-14 エヌエックスピー ビー ヴィ 電子デバイス及びその使用方法
JP2007234843A (ja) * 2006-03-01 2007-09-13 Fujitsu Ltd 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法
US7384800B1 (en) * 2006-12-05 2008-06-10 Spansion Llc Method of fabricating metal-insulator-metal (MIM) device with stable data retention
JP5319084B2 (ja) * 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
US8531862B2 (en) * 2008-10-27 2013-09-10 Nxp B.V. Generating and exploiting an asymmetric capacitance hysteresis of ferroelectric MIM capacitors
WO2010049859A1 (en) * 2008-10-28 2010-05-06 Nxp B.V. 3d integration of a mim capacitor and a resistor
US9178080B2 (en) 2012-11-26 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench structure for high density capacitor
US9978829B2 (en) 2012-11-26 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Low impedance high density deep trench capacitor
US9530833B2 (en) * 2014-06-17 2016-12-27 Globalfoundaries Inc. Semiconductor structure including capacitors having different capacitor dielectrics and method for the formation thereof
US9378778B1 (en) 2015-06-14 2016-06-28 Darryl G. Walker Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture
WO2018168173A1 (ja) * 2017-03-17 2018-09-20 株式会社村田製作所 薄膜ｅｓｄ保護デバイス
WO2023190558A1 (ja) * 2022-03-31 2023-10-05 株式会社村田製作所 セラミックス
WO2023190437A1 (ja) * 2022-03-31 2023-10-05 株式会社村田製作所 セラミックス

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344223A (en) * 1980-11-26 1982-08-17 Western Electric Company, Inc. Monolithic hybrid integrated circuits
DE69404189T2 (de) * 1993-03-31 1998-01-08 Texas Instruments Inc Leicht donatoren-dotierte Elektroden für Materialien mit hoher dielektrischer Konstante
US5608246A (en) * 1994-02-10 1997-03-04 Ramtron International Corporation Integration of high value capacitor with ferroelectric memory
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5888585A (en) * 1996-02-08 1999-03-30 Symetrix Corporation Process for making an integrated circuit with high dielectric constant barium-strontium-niobium oxide
US5920775A (en) * 1996-02-23 1999-07-06 Vanguard International Semiconductor Corporation Method for forming a storage capacitor within an integrated circuit
KR100200704B1 (ko) * 1996-06-07 1999-06-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
KR100234361B1 (ko) * 1996-06-17 1999-12-15 윤종용 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법
US6115233A (en) * 1996-06-28 2000-09-05 Lsi Logic Corporation Integrated circuit device having a capacitor with the dielectric peripheral region being greater than the dielectric central region
US5811847A (en) * 1996-06-28 1998-09-22 Symetrix Corporation PSZT for integrated circuit applications
EP0837504A3 (en) * 1996-08-20 1999-01-07 Ramtron International Corporation Partially or completely encapsulated ferroelectric device
JP3602939B2 (ja) * 1996-11-19 2004-12-15 松下電器産業株式会社 半導体記憶装置
US6335238B1 (en) * 1997-05-08 2002-01-01 Texas Instruments Incorporated Integrated dielectric and method
JPH10335590A (ja) * 1997-06-04 1998-12-18 Nec Corp 受動素子回路
US6285050B1 (en) * 1997-12-24 2001-09-04 International Business Machines Corporation Decoupling capacitor structure distributed above an integrated circuit and method for making same
KR100279297B1 (ko) * 1998-06-20 2001-02-01 윤종용 반도체 장치 및 그의 제조 방법
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
DE19830569C1 (de) * 1998-07-08 1999-11-18 Siemens Ag FeRAM-Anordnung
KR100292692B1 (ko) * 1998-09-10 2001-07-12 김영환 반도체장치의커패시터제조방법
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
DE19851866C1 (de) * 1998-11-10 2000-03-23 Siemens Ag Speicherzellenanordnung
US6433993B1 (en) * 1998-11-23 2002-08-13 Microcoating Technologies, Inc. Formation of thin film capacitors
JP2000164812A (ja) * 1998-11-27 2000-06-16 Sharp Corp 半導体装置及びその製造方法
DE19902029A1 (de) * 1999-01-20 2000-07-27 Philips Corp Intellectual Pty Spannungsfester Dünnschichtkondensator mit Interdigitalstruktur
KR100343287B1 (ko) * 1999-09-21 2002-07-15 윤종용 고집적 강유전체 메모리 소자의 형성 방법
US6278158B1 (en) * 1999-12-29 2001-08-21 Motorola, Inc. Voltage variable capacitor with improved C-V linearity
US6603161B2 (en) * 2000-03-10 2003-08-05 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and method for manufacturing the same
US6599447B2 (en) * 2000-11-29 2003-07-29 Advanced Technology Materials, Inc. Zirconium-doped BST materials and MOCVD process forming same
US6617626B2 (en) * 2001-02-28 2003-09-09 Fujitsu Limited Ferroelectric semiconductor memory device and a fabrication process thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146793A (zh) * 2016-03-01 2017-09-08 纳姆实验有限责任公司 反铁电类材料在非易失性存储器件中的应用
CN107146793B (zh) * 2016-03-01 2022-02-15 纳姆实验有限责任公司 反铁电类材料在非易失性存储器件中的应用

Also Published As

Publication number Publication date
WO2002075780A2 (en) 2002-09-26
WO2002075780A3 (en) 2004-02-05
JP2004523924A (ja) 2004-08-05
US6936877B2 (en) 2005-08-30
US20020177326A1 (en) 2002-11-28
EP1425782A2 (en) 2004-06-09

Similar Documents

Publication Publication Date Title
CN1653590A (zh) 电子设备
CN1224094C (zh) 集成射频电路
CN1126174C (zh) 单片高频集成电路及其制造方法
CN1144290C (zh) 半导体器件及其生产方法
CN1199264C (zh) 内插器及其制造方法
CN1274018C (zh) 半导体器件的制造方法
US5939766A (en) High quality capacitor for sub-micrometer integrated circuits
US6436787B1 (en) Method of forming crown-type MIM capacitor integrated with the CU damascene process
KR101675923B1 (ko) 강화된 캐패시턴스를 가진 금속-산화물-금속(mom)
CN1184698C (zh) 制作多晶硅－多晶硅/mos叠层电容器的方法
CN1577866A (zh) 电容器及其制造方法
KR20000053364A (ko) Ｂｅｏｌ 감결합 커패시터
KR20060047662A (ko) 집적된 수동 디바이스
US20070290297A1 (en) Filter having integrated floating capacitor and transient voltage suppression structure and method of manufacture
CN1507055A (zh) 集成电路电容器
US20090267182A1 (en) Method of increasing the quality factor of an inductor in a seimiconductor device
KR100815969B1 (ko) 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
US6825080B1 (en) Method for forming a MIM capacitor
JP2001284526A (ja) 半導体集積回路用ｍｉｍ容量装置
CN1372378A (zh) 滤波器
CN1635625A (zh) 用铜制造高电容量电容器的方法及其结构
KR101146225B1 (ko) 반도체 소자 제조방법
US20080093670A1 (en) Signal and/or ground planes with double buried insulator layers and fabrication process
JP2004207602A (ja) 半導体装置およびその製造方法
US7989917B2 (en) Integrated circuit device including a resistor having a narrow-tolerance resistance value coupled to an active component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20071109

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071109

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklike Philips Electronics N. V.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20050810