CN107146793B - 反铁电类材料在非易失性存储器件中的应用 - Google Patents

反铁电类材料在非易失性存储器件中的应用 Download PDF

Info

Publication number
CN107146793B
CN107146793B CN201710112946.0A CN201710112946A CN107146793B CN 107146793 B CN107146793 B CN 107146793B CN 201710112946 A CN201710112946 A CN 201710112946A CN 107146793 B CN107146793 B CN 107146793B
Authority
CN
China
Prior art keywords
integrated circuit
circuit element
phl
layer
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710112946.0A
Other languages
English (en)
Other versions
CN107146793A (zh
Inventor
乌韦·施勒德尔
米兰·佩希奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namlab GmbH
Original Assignee
Namlab GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namlab GmbH filed Critical Namlab GmbH
Publication of CN107146793A publication Critical patent/CN107146793A/zh
Application granted granted Critical
Publication of CN107146793B publication Critical patent/CN107146793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2273Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2275Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/15Current-voltage curve
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了反铁电类材料在非易失性存储器件中的应用。公开了在电容器或晶体管堆栈中包括箍缩磁滞环(PHL)材料的集成器件。PHL材料包括场诱导铁电(FFE)材料、反铁电(AFE)材料和弛豫型铁电(RFE)材料。每个集成器件包括具有设置在两个电极之间的PHL材料层的材料堆栈。该材料的应用取决于在堆栈上电场偏置的诱导。根据一个选项,可以采用具有不同功函数值的电极来诱导所需的内建偏置场并且使得能够使用PHL材料。根据另一选项,将PHL材料和电荷(例如电荷中间层)设置在两个电极之间,使得出现诱导的内建偏置场。采用PHL材料堆栈的集成器件包括存储器、晶体管以及压电和热电器件。

Description

反铁电类材料在非易失性存储器件中的应用
背景技术
铁电(FE)材料是表现出自发电极化的电解质晶体。自发极化的方向可以通过施加外部电场在两个晶体定义的状态之间反转。两种明显不同状态的这种材料性质可以用于存储器应用以储存信息,即,两个二进制状态0和1的表示。
仅在居里温度Tc以下(这在文献中也被称为相变温度),铁电材料表现出铁电性。由于相变温度是材料性质,它的价值涵盖了大范围的温度。高于该温度,该材料表现出顺电性质和行为。
铁电钛酸钡(BaTiO3)的发现触发了对铁电材料的研究的增加,因为广泛认识到,稳健的、化学稳定的和相对惰性的铁电晶体的存在提供了电可切换的双态器件。此类器件的主要优点通过其编码对于二进制计算机存储器的布尔代数所需的1和0状态的能力来表示。在铁电存储器件中,极化状态决定要储存的信息,其中二进制状态通过极化的正和负极化状态表示。
铁电随机存取存储器(FeRAM)的构思被用作由其电介质是铁电的一个晶体管和一个电容器(1T-1C)配置组成的基本非易失性存储器单元。这里,与标准DRAM电容器(其中由通过存取晶体管的泄漏电流引起不可避免的放电)相比,FeRAM不随时间表现出存储损耗,因为信息储存在离子的永久位置偏移中。在FE层中储存信息的另一种可能性是在铁电场效应晶体管(FeFET)内。这里,FeFET器件中的电介质层的极化状态改变晶体管的阈值电压。
随着掺杂硅的氧化铪(Si:HfO2)的铁电性质的发现,铁电场效应晶体管(FeFET)以及铁电随机存取存储器(FRAM)的可集成性和可扩展性得到显着改善。基于PZT的低功率、非易失性存储器FeFET在1963年由J.L.Moll等人提出。然而,由于与CMOS工艺的兼容性问题、有限的保持和其难以扩展性,它们从未达到大规模生产。掺杂的氧化铪中铁电性质的发现已改变了该情况。在达到CMOS兼容性和最先进的可扩展性之后,掺杂铪的层的可靠性研究显示出低的耐久性特性。
通常,基于HfO2的铁电电容器具有高的氧空位含量,导致由器件的早期击穿引起的更短的耐久性。对于显示更强的反铁电(AFE)性质的样品达到了良好的耐久性。在HfZrO2混合氧化物(HZ)的情况下,混合HZ层中较高的ZrO2含量引起更强的AFE类性质。由于耐久性与AFE增加相关,预期更长的耐久性,这有益于FeCAP(FRAM)寿命性能。
所有现有电子器件的存储器应用由于操作的亚阈值区域而消耗一定量的能量,这即使在操作的中性状态下也需要电力。随着集成电路器件的数量在日常生活中上升,提供对于操作所需的消耗功率上的减少的解决方案变得更加重要。
除了具有自发电极化的FE材料之外,还存在通过施加外部电场而表现出电极化的其它材料。表现出反铁电性质的材料在文献中被描述为晶体,其结构可以被认为由在反平行方向上自发极化的两个亚晶格构成,并且其中通过施加电场可以诱导铁电相。AFE材料的典型示例是PbZrO3
其它相关材料是场诱导铁电(例如,纯ZrO2)和弛豫铁电型材料(例如,BaTiO3或PbMg1/3Nb2/3O3)。在场诱导铁电(FFE)材料中,存在非FE材料,其通过施加外部电场而转化为FE。在弛豫铁电型(RFE)材料中,FE种晶存在于非FE邻域(周围)结构中。通过施加外部电场,在材料内增加FE相区域。
在所有这三种情况下,FE性质与外部施加场相关地增加及减少。在所有情况下,存在明显不同的状态。根据外部场(例如,通过外部电压)显示电荷极化的这些材料的相关电荷-电压特性磁滞曲线表现出“箍缩(pinched)磁滞环”,其中相关电荷-电压特性(以下简称为电荷-电压特性)在正电压范围中具有第一磁滞环,在负电压范围中具有第二磁滞环,并且电荷与紧邻0伏特(对应于不存在电场)的电压线性相关。这些类型的材料不能直接用于非易失性数据储存。用零电压感测将引起去极化,导致储存信息的丢失。在本文中,表现出箍缩磁滞环的这三种类型的材料被称为“箍缩磁滞环”(PHL)铁电材料(或简称为“PHL材料”),并且包括所有上述三种类型的材料:AFE、FFE和RFE。
发明内容
本文所述的是用于将反铁电类材料集成到集成电路元件中的新构思。反铁电类材料的特征在于利用施加外部电场的箍缩磁滞环(PHL)。具有作为施加的外部电场的结果的此类行为的材料是:反铁电(AFE)、场诱导铁电(FFE)和弛豫铁电(RFE)型材料。本文公开的本发明构思使得采用PHL材料的元件能够用作铁电随机存取存储器(FRAM)器件中的铁电体。该器件结构提供内部(内建)偏置电场,其基本上使PHL材料的电荷-电压特性偏移,以使两个磁滞环中的一个与零电压状态对准(例如居中),使得PHL材料能够在不存在外部电场的情况下保持在选定的极化状态。根据一个选项,器件包括夹在具有诱导内部偏置电场的不同功函数值的两个电极之间的PHL材料,该内部偏置电场使器件的读出偏移并且使得能够集成和使用集成电路作为例如二进制非易失性存储器。根据另一选项,可以将固定电荷引入PHL材料和/或两个电极之间的中间层中以提供内部偏置电场。可选地,具有带有不同功函数值的电极和具有设置在电极之间的固定电荷的电极的技术均可以用于诱导对于使PHL材料的电荷-电压特性偏移所需的内部偏置电场。
通过利用具有不对称电极的新堆栈,本文所述的箍缩磁滞环随机存取存储器(PHLRAM)的本发明集成构思提供了优于现有技术FRAM方案的数个优点。这包括:包含夹在具有不对称功函数值和/或对于诱导内部的内置偏置电场所需要的固定电荷的电极之间的PHL材料的堆栈,其实现使得改善的数据储存和读出。
典型的非易失性铁电存储器单元基于与存取晶体管耦接的金属-绝缘体-金属(MIM)电容器。在这些器件中,电容器包括具有相似的功函数值的两个金属层(电极)和在它们之间的铁电层。该电容器与金属-氧化物-半导体(MOS)存取晶体管一起构建能够储存数据的一个二进制位的一个存储器单元。在该系统中使用的金属层(电极)的特征在于用于两个电极的类似功函数值,其在器件的铁电体上产生均匀的电场(没有朝向一侧的偏置)。
本文所述的集成构思和堆栈依赖于利用箍缩磁滞环(PHL)材料层代替铁电材料层,并且依赖于内部偏置电场,其以PHL材料的两个磁滞环中的一个与“零电压”条件(即,在不存在外部电场的情况下)对准的方式使该(PHL)材料的电荷-电压特性偏移,器件可以保持在两种极化状态中的一种,因为PHL材料的两个磁滞环中的一个已被偏移以跨越(straddle)电荷-电压特性中的零电压条件。为了达到非易失性存储器件,需要产生内部偏置场以使磁滞曲线偏移(例如,偏移-1伏特)。偏置场可以由具有约1eV的功函数差异的两个电极产生。根据另一选项,内部偏置场可以通过储存在PHL材料层本身中或者同样储存在电极之间的附加层中的电荷来实现。不同电极功函数值和内部电荷的组合也可以用于实现所需的内部偏置电场。
现有技术的基于HfO2的铁电电容器具有高的氧空位含量,导致由器件的早期击穿引起的更短的耐久性。对于显示更强的PHL性质的样品,例如Si:HfO2或HfZrO,达到良好的寿命。在HfZrO2混合氧化物(HZ)的情况下,混合HZ层中较高的ZrO2含量引起更强的AFE类性质。因此,耐久性增加与PHL增加直接相关,这有益于FRAM寿命性能。此外,基于FE的存储器的离子位移在器件的晶格中诱导附加应力,这导致器件寿命的降低。与FE存储器相反,本文所述的本发明构思不经历上述离子位移应力,这改善了器件的性能度量,诸如稳定性和耐久性。
另外,电介质ZrO2层内的界面层通过避免晶粒边界从底部电极到达顶部电极而减少漏电流。因此,由于沿着晶粒边界的缺陷移动(导致随后发生击穿事件)的减少,预期器件的寿命更长。
具有中间层的ZrO2基薄膜是完全CMOS和3D可集成的并且在半导体DRAM工艺中是可容易获得的。此外,诸如ZrO2的PHL材料具有比掺杂HfO2材料更高的耐久性(寿命)。对于其它PHL、AFE或弛豫型材料可以实现类似的行为。另外,具有高结晶温度的Al2O3或其它高带隙电介质中间层因此改善了可靠性和耐久性。此外,Al2O3中间层减小了PHL层的晶粒尺寸,并且因此改善了器件的可变性。
为了能够使用PHL材料作为非易失性存储器件,需要产生内部偏置场以使磁滞曲线偏移(例如,偏移-1V)。偏置场可以由具有约1eV的功函数差异的两个电极产生。本发明的栅极堆栈集成产生所谓的一晶体管-一电容器(1T-1C)存储器架构。
除了1T-1C存储器构思之外,半导体代替底部金属电极的使用将使得FE层能够集成在所谓的单晶体管(1T-构思)非易失性存储器和新颖PHL-MOS 1T存储器件中。
除了先前讨论的存储器应用之外,表现出箍缩磁滞的材料的本发明集成将降低集成器件的功耗。现有技术构思遭受来自亚阈值电压的功率耗散,甚至在集成电路未被接通时,亚阈值电压也消耗功率。本文所述的本发明构思的应用使得能够使用所谓的陡峭的亚阈值器件,这减少了非接通器件的器件中消耗能量的量,并且降低了用于接通器件的电压的高度(阈值电压)。
除了低功率电子器件和存储器应用之外,具有本文提出的两个不同的功函数金属电极的本发明器件堆栈可以用于电热器件中的能量收集应用,例如基于热电效应、铁电体和热电传感器、压电器件、所谓的超级电容器以及在基于电容器的配置中使用电介质材料的FE或PHL性质的其它器件。
附图说明
图1A是示出用于具有特征在于铁电磁滞环的铁电(FE)材料层的器件的具有和不具有施加的外部场的极化取向的图。
图1B是示出用于具有特征在于箍缩磁滞环(PHL)的场诱导铁电材料(FFE)层的器件的具有和不具有施加的外部场的极化取向的图。
图1C是示出用于具有特征在于箍缩磁滞环(PHL)的弛豫型铁电材料(RFE)层的器件的具有和不具有施加的外部场的极化取向的图。
图1D是示出用于具有特征在于箍缩磁滞环(PHL)的反铁电材料(AFE)层的器件的具有和不具有施加的外部场的极化取向的图。
图2A是示出用于具有铁电电荷-电压特性的材料的作为电压的函数的电荷的曲线图。
图2B是示出用于具有图2A所示的铁电电荷-电压特性的材料的作为电压的函数的电流的曲线图。
图2C是示出根据本发明集成的示例的用于具有箍缩磁滞电荷-电压特性的材料的作为电压的函数的电荷的曲线图。
图2D是示出图2C所示的用于具有箍缩磁滞电荷-电压特性的材料的作为电压的函数的电流的曲线图。
图3示出了基于用于电极的不同功函数值的本发明集成构思,其使得能够利用PHL材料作为非易失性存储器材料。
图4A示出了基于用于电极的不同功函数值的本发明集成构思,其影响对应的电荷-电压特性,使得能够利用PHL材料作为非易失性存储器材料。
图4B示出了基于用于电极的不同功函数值的本发明集成构思,其影响对应的电流-电压特性,使得能够利用PHL材料作为非易失性存储器材料。
图5示出了根据本文所述的本发明构思的不同的功函数电极材料本发明构思与PHL材料非易失性存储器件的调整读出一起的集成的示例。
图6A示出了本文所述的本发明构思的测量结果。
图6B示出了具有不同功函数值的电极的使用的输出。
图7A示出了本发明构思的栅极堆栈,其涉及夹在两个不同的功函数金属电极之间的PHL材料。
图7B示出了本发明构思的栅极堆栈,其涉及夹在具有不同功函数值的金属电极和半导体衬底之间的PHL材料。
图8A示出了使用基于电容器和晶体管集成的PHLRAM存储器单元架构的本发明构思的示例实现。
图8B示出了使用基于电容器和晶体管集成的PHL材料FET(PHLFET)存储器单元架构的本发明构思的示例实现。
图9A示出了根据图8A实现的本发明构思的详细器件堆栈的示例。
图9B示出了根据图8B实现的本发明构思的详细器件堆栈的示例。
图10A至图10C示出了根据本文所述的本发明实现的基于对于产生内建偏置场所需的固定电荷层和箍缩磁滞的居中的三个不同存储器单元堆栈的示例。
图11描绘了金属PHL层金属(MPHLM)结构的示例实施例的横截面图,其中PHL材料层包括多个域。
具体实施方式
本文所述的是用于在集成电路中集成PHL材料的新构思。这些材料的特征在于在施加外部电场期间的箍缩磁滞环。表现出作为施加外部电场的结果的此类行为的材料是:场诱导铁电(FFE)材料、反铁电(AFE)材料和弛豫型铁电(RFE)材料。
在下文中,呈现了基于参考附图的详细描述。应当理解,除非另有特别说明,否则本文所述的各种示例性实施例的特征可以彼此组合。
图1A是示出具有设置在(夹在)顶部电极101A和底部电极103A之间的铁电(FE)材料的分层器件的图。图1A的左侧部分示出了没有施加外部电场的FE材料的极化取向102A,并且图1A的右侧部分示出了具有施加的外部电场的FE材料的极化取向104A。在此类铁电存储器件中,极化状态决定要储存的信息。0和1的二进制状态通过分别在图1A的左侧和右侧所示的正和负极化状态表示。
图1B与图1A的不同之处在于,场诱导铁电(FFE)材料代替铁电(FE)材料设置在顶部电极101A和底部电极103A之间。图1B的左侧部分示出了在不存在(102B)和存在(104B)电场的情况下FFE材料的极化行为。如图1B的左侧部分所示,如果不存在外部激励场,则没有取向域并且没有所得的极化。在图1B的右侧部分中,外部电场的施加诱导域朝向施加场侧的极化和取向。
图1C示出了设置在顶部电极101A和底部电极103A之间的弛豫铁电(RFE)材料。图1C的左侧部分示出了在不存在(102C)和存在(104C)外部电场的情况下RFE材料的极化行为。如图1C的左侧部分所示,如果不存在外部激励场,则极化仅存在于RFE层的一小部分中(由圆圈中的箭头图形地表示)。在图1C的右侧部分中,施加外部电场使得RFE层的极化部分增加,导致具有以与图1B相同的方式取向的域的极化RFE层。
图1D示出了设置在顶部电极101A和底部电极103A之间的反铁电(AFE)材料。图1D的左侧部分示出了在不存在(102D)和存在(104D)外部电场的情况下AFE材料的极化行为。如图1D的左侧部分所示,如果不存在外部激励场,则AFE材料表现出相反的极化以及相反的域取向。在图1D的右侧部分中,外部电场的施加诱导域朝向施加场侧的极化和取向,导致具有以与图1B和图1C相同的方式取向的域的极化AFE层。
本文所述的是用于将PHL材料集成到集成电路中的创新方法。基于该方法,公开了存储器件构思。每个存储器件包括夹在两个电极之间的PHL材料。器件结构提供内部(内建)偏置电场,其使PHL材料的电荷-电压特性偏移,以使两个磁滞环中的一个与零电压状态对准(即,两个磁滞中的一个跨越电荷-电压特性的零电压状态),使得PHL材料能够在不存在外部电场的情况下保持在选定的极化状态。根据本文所述的一个选项,顶部和底部电极包含具有诱导允许在非易失性存储器件内储存和读出数据的内置偏置电场的不同功函数值的不同材料。根据另一选项,可以将电荷引入PHL材料和/或两个电极之间的中间层中,以提供内部偏置电场。可选地,具有带有不同功函数值的电极和具有设置在电极之间的固定电荷的电极的技术均可以用于诱导对于使PHL材料的电荷-电压特性偏移所需的内部偏置电场。
图2B示出了铁电材料的电流-电压特性201B,其特征在于由于经由施加足够的正或负电压而施加到器件的外部场发生的单个正峰和单个负峰。该电流-电压特性转换为图2A所示的磁滞电荷-电压行为201A,其具有用于区分两个非易失性状态的两个二进制状态。该解决方案可以集成在常规铁电随机存取存储器架构中。
与铁电材料相反,图2C示出了与图1B、图1C和1D所示的FFE、RFE和AFE材料(统称为PHL材料)相关联的“箍缩磁滞环”电荷-电压特性201C。PHL电荷-电压特性表现出三个材料相,其中电荷跟随用于正电压的第一磁滞环,用于负电压的第二磁滞环,并且与0伏特附近的电压线性相关。图2D对应地示出了PHL材料的电荷-电压特性201D(图2D),其特征在于由于经由合适的电压而施加到器件的外部场发生的两个正峰和两个负峰。PHL材料以前尚未被认为适合于非易失性信息储存,因为当没有施加场时丢失数据,如由图2C所示的电荷-电压特性所暗示的。
在下文中,将阐明图4和图5中描述的PHLRAM实施例的本发明能量(energetic)方案的基本原理。
在具有不同功函数的两个金属电极之间的PHL材料的集成诱导为使电荷-电压特性的两个电荷-电压回线中的一个的位置相对于0伏居中所需的内建偏置电压偏移。该偏移使得能够使用PHL材料作为使用两个电荷-电压回线中的一个的二进制存储器应用的材料。通过用不同的功函数值材料进行偏置使两个磁滞环中的一个围绕零伏特的居中,使得能够在两状态非易失性存储器件中使用和集成PHL材料,其即使在去除外部激励场之后仍保持二进制状态。
在两个PHL电荷-电压磁滞环中的一个围绕零伏特居中之后,可以通过在电极上施加对称电压条件来执行器件的二进制状态的低功率读出。
图3示出了用于实现非易失性存储器的能带图的示例。对于铁电材料,电荷电压行为201A(图2A)围绕零居中,因此不需要诱导特性的人工附加偏移。相比之下,图2B所示的箍缩电荷-电压特性201C的特征在于双磁滞环,并且两个磁滞环都不围绕零电场居中。为了诱导需要使两个磁滞环中的一个的电荷-电压关系居中并且限定1和0的两个不同二进制状态所需的偏移,可以使用具有不同功函数值的电极。
PHL材料可以是包含ZraXbO2的场诱导铁电型层,其中X是离子半径小于Zr的元素周期表的元素,并且a>0,b>0。合适的X元素可以是Hf、Si、Al、Ge和元素周期表的第二族的元素中的一个,并且a>0,b>0。除了该组合之外,PHL材料层可以包含HfaXbO2,其中X是离子半径比Hf小的元素周期表的元素,并且a>0,b>0。用于该组合的合适的元素可以是元素周期表的第二族的元素(Zr、Si、Al、Ge)中的一个,其中a>0,b<0,如前所述。PHL材料层的厚度可以在1nm至20nm之间的范围内。
PHL材料的另一种可能性可以是由纯ZrO2层或包含基于ZrO2或HfO2的电介质材料组成的场诱导铁电型。
PHL材料的第三种可能性可以是弛豫型铁电材料(例如,BaTiO3或PbMg1/3Nb2/3O3)。并且PHL材料的第四种可能性可以是AFE型材料,如PbZrO3
在下文中,参考图1B、图1C和图1D所示的实施例,结合图3的能量图来解释基于不同的功函数电极材料的本发明构思。功函数表示需要给予电荷载流子使得它其可以离开封闭的材料系统的能量。更具体地,功函数表示电极的费米能级301和真空300能级之间的差。图3示出了根据本文所述的本发明构思的实现的不同功函数材料101A(顶部电极)与103A(底部电极)和表现出箍缩磁滞的PHL铁电层102(包含AFE、FFE或RFE层)的集成的能量结果。因此,第一顶部电极101A的能量值必须与第二底部电极103A的能量值不同。该能量差诱导使PHL层102的电荷电压特性偏移的内建偏置电场。
在该具体应用中,第一电极和第二电极具有0.7eV至1.5eV的功函数值差,并且第一电极和第二电极包含提供0.7eV至1.5eV的功函数差的以下材料或其组合:Ti、TiN、TiSi、TiAlN、TaN、TaCN、TaSi、W、WSi、WN、Al、Ru、RuO、RuO2、Re、Pt、Ir、IrO、IrO2、In2O3、InSnO、SnO、ZnO、Ti、Ni、NiSi、Nb、Ga、GaN、C、Ge、Si、掺杂Si、SiC或GeSi。
图2C和2D示出了对应于常规解决方案的使用具有相同功函数值的电极分别对电荷电压特性和电流电压特性的影响。图3中所示的本发明构思基于使用具有不同功函数值的电极诱导前述特性中的偏移。因此,集成不同功函数材料诱导内建电场,其使箍缩(双)磁滞中的一个围绕0伏特居中,并且产生如图4A所示的偏移箍缩磁滞401A。对应的偏移电流-电压特性401B在图4B中示出。
根据所选择的电极材料,两个箍缩回线中的一个可以居中。有利的是,选择第一电极和第二电极之间的功函数差,使得箍缩(双)磁滞中的一个被居中到零外部场,如图5所示。在特性居中之后,可以施加对称的正和负电场,用于存储器件的读取和写入。该读出范围500在图5中示出,在该范围中可以施加低的和对称的操作电场,导致高寿命和良好的状态保持。
在PHL存储器单元的编程操作中,将电压脉冲施加到存储器单元的PHL材料以在极化状态与非极化状态之间改变其状态,其中在极性中的该改变对应于(例如)“0”或“1”状态。在操作方面,PHLRAM类似于FeRAM。编程通过在PHL材料层的任一侧的板充电而跨PHL材料层施加场来完成,从而迫使晶格处于极化或非极化状态(这取决于电荷的极性),从而储存“1”或“0”。PHLRAM中的感测与FeRAM中的感测相同。晶体管迫使单元进入特定状态,比如说“0”。如果单元已经储存了“0”,则输出线中将不会发生任何操作。如果单元已经储存了“1”,则PHL材料层中的晶格的重新极化将在输出中引起电流的短暂脉冲,因为它们将电子从“下”侧的金属推出。该脉冲的存在意味着单元已经保持“1”。由于该过程“过度编程”单元,所以感测是破坏性过程,并且如果单元被改变则需要单元被重新编程。
本文所述的实施例的测量结果在图6A和图6B中示出。图6A示出了具有两个相同功函数值的工作器件上的测量结果,其中在电流-电压特性中所有四个峰都是可见的。本文所述的本发明构思在图6B中示出,其中,在所测量的特性中,包括不同的功函数电极(WF1-WF2=0.3eV)的本发明构思诱导内建场和电流-电压朝向0伏特偏移。
图7A和图7B示出了栅极堆栈的电极部分的两个选项。表现出磁滞极化的PHL层102的集成可以按照下面两种方式来执行。首先,如图7A所示,PHL材料层102可以夹在两个金属电极(例如,第一电极101A和第二电极103A)之间。根据图7B所示的第二集成选项,PHL材料层102可以夹在第一金属电极101A和用作第二电极的半导体层703之间。半导体电极703可以是衬底,诸如来自硅的晶片。
图8A和图8B示出了基于电容器和晶体管集成的本发明存储器单元构思的两个示例。图8A示出了参考本文所述的本发明构思的集成电路的一个实施例的横截面图,包括平面1T-1C PHL材料存储单元(PHLRAM)。PHLRAM存储器单元包括形成在体载体800A(诸如硅衬底)内的源极区801A/漏极区802A。在载体800A的表面上方,形成金属栅极层803A,其在源极区802A和漏极区801A之间延伸。位线805A形成在源极区802A的顶部,并且字线804A形成在金属栅极层803A的顶部。根据本文所述的本发明构思的储存元件耦接到漏极区801A。具体地,形成包括底部电极101A、箍缩磁滞极化层102和顶部电极103A的堆栈结构,其中顶部和底部电极具有不同的功函数。因此,储存元件根据图7A所示的布置形成。
图8B示出了参考本文所述的本发明构思的集成电路的一个实施例的横截面图,包括其中将PHL储存层结合到栅极堆栈中的平面1T PHL存储器单元(PHLFET)。与图8A所示的结构一样,图8B的PHLFET存储器单元包括形成在体载体800A内的源极区802A/漏极区801A,以及形成在源极层802A的顶部的位线805A。在载体层800A的表面上形成PHL铁电层102,其在源极区802A和漏极区801A之间延伸。在PHL铁电层102的顶部形成金属电极101A,并且在金属电极101A的顶部形成字线。以这种方式,图7B所示的结构被结合到栅极堆栈中并由载体层800A、PHL层102和金属电极101A形成。
作为第二器件,图7B的配置可以用作晶体管。在此类应用中,PHL材料层用作栅极材料。晶体管的性质可以是电流-电压曲线的位移。在本发明晶体管器件中的该PHL材料层将导致这种电流-电压曲线的非常陡峭的斜率。常规构思遭受来自亚阈值电压的功率耗散,甚至在集成电路未被接通时,仍继续消耗功率。换句话说,现在的晶体管遭受在断开状态中不断“泄漏”或丢失或浪费的能量损失。降低常规逻辑电路中的功耗的最有效方法是降低电源电压(Vdd),因为静态和动态功耗两者都强烈取决于Vdd。不幸的是,在常规场效应晶体管中缩放Vdd的能力是由在室温下亚阈值斜率(SS)必须大于2.3kBT/q(60mV/十年)的事实限制的材料本性。本文所述的本发明构思的应用使得能够使用所谓的陡峭的亚阈值器件,这将减少非接通器件的器件中消耗能量的量,并且将降低用于接通器件的电压的高度(阈值电压)。本文所述的创新构思表现出负电容,其补偿常规集成电路的阈值电压的典型电容极限。因此,特征在于陡峭的亚阈值斜率的新颖器件表现出在断开(低电流)和接通(高电流)状态之间更快的转换。
作为第三发明器件,图7A或图7B的布置可以用作压电器件。在此类应用中,PHL材料用于压电元件、传感器或致动器中。当向PHL材料施加机械压力时,在向器件施加电压或者用于在器件电极上启动电压时,PHL材料中的压电性质用于启动线性机电运动。
作为第四个发明器件,图7A或图7B的装置可以用作热电器件。在此类应用中,PHL材料将用于热电红外传感器或能量收集器件中。当它们被加热或冷却时,PHL材料中的热电性质用于产生临时电压。
图9A示出夹在顶部电极101A和底部电极103A之间的电介质堆栈的示例。根据该实现,器件堆栈包括分别与顶部电极101A和底部电极103A相邻(即,直接连接)的第一和第二界面层901A、两个PHL层102和设置在PHL层102之间并与其相邻的中间层902A。PHL层102中的一个与第一界面层901A相邻,并且另一个PHL层102与第二界面层901A相邻。底部电极103a与衬底900A相邻。该中间层的集成增加了器件的寿命,并防止缺陷和电荷从器件一侧移动到另一侧(即,从顶部电极到底部电极)。
为了实现该改善,使中间层包含具有高结晶温度或高带隙的材料是有利的。作为非限制性示例,中间层材料可以是Al2O3、SrO或其它稀土氧化物中的一种。
图9B示出了类似于图9A的示例,但具有夹在顶部金属电极101A和半导体衬底703之间的电介质堆栈。根据该实现,器件堆栈包括分别与顶部电极101A和半导体衬底703相邻的第一和第二界面层901A、两个PHL层102以及设置在PHL层102之间并与其相邻的中间层903B。PHL层102中的一个与第一界面层901A相邻,并且另一个PHL层102与第二界面层901A相邻。与前述示例一样,集成该中间层增加了器件的寿命,并防止缺陷和电荷从器件的一侧移动到另一侧。
另外,偏移磁滞的内部偏置场可以通过在PHL材料层本身中储存电荷来实现。图10A至图10C分别示出了基于固定电荷层集成的三个本发明的存储器件构思的示例,其中储存在电介质层中的固定电荷引起使电荷-电压特性磁滞环偏移的内部偏置场。图10A表示本文所述的本发明构思的实现,其中包括用于诱导储存在夹在顶部电极101A和底部电极103A之间的箍缩磁滞层102内的偏移所需的固定电荷102X的层。
图10B示出了本文所述的本发明构思,其中在PHL层102的顶部,(即,在顶部电极101A和PHL层102之间并且与其直接相邻)形成的附加固定电荷内建偏置诱导层1000。第三发明构思堆栈包括夹在两个PHL层102之间并与其相邻的固定电荷层1000。
除了先前讨论的单层单元(SLC)存储器应用之外,并行地表现出不同的箍缩磁滞性质的多种材料的本发明集成将使得能够将本文所述的本发明构思用作多层单元(MLC)。多层单元(MLC)是能够储存多于单个位的信息的存储器元件。图11中示出了本文所述的创新构思的本发明集成。
参考图11的横截面图,MLC结构的示例实施例包括含金属材料的顶部电极101A和包含金属材料的底部电极103A。PHL材料氧化物层102设置在电极101A和103A之间。PHL材料层102包括分别具有不同PHL特性的三个不同的并排区域102X、102Y和102Z,其表现出具有各自不同双环幅度的箍缩磁滞环。PHL材料层102可以例如在底部电极103A上生长。PHL材料氧化物层102的区域102X、102Y和102Z包括各自不同的域,其可以与多晶膜中的不同晶粒重合。域中的每一者可以包括不同的矫顽电压,其源自单个晶粒的不同晶体取向、不同的内部应力,由于不同晶粒尺寸造成的不同表面能、不同掺杂浓度,或者物理或化学组成中的其它差异。如本文所使用的术语PHL材料是指至少部分地处于箍缩磁滞状态的材料。例如,PHL材料可以包含HfO2、ZrO2、Hf和Zr与氧结合的任何比率(例如,ZrxHf1-xO2,其中x<1)以及它们的任何组合中的任一种。界面固定电荷层1000可在电极101A和PHL材料氧化物层102之间形成并与其相邻,包括对于多个区域102X、102Y和102Z的电荷-电压特性的居中所需的固定电荷。
虽然本文已经示出和描述了具体实施例,但是本领域普通技术人员将理解,各种替代和/或等同实现可以代替所示出和描述的具体实施例,而不脱离本发明的范围。本申请旨在覆盖本文所讨论的具体实施例的任何修改或变化。因此,本发明旨在仅由权利要求及其等同物限制。

Claims (24)

1.一种集成电路元件,包括:
第一电极;
第二电极;以及
设置在所述第一电极和所述第二电极之间并且包含具有带有两个磁滞环的电荷-电压特性的箍缩磁滞环(PHL)材料的层,所述层具有内部偏置场,所述内部偏置场使所述箍缩磁滞环(PHL)材料的所述电荷-电压特性偏移,以使所述两个磁滞环中的一者与零电压状态对准,使得所述箍缩磁滞环(PHL)材料能够在外部电场不存在的情况下保持在选定的极化状态。
2.根据权利要求1所述的集成电路元件,其中,所述第一电极和所述第二电极具有导致所述第一电极和所述第二电极之间的功函数值差异的不同组成,所述功函数值差异诱导所述内部偏置场。
3.根据权利要求2所述的集成电路元件,其中,所述第一电极和所述第二电极的功函数值差异在0.7eV至1.5eV的范围内。
4.根据权利要求1所述的集成电路元件,其中,所述层还包含诱导所述内部偏置场的固定电荷。
5.根据权利要求1所述的集成电路元件,其中,所述层还包括设置在所述第一电极和所述第二电极之间的至少一个中间层。
6.根据权利要求5所述的集成电路元件,其中,所述至少一个中间层包含诱导所述内部偏置场的固定电荷。
7.根据权利要求5所述的集成电路元件,其中,所述至少一个中间层包含具有高结晶温度或高带隙的材料。
8.根据权利要求5所述的集成电路元件,其中,所述至少一个中间层包含Al2O3、SrO或稀土氧化物。
9.根据权利要求1所述的集成电路元件,其中,所述PHL材料包含场诱导铁电(FFE)材料。
10.根据权利要求9所述的集成电路元件,其中,所述场诱导铁电(FFE)材料包含ZrO2或ZraXbO2,其中X为元素周期表的离子半径小于Zr的元素,并且a>0,b>0。
11.根据权利要求9所述的集成电路元件,其中,所述场诱导铁电(FFE)材料包含ZrO2或ZraXbO2,其中a>0,b>0,并且X为以下各项之一:Hf、Si、Al、Ge、元素周期表的第二族的元素。
12.根据权利要求9所述的集成电路元件,其中,所述场诱导铁电(FFE)材料包含HfaXbO2,其中,X为元素周期表的离子半径小于Hf的元素,并且a>0,b>0。
13.根据权利要求9所述的集成电路元件,其中,所述场诱导铁电(FFE)材料包含HfaXbO2,其中a>0,b>0,并且X为以下各项之一:Zr、Si、Al、Ge、元素周期表的第二族的元素。
14.根据权利要求1所述的集成电路元件,其中,所述箍缩磁滞环(PHL)材料包含反铁电(AFE)材料。
15.根据权利要求1所述的集成电路元件,其中,所述箍缩磁滞环(PHL)材料包含弛豫型(RFE)材料。
16.根据权利要求1所述的集成电路元件,其中,所述第一电极和所述第二电极包含以下项中的一项或多项:Ti、TiN、TiSi、TiAlN、TaN、TaCN、TaSi、W、WSi、WN、Al、Ru、RuO、RuO2、Re、Pt、Ir、IrO、IrO2、In2O3、InSnO、SnO、ZnO、Ni、NiSi、Nb、Ga、GaN、C、Ge、Si、掺杂Si、SiC、GeSi。
17.根据权利要求1所述的集成电路元件,其中,所述层的厚度在1nm至20nm的范围内。
18.根据权利要求1所述的集成电路元件,其中,所述集成电路元件为电容器结构。
19.根据权利要求1所述的集成电路元件,其中所述第一电极是衬底。
20.根据权利要求1所述的集成电路元件,其中,所述集成电路元件为晶体管结构。
21.根据权利要求1所述的集成电路元件,其中,所述集成电路元件为储存器件。
22.根据权利要求1所述的集成电路元件,其中,所述集成电路元件为压电器件或热电器件。
23.根据权利要求1所述的集成电路元件,其中,所述层为电介质层。
24.一种集成电路元件,所述集成电路元件包括:
具有第一功函数值的第一电极;
具有第二功函数值的第二电极,所述第二功函数值与所述第一电极的所述第一功函数值不同;以及
设置在所述第一电极和所述第二电极之间的层,所述层包含箍缩磁滞环(PHL)材料,所述箍缩磁滞环(PHL)材料的电荷-电压特性被所述第一功函数值和所述第二功函数值之间的差异产生的内部偏置场偏移。
CN201710112946.0A 2016-03-01 2017-02-28 反铁电类材料在非易失性存储器件中的应用 Active CN107146793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/057,884 2016-03-01
US15/057,884 US10056393B2 (en) 2016-03-01 2016-03-01 Application of antiferroelectric like materials in non-volatile memory devices

Publications (2)

Publication Number Publication Date
CN107146793A CN107146793A (zh) 2017-09-08
CN107146793B true CN107146793B (zh) 2022-02-15

Family

ID=59724322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710112946.0A Active CN107146793B (zh) 2016-03-01 2017-02-28 反铁电类材料在非易失性存储器件中的应用

Country Status (3)

Country Link
US (1) US10056393B2 (zh)
KR (1) KR102196658B1 (zh)
CN (1) CN107146793B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
CA3041119A1 (en) * 2016-11-21 2018-05-24 The Government Of The United States Of America As Represented By The Secretary Of The Navy Two-dimensional materials integrated with multiferroic layers
US10962497B2 (en) * 2017-12-19 2021-03-30 International Business Machines Corporation Sensors based on negative capacitance field effect transistors
US10461751B2 (en) * 2018-03-08 2019-10-29 Samsung Electronics Co., Ltd. FE-FET-based XNOR cell usable in neuromorphic computing
CN110245749B (zh) * 2018-03-08 2024-06-14 三星电子株式会社 用于执行同或运算的计算单元、神经网络及方法
US10702940B2 (en) 2018-08-20 2020-07-07 Samsung Electronics Co., Ltd. Logic switching device and method of manufacturing the same
CN109599486B (zh) * 2018-11-30 2020-08-28 中国科学技术大学 一种基于多铁异质结构的阻变存储器
TWI739051B (zh) * 2018-12-13 2021-09-11 財團法人工業技術研究院 鐵電記憶體
DE102019003223A1 (de) * 2019-05-02 2020-11-05 Namlab Ggmbh Elektrische Speichervorrichtung mit negativer Kapazität
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US11532355B2 (en) * 2019-09-26 2022-12-20 The Regents Of The University Of California Non-volatile multi-level cell memory using a ferroelectric superlattice and related systems
CN112928116B (zh) 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
CN111162120A (zh) * 2019-12-27 2020-05-15 中国科学院微电子研究所 一种存储器件、存储器及其制作方法、电子设备和芯片
KR20210085460A (ko) * 2019-12-30 2021-07-08 삼성전자주식회사 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법
TWI744784B (zh) 2020-02-03 2021-11-01 財團法人工業技術研究院 鐵電記憶體及其製造方法
KR102326601B1 (ko) * 2020-04-22 2021-11-17 브이메모리 주식회사 전자 소자 및 전자 소자 제어 방법
KR20210140858A (ko) 2020-05-14 2021-11-23 삼성전자주식회사 반도체 장치
KR20210142356A (ko) * 2020-05-18 2021-11-25 에스케이하이닉스 주식회사 반도체 장치
DE102021105038A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrbit-speichervorrichtung und verfahren zum betreiben derselben
KR20210158174A (ko) 2020-06-23 2021-12-30 삼성전자주식회사 반도체 소자
WO2022006698A1 (zh) * 2020-07-06 2022-01-13 中国科学院微电子研究所 反铁电存储器
CN111769122B (zh) * 2020-07-06 2023-07-28 中国科学院微电子研究所 反铁电存储器
KR102408639B1 (ko) * 2020-07-22 2022-06-16 브이메모리 주식회사 전자 소자 및 전자 소자 제어 방법
US20220139932A1 (en) * 2020-10-30 2022-05-05 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
US11430510B2 (en) 2020-12-11 2022-08-30 International Business Machines Corporation Multi-level ferroelectric field-effect transistor devices
US11889701B2 (en) 2021-04-22 2024-01-30 Globalfoundries U.S. Inc. Memory cell including polarization retention member(s) including antiferroelectric layer over ferroelectric layer
KR102514952B1 (ko) 2021-04-29 2023-03-29 한국과학기술원 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
US11916099B2 (en) * 2021-06-08 2024-02-27 International Business Machines Corporation Multilayer dielectric for metal-insulator-metal capacitor
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US20230180482A1 (en) * 2021-12-07 2023-06-08 Intel Corporation Three-dimensional nanoribbon-based hysteretic memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1615538A (zh) * 2002-01-15 2005-05-11 因芬尼昂技术股份公司 具改善阻障性质之阻障堆栈
CN1653590A (zh) * 2001-03-21 2005-08-10 皇家菲利浦电子有限公司 电子设备
CN101593755A (zh) * 2009-06-17 2009-12-02 复旦大学 一种基于金属/反铁电薄膜/金属氧化物/半导体场效应管结构的存储器单元
CN102197482A (zh) * 2008-10-27 2011-09-21 Nxp股份有限公司 对铁电mim电容器的非对称电容滞后的产生和使用

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715620A (en) * 1970-09-15 1973-02-06 Itek Corp Compensation device for non-linear electromagnetic systems
US3869356A (en) * 1973-07-05 1975-03-04 Nico Magnetics Inc Method of making a thin, flexible magnetic memory layer
KR100261174B1 (ko) * 1997-12-12 2000-07-01 김영환 비휘발성 강유전체 메모리 및 그의 제조 방법
CN1292931A (zh) * 1998-09-22 2001-04-25 株式会社日立制作所 铁电电容器与半导体器件
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
DE19947117B4 (de) * 1999-09-30 2007-03-08 Infineon Technologies Ag Ferroelektrischer Transistor und dessen Verwendung in einer Speicherzellenanordnung
US6503763B2 (en) * 2001-03-27 2003-01-07 Sharp Laboratories Of America, Inc. Method of making MFMOS capacitors with high dielectric constant materials
US6714435B1 (en) * 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
JP2004319651A (ja) * 2003-04-14 2004-11-11 Seiko Epson Corp メモリの素子及びその製造方法
DE102004011432A1 (de) * 2004-03-09 2005-09-29 Infineon Technologies Ag Halbleiterspeicherzelle, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
WO2016134011A1 (en) * 2015-02-20 2016-08-25 Northwestern University Gate-tunable atomically-thin memristors and methods for preparing same and applications of same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1653590A (zh) * 2001-03-21 2005-08-10 皇家菲利浦电子有限公司 电子设备
CN1615538A (zh) * 2002-01-15 2005-05-11 因芬尼昂技术股份公司 具改善阻障性质之阻障堆栈
CN102197482A (zh) * 2008-10-27 2011-09-21 Nxp股份有限公司 对铁电mim电容器的非对称电容滞后的产生和使用
CN101593755A (zh) * 2009-06-17 2009-12-02 复旦大学 一种基于金属/反铁电薄膜/金属氧化物/半导体场效应管结构的存储器单元

Also Published As

Publication number Publication date
CN107146793A (zh) 2017-09-08
US10056393B2 (en) 2018-08-21
KR102196658B1 (ko) 2020-12-30
KR20170102428A (ko) 2017-09-11
US20170256552A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
CN107146793B (zh) 反铁电类材料在非易失性存储器件中的应用
Mikolajick et al. Ferroelectric hafnium oxide for ferroelectric random-access memories and ferroelectric field-effect transistors
US10600808B2 (en) Ferroelectric memory cell for an integrated circuit
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
CN111295735B (zh) 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件
Kim et al. Wurtzite and fluorite ferroelectric materials for electronic memory
CN107924696B (zh) 操作铁电存储器单元的方法及相关的铁电存储器单元
CN113892156A (zh) 掺杂极性层及并入有掺杂极性层的半导体装置
Pešić et al. Built-in bias generation in anti-ferroelectric stacks: Methods and device applications
US20160308070A1 (en) Semiconductor device
US20170338350A1 (en) Semiconductor device and method
JP2008270313A (ja) 半導体記憶素子
CN110634953A (zh) 铁电半导体器件
US10504903B1 (en) Semiconductor device and manufacturing method thereof
Müller et al. Ferroelectric hafnium oxide based materials and devices: Assessment of current status and future prospects
US20220139932A1 (en) Memory cell, capacitive memory structure, and methods thereof
Müller et al. Ferroelectric hafnium oxide a game changer to FRAM?
Lous Ferroelectric memory devices
KR20190119203A (ko) 강유전성 구조체 및 이를 이용한 비휘발성 메모리 소자
CN113948581B (zh) 存储器单元、存储器单元布置及其方法
Ma FEDRAM: A capacitor-less DRAM based on ferroelectric-gated field-effect transistor
De et al. Roadmap of ferroelectric memories: From discovery to 3D integration
RU2785593C1 (ru) Элемент постоянной памяти на основе проводящего ферроэлектрика GeTe
KR102479391B1 (ko) 분극 가능한 물질을 이용한 메모리 소자
TW202415250A (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant