KR20210085460A - 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법 - Google Patents

강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법 Download PDF

Info

Publication number
KR20210085460A
KR20210085460A KR1020190178508A KR20190178508A KR20210085460A KR 20210085460 A KR20210085460 A KR 20210085460A KR 1020190178508 A KR1020190178508 A KR 1020190178508A KR 20190178508 A KR20190178508 A KR 20190178508A KR 20210085460 A KR20210085460 A KR 20210085460A
Authority
KR
South Korea
Prior art keywords
layer
ferroelectric
electrode
ferroelectric capacitor
hafnium
Prior art date
Application number
KR1020190178508A
Other languages
English (en)
Inventor
전상훈
Original Assignee
삼성전자주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한국과학기술원 filed Critical 삼성전자주식회사
Priority to KR1020190178508A priority Critical patent/KR20210085460A/ko
Priority to US17/078,672 priority patent/US11950429B2/en
Priority to CN202011169351.7A priority patent/CN113130749A/zh
Priority to EP20211039.1A priority patent/EP3846232A3/en
Publication of KR20210085460A publication Critical patent/KR20210085460A/ko
Priority to US18/590,282 priority patent/US20240206188A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L27/11502—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

강유전체층을 포함하는 강유전성 커패시터, 강유전성 트랜지스터, 강유전성 메모리 소자 및 강유전성 커패시터의 제조방법을 개시한다. 일 구현예에 의한 강유전성 커패시터는 제1 전극; 상기 제1 전극과 대향하는 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 위치하고, 하프늄계 산화물을 포함하는 강유전체층; 및 상기 강유전체층과 상기 제1 전극 사이 또는 상기 강유전체층과 상기 제2 전극 사이의 계면층을 포함하고, 상기 계면층은 HfO2을 포함한다.

Description

강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법{Ferroelectric capacitor, transistor, and memory device and fabrication method for the ferroelectric capacitor}
강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법에 관한 발명이다.
강유전체(ferroelectrics)는 외부에서 전기장이 가해지지 않아도 내부의 전기 쌍극자 모멘트가 정렬하여 자발적인 분극(polarizatiion)을 유지하는 강유전성(ferroelectricity)을 갖는 물질이다. 비휘발성 메모리 소자와 같은 강유전성 소자를 만드는데 강유전체가 이용될 수 있다.
종래의 강유전성 소자에 PZT, BTO 및 SBT와 같은　 페로브스카이트 구조의 강유전체가 사용되었으나, 이들 재료는 박막의 두께가 얇아지면 분극을 유지하기 어려워서 소자의 소형화가 어려웠다.
하프늄계 산화물이 강유전성을 갖는다는 것이 밝혀진 이래 강유전성 소자가 다시 활발히 연구되고 있다. 얇은 박막에서도 강유전성을 갖는 하프늄계 산화물은 소형화 가능성, 적절한 잔류 분극 및 보자력장(coersive field), CMOS 적합성, 3차원 구조 제작의 용이함, 납 비함유 등의 여러 유리한 점을 갖는다.
한편, 강유전성 소자의 잔류 분극값이 높을수록 소자를 더 낮은 전압에서 구동하는 것이 가능하므로, 강유전체의 잔류 분극값을 더욱 향상시킬 필요가 있다.
높은 잔류 분극값을 갖는 강유전성의 커패시터, 트랜지스터 및 메모리 소자를 제공하는 것이다.
일 구현예에 따른 강유전성 커패시터를 개시한다. 상기 강유전성 커패시터는 제1 전극; 상기 제1 전극과 대향하는 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 위치하고, 하프늄계 산화물을 포함하는 강유전체층; 및 상기 강유전체층과 상기 제1 전극 사이 또는 상기 강유전체층과 상기 제2 전극 사이의 계면층을 포함하고, 상기 계면층은 HfO2을 포함한다.
상기 제1 전극 및 상기 제2 전극은 서로 독립적으로 TiN, TaN, RuO2, Ir/IrOx, Ti, TiCN, TiSiN, WSiN,TiAlN, TaAlN, TiAlCN, Ti-W, Ru-TiN, RuCN, Pt, Au, Al을 포함할 수 있다.
상기 제1 전극 및 상기 제2 전극은 TiN을 포함할 수 있다.
상기 강유전체층은 하프늄 지르코늄 산화물(HZO), 하프늄 티타늄 산화물 또는 하프늄 실리콘 산화물을 포함할 수 있다.
상기 강유전체층은 하프늄 지르코늄 산화물(HZO)을 포함할 수 있다.
상기 강유전체층의 강유전체는 사방정계 결정 구조 중 o-상을 포함할 수 있다.
상기 강유전체층의 두께는 50-200 Å 일 수 있다.
상기 계면층에서 기인한 산소 원자가 상기 계면층, 상기 제1 전극 및 상기 강유전체층 사이, 또는 상기 계면층, 상기 제2 전극 및 상기 강유전체층 사이를 이동하면서 상기 계면층에 접한 상기 제1 전극, 상기 제2 전극 및 상기 강유전체층의 계면에 산소 빈자리(oxygen vacancy)를 형성할 수 있다.
상기 계면층은 상기 강유전체층과 상기 제1 전극 사이에 위치할 수 있다.
상기 계면층은 상기 강유전체층과 상기 제2 전극 사이에 위치할 수 있다.
또는 상기 계면층은 상기 강유전체층과 상기 제1 전극 사이 및 상기 강유전체층과 상기 제2 전극 사이에 위치할 수 있다.
상기 계면층의 두께는 5-200 Å 일 수 있다.
잔류 분극이 15 내지 25 μC/cm2 의 범위 내일 수 있다.
다른 일 구현예에 강유전성 전계 효과 트랜지스터를 개시한다. 상기 강유전성 전계 효과 트랜지스터는 소스 영역과 드레인 영역을 포함하는 반도체층; 상기 반도체층 위의 하프늄계 산화물을 포함하는 강유전체층; 상기 강유전체층 위의 게이트 전극; 및 상기 강유전체층과 상기 게이트 전극 사이의 계면층을 포함하고, 상기 계면층은 HfO2을 포함한다.
상기 강유전체층은 하프늄 지르코늄 산화물을 포함할 수 있다.
상기 전극은 TiN을 포함할 수 있다.
다른 일 구현예에 따른 강유전성 메모리 소자를 개시한다. 상기 강유전성 메모리 소자는 앞에서 설명한 강유전성 커패시터; 및 소스 영역과 드레인 영역을 포함하는 반도체층; 상기 반도체층 위의 유전체층; 및 상기 유전체층 위의 게이트 전극을 포함하는 전계 효과 트랜지스터를 포함하고, 상기 강유전성 커패시터가 상기 전계 효과 트랜지스터에 전기적으로 연결되어 있다.
다른 일 구현예에 따른 강유전성 커패시터의 제조 방법을 개시한다. 상기 강유전성 커패시터의 제조 방법은 (a) 제1 전극을 형성하는 단계; (b) 상기 제1 전극 위에 하프늄계 산화물을 포함하는 강유전체층을 형성하는 단계; (c) 상기 강유전체층 위에 제2 전극을 형성하는 단계; 및 (d) 상기 강유전체층에 접촉하고, HfO2를 포함하는 계면층을 형성하는 단계를 포함하되, 상기 (d) 단계는 상기 (a) 단계와 상기 (b) 단계의 사이 또는 상기 (b) 단계와 상기 (c) 단계의 사이에 수행될 수 있다.
상기 제1 전극 및 상기 제2 전극은 TiN을 포함할 수 있다.
상기 강유전체층을 하프늄 지르코늄 산화물(HZO)로 형성할 수 있다.
본 구현예들에 따른 강유전성의 커패시터, 트랜지스터 및 메모리 소자는 강유전체층과 전극 사이에 계면층을 도입함으로써 향상된 잔류 분극값을 가질 수 있다.
도 1은 일 구현예에 따른 강유전성 커패시터를 개략적으로 도시한 단면도이다.
도 2는 다른 일 구현예에 따른 강유전성 커패시터를 개략적으로 도시한 단면도이다.
도 3은 일 구현예에 따른 강유전성 트랜지스터를 개략적으로 도시한 단면도이다.
도 4는 일 구현예에 따른 강유전성 메모리 소자를 개략적으로 도시한 단면도이다.
도 5는 다른 일 구현예에 따른 강유전성 메모리 소자를 개략적으로 도시한 단면도이다.
도 6은 시험예 1 내지 시험예 5 및 비교예 1의 강유전성 커패시터의 분극 대 전기장의 이력 곡선(hysteresis curve)이다.
도 7은 하부 HfO2 계면층의 두께에 따른 잔류 분극(remanent polarization)을 보여주는 그래프이다.
도 8은 하부 HfO2 계면층의 두께에 따른 보자력장(coercive field)을 보여주는 그래프이다.
도 9는 시험예 1, 시험예 6 및 비교예 1의 강유전성 커패시터의 분극 대 전기장의 이력 곡선이다.
도 10a 내지 도 10c는 각각 시험예 1, 시험예 6 및 비교예 1의 강유전체층의 GIXRD 패턴이다.
도 11a는 시험예 7의 샘플의 Ti 2p 부분의 XPS 스펙트럼이고, 도 11b는 시험예 7의 샘플의 N 1s 부분의 XPS 스펙트럼이다.
도 12a는 비교예 2의 샘플의 Ti 2p 부분의 XPS 스펙트럼이고, 도 12b는 비교예 2의 샘플의 N 1s 부분의 XPS 스펙트럼이다.
본 명세서에서 사용되는 용어는 단지 특정한 시험예를 설명하기 위해 사용된 것으로, 본 발명의 창의적 사상을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 이하에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품, 성분, 재료 또는 이들을 조합한 것이 존재함을 나타내려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품, 성분, 재료 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하거나 축소하여 나타내었다. 명세서 전체에서 층, 막, 영역 등의 부분이 다른 부분 "상에" 또는 "위에" 있다고 할 때, 이는 다른 부분의 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 명세서 전체에서 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안 된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
이하에서 첨부도면을 참조하여 본 발명의 일 실시형태에 대하여 상세히 설명한다. 또한, 본 명세서 및 도면에 있어서 실질적으로 동일한 기능을 가진 구성요소에 대해서는 동일한 부호를 첨부함으로써 중복설명을 생략한다.
도 1은 일 구현예에 따른 강유전성 커패시터를 개략적으로 도시한 단면도이다. 도 1을 참조하면, 강유전성 커패시터(10)는 서로 대향하는 제1 전극(11)과 제2 전극(15), 제1 전극(11)과 제2 전극(15) 사이의 강유전체층(13), 제1 전극(11)과 강유전체층(13) 사이의 계면층(12)를 포함한다. 제1 전극(11) 및 제2 전극(15)은 각각 하부 전극과 상부 전극으로 지칭될 수 있다.
제1 전극(11) 및 제2 전극(15)의 물질은 서로 독립적으로 TiN, TaN, Ti, Ta,TiCN, TiSiN, WSiN,TiAlN, TaAlN, TiAlCN, TiW, RuTiN, RuCN, Pt, Au 또는 Al을 포함할 수 있다. 제1 전극(11) 및 제2 전극(15)은 서로 같은 물질로 이루어지거나, 서로 다른 물질로 이루어질 수 있다. 예를 들어 제1 전극(11) 및 제2 전극(15)은 모두 TiN으로 이루어질 수 있다. 제1 전극(11) 및 제2 전극(15)은 예를 들어 100-2000 Å범위의 두께를 가질 수 있다.
강유전체층(13)의 물질은 하프늄계 산화물을 포함할 수 있다. 예를 들어 강유전체층(13)은 하프늄 지르코늄 산화물(HZO), 하프늄 티타늄 산화물 또는 하프늄 실리콘 산화물을 포함할 수 있다. 구체적으로 강유전체층(13)은 지르코늄 하프늄 산화물(HZO)을 포함할 수 있다. 강유전체층(13)의 하프늄계 산화물은 사방정계 구조(orthorhombic structure)의 o-상(o-phase)을 포함할 수 있다. 강유전체층(13)은 50-200Å 범위의 두께를 가질 수 있다.
계면층(12)은 강유전체층(13)의 하프늄 산화물을 구성하는 금속 원소 중 하나의 산화물로 이루어질 수 있다. 구체적으로 계면층(12)은 하프늄 산화물(HfO2)로 이루어질 수 있다. 계면층(12)의 두께는 예를 들어 5-200 Å 일 수 있다.
강유전체층(13)의 하프늄 산화물의 강유전성은 사방정계 결정구조의 o-상에서 기인하는 것으로 알려져 있다. 이론에 구속되려는 것은 아니지만 강유전체층(13)의 하프늄계 산화물의 사방정계 o-상의 형성은 본 구현예의 계면층(12)의 삽입과 더불어 제1 전극(11), 제1 전극(11)과 계면층(12)의 미스 매치 등의 종합적인 효과에 기인하는 것으로 여겨진다. 이론에 구속되려는 것은 아니지만 계면층(12)과 강유전체층(13)의 형성 동안 계면층(12)에서 기인한 산소 원자가 계면층(12), 제1 전극(11) 및 강유전체층(13) 사이를 이동하면서 제1 전극(11)의 계면에 산소 빈자리(oxygen vacancy)를 축적할 수 있다. 이 산소 빈자리는 강유전체층(13)의 하프늄계 산화물의 브레이크다운(breakdown) 메커니즘을 촉진시켜서 강유전체층(13)에 더 높은 잔류 분극을 이끌어내는 것으로 여겨진다. 따라서 제1 전극(11)과 강유전체층(13) 사이에 계면층(12)을 삽입함으로써 강유전체층(13)의 잔류 분극을 향상시킬 수 있다. 또한 제1 전극(11)과 강유전체층(13) 사이에 삽입된 계면층(12)은 커패시터(10)의 누설 전류를 감소시킬 수 있다.
도 2는 다른 일 구현예에 따른 강유전성 커패시터를 개략적으로 도시한 단면도이다. 도 2를 참조하면, 강유전성 커패시터(20)는 서로 대향하는 제1 전극(11)과 제2 전극(15), 제1 전극(11)과 제2 전극(15) 사이의 강유전체층(13), 강유전체층(13)과 제2 전극(15) 사이의 계면층(14)를 포함한다. 강유전성 커패시터(20)는 계면층(14)이 강유전체층(13)과 상부 전극인 제2 전극(15) 사이에 위치하는 점에서 계면층(12)이 하부 전극인 제1 전극(11)과 강유전체층(13)과 사이에 위치하는 강유전성 커패시터(10)와 차이가 있다. 강유전성 커패시터(20)는 계면층(14)의 위치를 제외하면 강유전성 커패시터(10)와 동일한 구성을 갖는다.
이론에 구속되려는 것은 아니지만, 강유전성 커패시터(20)에서도 강유전체층(13)의 하프늄계 산화물의 사방정계 o-상의 형성은 계면층(14)의 삽입과 더불어 제2 전극(15), 제2 전극(15)과 계면층(14)의 미스 매치 등의 종합적인 효과에 기인하는 것으로 여겨진다. 계면층(14)과 강유전체층(13)의 형성 동안 계면층(14)에서 기인한 산소 원자가 계면층(14), 제2 전극(15) 및 강유전체층(13) 사이를 이동하면서 제2 전극(15)의 계면에 산소 빈자리를 축적할 수 있다. 이론에 구속되려는 것은 아니지만 이 산소 빈자리는 강유전체층(13)의 하프늄계 산화물의 브레이크다운 메커니즘을 촉진시켜서 강유전체층(13)에 더 높은 잔류 분극을 이끌어내는 것으로 여겨진다. 따라서 강유전체층(13)과 제2 전극(15) 사이에 계면층(14)을 삽입함으로써 강유전체층(13)의 잔류 분극을 향상시킬 수 있다. 또한 강유전체층(13)과 제2 전극(15) 사이에 삽입된 계면층(14)은 커패시터(20)의 누설 전류를 감소시킬 수 있다.
도시하지는 않았으나 선택적으로 강유전성 커패시터의 계면층은 강유전체층의 상부 및 하부 모두에 존재할 수도 있다.
도 3은 일 구현예에 따른 강유전성 전계 효과 트랜지스터를 개략적으로 도시한 단면도이다.
도 3을 참조하면, 강유전성 전계 효과 트랜지스터(30)은 반도체층(31), 반도체층(31) 위의 게이트 전극(35), 반도체층(31)과 게이트 전극(35) 사이의 강유전체층(33), 강유전체층(33)과 게이트 전극(35) 사이의 계면층(34)을 포함한다. 반도체층(31)은 소스 영역(31a)과 드레인 영역(31b)을 포함한다.
반도체층(31)은 임의의 적절한 반도체 물질의 박막 또는 기판으로 이루어질 수 있다. 예를 들어 반도체층(31)은 실리콘(Si), 실리콘 카바이드(SiC), 실리콘 게르마늄(SiGe), 게르마늄(Ge), 갈륨 비소(GaAs), 갈륨 질화물(GaN), 또는 인화인듐(InP)으로 이루어질 수 있다. 반도체층(31) 내의 소스 영역(31a)과 드레인 영역(31b) 사이에 채널(미도시)이 형성될 수 있다.
강유전체층(33)은 하프늄계 산화물로 이루어질 수 있다. 구체적으로 강유전체층(33)은 하프늄 지르코늄 산화물(HZO), 하프늄 티타늄 산화물 또는 하프늄 실리콘 산화물을 포함할 수 있다. 예를 들어 강유전체층(33)은 지르코늄 하프늄 산화물(HZO)일 수 있다. 강유전체층(33)의 하프늄계 산화물은 사방정계 구조의 o-상을 포함할 수 있다. 강유전체층(33)은 예를 들어 50-200 Å 범위의 두께를 가질 수 있다.
계면층(34)은 강유전체층(33)의 하프늄 산화물을 구성하는 금속 원소 중 하나의 산화물로 이루어질 수 있다. 예를 들어 계면층(34)은 하프늄 산화물(HfO2)로 이루어질 수 있다. 계면층(34)의 두께는 예를 들어 5-200 Å 일 수 있다.
강유전성 트랜지스터(30)의 계면층(34)은 도 1 및 도 2와 관련하여 앞에서 설명한 강유전성 커패시터의 계면층(12, 14)과 마찬가지로 강유전체층(33)의 잔류 분극 및 보자력(coercive force)을 향상시시키고, 누설 전류를 감소시킬 수 있다.
게이트 전극(35)은 TiN, TaN, Ti, Ta,TiCN, TiSiN, WSiN,TiAlN, TaAlN, TiAlCN, TiW, RuTiN, RuCN, Pt, Au 또는 Al 으로 이루어질 수 있다. 예를 들어 게이트 전극(35)은 TiN으로 이루어질 수 있다. 게이트 전극(35)은 예를 들어 100-2000 Å범위의 두께를 가질 수 있다.
도 4는 일 구현예에 따른 강유전성 메모리 소자를 개략적으로 도시한 단면도이다.
도 4를 참조하면, 강유전성 메모리 소자(50)는 강유전성 커패시터(10)와 트랜지스터(40)를 포함한다. 강유전성 커패시터(10)는 도 1과 관련하여 앞에서 설명한 바를 참조한다. 트랜지스터(40)는 반도체층(41), 반도체층(41) 위의 게이트 전극(45), 반도체층(41)과 게이트 전극(45) 사이의 게이트 유전막(44)을 포함한다. 반도체층(41)은 소스 영역(41a)과 드레인 영역(41b)을 포함한다.
반도체층(41)은 임의의 적절한 반도체 물질로 이루어질 수 있다. 예를 들어 반도체층(41)의 반도체 물질은 실리콘(Si), 실리콘 카바이드(SiC), 실리콘 게르마늄(SiGe), 게르마늄(Ge), 갈륨 비소(GaAs), 갈륨 질화물(GaN), 인화인듐(InP)을 포함할 수 있다. 반도체층(41)은 기판 또는 박막일 수 있다. 게이트 전극(45) 아래로 소스 영역(41a)과 드레인 영역(41b) 사이에 채널(미도시)이 형성될 수 있다.
게이트 유전막(44)은 적절한 유전체 재료로 이루어질 수 있다. 예를 들어 게이트 유전막(44)은 실리콘 산화물, 지르코늄 산화물, 하프늄 산화물, 또는 알루미늄 산화물로 이루어질 수 있다.
게이트 전극(45)은 적절한 전도성 재료로 이루어질 수 있다. 예를 들어 게이트 전극(45)은 TiN, TaN, Ti, Ta,TiCN, TiSiN, WSiN,TiAlN, TaAlN, TiAlCN, TiW, RuTiN, RuCN, Pt, Au 또는 Al으로 이루어질 수 있다.
강유전성 메모리 소자(50)의 커패시터(10)는 콘택(47)을 통하여 트랜지스터(40)에 전기적으로 연결될 수 있다. 예를 들어 콘택(47)은 텅스텐, 구리, 알루미늄, 폴리실리콘 등과 같은 적절한 전도성 재료로 이루어질 수 있다. 콘택(47)은 예를 들어 커패시터(10)의 하부 전극(11)과 트랜지스터(20)의 드레인 영역(41b)을 직접 연결할 수 있다.
도 5는 다른 일 구현예에 따른 강유전성 메모리 소자를 개략적으로 도시한 단면도이다. 도 5를 참조하면, 강유전성 메모리 소자(60)는 강유전성 커패시터(10) 대신 강유전성 커패시터(20)을 사용한 것을 제외하고 강유전성 메모리 소자(50)의 구성과 동일하다. 앞에서 설명한 바와 같이 강유전성 커패시터(20)는 계면층(14)이 강유전체층(13)과 상부 전극인 제2 전극(15) 사이에 위치하는 점에서 계면층(12)이 하부 전극인 제1 전극(11)과 강유전체층(13)과 사이에 위치하는 강유전성 커패시터(10)와 차이가 있다.
한편, 강유전성 메모리 소자(50, 60)에서 설명한 커패시터(10, 20)와 트랜지스터(40)의 형태는 다양한 형태로 변형될 수 있다. 예를 들어 커패시터(10, 20)는 반도체층(41)의 위 뿐만 아니라 반도체층(41) 내에 매립되어 형성될 수도 있다.
일 구현예에 따른 강유전성 커패시터의 형성 방법을 개략적으로 설명한다. 제1 전극, 계면층, 강유전체층 및 제2 전극을 순차적으로 형성하여 강유전성 커패시터를 형성할 수 있다.
제1 전극을 도금, 스퍼터, 기상증착 등의 방법에 의하여 형성할 수 있다. 제1 전극 물질로 TiN, TaN, Ti, Ta,TiCN, TiSiN, WSiN,TiAlN, TaAlN, TiAlCN, TiW, RuTiN, RuCN, Pt, Au 또는 Al을 사용할 수 있다. 예를 들어 제1 전극으로서 TiN을 DC 스퍼터에 의하여 형성할 수 있다.
제1 전극 위에 계면층을 기상증착, 원자층 증착(ALD) 등의 방법을 사용하여 형성할 수 있다. 계면층의 물질로서 강유전체층의 하프늄 산화물을 구성하는 금속 원소 중 하나의 산화물을 사용할 수 있다. 예를 들어 계면층을 하프늄 산화물(HfO2)로 형성할 수 있다. 계면층을 예를 들어 5-200 Å의 두께로 형성할 수 있다.
계면층 위에 강유전체층을 기상증착, 원자층 증착(ALD) 등의 방법을 사용하여 형성할 수 있다. 강유전체층의 물질로 하프늄계 산화물을 사용할 수 있다. 구체적으로 강유전체층을 하프늄 지르코늄 산화물(HZO), 하프늄 티타늄 산화물 또는 하프늄 실리콘 산화물로 형성할 수 있다. 예를 들어 강유전체층을 지르코늄 하프늄 산화물(HZO)로 형성할 수 있다. 강유전체층을 예를 들어 50-200 Å 의 두께로 형성할 수 있다.
강유전체층 위에 제2 전극을 제1 전극과 마찬가지의 방법을 사용하여 형성할 수 있다. 제2 전극을 제1 전극과 같은 물질로 형성하거나 다른 물질로 형성할 수 있다. 예를 들어 제2 전극으로서 TiN을 DC 스퍼터에 의하여 형성할 수 있다.
다른 일 구현예에 따른 강유전성 커패시터의 형성 방법은 제1 전극, 강유전체층, 계면층 및 제2 전극을 순차적으로 형성하여 강유전성 커패시터를 형성할 수 있다. 본 구현예의 강유전성 커패시터는 계면층을 강유전체층을 형성한 후 제2 전극의 형성 전에 강유전체층 위에 형성하는 것을 제외하고 앞에서 설명한 구현예에 따른 강유전성 커패시터를 형성방법과 동일한 방법으로 형성할 수 있다.
시험예 1
TiN(1000Å)/HfO2(10Å)/HZO(100Å)/TiN(250Å)으로 구성된 강유전성 커패시터를 제조하였다.
하부 전극으로 TiN 층을 DC 스퍼터에 의하여 1000Å 두께로 형성하였다. TiN 층 위에 계면층으로 HfO2 층을 원자층 증착(ALD)에 의하여 10Å 두께로 증착하였다. HfO2 층 위에 강유전체층으로 HZO 층을 원자층 증착(ALD)에 의하여 100Å 두께로 증착하였다. 이때 HfO와 ZrO를 300℃의 온도에서 1Å/사이클의 증착 속도로 한층씩 (layer by layer) 증착하였고, 결과로서 HZO 층을 얻었다. 얻어진 HZO층의 하프늄과 지르코늄의 원소 비율은 대략 1:1 이다. HZO 층 증착을 위하여 Hf 의 전구체로서 테트라키스 (에틸메틸아미도) 하프늄(IV)(TEMAHf)을, Zr 의 전구체로서 (테트라키스 (에틸메틸아미도) 지르코늄(IV)(TEMAZr)을 사용하였고, 산소 공급원으로서 오존 가스를 사용하였다. HZO 층 위에 상부 전극으로서 TiN 층을 DC 스퍼터에 의하여 250Å 두께로 형성하였다.
이어서 40℃의 1:2:5(몰비)의 NH4OH:H2O2:H2O 용액으로 상부 TiN층을 식각하여 상부 전극을 형성하였다. 상부 전극이 형성된 구조를 질소 분위기 하에 600℃에서 10초 동안 급속열처리(rapid thermal annealing, RTA)하여 HZO층을 결정화하였다.
시험예 2
HfO2 층을 25Å 의 두께로 형성한 것을 제외하고 시험예 1과 동일한 방법으로 강유전성 커패시터를 제조하였다.
시험예 3
HfO2 층을 50Å 의 두께로 형성한 것을 제외하고 시험예 1과 동일한 방법으로 강유전성 커패시터를 제조하였다.
시험예 4
HfO2 층을 100Å 의 두께로 형성한 것을 제외하고 시험예 1과 동일한 방법으로 강유전성 커패시터를 제조하였다.
시험예 5
HfO2 층을 200Å 의 두께로 형성한 것을 제외하고 시험예 1과 동일한 방법으로 강유전성 커패시터를 제조하였다.
시험예 6
HfO2 층을 HZO 층 위에 10Å 의 두께로 형성한 것을 제외하고 시험예 1과 동일한 방법으로 강유전성 커패시터를 제조하였다.
비교예 1
HfO2 층을 형성하지 않은 것을 제외하고 시험예 1과 동일한 방법으로 강유전성 커패시터를 제조하였다.
특성 평가 장치
HZO 층의 두께를 엘립소미터(SE MG-1000, Nano View)를 사용하여 측정하였고, HZO 층의 결정 구조를 GIXRD(Grazing Incidence X-ray Diffraction)(SmartLab, Rigaku)를 사용하여 측정하였다. XPS(X-ray photoelectron spectroscopy) 스퍽트럼을 K-alpha(Thermo VG, U.K.)를 사용하여 2.9×10-9　mbar의 베이스 압력의 초고진공 분위기에서 단색 Al X-선 광원(Al Kα line: 1486.6 eV), 12kV, 및 3mA 의 조건에서 기록하였다. 분극 대 전기장 이력 곡선(P-E hysteresis curves)을 104 회의 웨이크업(wake up) 사이클 후에 강유전성 테스터기(Precision LC II, Radiant Technologies)를 사용하여 측정하였다. 펄스 스위칭 과도 전류(Pulse switching transient currents)를 파라미터 분석기(Keithley 4200, Tektronix)를 사용하여 측정하였다.
전기적 특성
도 6은 시험예 1 내지 시험예 5 및 비교예 1의 강유전성 커패시터의 분극 대 전기장의 이력 곡선(hysteresis curve)이고, 도 7은 도 6으로부터 얻은 하부 HfO2 계면층의 두께에 따른 잔류 분극(remanent polarization)을 보여주는 그래프이다. 도 6 및 도 7을 참조하면, HfO2 계면층의 두께가 10Å, 25Å 및 50Å인 강유전성 커패시터는 HfO2 계면층을 사용하지 않은 비교예의 강유전성 커패시터에 비하여 잔류 분극이 더 크게 나타나서 우수한 강유전성을 보여주었다. 그러나 HfO2 계면층의 두께가 100Å 및 200Å의 강유전성 커패시터의 경우에는 비교예의 강유전성 커패시터에 비하여 잔류 분극이 크게 떨어지는 것으로 나타난다. 최대 잔류 분극값은 HfO2 계면층의 두께가 10Å일 경우에 22.1　μC/cm2 이었다.　200Å 두께의 HfO2 계면층을 갖는 강유전성 커패시터가 가장 낮은 잔류 분극값인 5.77　μC/cm2 을 나타내었다. HfO2 계면층을 사용하지 않은 비교예의 강유전성 커패시터의 잔류 분극은 17.7 μC/cm2 이었다. 시험예 1 내지 3의 강유전성 커패시터의 향상된 잔류 분극값은 적절한 두께의 HfO2 계면층이 강유전체층의 m-상을 억제하고 o-상을 증진시키는 결정핵 생성층(nuclear layer)으로 작용하기 때문으로 여겨진다. 한편, 시험예 4 및 5의 강유전성 커패시터의 감소된 잔류 분극값은 강유전체층의 탈분극장(depolarization field)이 관여되기 때문으로 여겨진다.
도 8은 도 6으로부터 얻은 하부 HfO2 계면층의 두께에 따른 보자력장(coercive field)을 보여주는 그래프이다. 도 8을 참조하면, HfO2 계면층의 두께가 10Å, 25Å 및 50Å로 증가함에 따라 보자력장이 증가함을 보여준다. HfO2 계면층의 두께 10Å에서 강유전성 커패시터의 보자력장은 비교예의 1.04 MV/cm 보다 큰 1.1 MV/cm 를 나타내었다. 시험예 1 내지 6 및 비교예 1의 잔류 분극(Pr) 및 보자력장(Ec)을 표 1　에 나타내었다.
계면층 잔류분극(Pr)
[μC/cm2]		 보자력(Ec)
(MV/cm)
시험예 1 하부 HfO2 (10Å) 22.1 1.11
시험예 2 하부 HfO2 (45Å) 18.91 1.25
시험예 3 하부 HfO2 (50Å) 18.1 1.40
시험예 4 하부 HfO2 (100Å) 12.47 1.31
시험예 5 하부 HfO2 (400Å) 5.77 1.42
시험예 6 상부 HfO2 (10Å) 19.63 1.10
비교예 1 - 17.7 1.04
도 9는 시험예 1, 시험예 6 및 비교예 1의 강유전성 커패시터의 분극 대 전기장의 이력 곡선이다. 도 9에서 HfO2 계면층이 강유전체층의 하부에 위치하는 경우(시험예 1)와 상부에 위치하는 경우(시험예 6) 모두 HfO2 계면층을 사용하지 않는 경우(비교예 1) 보다 더 높은 잔류 분극(Pr)을 갖는 것을 알 수 있다. 이론에 구속되려는 것은 아니지만, HfO2 계면층을 갖는 강유전성 커패시터의 잔류 분극(Pr) 및 보자력장(Ec)의 향상은 강유전체층과 전극의 경계 근처에서 이동 전하의 재분배 또는 점진적인 제거에서 기인하는 감소된 빌트인 장(built-in field)과 도메인의 탈고정(depinning)에 의한 것으로 여겨진다. 한편, 향상된 보자력장은 강유전성 트랜지스터(FeFET)에서 향상된 데이터 유지에 도움을 줄 수 있다.
도 10a, 도 10b 및 도 10c는 각각 시험예 1, 시험예 6 및 비교예 1의 강유전체층의 GIXRD 패턴이다.
도 10a 내지 도 10c를 참조하면, 28.6°, 30.36°, 30.67° 및 31.6°에서 회절 피크가 존재한다. 30.5°의 피크 위치가 HZO의 t-/o-상(011t/111o)에 속하고, 28.5° 및 31.6°의 피크 위치는 m-상(-111m/111m)에 속하는 것으로 보고되어 있다.　 한편, HZO 박막의 t-상(011)을 결정하는 직접적인 방법은 없지만,　베가드의 법칙(Vegard's law)에 따라 30.8°가 t-상(011) 피크 위치로 확인되었다.　따라서 도 10a 내지 도 10c의 패턴에서 　28.6° 및 31.6°에서 얻어진 피크 위치는 m-상에 속하고, 　30.36° 및 30.67°에서 얻어진 피크는 각각 o-상(111) 및 t-상(011)에 속하는 것을 알 수 있다.
도 10a 내지 도 10c의 GIXRD 패턴을 o/t- 및 m-상에 대응되는 피크로 디콘볼루션(deconvolution)하여, 디콘볼루션된 각각의 피크의 면적 적분을 구하였다. 구해진 면적 적분에 기초하여 각 상의 상대적인 비율을 정량적으로 분석하였고, 이를 표 2에 나타내었다.
계면층 잔류분극
Pr[μC/cm2]		 면적비
o-상 t-상 m-상
시험예 1 하부 HfO2 (10Å) 22.1 0.545 0.345 0.110
시험예 6 상부 HfO2 (10Å) 19.63 0.506 0.380 0.114
비교예 1 - 17.7 0.464 0.425 0.111
표 2를 참조하면, 하부 HfO2　계면층을 갖는 시험예 1에서 o-상의 면적 적분의 상대 비율(면적비)이 0.545으로 최대의 o-상을 나타내고 있다. 상부 HfO2　계면층을 갖는 시험예 6의 o-상의 면적비는 0.506으로 비교예 1의 0.464보다 크다. 일반적으로, 최대의 o-상을 갖는 강유전체 HZO 박막에서 가장 높은 잔류 분극을 나타낸다. 상부 또는 하부의 HfO2　계면층을　도입하여 HZO 박막에서 o-상 형성이 향상되는 것으로 여겨진다.　한편,　표 1에서 하부　HfO2　계면층의 두께가 100Å 이상에서 잔류 분극이 크게 감소하는 것으로부터 잔류 분극이 최대값을 갖는 특정 두께(임계 두께)가 존재하고, 이 임계 두께 이상에서 HZO 박막의 o-상이 감소되는 것으로 여겨진다.　
한편, 하부 및 상부 전극도 HZO 강유전체층의 o-상 형성에 중요한 역할을 하는 것으로 여겨진다.　HZO 및 HfO2　계면층, 하부 및 상부 전극, 하부 또는 상부 전극과 HfO2　계면층　간의 격자 불일치, 하부 또는 상부 전극에서의 계면 효과 및 어닐링 공정 등이 HfO2　 계면층을 갖는 HZO 강유전체 박막의 향상된 o-상 형성에 영향을 끼칠 수 있다고 여겨진다.
시험예 7
TiN 기판 위에 원자층 증착에 의하여 10Å의 HfO2 및 25Å의 HZO를 순차적으로 형성하였다.
비교예 2
TiN 기판 위에 원자층 증착에 의하여 25Å의 HZO를 형성하였다.
도 11a 및 도 11b는 각각 시험예 7의 샘플의 Ti 2p 부분의 XPS 스펙트럼 및 N 1s 부분의 XPS 스펙트럼이다. 도 12a 및 도 12b는 각각 비교예 2의 샘플의 Ti 2p 부분의 XPS 스펙트럼 및 N 1s 부분의 XPS 스펙트럼이다.
도 11a 및 도 12a의 Ti 2p 코어레벨 XPS 스펙트럼에 Ti-N, Ti-O-N 및 Ti-O의 결합에 대응되는 피크가 나타나며, 이는 TiN과 HZO의 경계에 TiN, TiON 및 TiO2 가 존재함을 알려준다.　도 11a 및 도 12a의 그래프에서 Ti 2p 코어레벨 XPS 스펙트럼을 3개의 결합(Ti-N, Ti-O-N 및 Ti-O)과 관련된 5개의 피팅(fitting) 피크로 디콘볼루션하였다.　도 11a의 454.44eV와 도 12a의 454.30eV에 위치한 Ti-N 피팅 피크의 결합 에너지는 Ti 2P3/2 에 대응되고, 도 11a의 460.06eV와 도 12a의 460.15eV 에 위치한 Ti-N 피팅 피크의 결합 에너지는 Ti 2P1/2에 대응된다. 이들 피크는 TiN 기판으로부터 기인한다.　도 11a 및 도 12a에서 나타나는 Ti-O-N 및 Ti-O 결합에 대응되는 피크는 티타늄산질화물 및 이산화티타늄으로부터 기여되며, 이들은 산화된 TiN으로부터 유래될 수 있다.　도 11a의 456.12 eV 및 도 12a의 456.13 eV 에 위치한 피크는 Ti-O-N 결합에 기인한다.　Ti-O-N의 존재는 TiO2의 산소가 질소로 부분적으로 대체됨을 나타낸다.
Ti-O-N은 넓은 범위의 산소 결손을 포용할 수 있고, TiN 전극은 일반적으로 산소 저장소로서 작용하여, 이들 전극은 산소 결손의 형성 또는 재결합(recombination)에 도움이 된다는 것이 잘 알려져 있다.　전극 계면에서 금속 산질화물의 형성으로 인해 강유전체에 더 많은 산소 결손이 존재한다. 산소 결손은 HfO2　에서　분해 메커니즘을 촉진시키는 것으로 알려져 있으며, 이 분해 메커니즘은 TiN 전극에서 잘 나타난다.　이러한 산소 결손은 박막의 조기 브레이크다운에 도움을 주어 더 높은 잔류 분극을 초래한다.　따라서 이들 산소 결손은 강유전체 박막에서 사방정계 결정구조의 o-상을 안정화시키는데 중요한 역할을 한다.　
한편, 시험예 7의 Ti 2p의 Ti-O-N 피크의 면적 적분의 비가 0.266이고, 이 값은 비교예 2의 같은 피크의 면적 적분의 비인 0.298 보다 약간 감소된 값이다. 또한, 도 11b 및 도 12b를 참조하면, 시험예 7의 N 1s 스펙트럼에서 Ti-O-N 피크의 면적비가 0.655이고, 이 값은 비교예 2의 같은 피크의 면적비인 0.783 보다 적은 값이다. 이로부터 시험예 7의 경우에 TiN 전극 계면의 산화 또는 TiN 전극와 HfO2 사이에서 산소 원자의 이동이 더 용이함을 유추할 수 있다.
10, 20: 강유전성 커패시터 11: 제1 전극
12, 14: 계면층 13: 강유전체층
15: 제2 전극 30: 강유전성 FET 트랜지스터
31, 41: 반도체층 31a, 41a: 소스 영역
31b, 41b: 드레인 영역 33: 강유전체층
34: 계면층 35, 45: 게이트 전극
40: FET 트랜지스터 44: 유전체층

Claims (20)

  1. 제1 전극;
    상기 제1 전극과 대향하는 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 위치하고, 하프늄계 산화물을 포함하는 강유전체층; 및
    상기 강유전체층과 상기 제1 전극 사이 또는 상기 강유전체층과 상기 제2 전극 사이의 계면층을 포함하고,
    상기 계면층은 HfO2을 포함하는 강유전성 커패시터.
  2. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 서로 독립적으로 TiN, TaN, RuO2, Ir/IrOx, Ti, TiCN, TiSiN, WSiN,TiAlN, TaAlN, TiAlCN, Ti-W, Ru-TiN, RuCN, Pt, Au, Al을 포함하는 강유전성 커패시터.
  3. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 TiN을 포함하는 강유전성 커패시터.
  4. 제1 항에 있어서,
    상기 강유전체층은 하프늄 지르코늄 산화물(HZO), 하프늄 티타늄 산화물 또는 하프늄 실리콘 산화물을 포함하는 강유전성 커패시터.
  5. 제1 항에 있어서,
    상기 강유전체층은 하프늄 지르코늄 산화물(HZO)을 포함하는 산화물인 강유전성 커패시터.
  6. 제1 항에 있어서,
    상기 강유전체층의 강유전체는 사방정계 결정 구조 중 o-상을 포함하는 강유전성 커패시터.
  7. 제1 항에 있어서,
    상기 강유전체층의 두께는 50-200 Å 인 강유전성 커패시터.
  8. 제1 항에 있어서,
    상기 계면층에서 기인한 산소 원자가 상기 계면층, 상기 제1 전극 및 상기 강유전체층 사이, 또는 상기 계면층, 상기 제2 전극 및 상기 강유전체층 사이를 이동하면서 상기 계면층에 접한 상기 제1 전극, 상기 제2 전극 및 상기 강유전체층의 계면에 산소 빈자리(oxygen vacancy)를 형성하는 강유전성 커패시터.
  9. 제1 항에 있어서,
    상기 계면층은 상기 강유전체층과 상기 제1 전극 사이에 위치하는 강유전성 커패시터.
  10. 제1 항에 있어서,
    상기 계면층은 상기 강유전체층과 상기 제2 전극 사이에 위치하는 강유전성 커패시터.
  11. 제1 항에 있어서,
    상기 계면층은 상기 강유전체층과 상기 제1 전극 사이 및 상기 강유전체층과 상기 제2 전극 사이에 위치하는 강유전성 커패시터.
  12. 제1 항에 있어서,
    상기 계면층의 두께는 5-200 Å 인 강유전성 커패시터.
  13. 제1 항에 있어서,
    잔류 분극이 15 내지 25 μC/cm2 의 범위 내인 강유전성 커패시터.
  14. 소스 영역과 드레인 영역을 포함하는 반도체층;
    상기 반도체층 위의 하프늄계 산화물을 포함하는 강유전체층;
    상기 강유전체층 위의 게이트 전극; 및
    상기 강유전체층과 상기 게이트 전극 사이의 계면층을 포함하고,
    상기 계면층은 HfO2을 포함하는 강유전성 전계 효과 트랜지스터.
  15. 제14 항에 있어서,
    상기 강유전체층은 하프늄 지르코늄 산화물을 포함하는 강유전성 전계 효과 트랜지스터.
  16. 제14 항에 있어서,
    상기 전극은 TiN을 포함하는 강유전성 전계 효과 트랜지스터.
  17. 제1항 내지 제13항 중 어느 한 항에 따른 강유전성 커패시터; 및
    소스 영역과 드레인 영역을 포함하는 반도체층; 상기 반도체층 위의 유전체층; 및 상기 유전체층 위의 게이트 전극을 포함하는 전계 효과 트랜지스터를 포함하고,
    상기 강유전성 커패시터가 상기 전계 효과 트랜지스터에 전기적으로 연결되어 있는 강유전성 메모리 소자.
  18. (a) 제1 전극을 형성하는 단계;
    (b) 상기 제1 전극 위에 하프늄계 산화물을 포함하는 강유전체층을 형성하는 단계;
    (c) 상기 강유전체층 위에 제2 전극을 형성하는 단계; 및
    (d) 상기 강유전체층에 접촉하고, HfO2를 포함하는 계면층을 형성하는 단계를 포함하되,
    상기 (d) 단계는 (a) 단계와 (b) 단계의 사이 또는 (b) 단계와 (c) 단계의 사이에 수행하는 강유전성 커패시터의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 TiN을 포함하는 강유전성 커패시터의 제조 방법.
  20. 제18 항에 있어서,
    상기 강유전체층을 하프늄 지르코늄 산화물(HZO)로 형성하는 강유전성 커패시터의 제조 방법.
KR1020190178508A 2019-12-30 2019-12-30 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법 KR20210085460A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190178508A KR20210085460A (ko) 2019-12-30 2019-12-30 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법
US17/078,672 US11950429B2 (en) 2019-12-30 2020-10-23 Ferroelectric capacitors, transistors, memory devices, and methods of manufacturing ferroelectric devices
CN202011169351.7A CN113130749A (zh) 2019-12-30 2020-10-28 铁电电容器、晶体管、存储器件以及制造铁电器件的方法
EP20211039.1A EP3846232A3 (en) 2019-12-30 2020-12-01 Ferroelectric capacitors, transistors, memory devices, and methods of manufacturing ferroelectric devices
US18/590,282 US20240206188A1 (en) 2019-12-30 2024-02-28 Ferroelectric capacitors, transistors, memory devices, and methods of manufacturing ferroelectric devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190178508A KR20210085460A (ko) 2019-12-30 2019-12-30 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법

Publications (1)

Publication Number Publication Date
KR20210085460A true KR20210085460A (ko) 2021-07-08

Family

ID=73694742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190178508A KR20210085460A (ko) 2019-12-30 2019-12-30 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법

Country Status (4)

Country Link
US (2) US11950429B2 (ko)
EP (1) EP3846232A3 (ko)
KR (1) KR20210085460A (ko)
CN (1) CN113130749A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102590166B1 (ko) * 2022-09-15 2023-10-17 주성엔지니어링(주) 강유전성 커패시터 및 강유전성 커패시터 제조방법
KR20230153616A (ko) * 2022-04-29 2023-11-07 서울대학교산학협력단 W 전극을 활용한 커패시터 및 그 제조 방법
WO2024058520A1 (ko) * 2022-09-15 2024-03-21 주성엔지니어링(주) 강유전성 커패시터 및 강유전성 커패시터 제조방법
KR102673451B1 (ko) * 2023-02-06 2024-06-11 서울대학교산학협력단 극박막 산화하프늄(HfO2) 유전층 기반 금속-강유전체-실리콘 커패시터 및 그 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020154843A1 (zh) * 2019-01-28 2020-08-06 中国科学院微电子研究所 融合型存储器
KR102514952B1 (ko) * 2021-04-29 2023-03-29 한국과학기술원 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
US20230088827A1 (en) * 2021-09-17 2023-03-23 Samsung Electronics Co., Ltd. Semiconductor device and electronic apparatus including the semiconductor device
CN117063268A (zh) * 2021-12-20 2023-11-14 华为技术有限公司 铁电存储器及其制造方法
CN116847660A (zh) * 2022-03-22 2023-10-03 华为技术有限公司 一种铁电材料、铁电存储单元、存储器及电子设备
CN116867286A (zh) * 2022-03-23 2023-10-10 华为技术有限公司 铁电存储器及其形成方法、电子设备
CN116981258A (zh) * 2022-04-15 2023-10-31 华为技术有限公司 一种铁电存储单元、存储器及电子设备
CN114927526A (zh) * 2022-06-02 2022-08-19 北京超弦存储器研究院 一种铁电存储器及其铁电电容和制备方法
WO2024000324A1 (zh) * 2022-06-29 2024-01-04 华为技术有限公司 铁电存储阵列及其制备方法、存储器、电子设备
WO2024020415A1 (en) * 2022-07-20 2024-01-25 Versum Materials Us, Llc Optimization of bottom electrode for the enhancement of ferroelectric performance in hafnia-based oxide with back-end-of-line (beol) compatible process
US20240128308A1 (en) * 2022-10-18 2024-04-18 Tokyo Electron Limited Method for fabricating a ferroelectric device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947064B1 (ko) * 2003-08-13 2010-03-10 삼성전자주식회사 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치
WO2006126182A2 (en) 2005-05-24 2006-11-30 Inspire M.D Ltd. Stent apparatuses for treatment via body lumens and methods of use
EP2538420A1 (de) * 2011-06-20 2012-12-26 Technische Universität Darmstadt Kondensator für passive Hochfrequenz-Komponenten
US10242989B2 (en) 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US9460770B1 (en) * 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US10153155B2 (en) 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
US10056393B2 (en) * 2016-03-01 2018-08-21 Namlab Ggmbh Application of antiferroelectric like materials in non-volatile memory devices
KR20190001455A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 강유전성 메모리 장치
US10600808B2 (en) * 2017-09-05 2020-03-24 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
US11239361B2 (en) * 2017-09-29 2022-02-01 Intel Corporation Multilayer insulator stack for ferroelectric transistor and capacitor
US10614868B2 (en) * 2018-04-16 2020-04-07 Samsung Electronics Co., Ltd. Memory device with strong polarization coupling
KR102620866B1 (ko) * 2018-12-27 2024-01-04 에스케이하이닉스 주식회사 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230153616A (ko) * 2022-04-29 2023-11-07 서울대학교산학협력단 W 전극을 활용한 커패시터 및 그 제조 방법
KR102590166B1 (ko) * 2022-09-15 2023-10-17 주성엔지니어링(주) 강유전성 커패시터 및 강유전성 커패시터 제조방법
WO2024058520A1 (ko) * 2022-09-15 2024-03-21 주성엔지니어링(주) 강유전성 커패시터 및 강유전성 커패시터 제조방법
KR102673451B1 (ko) * 2023-02-06 2024-06-11 서울대학교산학협력단 극박막 산화하프늄(HfO2) 유전층 기반 금속-강유전체-실리콘 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
CN113130749A (zh) 2021-07-16
EP3846232A2 (en) 2021-07-07
US20240206188A1 (en) 2024-06-20
US20210202508A1 (en) 2021-07-01
US11950429B2 (en) 2024-04-02
EP3846232A3 (en) 2021-09-22

Similar Documents

Publication Publication Date Title
KR20210085460A (ko) 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법
US7435654B2 (en) Analog capacitor having at least three high-k dielectric layers, and method of fabricating the same
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
KR100450681B1 (ko) 반도체 메모리 소자의 커패시터 및 그 제조 방법
KR101052587B1 (ko) 유전체막 및 유전체막을 사용하는 반도체 디바이스
US7314806B2 (en) Methods of forming metal-insulator-metal (MIM) capacitors with separate seed
US7868421B2 (en) Analog capacitor
US7390719B2 (en) Method of manufacturing a semiconductor device having a dual gate structure
US20080164582A1 (en) Semiconductor devices and methods of manufacture thereof
KR20170121082A (ko) 반도체 강유전체 기억소자의 제조방법 및 반도체 강유전체 기억 트랜지스터
KR20060003509A (ko) 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들
CN103579319A (zh) 层叠结构、半导体器件及其制造方法
US6693004B1 (en) Interfacial barrier layer in semiconductor devices with high-K gate dielectric material
KR100666917B1 (ko) 텅스텐 탄소 질화막을 포함하는 반도체 장치의 제조 방법.
KR100518518B1 (ko) 반도체장치의 커패시터 및 그 제조방법
US20050132549A1 (en) Method for making metal capacitors with low leakage currents for mixed-signal devices
JP4438963B2 (ja) 強誘電体キャパシタ
JP2007287915A (ja) 強誘電体メモリ装置の製造方法
KR20240029121A (ko) 에지 결함이 감소된 강유전체 메모리 소자 및 이의 제조 방법
KR20090052455A (ko) 강유전체 캐패시터 및 이의 제조 방법
US9966425B1 (en) Method for fabricating a MIM capacitor
CN109427685A (zh) 动态随机存取存储器的埋入式字符线及其制作方法
KR100772685B1 (ko) 캐패시터 형성 방법
JP2020113604A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal